[go: up one dir, main page]

JP3507827B2 - Multi-output switching power supply circuit - Google Patents

Multi-output switching power supply circuit

Info

Publication number
JP3507827B2
JP3507827B2 JP2002158167A JP2002158167A JP3507827B2 JP 3507827 B2 JP3507827 B2 JP 3507827B2 JP 2002158167 A JP2002158167 A JP 2002158167A JP 2002158167 A JP2002158167 A JP 2002158167A JP 3507827 B2 JP3507827 B2 JP 3507827B2
Authority
JP
Japan
Prior art keywords
voltage
circuit
output
transformer
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002158167A
Other languages
Japanese (ja)
Other versions
JP2003052175A (en
Inventor
清彦 渡辺
Original Assignee
日本電気通信システム株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気通信システム株式会社 filed Critical 日本電気通信システム株式会社
Priority to JP2002158167A priority Critical patent/JP3507827B2/en
Publication of JP2003052175A publication Critical patent/JP2003052175A/en
Application granted granted Critical
Publication of JP3507827B2 publication Critical patent/JP3507827B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、マグ・アンプを
用いて定電圧制御を行なう多出力スイッチング電源回路
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-output switching power supply circuit which performs constant voltage control using a mag amplifier.

【0002】[0002]

【従来の技術】図8に、多出力スイッチング電源回路の
定電圧制御にマグ・アンプを用いた従来の回路構成を示
す。
2. Description of the Related Art FIG. 8 shows a conventional circuit configuration using a mag-amplifier for constant voltage control of a multi-output switching power supply circuit.

【0003】この多出力スイッチング電源回路の変圧器
20の一次側には、直流電源部1、入力平滑用コンデン
サ2、起動用抵抗3、PWM制御回路4、検出用抵抗
5、6、コンデンサ7、平滑用チョークコイル8、整流
用ダイオード9、転流用ダイオード10、メインスイッ
チ(例えば、Nチャネル型MOSトランジスタ、以下、
「NMOS」という)11を備えている。
On the primary side of the transformer 20 of this multi-output switching power supply circuit, a DC power supply unit 1, an input smoothing capacitor 2, a starting resistor 3, a PWM control circuit 4, detection resistors 5 and 6, a capacitor 7, Smoothing choke coil 8, rectifying diode 9, commutation diode 10, main switch (for example, N-channel MOS transistor, hereinafter,
11 called “NMOS”.

【0004】変圧器20の一次側には、一次巻線21、
補助巻線22が配置され、二次側には、出力部毎に二次
巻線23a,23b,23c・・・が設けられている。
On the primary side of the transformer 20, a primary winding 21,
The auxiliary winding 22 is arranged, and on the secondary side, secondary windings 23a, 23b, 23c ... Are provided for each output section.

【0005】また、変圧器20の二次側には、マグ・ア
ンプ31、整流側ダイオード32、転流側ダイオード3
3、平滑用チョークコイル34、コンデンサ35、ダミ
ー抵抗36、定電圧制御回路37、検出用抵抗38、3
9、トランジスタ40、抵抗41、ダイオード42から
なる出力部Aと、この出力部Aと同一構成を備えた出力
部B、C・・・が設けられている。各出力部には負荷R
Lが接続されている。
On the secondary side of the transformer 20, a mag amplifier 31, a rectifying diode 32, and a commutating diode 3 are provided.
3, smoothing choke coil 34, capacitor 35, dummy resistor 36, constant voltage control circuit 37, detection resistor 38, 3
An output section A including a transistor 9, a transistor 40, a resistor 41, and a diode 42, and output sections B, C ... Having the same configuration as the output section A are provided. Load R on each output
L is connected.

【0006】ここで、図9、10を参照しながら図6中
のマグ・アンプの動作原理を説明する。図9に示される
ように、マグ・アンプ31は、パルス幅xμs(マイク
ロ秒)のパルス電流が流れているとき、オン状態にあ
る。ここで、パルス電流がオン状態/オフ状態を繰り返
しても、マグ・アンプ31の磁化状態は、図9に示すよ
うに、パルス電流の最大値に対応するA点と、電流ゼロ
すなわち磁界ゼロに対応するB点との間を往復するだけ
であり、同マグ・アンプ31はオン状態のままである。
ところが、パルス電流がオフ状態の間、マグ・アンプ3
1にパルス電流とは逆方向に僅かの電流(すなわち、リ
セット電流)が流れることにより、マグ・アンプ31の
磁化状態はC点に移り、同マグ・アンプ31がオフ状態
になる。この状態で、マグ・アンプ31に正方向に電圧
Eが印加されても、すぐには電流が流れず、 磁束(φ)=電圧時間積(T×E) の関係から、 ΔT=Δφ/E だけ立ち上がり時間が遅れて流れ始める。この立ち上が
り時間の遅れΔTをリセット電流による制御によってパ
ルス幅変調が行なわれる。ここで、もし、 x=ΔT であれば、電流は全く流れない。この式でxは、前記同
様にパルス幅を表す。すなわち、マグ・アンプ31のΔ
φの幅を調整することにより、パルス電流を0から10
0%の範囲でパルス変調を行なう。
The operating principle of the mag amplifier shown in FIG. 6 will now be described with reference to FIGS. As shown in FIG. 9, the mag-amplifier 31 is in the ON state when the pulse current having the pulse width x μs (microsecond) is flowing. Here, even if the pulse current is repeatedly turned on / off, the magnetizing state of the mag-amplifier 31 is set to the point A corresponding to the maximum value of the pulse current and the current zero, that is, the magnetic field zero, as shown in FIG. It only makes a round trip to and from the corresponding point B, and the same mag amplifier 31 remains in the ON state.
However, while the pulse current is off, the mag amp 3
As a slight current (that is, a reset current) flows in the direction 1 opposite to the pulse current, the magnetized state of the mag amplifier 31 moves to point C, and the mag amplifier 31 is turned off. In this state, even if the voltage E is applied to the mag-amplifier 31 in the positive direction, the current does not flow immediately, and from the relationship of magnetic flux (φ) = voltage time product (T × E), ΔT = Δφ / E Only the rise time is delayed and the flow starts. Pulse width modulation is performed by controlling the rise time delay ΔT by the reset current. Here, if x = ΔT, no current flows. In this formula, x represents the pulse width as described above. That is, Δ of the mag amplifier 31
Adjusting the width of φ changes the pulse current from 0 to 10
Pulse modulation is performed in the range of 0%.

【0007】次に、図8に示された従来の多出力スイッ
チング電源回路の動作について説明する。この多出力ス
イッチング電源回路では、直流電源部1で直流入力電圧
V1が生成され、出力される。この直流入力電圧V1
は、入力平滑用コンデンサ2で平滑化される。
Next, the operation of the conventional multi-output switching power supply circuit shown in FIG. 8 will be described. In this multi-output switching power supply circuit, the DC power supply unit 1 generates and outputs the DC input voltage V1. This DC input voltage V1
Are smoothed by the input smoothing capacitor 2.

【0008】PWM制御回路4では、所定の周波数及び
検出電圧に対応したパルス幅の制御信号V4が生成され
る。検出電圧とは、変圧器20の一次側に設けた補助巻
線22に発生する交流電圧を整流ダイオード9により整
流して脈動電圧を生成し、この脈動電圧を平滑用チョー
クコイル8と平滑用コンデンサ7により平滑化して直流
出力電圧を生成する。この直流出力電圧を抵抗5、6に
より分圧して、その変化をPWM制御回路4で検出する
ことで生成される。すなわち、二次巻線23aに現れる
交流電圧は、一次巻線21と二次巻線23aの巻数比に
よって決定されるものであるから、補助巻線22により
二次巻線23aに現れる交流電圧に比例した交流電圧を
作成し、この交流電圧の変化を基にPWM制御回路4で
パルス幅を制御することで、出力電圧を一定に保つ。直
流入力電圧V1は、NMOS11で制御信号V4に基づ
いてオン/オフ制御され、所定の周波数及び検出電圧に
対応したパルス幅を持つ交流電圧V11が生成される。
交流電圧V11は、変圧器20で変圧され、同変圧器2
0の2次側巻線23a,23b,23c・・・には、一
次巻線と二次巻線との巻数比に応じた交流電圧V23
a,V23b,V23c・・・が発生する。
The PWM control circuit 4 generates a control signal V4 having a pulse width corresponding to a predetermined frequency and detection voltage. The detected voltage is a pulsating voltage generated by rectifying an AC voltage generated in the auxiliary winding 22 provided on the primary side of the transformer 20 by the rectifying diode 9, and the pulsating voltage is generated by the smoothing choke coil 8 and the smoothing capacitor. It is smoothed by 7 to generate a DC output voltage. This DC output voltage is divided by the resistors 5 and 6, and the change is detected by the PWM control circuit 4 to be generated. That is, since the AC voltage appearing in the secondary winding 23a is determined by the turn ratio of the primary winding 21 and the secondary winding 23a, the AC voltage appearing in the secondary winding 23a by the auxiliary winding 22 is The output voltage is kept constant by creating a proportional AC voltage and controlling the pulse width by the PWM control circuit 4 based on the change of this AC voltage. The DC input voltage V1 is ON / OFF controlled by the NMOS 11 based on the control signal V4, and an AC voltage V11 having a predetermined frequency and a pulse width corresponding to the detection voltage is generated.
The AC voltage V11 is transformed by the transformer 20, and the transformer 2
0 secondary side windings 23a, 23b, 23c ... AC voltage V23 according to the turns ratio of the primary winding and the secondary winding.
a, V23b, V23c ... Occur.

【0009】交流電圧V23aは、マグ・アンプ31の
リセット電流に基づくオン/オフ制御により同リセット
電流に対応したパルス幅を持つ交流電圧V31に変換さ
れる。この交流電圧V31は、整流用ダイオード32で
整流され、脈動電圧V32が生成される。脈動電圧V3
2の磁気エネルギーは平滑用チョークコイル34に蓄え
られる。この磁気エネルギーは、整流側ダイオード32
がオフ状態で、かつ転流側ダイオード33がオン状態と
なったときに平滑用コンデンサ35に供給される。脈動
電圧V32は、平滑用コンデンサ35で平滑化され、該
平滑用コンデンサ35で直流出力電圧が生成される。そ
して、出力部から負荷RLに直流出力電圧Vが出力され
る。
The AC voltage V23a is converted into an AC voltage V31 having a pulse width corresponding to the reset current by ON / OFF control based on the reset current of the mag amplifier 31. The AC voltage V31 is rectified by the rectifying diode 32 to generate the pulsating voltage V32. Ripple voltage V3
The magnetic energy of 2 is stored in the smoothing choke coil 34. This magnetic energy is generated by the rectifying diode 32.
Is turned off and the commutation side diode 33 is turned on, the voltage is supplied to the smoothing capacitor 35. The pulsating voltage V32 is smoothed by the smoothing capacitor 35, and a DC output voltage is generated by the smoothing capacitor 35. Then, the DC output voltage V is output from the output unit to the load RL.

【0010】また、直流出力電圧の安定化は、マグ・ア
ンプ31のヒステリシス特性を利用して行なわれる。す
なわち、抵抗38、39で直流出力電圧の変動が検出さ
れ、定電圧制御回路37により、直流出力電圧の安定化
に必要なマグ・アンプ31に対するリセット電流I42
が調整され、トランジスタ40、抵抗41、ダイオード
42を介してマグ・アンプ31のオフの期間に同マグ・
アンプ31へリセット電流が流れる。そして、マグ・ア
ンプ31のオン状態の期間の立ち上がりが制御され、直
流出力電圧が安定化される。
The DC output voltage is stabilized by utilizing the hysteresis characteristic of the mag amplifier 31. That is, the fluctuations of the DC output voltage are detected by the resistors 38 and 39, and the constant voltage control circuit 37 resets the reset current I42 for the mag amplifier 31 necessary for stabilizing the DC output voltage.
Is adjusted, and the mag-amp 31 is turned off via the transistor 40, the resistor 41, and the diode 42 during the OFF period.
A reset current flows to the amplifier 31. Then, the rising of the mag amplifier 31 during the ON state is controlled, and the DC output voltage is stabilized.

【0011】次に、図11を参照しながら定電圧制御に
マグ・アンプを用いた多出力スイッチング電源回路の第
2の従来例の回路構成を説明する。
Next, the circuit configuration of a second conventional example of a multi-output switching power supply circuit using a mag amplifier for constant voltage control will be described with reference to FIG.

【0012】この多出力スイッチング電源回路は、主出
力部Aと複数の副出力部B、C・・・とを有し、出力が
最大で負荷変動の少ない出力部が主出力部Aとして用い
られている。そして、一次側におけるスイッチングのデ
ューティ比は、主出力部Aの出力電圧の変動に基づいて
負帰還制御される。主出力部A以外の副出力部の出力電
圧は、主出力部Aの出力電圧に基づいて決定されるデュ
ーティ比の交流電圧がマグ・アンプで制御されて生成さ
れる。
This multi-output switching power supply circuit has a main output section A and a plurality of sub-output sections B, C, ... The output section having the maximum output and small load fluctuation is used as the main output section A. ing. Then, the duty ratio of the switching on the primary side is negatively feedback controlled based on the fluctuation of the output voltage of the main output section A. The output voltage of the sub-output unit other than the main output unit A is generated by controlling the AC voltage having the duty ratio determined based on the output voltage of the main output unit A by the mag amplifier.

【0013】図11に示された従来例2の多出力スイッ
チング電源回路は、変圧器60の一次側に、直流電源部
51、入力平滑用コンデンサ52、起動用抵抗53、P
WM制御回路54、コンデンサ55、平滑用チョークコ
イル56、整流用ダイオード57、転流用ダイオード5
8、NMOS59を備えている。
The multi-output switching power supply circuit of the second conventional example shown in FIG. 11 has a DC power supply unit 51, an input smoothing capacitor 52, a starting resistor 53, a P resistor on the primary side of the transformer 60.
WM control circuit 54, capacitor 55, smoothing choke coil 56, rectifying diode 57, commutation diode 5
8 and an NMOS 59 are provided.

【0014】また、変圧器60は、一次側に、一次巻線
61、補助巻線62を有し、二次側に、二次巻線63、
64、65・・・を有している。
The transformer 60 has a primary winding 61 and an auxiliary winding 62 on the primary side, and a secondary winding 63, an auxiliary winding 62 on the secondary side.
64, 65 ...

【0015】主出力部Aは、整流側ダイオード71、転
流側ダイオード72、平滑用チョークコイン73、平滑
用コンデンサ74、ダミー抵抗75、及び定電圧制御回
路76を備えている。主出力部Aには、負荷RL1が接
続されている。副出力部Bは、マグ・アンプ79、整流
側ダイオード80、転流側ダイオード81、平滑用チョ
ークコイル82、平滑用コンデンサ83、定電圧制御回
路84、抵抗85、86、トランジスタ87、抵抗8
8、ダイオード89を備えている。副出力部Bには、負
荷RL2が接続されている。副出力部Cも、副出力部B
と同様の構成であり、負荷RL3が接続されている。
The main output section A comprises a rectifying diode 71, a commutating diode 72, a smoothing choke coin 73, a smoothing capacitor 74, a dummy resistor 75, and a constant voltage control circuit 76. The load RL1 is connected to the main output unit A. The sub output section B includes a mag amplifier 79, a rectifying side diode 80, a commutation side diode 81, a smoothing choke coil 82, a smoothing capacitor 83, a constant voltage control circuit 84, resistors 85 and 86, a transistor 87, and a resistor 8.
8 and a diode 89. The load RL2 is connected to the sub output unit B. The sub output unit C is also the sub output unit B.
The configuration is similar to that of the above, and the load RL3 is connected.

【0016】変圧器60の二次巻線63に発生する交流
電圧は、整流ダイオード71で整流され、脈動電圧V7
1が生成される。脈動電圧V71は、その磁気エネルギ
ーが平滑用チョークコイル73に蓄えられる。この電磁
エネルギーは、整流側ダイオード71がオフ状態で、か
つ転流側ダイオード72がオン状態になった時に平滑用
コンデンサ74に供給される。脈動電圧V71は、平滑
用コンデンサ74で平滑され、この平滑用コンデンサ7
4で直流出力電圧V1が生成される。直流出力電圧V1
は、ダミー抵抗75及び負荷RL1に印加される。直流
出力電圧V1が変化すると、定電圧制御回路76で検出
されて検出信号V76が生成される。検出信号V76
は、PWM制御回路54に供給され、交流電圧V59の
パルス幅が同PWM制御回路54で負帰還制御される。
The AC voltage generated in the secondary winding 63 of the transformer 60 is rectified by the rectifying diode 71, and the pulsating voltage V7
1 is generated. The pulsating voltage V71 has its magnetic energy stored in the smoothing choke coil 73. This electromagnetic energy is supplied to the smoothing capacitor 74 when the rectification side diode 71 is off and the commutation side diode 72 is on. The pulsating voltage V71 is smoothed by the smoothing capacitor 74, and the smoothing capacitor 7
At 4, a DC output voltage V1 is generated. DC output voltage V1
Is applied to the dummy resistor 75 and the load RL1. When the DC output voltage V1 changes, it is detected by the constant voltage control circuit 76 and the detection signal V76 is generated. Detection signal V76
Is supplied to the PWM control circuit 54, and the pulse width of the AC voltage V59 is negatively feedback controlled by the PWM control circuit 54.

【0017】PWM制御回路54によって決定されるデ
ューティ比に基づき、変圧器60の2次巻線64には、
一次巻線61と二次巻線64との巻数比に応じた交流電
圧V64が発生する。この交流電圧V64は、副出力部
Bのマグ・アンプ79を経てダイオード80で整流さ
れ、脈動電圧V80が生成される。脈動電圧V80は、
その磁気エネルギーが平滑用チョークコイル82に蓄え
られる。この磁気エネルギーは、整流用ダイオード80
がオフ状態で、かつ転流用ダイオード81がオン状態に
なったときに平滑用コンデンサ83に供給される。脈動
電圧V80は、平滑用コンデンサ83で平滑化され、該
平滑用コンデンサ83で直流出力電圧V2が生成され
る。そして、副出力部Bから負荷RL2へ直流出力電圧
が出力される。また、抵抗85、86で直流出力電圧V
2の変動が検出され、定電圧制御回路84により、直流
出力電圧V2の安定化に必要なマグ・アンプ79に対す
るリセット電流I89が調整され、トランジスタ87、
抵抗88、及びダイオード89を介してNMOS59が
オフ期間、すなわち整流ダイオード80がオフ期間にマ
グ・アンプ79へのリセット電流I89が流れる。そし
て、マグ・アンプ79のオン状態の期間の立ち上がり時
間が制御され、直流出力電圧V2が安定化される。副出
力部Cでも、副出力部Bと同様の動作が行なわれる。
Based on the duty ratio determined by the PWM control circuit 54, the secondary winding 64 of the transformer 60 has
An AC voltage V64 is generated according to the turn ratio between the primary winding 61 and the secondary winding 64. This AC voltage V64 is rectified by the diode 80 via the mag-amplifier 79 of the sub output section B, and the pulsating voltage V80 is generated. The pulsating voltage V80 is
The magnetic energy is stored in the smoothing choke coil 82. This magnetic energy is generated by the rectifying diode 80.
Is turned off and the commutation diode 81 is turned on, the voltage is supplied to the smoothing capacitor 83. The pulsating voltage V80 is smoothed by the smoothing capacitor 83, and the DC output voltage V2 is generated by the smoothing capacitor 83. Then, the DC output voltage is output from the sub output unit B to the load RL2. In addition, the DC output voltage V
2 is detected, the constant voltage control circuit 84 adjusts the reset current I89 for the mag amplifier 79 required for stabilizing the DC output voltage V2, and the transistor 87,
A reset current I89 to the mag amplifier 79 flows through the resistor 88 and the diode 89 during the off period of the NMOS 59, that is, during the off period of the rectifying diode 80. Then, the rising time of the on-state period of the mag amplifier 79 is controlled, and the DC output voltage V2 is stabilized. The sub-output unit C also performs the same operation as the sub-output unit B.

【0018】また、本発明と技術分野が類似する従来例
3として、特許番号第2927734号公報の低損失出
力回路がある。本従来例は、図12に示されるように、
矩形波の交流電圧を出力するトランスの二次巻線N2に
接続したマグ・アンプMAと、MOS−FETを使用し
た整流側の整流素子Q1と、フライホイール側の整流素
子Q2と、これらの整流素子の整流出力を平滑して直流
出力電圧を得る平滑用チョークコイルCHとコンデンサ
Cとを有する低損失出力回路であって、フライホイール
側の整流素子Q2の駆動信号を平滑用チョークコイルに
より供給するように構成したことを特徴としている。
As a third conventional example having a technical field similar to that of the present invention, there is a low loss output circuit disclosed in Japanese Patent No. 2927734. In this conventional example, as shown in FIG.
Mag amplifier MA connected to the secondary winding N2 of a transformer that outputs a rectangular wave AC voltage, rectifying element Q1 using a MOS-FET, rectifying element Q2 on the flywheel side, and rectifying these A low-loss output circuit having a smoothing choke coil CH for obtaining a DC output voltage by smoothing the rectified output of the element, and a smoothing choke coil for supplying a drive signal of a rectifying element Q2 on the flywheel side. It is characterized by being configured as follows.

【0019】この構成によれば、MOS−FETを用い
た整流素子の整流出力を平滑する平滑用チョークコイル
CHからフライホイール側の整流素子Q2に駆動信号を
供給してこのフライホイール側のMOS−FETQ2を
オンするものである。従って、トランスの二次巻線の極
性反転後、マグ・アンプが被制御時間経過して飽和する
まで平滑用チョークコイル側のMOS−FETに供給さ
れ、このMOS−FETをオンさせることができて、フ
ライホイール側の電力損失が低減され、総合的な損失低
減効果を発揮することができるとしている。
According to this structure, a drive signal is supplied from the smoothing choke coil CH for smoothing the rectified output of the rectifying element using the MOS-FET to the rectifying element Q2 on the flywheel side, and the MOS-on the flywheel side. The FET Q2 is turned on. Therefore, after the polarity of the secondary winding of the transformer is reversed, the mag-amplifier is supplied to the MOS-FET on the smoothing choke coil side until it becomes saturated after the controlled time, and this MOS-FET can be turned on. The power loss on the flywheel side is reduced, and the overall loss reduction effect can be demonstrated.

【0020】[0020]

【発明が解決しようとする課題】上述したようにマグ・
アンプを用いて定電圧制御を行なう多出力スイッチング
電源回路では、一般的に整流回路にダイオードを適用し
ている。整流回路にダイオードを用いた場合、ダイオー
ドの電圧降下による電力損失が変換効率の低下を招き問
題となっていた。
DISCLOSURE OF THE INVENTION Problems to be Solved by the Invention
In a multi-output switching power supply circuit that performs constant voltage control using an amplifier, a diode is generally applied to a rectifier circuit. When a diode is used in the rectifier circuit, power loss due to the voltage drop of the diode causes a decrease in conversion efficiency, which is a problem.

【0021】また、LSIの電源電圧の低電圧化が進
み、+3.3V、+2.5V、+1.8V等の出力等の
需要が高まっているが、ダイオードによる電圧降下がほ
ぼ一定(約0.4V)であるため、出力電圧が低電圧化
するに従い、ダイオード整流回路での電力損失の、電源
内部での損失に占める割合が高くなってしまうという問
題を生じている。従って、変換効率がさらに低下し、出
力電圧の低電圧化の妨げとなっていた。
Further, as the power supply voltage of the LSI is lowered, the demand for outputs such as + 3.3V, + 2.5V, and + 1.8V is increasing, but the voltage drop due to the diode is almost constant (about 0. Therefore, as the output voltage becomes lower, the problem that the ratio of the power loss in the diode rectifier circuit to the loss inside the power source becomes higher. Therefore, the conversion efficiency is further reduced, which is an obstacle to lowering the output voltage.

【0022】また、上記従来の多出力スイッチング電源
回路に発生する問題点を、図11に示された従来例2の
構成を参照しながら説明する。従来の多出力スイッチン
グ電源回路では、仮にダミー抵抗75が設けられていな
いとすると、主出力部Aに接続された負荷RL1が例え
ば、無負荷状態のように軽くなり、負荷電流が平滑用チ
ョークコイル73の臨界電流以下になったとき、同平滑
用チョークコイル73に蓄えられたエネルギーが平滑用
コンデンサ74に蓄積され、直流出力電圧V1が上昇す
る。この直流出力電圧V1の上昇を抑圧するため、メイ
ンスイッチ(NMOS)59のオン状態の時間幅が狭く
なるように制御される。この場合、二次巻線63に発生
した交流電圧のパルス幅が短くなり、副出力部Bにおけ
るマグ・アンプ79に必要な電圧時間積(VT積、V;
マグ・アンプ79の両端にかかる電圧、T;マグ・アン
プ79が飽和するまでの時間)が確保されず、副出力部
Bの直流出力電圧V2が不安定になることがある。これ
に対する対策として、主出力部Aにダミー抵抗75を設
け、メインスイッチ(NMOS)59のオン状態の時間
幅が狭くならないようにすることにより、マグ・アンプ
79に必要な電圧時間積が確保されるようになってい
る。そのため、ダミー抵抗75で電力が常時消費され、
電源効率が低下するという問題があった。また、ダミー
抵抗75及び同ダミー抵抗75の放熱を行なうための図
示しない放熱器等、あるいは、電子ダミー回路が必要と
なり、部品点数が増加するという問題があった。
The problem that occurs in the conventional multi-output switching power supply circuit will be described with reference to the configuration of the conventional example 2 shown in FIG. In the conventional multi-output switching power supply circuit, if the dummy resistor 75 is not provided, the load RL1 connected to the main output portion A becomes light, for example, in a no-load state, and the load current is smoothed by a choke coil. When the current falls below the critical current of 73, the energy stored in the smoothing choke coil 73 is stored in the smoothing capacitor 74, and the DC output voltage V1 rises. In order to suppress the rise of the DC output voltage V1, the main switch (NMOS) 59 is controlled so that the time width of the ON state is narrowed. In this case, the pulse width of the AC voltage generated in the secondary winding 63 becomes short, and the voltage-time product (VT product, V;
The voltage applied to both ends of the mag-amplifier 79, T; the time until the mag-amplifier 79 is saturated) may not be secured, and the DC output voltage V2 of the sub output unit B may become unstable. As a countermeasure against this, by providing a dummy resistor 75 in the main output section A so that the time width of the ON state of the main switch (NMOS) 59 is not narrowed, the voltage time product required for the mag amplifier 79 is secured. It has become so. Therefore, the dummy resistor 75 always consumes power,
There was a problem that the power supply efficiency was lowered. Further, the dummy resistor 75 and a radiator (not shown) for radiating heat from the dummy resistor 75, or an electronic dummy circuit is required, which causes a problem that the number of components increases.

【0023】また、上述した従来例3の低損失出力回路
は、マグ・アンプによる定電圧制御と、MOS−FET
による同期整流素子とを有する低損失出力回路におい
て、フライホイール側の整流素子の駆動信号を平滑用チ
ョークコイルにより供給することで、MOS−FETQ
1、Q2の同時オンを防止し、短絡電流の発生を抑制す
ることが目的であり、本発明の技術分野である出力電圧
の制御に関する発明ではない。
The low-loss output circuit of the above-mentioned conventional example 3 has a constant voltage control by a mag amplifier and a MOS-FET.
In a low-loss output circuit having a synchronous rectifying element of the MOS-FETQ, a drive signal of the flywheel-side rectifying element is supplied by a smoothing choke coil.
The purpose is to prevent simultaneous turn-on of Q1 and Q2 and suppress the occurrence of short-circuit current, and is not an invention relating to output voltage control, which is the technical field of the present invention.

【0024】また、変圧器の一次側に生じる不具合が二
次側に及ぼす影響について考慮がなされていない。例え
ば、図13に示された回路構成においては、変圧器のコ
アは、変圧器のインダクタンスとNMOS91のドレイ
ン−ソース間の容量による自由共振によりリセットされ
る。そこで、NMOS93のゲート電極には、図14に
示されるようなフライバック電圧が印加される。これに
よりNMOS93の導通状態が悪くなる。
Further, no consideration has been given to the influence of the malfunction occurring on the primary side of the transformer on the secondary side. For example, in the circuit configuration shown in FIG. 13, the core of the transformer is reset by free resonance due to the inductance of the transformer and the capacitance between the drain and the source of the NMOS 91. Therefore, a flyback voltage as shown in FIG. 14 is applied to the gate electrode of the NMOS 93. This deteriorates the conduction state of the NMOS 93.

【0025】この発明は、上記事情に鑑みてなされたも
のであり、電源変換効率を向上させ、多出力化を容易に
図ることができる多出力スイッチング電源回路を提供す
ることを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a multi-output switching power supply circuit capable of improving power supply conversion efficiency and easily achieving multi-output.

【0026】また、主出力部にダミー抵抗や電子ダミー
抵抗を設けずに、副出力部の直流出力電圧を安定して生
成できる多出力スイッチング電源回路を提供することを
目的とする。
It is another object of the present invention to provide a multi-output switching power supply circuit which can stably generate a DC output voltage of a sub output section without providing a dummy resistance or an electronic dummy resistance in the main output section.

【0027】[0027]

【課題を解決するための手段】係る目的を達成するため
に請求項1記載の発明は、直流入力電圧を生成する直流
電源と、変圧器を構成する第1の補助巻線に生じる第2
の交流電圧の電圧値を検出する検出回路と、第2の交流
電圧の電圧値の変化を検出することで生成された制御信
号により直流入力電圧をオン/オフ制御し、所定の周波
数及び第2の交流電圧に対応したパルス幅を持つ第1の
交流電圧を生成するスイッチング回路と、検出回路によ
り検出した第2の交流電圧の電圧値の変化に基づき、制
御信号を生成する制御回路と、スイッチング回路のオフ
期間に変圧器の一次巻線に励磁電流を流すことにより、
変圧器のコアをリセットするアクティブクランプ回路
と、を変圧器の一次側に有し、変圧器による第1交流電
圧の変圧により二次巻線に生じる第3の交流電圧を、リ
セット電流に基づいてオン/オフ制御してリセット電流
に対応したパルス幅を持つ第4の交流電圧を生成するマ
グ・アンプと、第4の交流電圧を整流して脈動電圧を生
成する整流回路と、脈動電圧を平滑化して直流出力電圧
を生成し、該直流出力電圧を負荷に印加する平滑回路
と、直流出力電圧の変化を検出して第4の交流電圧を負
帰還制御するためのリセット電流を生成する電圧制御回
路と、からなる出力部を変圧器の二次側に複数有し、整
流回路は、変圧器の二次側に設けた第2の補助巻線に生
じる第5の交流電圧の電圧値に応じてオン/オフ制御さ
れ、脈動電圧を生成する第1のNMOSトランジスタを
有し、平滑回路は、脈動電圧を平滑化して直流出力電圧
を生成し、該直流出力電圧を負荷に印加する平滑用コン
デンサと、脈動電圧による磁気エネルギーを蓄えるチョ
ークコイルと、変圧器の二次側に設けた第3の補助巻線
に生じる第6の交流電圧の電圧値に応じて、第1のNM
OSがオフ状態のときにオン状態になってチョークコイ
ルに蓄えられた電磁エネルギーを平滑用コンデンサに供
給する第2のNMOSトランジスタと、を有し、マグ・
アンプを、二次巻線と第1のNMOSトランジスタとの
間に挿入したことを特徴とする。
In order to achieve the above object, the present invention according to claim 1 provides a DC power source for generating a DC input voltage and a second auxiliary winding which forms a transformer.
Detection circuit for detecting the voltage value of the alternating current voltage and a control signal generated by detecting a change in the voltage value of the second alternating current voltage for controlling the on / off of the direct current input voltage to obtain a predetermined frequency and a second frequency. A switching circuit for generating a first AC voltage having a pulse width corresponding to the AC voltage, a control circuit for generating a control signal based on a change in the voltage value of the second AC voltage detected by the detection circuit, and a switching circuit. By passing an exciting current through the primary winding of the transformer during the off period of the circuit,
An active clamp circuit that resets the core of the transformer is provided on the primary side of the transformer, and a third AC voltage generated in the secondary winding due to the transformation of the first AC voltage by the transformer is based on the reset current. A mag-amp that controls ON / OFF to generate a fourth AC voltage having a pulse width corresponding to the reset current, a rectifier circuit that rectifies the fourth AC voltage to generate a pulsating voltage, and a pulsating voltage is smoothed. Circuit for generating a direct current output voltage and applying the direct current output voltage to a load, and voltage control for detecting a change in the direct current output voltage and generating a reset current for negatively feedback controlling the fourth alternating voltage And a plurality of output sections each including a circuit on the secondary side of the transformer, the rectifying circuit depending on a voltage value of a fifth AC voltage generated in a second auxiliary winding provided on the secondary side of the transformer. On / off controlled to generate pulsating voltage A smoothing circuit having a first NMOS transistor, the smoothing circuit smoothes the pulsating voltage to generate a DC output voltage, applies the DC output voltage to a load, and a choke coil that stores magnetic energy due to the pulsating voltage. , The first NM according to the voltage value of the sixth AC voltage generated in the third auxiliary winding provided on the secondary side of the transformer.
A second NMOS transistor which is turned on when the OS is turned off and supplies electromagnetic energy stored in the choke coil to the smoothing capacitor;
The amplifier is inserted between the secondary winding and the first NMOS transistor.

【0028】請求項2記載の発明は、直流入力電圧を生
成する直流電源と、変圧器を構成する第1の補助巻線に
生じる第2の交流電圧の電圧値を検出する検出回路と、
第2の交流電圧の電圧値の変化を検出することで生成さ
れた制御信号により直流入力電圧をオン/オフ制御し、
所定の周波数及び第2の交流電圧に対応したパルス幅を
持つ第1の交流電圧を生成するスイッチング回路と、検
出回路により検出した第2の交流電圧の電圧値の変化、
及び電圧変化検出回路により検出した検出信号のレベル
に基づき、制御信号を生成する制御回路と、スイッチン
グ回路のオフ期間に変圧器の一次巻線に励磁電流を流す
ことにより、変圧器のコアをリセットするアクティブク
ランプ回路と、を変圧器の一次側に有し、変圧器による
第1の交流電圧の変圧により第1の二次巻線に生じる第
7の交流電圧を整流して第1の脈動電圧を生成する第1
の整流回路と、第1の脈動電圧を平滑化して第1の直流
出力電圧を生成し、該第1の直流出力電圧を負荷に印加
する第1の平滑回路と、第1の直流出力電圧の変化を検
出して検出信号を生成し、制御回路に供給する電圧変化
検出回路と、を有する主出力部と、変圧器による第1の
交流電圧の変圧により第2の二次巻線に生じる第8の交
流電圧をリセット電流に基づいてオン/オフ制御し、リ
セット電流に対応したパルス幅を持つ第9の交流電圧を
生成するマグ・アンプと、第9の交流電圧を整流して第
2の脈動電圧を生成する第2の整流回路と、第2の脈動
電圧を平滑化して第2の直流出力電圧を生成し、該第2
の直流出力電圧を負荷に印加する第2の平滑回路と、第
2の直流出力電圧の変化を検出して第9の交流電圧を負
帰還制御するためのリセット電流を生成する電圧制御回
路と、を有する複数の副出力部と、を変圧器の二次側に
有し、第1の整流回路は、第7の交流電圧をスイッチン
グ回路におけるスイッチングのタイミングに同期してオ
ン/オフ制御することにより、第1の脈動電圧を生成す
る第1のNMOSトランジスタを有し、第1の平滑回路
は、第1の脈動電圧を平滑化して第1の直流出力電圧を
生成し、該第1の直流出力電圧を負荷に印加する第1の
平滑用コンデンサと、第1の脈動電圧による磁気エネル
ギーを蓄える第1のチョークコイルと、第1のNMOS
トランジスタがオフ状態のときにオン状態になってチョ
ークコイルに蓄えられた電磁エネルギーを平滑用コンデ
ンサへ供給する第2のNMOSトランジスタと、を有
し、第2の整流回路は、変圧器の二次側に設けた第2の
補助巻線に生じる第10の交流電圧の電圧値に応じてオ
ン/オフ制御され、第2の脈動電圧を生成する第3のN
MOSトランジスタを有し、第2の平滑回路は、第2の
脈動電圧を平滑化して第2の直流出力電圧を生成し、該
第2の直流出力電圧を負荷に印加する第2の平滑用コン
デンサと、第2の脈動電圧による磁気エネルギーを蓄え
る第2のチョークコイルと、変圧器の二次側に設けた第
3の補助巻線に生じる第11の交流電圧の電圧値に応じ
て、第4のNMOSがオフ状態のときにオン状態になっ
て第2のチョークコイルに蓄えられた電磁エネルギーを
第2の平滑用コンデンサに供給する第4のNMOSトラ
ンジスタと、を有し、マグ・アンプを、第2の二次巻線
と第3のNMOSトランジスタとの間に挿入したことを
特徴とする。
According to a second aspect of the present invention, a DC power source for generating a DC input voltage, and a detection circuit for detecting the voltage value of the second AC voltage generated in the first auxiliary winding constituting the transformer,
The DC input voltage is ON / OFF controlled by the control signal generated by detecting the change in the voltage value of the second AC voltage,
A switching circuit that generates a first AC voltage having a predetermined frequency and a pulse width corresponding to the second AC voltage; and a change in the voltage value of the second AC voltage detected by the detection circuit,
And reset the core of the transformer by sending an exciting current to the primary winding of the transformer during the off period of the control circuit and the switching circuit that generates the control signal based on the level of the detection signal detected by the voltage change detection circuit. And a first pulsating voltage by rectifying the seventh AC voltage generated in the first secondary winding by the transformation of the first AC voltage by the transformer. First to generate
Of the rectifying circuit, a first smoothing circuit for smoothing the first pulsating voltage to generate a first DC output voltage, and applying the first DC output voltage to the load; A main output section having a voltage change detection circuit for detecting a change to generate a detection signal and supplying the detection signal to the control circuit; and a first output generated in the second secondary winding by the transformer transforming the first AC voltage. ON / OFF control of the AC voltage of 8 on the basis of the reset current to generate a ninth AC voltage having a pulse width corresponding to the reset current; and a mag-amp that rectifies the ninth AC voltage to generate a second AC voltage. A second rectifying circuit for generating a pulsating voltage and a second rectifying voltage for smoothing the second pulsating voltage to generate a second DC output voltage,
A second smoothing circuit for applying the DC output voltage of No. 2 to a load, a voltage control circuit for detecting a change in the second DC output voltage, and generating a reset current for performing negative feedback control of the ninth AC voltage, And a plurality of sub-output units each having a secondary output side of the transformer, and the first rectifier circuit performs on / off control by synchronizing the seventh AC voltage with the timing of switching in the switching circuit. , A first NMOS transistor for generating a first pulsating voltage, the first smoothing circuit smooths the first pulsating voltage to generate a first DC output voltage, and the first DC output A first smoothing capacitor for applying a voltage to a load; a first choke coil for storing magnetic energy due to a first pulsating voltage; and a first NMOS
A second NMOS transistor that is turned on when the transistor is turned off and supplies the electromagnetic energy stored in the choke coil to the smoothing capacitor; and the second rectifier circuit is a secondary transformer of the transformer. ON / OFF control is performed according to the voltage value of the tenth AC voltage generated in the second auxiliary winding provided on the side, and the third N that generates the second pulsating voltage.
A second smoothing capacitor having a MOS transistor, wherein the second smoothing circuit smoothes the second pulsating voltage to generate a second DC output voltage, and applies the second DC output voltage to a load. And a second choke coil for storing magnetic energy due to the second pulsating voltage, and a fourth choke coil according to the voltage value of the eleventh alternating voltage generated in the third auxiliary winding provided on the secondary side of the transformer. And a fourth NMOS transistor which is turned on when the NMOS of the second is turned off and supplies the electromagnetic energy stored in the second choke coil to the second smoothing capacitor. It is characterized in that it is inserted between the second secondary winding and the third NMOS transistor.

【0029】請求項3記載の発明は、直流入力電圧を生
成する直流電源と、変圧器を構成する第1の補助巻線に
生じる第2の交流電圧の電圧値を検出する検出回路と、
第2の交流電圧の電圧値の変化を検出することで生成さ
れた制御信号により直流入力電圧をオン/オフ制御し、
所定の周波数及び第2の交流電圧に対応したパルス幅を
持つ第1の交流電圧を生成するスイッチング回路と、検
出回路により検出した第2の交流電圧の電圧値の変化、
及び電圧変化検出回路により検出した検出信号のレベル
に基づき、制御信号を生成する制御回路と、スイッチン
グ回路のオフ期間に変圧器の一次巻線に励磁電流を流す
ことにより、変圧器のコアをリセットするアクティブク
ランプ回路と、を変圧器の一次側に有し、変圧器による
第1交流電圧の変圧により二次巻線に生じる第3の交流
電圧を、リセット電流に基づいてオン/オフ制御してリ
セット電流に対応したパルス幅を持つ第4の交流電圧を
生成するリセット巻線を有するマグ・アンプと、第4の
交流電圧を整流して脈動電圧を生成する整流回路と、脈
動電圧を平滑化して直流出力電圧を生成し、該直流出力
電圧を負荷に印加する平滑回路と、直流出力電圧の変化
を検出して第4の交流電圧を負帰還制御するためのリセ
ット電流を生成する電圧制御回路と、からなる出力部を
変圧器の二次側に複数有し、整流回路は、第3の交流電
圧をスイッチング回路におけるスイッチングのタイミン
グに同期してオン/オフ制御することにより、脈動電圧
を生成する第1のNMOSトランジスタを有し、平滑回
路は、脈動電圧を平滑化して直流出力電圧を生成し、該
直流出力電圧を負荷に印加する平滑用コンデンサと、脈
動電圧による電磁エネルギーを蓄えるチョークコイル
と、第1のNMOSトランジスタがオフ状態のときにオ
ン状態になってチョークコイルに蓄えられた電磁エネル
ギーを平滑用コンデンサへ供給する第2のNMOSトラ
ンジスタと、を有し、マグ・アンプは、二次巻線の巻き
終わり側にゲート電極を接続し、ソース電極を接地側に
接続し、ドレイン電極を二次巻線の巻き始め側に接続し
た第1のNMOSトランジスタのゲート電極と、二次巻
線の巻き始め側にゲート電極を接続し、ソース電極を接
地側に接続し、ドレイン電極をマグ・アンプの出力側に
接続した第2のNMOSトランジスタのドレイン電極と
の間に挿入し、リセット電流を、リセット巻線の巻き始
め側より入力し、接地側に出力することを特徴とする。
According to a third aspect of the present invention, a DC power source for generating a DC input voltage, and a detection circuit for detecting the voltage value of the second AC voltage generated in the first auxiliary winding forming the transformer,
The DC input voltage is ON / OFF controlled by the control signal generated by detecting the change in the voltage value of the second AC voltage,
A switching circuit that generates a first AC voltage having a predetermined frequency and a pulse width corresponding to the second AC voltage; and a change in the voltage value of the second AC voltage detected by the detection circuit,
And reset the core of the transformer by sending an exciting current to the primary winding of the transformer during the off period of the control circuit and the switching circuit that generates the control signal based on the level of the detection signal detected by the voltage change detection circuit. And a third AC voltage generated in the secondary winding due to the transformation of the first AC voltage by the transformer, on / off control based on the reset current. A mag amplifier having a reset winding for generating a fourth AC voltage having a pulse width corresponding to the reset current, a rectifying circuit for rectifying the fourth AC voltage to generate a pulsating voltage, and smoothing the pulsating voltage. Generates a DC output voltage and applies the DC output voltage to the load, and a reset current for detecting a change in the DC output voltage and negatively feedback controlling the fourth AC voltage. A voltage control circuit and a plurality of output sections each including the voltage control circuit are provided on the secondary side of the transformer, and the rectification circuit performs pulsation by performing on / off control in synchronization with the switching timing of the third AC voltage in the switching circuit. The smoothing circuit has a first NMOS transistor that generates a voltage, and the smoothing circuit smoothes the pulsating voltage to generate a DC output voltage, and a smoothing capacitor that applies the DC output voltage to a load, and electromagnetic energy due to the pulsating voltage. A mag-amplifier having a choke coil for storing and a second NMOS transistor which is turned on when the first NMOS transistor is turned off to supply the electromagnetic energy stored in the choke coil to the smoothing capacitor. Connect the gate electrode to the winding end of the secondary winding, connect the source electrode to the ground, and connect the drain electrode to the winding of the secondary winding. Connect the gate electrode of the first NMOS transistor connected to the start side, the gate electrode to the winding start side of the secondary winding, connect the source electrode to the ground side, and connect the drain electrode to the output side of the mag amp. It is characterized in that the reset current is inserted between the drain electrode and the drain electrode of the second NMOS transistor, and the reset current is input from the winding start side of the reset winding and output to the ground side.

【0030】請求項4記載の発明は、請求項1から3の
何れか一項に記載の発明において、第2のNMOSトラ
ンジスタの後段に、該第2のNMOSトランジスタと並
列に、電圧降下の小さいダイオードを挿入したことを特
徴とする。
According to a fourth aspect of the present invention, in the invention according to any one of the first to third aspects, a voltage drop is small in a stage subsequent to the second NMOS transistor and in parallel with the second NMOS transistor. The feature is that a diode is inserted.

【0031】請求項5記載の発明は、請求項1から3の
何れか一項に記載の発明において、アクティブクランプ
回路は、変圧器の一次巻線の巻き終わり側に接続したコ
ンデンサと、制御回路から出力される、制御回路により
生成される制御信号と逆位相の信号をゲート入力、スイ
ッチング回路の出力をソース電極に接続し、ドレイン電
極をコンデンサと接続したNMOSトランジスタとを有
し、制御回路から出力される制御信号と逆位相の信号
は、スイッチング回路とNMOSとが同時にオン状態と
ならないようにデットタイムを有していることを特徴と
する。
According to a fifth aspect of the present invention, in the invention according to any one of the first to third aspects, the active clamp circuit includes a capacitor connected to a winding end side of a primary winding of a transformer, and a control circuit. A control signal generated by the control circuit and having a phase opposite to that of the control signal is input to the gate, the output of the switching circuit is connected to the source electrode, and the drain electrode is connected to the capacitor. The output signal having a phase opposite to the control signal has a dead time so that the switching circuit and the NMOS are not turned on at the same time.

【0032】請求項6記載の発明は、請求項1または3
記載の発明において、第3の交流電圧は、マグ・アンプ
が飽和するために必要なパルス幅を有することを特徴と
する。
The invention according to claim 6 is the invention according to claim 1 or 3.
In the invention described, the third alternating voltage is characterized in that it has a pulse width required for the mag amplifier to saturate.

【0033】請求項7記載の発明は、請求項2記載の発
明において、第8の交流電圧は、マグ・アンプが飽和す
るために必要なパルス幅を有することを特徴とする。
The invention described in claim 7 is characterized in that, in the invention described in claim 2, the eighth AC voltage has a pulse width necessary for saturation of the mag amplifier.

【0034】[0034]

【発明の実施の形態】次に添付図面を参照しながら本発
明の多出力スイッチング電源回路に係る実施の形態につ
いて詳細に説明する。図1〜図7に本発明の多出力スイ
ッチング電源回路に係る実施の形態を示す。
BEST MODE FOR CARRYING OUT THE INVENTION Next, embodiments of a multi-output switching power supply circuit of the present invention will be described in detail with reference to the accompanying drawings. 1 to 7 show an embodiment of a multi-output switching power supply circuit of the present invention.

【0035】[第1の実施形態]図1には、本発明の多
出力スイッチング電源回路に係る実施形態の電気的接続
構成が示されている。以下、この図1を参照しながらこ
の実施形態について詳細に説明する。本実施形態の多出
力スイッチング電源回路は、フォワードコンバータを採
用し、直流入力電源部101より入力電圧をトランス1
20に印加し、トランジスタ111でオン/オフ制御す
ることにより、主巻線121と補助巻線122とに所定
の交流電圧を生成するスイッチング回路を有している。
この形態の多出力スイッチング電源回路は、変圧器12
0の一次側に、直流電源部101、入力平滑用コンデン
サ102、起動用抵抗103、PWM制御回路104、
検出用抵抗105、106、コンデンサ107、平滑用
チョークコイル108、整流用ダイオード109、転流
用ダイオード110、スイッチング回路(例えば、NM
OS)111、アクティブクランプ回路112を備えて
いる。アクティブクランプ回路112は、コンデンサ1
13、スイッチングNMOS114とから構成される。
[First Embodiment] FIG. 1 shows an electrical connection configuration of a multi-output switching power supply circuit according to an embodiment of the present invention. Hereinafter, this embodiment will be described in detail with reference to FIG. The multi-output switching power supply circuit according to the present embodiment employs a forward converter, and inputs the input voltage from the DC input power supply unit 101 to the transformer 1.
The switching circuit has a switching circuit that applies a predetermined AC voltage to the main winding 121 and the auxiliary winding 122 by applying the voltage to the main winding 121 and controlling the ON / OFF of the transistor 111.
This form of multi-output switching power supply circuit is a transformer 12
On the primary side of 0, the DC power supply unit 101, the input smoothing capacitor 102, the starting resistor 103, the PWM control circuit 104,
Detection resistors 105 and 106, capacitor 107, smoothing choke coil 108, rectifying diode 109, commutation diode 110, switching circuit (for example, NM).
The OS) 111 and the active clamp circuit 112 are provided. The active clamp circuit 112 is a capacitor 1
13 and a switching NMOS 114.

【0036】直流電源部101は、例えば、バッテリ等
で構成され、直流入力電圧V101を生成する。
The DC power supply unit 101 is composed of, for example, a battery and generates a DC input voltage V101.

【0037】入力平滑用コンデンサ102は、直流入力
電圧V101を平滑化する。
The input smoothing capacitor 102 smoothes the DC input voltage V101.

【0038】起動用抵抗103は、起動時に直流電源部
からの電圧印加により、PWM制御回路104へのスタ
ートアップ電流の量を決定する。本発明に係る多出力ス
イッチング電源回路の起動後は、補助巻線122により
生成される直流電圧によりPWM制御回路104を動作
させ、この直流電圧V107(実施例2:同番号、実施
例3:V207、実施例4:V307と同様の意味であ
る。それぞれ図4、図6および図7参照)は、PWM制
御回路の電圧供給源となる。
The start-up resistor 103 determines the amount of start-up current to the PWM control circuit 104 by applying a voltage from the DC power supply unit at the time of start-up. After the multi-output switching power supply circuit according to the present invention is started, the PWM control circuit 104 is operated by the DC voltage generated by the auxiliary winding 122, and this DC voltage V107 (Example 2: same number, Example 3: V207). Example 4 has the same meaning as V307. See FIGS. 4, 6 and 7, respectively), which serve as a voltage supply source for the PWM control circuit.

【0039】変圧器120の一次側に設けられた補助巻
線122には、一次巻線120とこの補助巻線122と
の巻数比に応じた交流電圧V122(実施例2:同番
号、実施例3:V222、実施例4:V322と同様の
意味である。それぞれ、図4、図6および図7参照)が
現れる。ダイオード109は、この交流電圧V122を
整流し、脈動電圧V109(実施例2:同番号、実施例
3:V207、実施例4:V309と同様の意味であ
る。それぞれ図4、図6および図7参照)を生成する。
脈動電圧V109は、その磁気エネルギーが平滑用チョ
ークコイル108に蓄えられる。磁気エネルギーは、ダ
イオード109がオフ状態でかつダイオード110がオ
ン状態になったときに平滑用コンデンサ107に供給さ
れる。脈動電圧V109は、平滑用コンデンサ107で
平滑化され、直流電圧V107が生成される。この直流
電圧V107は、抵抗105と抵抗106とで分圧さ
れ、その変化をPWM制御回路104が検出し、PWM
制御により、直流電圧V107を安定化する。また、こ
の直流電圧107は、PWM制御回路104の電圧供給
源となる。
The auxiliary winding 122 provided on the primary side of the transformer 120 has an AC voltage V122 (Embodiment 2: same number, embodiment) according to the turn ratio between the primary winding 120 and the auxiliary winding 122. 3: V222 and Example 4: V322 have the same meanings (see FIGS. 4, 6 and 7, respectively). The diode 109 rectifies this AC voltage V122, and has the same meaning as the pulsating voltage V109 (second embodiment: same number, third embodiment: V207, fourth embodiment: V309. FIGS. 4, 6, and 7 respectively). Reference) is generated.
The pulsating voltage V109 has its magnetic energy stored in the smoothing choke coil 108. The magnetic energy is supplied to the smoothing capacitor 107 when the diode 109 is off and the diode 110 is on. The pulsating voltage V109 is smoothed by the smoothing capacitor 107, and the DC voltage V107 is generated. The DC voltage V107 is divided by the resistors 105 and 106, and the change is detected by the PWM control circuit 104.
The DC voltage V107 is stabilized by the control. The DC voltage 107 also serves as a voltage supply source for the PWM control circuit 104.

【0040】PWM制御回路104は所定の周波数及び
上記検出した検出電圧に対応したパルス幅の制御信号V
104Aを生成し、後述する交流電圧V111のパルス
幅を負帰還制御する。また、PWM制御回路104は、
NMOS111を制御する制御信号V104Aを生成す
ると共に、同制御信号と逆位相の制御信号V104Bを
生成し、NMOS114を制御する。
The PWM control circuit 104 controls the control signal V having a predetermined frequency and a pulse width corresponding to the detected voltage detected above.
104A is generated, and the pulse width of the AC voltage V111 described later is negatively feedback controlled. Further, the PWM control circuit 104 is
The control signal V104A for controlling the NMOS 111 is generated and the control signal V104B having a phase opposite to that of the control signal is generated to control the NMOS 114.

【0041】NMOS111は、PWM制御回路104
からの制御信号V104Aに基づいて直流入力電圧V1
01をオン/オフ制御することにより、所定の周波数及
び前記検出電圧に基づいたパルス幅を持つ交流電圧V1
11を生成する。
The NMOS 111 is a PWM control circuit 104.
DC input voltage V1 based on the control signal V104A from
By controlling ON / OFF of 01, an AC voltage V1 having a predetermined frequency and a pulse width based on the detection voltage
11 is generated.

【0042】NMOS114は、NMOS111がオフ
状態の期間にオン状態になり、変圧器120の一次巻線
121とコンデンサ113とで共振回路を構成すること
によって、同一次巻線121に励磁電流を流し、同変圧
器120のコアをリセットする。
The NMOS 114 is turned on while the NMOS 111 is turned off, and a resonance circuit is formed by the primary winding 121 of the transformer 120 and the capacitor 113, so that an exciting current flows through the same primary winding 121. The core of the transformer 120 is reset.

【0043】変圧器120は、一次側に、一次巻線12
1、補助巻線122を有し、二次側には、二次巻線12
3の他に、NMOS132をオン/オフ制御するための
制御電圧V124を発生する補助巻線124、及びNM
OS133をオン/オフ制御するための制御電圧V12
5を発生する補助巻線125を有している。
The transformer 120 has a primary winding 12 on the primary side.
1. The auxiliary winding 122 is provided, and the secondary winding 12 is provided on the secondary side.
3, an auxiliary winding 124 for generating a control voltage V124 for controlling ON / OFF of the NMOS 132, and NM
Control voltage V12 for on / off control of OS133
It has an auxiliary winding 125 for generating 5.

【0044】変圧器120の二次側には、マグ・アンプ
131、同期整流用FET132、133、ショットキ
ーバリアダイオード134、平滑用チョークコイル13
5、平滑用コンデンサ136、定電圧制御回路137、
抵抗138、139、トランジスタ140、抵抗14
1、ダイオード142からなる出力部を複数備えてい
る。これら複数の出力部には、負荷RLが接続されてい
る。
On the secondary side of the transformer 120, a mag amplifier 131, synchronous rectification FETs 132 and 133, a Schottky barrier diode 134, and a smoothing choke coil 13 are provided.
5, smoothing capacitor 136, constant voltage control circuit 137,
Resistors 138, 139, transistor 140, resistor 14
1, a plurality of output sections each including a diode 142 are provided. A load RL is connected to the plurality of output units.

【0045】マグ・アンプ131は、二次巻線123か
ら出力される交流電圧V123をリセット電流I142
(実施例2:同番号、実施例3:I242と同様の意味
である。それぞれ、図4および図6参照)に基づいてオ
ン/オフ制御し同リセット電流I142に対応したパル
ス幅を持つ交流電圧V131を生成する。
The mag amplifier 131 converts the AC voltage V123 output from the secondary winding 123 into a reset current I142.
(Second embodiment: same number, third embodiment: has the same meaning as I242. See FIG. 4 and FIG. 6, respectively) for on / off control and an AC voltage having a pulse width corresponding to the same reset current I142. V131 is generated.

【0046】NMOS132は、ゲート電極を、補助巻
線124の巻き終わり側に接続し、ソース電極を、マグ
・アンプ131の出力側に接続し、ドレイン電極を、N
MOS133のドレイン電極に接続している。このNM
OS132は、同期整流回路を構成するものであり、マ
グ・アンプ131から出力される交流電圧V131を、
補助巻線124を介して出力される交流電圧V124の
極性の変化に同期してオン/オフ制御し、脈動電圧V1
32(実施例2では同番号、実施例3では、V242等
と同様の意味である。それぞれ図4、図6および図7参
照)を生成する。
In the NMOS 132, the gate electrode is connected to the winding end side of the auxiliary winding 124, the source electrode is connected to the output side of the mag amplifier 131, and the drain electrode is N.
It is connected to the drain electrode of the MOS 133. This NM
The OS 132 constitutes a synchronous rectification circuit, and the AC voltage V131 output from the mag amp 131 is
ON / OFF control is performed in synchronization with a change in the polarity of the AC voltage V124 output via the auxiliary winding 124, and the pulsating voltage V1
32 (same number as in the second embodiment, and has the same meaning as V242 and the like in the third embodiment. See FIGS. 4, 6 and 7, respectively).

【0047】平滑用チョークコイル135は、脈動電圧
V132による電気磁気エネルギーを蓄える。
The smoothing choke coil 135 stores the electromagnetic energy due to the pulsating voltage V132.

【0048】NMOS133は、ゲート電極を、補助巻
線125の巻き始め側に接続し、ソース電極を、接地側
に接続し、ドレイン電極をNMOS132のドレイン電
極と接続している。このNMOS133は、NMOS1
32がオフ状態のときにオン状態になって、平滑用チョ
ークコイル135に蓄えられた電気磁気エネルギーを平
滑用コンデンサ136へ供給する。
The NMOS 133 has a gate electrode connected to the winding start side of the auxiliary winding 125, a source electrode connected to the ground side, and a drain electrode connected to the drain electrode of the NMOS 132. This NMOS 133 is the NMOS1
When 32 is in the off state, it is in the on state and supplies the electromagnetic energy stored in the smoothing choke coil 135 to the smoothing capacitor 136.

【0049】平滑用コンデンサ136は、脈動電圧V1
32を平滑化して直流出力電圧Vを生成し、この直流出
力電圧Vを負荷RLに印加する。
The smoothing capacitor 136 has a pulsating voltage V1.
32 is smoothed to generate a DC output voltage V, and this DC output voltage V is applied to the load RL.

【0050】上記直流出力電圧Vは、抵抗138と抵抗
139とで分圧され、その変化が定電圧制御回路137
で検出される。
The DC output voltage V is divided by a resistor 138 and a resistor 139, and the change is divided into constant voltage control circuits 137.
Detected in.

【0051】定電圧制御回路137は、直流出力電圧V
の変化を検出して交流電圧V131を負帰還制御するた
めのリセット電流I142を生成する。
The constant voltage control circuit 137 controls the DC output voltage V
Is detected to generate a reset current I142 for negative feedback control of the AC voltage V131.

【0052】トランジスタ140は、定電圧制御回路1
37で電流制御され、同トランジスタ140のコレクタ
から抵抗141、ダイオード142を介してリセット電
流I142がマグ・アンプ131に供給され、交流電流
V131が負帰還制御される。そして、直流出力電圧V
が安定化される。
The transistor 140 is the constant voltage control circuit 1
The current is controlled by 37, the reset current I142 is supplied from the collector of the transistor 140 via the resistor 141 and the diode 142 to the mag amplifier 131, and the AC current V131 is negatively feedback controlled. And the DC output voltage V
Is stabilized.

【0053】なお、この実施形態では、NMOS133
に並列に、ショットキーバリアダイオード134を接続
している。これについて、図2を参照しながら説明す
る。マグ・アンプ131は、定電圧制御回路137から
のリセット電流I142により変圧器120の二次巻線
123に発生する交流電圧を阻止することで、オン幅を
制御している。しかし、この時間、図2に示されるよう
に、NMOS132はオンしているが、マグアンプ13
1で制御している時間は、NMOS133はオフしてい
る。したがって、マグアンプ131で制御している時
間、平滑用チョークコイル135に流れる負荷電流は、
NMOS133のボディーダイオードを通過することに
なる。このボディーダイオードの電圧降下は大きいた
め、電圧降下の小さいショットキーバリアダイオード1
34をこれに並列に設けている。このような構成を取る
ことにより、マグ・アンプ131によるオン幅の制御
(オンサイクルの阻止)時間の間、平滑用チョークコイ
ル135の電流をショットキーバリアダイオード134
にパスさせ、変換効率を更に改善させている。
In this embodiment, the NMOS 133 is used.
A Schottky barrier diode 134 is connected in parallel with. This will be described with reference to FIG. The mag amplifier 131 controls the ON width by blocking the AC voltage generated in the secondary winding 123 of the transformer 120 by the reset current I142 from the constant voltage control circuit 137. However, at this time, as shown in FIG. 2, although the NMOS 132 is on, the mag-amp 13
The NMOS 133 is off during the time controlled by 1. Therefore, the load current flowing in the smoothing choke coil 135 during the time controlled by the mag amplifier 131 is
It will pass through the body diode of the NMOS 133. Since this body diode has a large voltage drop, the Schottky barrier diode 1 with a small voltage drop
34 is provided in parallel with this. By adopting such a configuration, the current of the smoothing choke coil 135 is supplied to the Schottky barrier diode 134 during the ON width control (ON cycle blocking) time by the mag amplifier 131.
To further improve the conversion efficiency.

【0054】図3には、この形態の多出力スイッチング
電源回路の各部の波形が示されており、縦軸に電圧、横
軸に時間が取られている。この図を参照しながら、この
形態の多出力スイッチング電源回路の動作について説明
する。直流電源部101で直流入力電圧V101が生成
されて出力される。直流入力電圧V101は、入力平滑
用コンデンサ102で平滑化される。PWM制御回路1
04では、所定の周波数及び補助巻線122に発生する
交流電圧の変化に対応したパルス幅の制御信号V104
Aが生成される。直流入力電圧V101は、NMOS1
11で制御信号V104Aに基づいてオン/オフ制御さ
れ、所定の周波数及び補助巻線122の検出電圧に対応
したパルス幅を持つ交流電圧V111生成さる。この交
流電圧V111は、変圧器120で変圧され、同変圧器
120の二次側に交流電圧V123、124、125、
126、127が生成される。
FIG. 3 shows the waveform of each part of the multi-output switching power supply circuit of this embodiment, where the vertical axis represents voltage and the horizontal axis represents time. The operation of the multi-output switching power supply circuit of this embodiment will be described with reference to this figure. The DC power supply unit 101 generates and outputs the DC input voltage V101. The DC input voltage V101 is smoothed by the input smoothing capacitor 102. PWM control circuit 1
In 04, a control signal V104 having a predetermined frequency and a pulse width corresponding to a change in the AC voltage generated in the auxiliary winding 122.
A is generated. DC input voltage V101 is NMOS1
On / off control is performed at 11 based on the control signal V104A, and an AC voltage V111 having a predetermined frequency and a pulse width corresponding to the detection voltage of the auxiliary winding 122 is generated. This AC voltage V111 is transformed by the transformer 120, and AC voltage V123, 124, 125, is supplied to the secondary side of the transformer 120.
126 and 127 are generated.

【0055】ここで、変圧器120のコアをリセットす
るアクティブクランプ回路112の動作について説明す
る。NMOS111とNMOS114とは、相補的にオ
ン状態/オフ状態になるが、PWM制御回路104から
出力された制御信号V104A及びV104Bのタイミ
ングは、NMOS111とNMOS114とが同時にオ
ン状態にならないようにデットタイムを有している。N
MOS114がオン状態の期間、変圧器120の一次巻
線121とコンデンサ113とで共振回路が構成され、
同一次巻線121に励磁電流が流れ、同変圧器120の
コアがリセットされる。そのため、図3に示すように交
流電圧V111の波形が矩形波に近い状態になり、これ
に類似した波形が交流電圧V123の波形となる。よっ
て、NMOS133のゲート電圧がほぼ理想的な矩形波
になり、同NMOS133の導通損が改善されて高効率
化される。
Here, the operation of the active clamp circuit 112 for resetting the core of the transformer 120 will be described. The NMOS 111 and the NMOS 114 are complementarily turned on / off, but the timing of the control signals V104A and V104B output from the PWM control circuit 104 has a dead time so that the NMOS 111 and the NMOS 114 are not turned on at the same time. Have N
While the MOS 114 is in the ON state, the primary winding 121 of the transformer 120 and the capacitor 113 form a resonance circuit,
An exciting current flows through the same primary winding 121, and the core of the same transformer 120 is reset. Therefore, as shown in FIG. 3, the waveform of the AC voltage V111 is close to a rectangular wave, and a waveform similar to this is the waveform of the AC voltage V123. Therefore, the gate voltage of the NMOS 133 becomes an almost ideal rectangular wave, the conduction loss of the NMOS 133 is improved, and the efficiency is improved.

【0056】2次側に現れる交流電圧V123は、マグ
・アンプ131でリセット電流I143に基づいてオン
/オフ制御され、同リセット電流I142に対応したパ
ルス幅を持つ交流電圧V131生成される。この場合、
NMOS111のオン状態の時間幅の急激な絞り込みが
発生しないので、変圧器120の二次巻線123に発生
する交流電圧V123は、マグ・アンプ131が飽和す
るために必要なパルス幅を有する。また、マグ・アンプ
131には電圧時間積(VT積、V:マグ・アンプ13
1の両端にかかる電圧、T:マグ・アンプ131が飽和
するまでの時間)が確保されている(これについては後
ほど詳述する)。
The AC voltage V123 appearing on the secondary side is ON / OFF controlled by the mag amplifier 131 based on the reset current I143, and an AC voltage V131 having a pulse width corresponding to the reset current I142 is generated. in this case,
Since the abrupt narrowing of the time width of the ON state of the NMOS 111 does not occur, the AC voltage V123 generated in the secondary winding 123 of the transformer 120 has a pulse width necessary for the mag amplifier 131 to be saturated. Further, the mag-amp 131 has a voltage-time product (VT product, V: mag-amp 13
The voltage applied to both ends of 1 and T: the time until the mag amplifier 131 is saturated are ensured (this will be described later in detail).

【0057】マグ・アンプ131で生成された交流電圧
V131は、NMOS132で交流電圧V124の極性
の変化(すなわち、NMOS132の制御電圧V124
の変化)に同期してオン/オフ制御され、脈動電圧が生
成される。脈動電圧は、その磁気エネルギーが平滑用チ
ョークコイル135に蓄えられる。この磁気エネルギー
は、NMOS133で交流電圧V125の極性の変化
(すなわち、NMOS133の制御電圧V125の変
化)に同期してオン/オフ制御され、NMOS132が
オフ状態でかつNMOS133がオン状態になったとき
に平滑用コンデンサ136に供給される。脈動電圧は、
平滑用コンデンサ136で平滑化され、この平滑用コン
デンサ136で直流出力電圧Vが生成される。直流出力
電圧Vは、負荷RLに印加される。直流出力電圧Vは、
抵抗138と抵抗139とで分圧され、その変化が定電
圧制御回路137で検出される。トランジスタ140
は、定電圧制御回路137で電流制御され、同トランジ
スタ140のコレクタから抵抗141、ダイオード14
2を介してリセット電流I142がマグ・アンプ131
に供給され、交流電圧V123が負帰還制御される。そ
して、直流出力電圧Vが安定化される。
The alternating voltage V131 generated by the mag amplifier 131 changes the polarity of the alternating voltage V124 in the NMOS 132 (that is, the control voltage V124 of the NMOS 132).
ON / OFF control is performed in synchronism with (change of), and a pulsating voltage is generated. The magnetic energy of the pulsating voltage is stored in the smoothing choke coil 135. This magnetic energy is on / off controlled by the NMOS 133 in synchronization with the change of the polarity of the AC voltage V125 (that is, the change of the control voltage V125 of the NMOS 133), and when the NMOS 132 is in the off state and the NMOS 133 is in the on state. It is supplied to the smoothing capacitor 136. The pulsating voltage is
Smoothing is performed by the smoothing capacitor 136, and the DC output voltage V is generated by the smoothing capacitor 136. The DC output voltage V is applied to the load RL. DC output voltage V is
The voltage is divided by the resistors 138 and 139, and the change is detected by the constant voltage control circuit 137. Transistor 140
Current is controlled by the constant voltage control circuit 137, and the resistor 141 and the diode 14 are connected from the collector of the transistor 140.
The reset current I142 is supplied to the mag amplifier 131 via
AC voltage V123 is negatively feedback controlled. Then, the DC output voltage V is stabilized.

【0058】ここで、負荷RLが軽くなった際のNMO
S111のオン状態の時間幅について考察する。平滑用
チョークコイル135に流れる負荷電流が同平滑用チョ
ークコイル135の臨界電流以下の場合、図3に示され
るようにNMOS132がオン状態のときには、双方向
に電流が流れるので、負荷電流は、逆方向にも流れる。
そのため、軽負荷時の余分なエネルギーは、平滑用チョ
ークコイル135を逆流して、変圧器120を介して一
次側に回生される。従って、平滑用チョークコイル13
5に流れる負荷電流は連続となり、図3に示すように、
平滑用チョークコイル135の両端の電圧が負荷電流の
変化に対して[V123−V]と[−V](但し、V1
23は、NMOS111がオン状態のときに変圧器12
0の二次巻線123に発生する電圧であり、Vは、出力
電圧である)との間で変動する。そのため、軽負荷時で
も直流出力電圧Vが上昇せず、NMOS111のオン状
態の時間幅の急激な絞り込みは発生しない。
Here, the NMO when the load RL becomes lighter
The time width of the on state of S111 will be considered. When the load current flowing through the smoothing choke coil 135 is equal to or lower than the critical current of the smoothing choke coil 135, current flows in both directions when the NMOS 132 is in the on state as shown in FIG. It also flows in the direction.
Therefore, excess energy at the time of light load flows back through the smoothing choke coil 135 and is regenerated to the primary side via the transformer 120. Therefore, the smoothing choke coil 13
The load current flowing through 5 is continuous, and as shown in FIG.
The voltage across the smoothing choke coil 135 is [V123-V] and [-V] (where V1
23 is a transformer 12 when the NMOS 111 is in the ON state.
0, which is a voltage generated in the secondary winding 123, and V is an output voltage). Therefore, even when the load is light, the DC output voltage V does not rise, and a rapid narrowing of the time width of the ON state of the NMOS 111 does not occur.

【0059】以上説明したように本実施形態は、従来の
整流用と転流用のダイオードに代えてNMOSを用い、
同期整流用のNMOSとマグ・アンプによる定電圧制御
とを組み合わせる回路構成とすることで、ラジエータ等
の放熱処理が不要となり、装置の小型・高効率化、及び
低電圧・多出力化を容易に図ることができる。また、ダ
イオードの削除に伴う内部発熱の低減により信頼性の向
上を図ることが可能となり、省エネに貢献することがで
きる。また、マグ・アンプを用いて二次側制御すること
で、各出力の干渉が少ない高安定度の多出力電源を容易
に構成することができる。
As described above, this embodiment uses NMOS instead of the conventional rectifying and commutating diodes,
By adopting a circuit configuration that combines NMOS for synchronous rectification and constant voltage control with a mag-amplifier, heat radiation processing such as a radiator is not required, making it easy to reduce the size and efficiency of the device, and lower the voltage and increase the output. Can be planned. Further, it is possible to improve reliability by reducing internal heat generation due to the removal of the diode, which can contribute to energy saving. Further, by performing secondary side control using the mag-amplifier, it is possible to easily configure a highly stable multi-output power source with less interference between outputs.

【0060】また、マグ・アンプ131を二次巻線12
3と同期整流用のNMOS132との間に挿入し、同期
整流用のNMOS132、133のドライブ回路を二次
巻線123とは別巻線で構成したことにより、リセット
電流が流れるループ内に同期整流用のNMOS132が
形成されることがなくなり、整流側NMOS132のオ
フによる制御ループの遮断の影響を受けずにマグ・アン
プ131による定電圧制御を行なうことができる。
In addition, the mag amplifier 131 is connected to the secondary winding 12
3 and the synchronous rectification NMOS 132, and the drive circuit for the synchronous rectification NMOSs 132 and 133 is configured as a separate winding from the secondary winding 123, so that synchronous rectification is performed in the loop through which the reset current flows. Is not formed, the constant voltage control by the mag amplifier 131 can be performed without being affected by the interruption of the control loop due to the turning off of the rectification side NMOS 132.

【0061】また、NMOS133のボディーダイオー
ドに並列に、電圧降下の小さいショットキーバリアダイ
オード134を挿入したことにより、マグ・アンプ13
1によるオンサイクル阻止時間の間、平滑用チョークコ
イル135の電流をこのショットキーバリアダイオード
134に流し、変換効率を改善させることができる。
Further, by inserting the Schottky barrier diode 134 having a small voltage drop in parallel with the body diode of the NMOS 133, the mag amplifier 13
During the on-cycle blocking time by 1, the current of the smoothing choke coil 135 can be passed through this Schottky barrier diode 134, and the conversion efficiency can be improved.

【0062】また、変圧器120の一次側に、アクティ
ブクランプ回路112を挿入したことにより、NMOS
111がオフ状態の時のフライバック電圧が矩形波に近
い波形となり、入力変動、負荷変動に関わらず確実に転
流側の同期整流用NMOS133をオンさせることがで
きる。従って、ワイド入力に対応することができるなど
変圧器の利用効率を向上させることができる。
Further, by inserting the active clamp circuit 112 in the primary side of the transformer 120, the NMOS
The flyback voltage when the 111 is in the off state has a waveform close to a rectangular wave, and the commutation side synchronous rectification NMOS 133 can be reliably turned on regardless of the input fluctuation and the load fluctuation. Therefore, it is possible to improve the usage efficiency of the transformer, such as being able to handle wide inputs.

【0063】なお、上述した実施形態の変形実施例とし
て、図4に示す構成の多出力スイッチング電源回路が挙
げられる。この実施例例は、NMOS133を制御する
ゲート電圧を変圧器120の補助巻線125から得るの
ではなく、コイル150に補助巻線151を設けて、こ
の補助巻線151の巻き始め側をNMOS133のゲー
ト電極に接続している。従って、NMOS133のゲー
ト電極には、図5に示されるように、平滑用チョークコ
イル150にかかる電圧と逆位相の交流電圧が印加され
る。従って、NMOS133は、図5に示されるように
マグ・アンプ131によるオンサイクルの阻止期間に、
この補助巻線151に発生する交流電圧によりONして
いることになる。よって、平滑用チョークコイル150
に発生する電流を、NMOS133に流すことが可能と
なる。従って、上述した第1の実施形態のようにNMO
S133のボディダイオードと並列にショットキーバリ
アダイオードを設ける必要がなくなる。なお、図5に示
したV123は、V123は、NMOS111がオン状
態のときに変圧器120の二次巻線123に発生する電
圧であり、Vは、出力電圧である。また、図5に示され
た電圧波形は、平滑用チョークコイル150と補助巻線
151との巻き数比が一対一の場合について図示してい
る。平滑用チョークコイル150と補助巻線151との
巻き数比を変えることでNMOS133のゲートにかか
る電圧を自由に調整することができる。
As a modified example of the above-described embodiment, there is a multi-output switching power supply circuit having the configuration shown in FIG. In this embodiment, the gate voltage for controlling the NMOS 133 is not obtained from the auxiliary winding 125 of the transformer 120, but the auxiliary winding 151 is provided in the coil 150 and the winding start side of the auxiliary winding 151 is connected to the NMOS 133. It is connected to the gate electrode. Therefore, as shown in FIG. 5, an AC voltage having a phase opposite to the voltage applied to the smoothing choke coil 150 is applied to the gate electrode of the NMOS 133. Therefore, the NMOS 133, as shown in FIG. 5, during the on-cycle blocking period by the mag amplifier 131,
It is turned on by the AC voltage generated in the auxiliary winding 151. Therefore, the smoothing choke coil 150
It is possible to cause the current generated at the time to flow to the NMOS 133. Therefore, as in the first embodiment described above, the NMO
It is not necessary to provide a Schottky barrier diode in parallel with the body diode of S133. Note that V123 shown in FIG. 5 is a voltage generated in the secondary winding 123 of the transformer 120 when the NMOS 111 is in the ON state, and V is an output voltage. The voltage waveform shown in FIG. 5 illustrates the case where the winding choke coil 150 and the auxiliary winding 151 have a winding ratio of 1: 1. The voltage applied to the gate of the NMOS 133 can be freely adjusted by changing the winding ratio of the smoothing choke coil 150 and the auxiliary winding 151.

【0064】[第2の実施形態]次に、添付図面を参照
しながら本発明に係る第2の実施形態について説明す
る。図6を参照すると本発明に係る第2の実施形態が示
されている。
[Second Embodiment] Next, a second embodiment of the present invention will be described with reference to the accompanying drawings. Referring to FIG. 6, there is shown a second embodiment according to the present invention.

【0065】本発明に係る第2の実施形態は、主出力部
と複数系統の副出力部とを有する多出力スイッチング電
源回路である。主出力部は、複数系統の出力部のうち、
出力が最大で負荷変動の少ない出力部である。また、一
次側におけるスイッチングのデューティ比は、主出力部
の出力電圧の変動に基づいて負帰還制御される。主出力
部以外の副出力部の出力電圧は、主出力部の出力電圧に
基づいて決定されるデューティ比の交流電圧が帰還制御
される。
The second embodiment according to the present invention is a multi-output switching power supply circuit having a main output section and a plurality of sub-output sections. The main output part is the output part of multiple systems.
It is an output unit with maximum output and little load fluctuation. Further, the duty ratio of switching on the primary side is negatively feedback controlled based on the fluctuation of the output voltage of the main output section. The output voltage of the sub-output unit other than the main output unit is feedback-controlled with an AC voltage having a duty ratio determined based on the output voltage of the main output unit.

【0066】主出力部の構成が上述した第1の実施形態
と異なる点は、NMOS231、232を駆動制御する
補助巻線が設けられていない点と、マグ・アンプ131
が設けられていない点と、リセット電流をこのマグ・ア
ンプ131に供給するためのトランジスタ141、抵抗
142、ダイオード143が設けられていない点であ
る。
The main output section is different from the first embodiment in that the auxiliary winding for driving and controlling the NMOSs 231 and 232 is not provided, and the mag amplifier 131 is different.
Is not provided, and the transistor 141, the resistor 142, and the diode 143 for supplying the reset current to the mag amplifier 131 are not provided.

【0067】NMOS231のゲート電極は、二次巻線
223の巻き終わり側に接続され、ソース電極は、後段
のNMOS232のソース電極に接続され、ドレイン電
極は、二次巻線223の巻き始め側に接続されている。
また、NMOS232のゲート電極は、二次巻線223
の巻き始め側に接続され、ソース電極は、NMOS23
1のソース電極に接続され、ドレイン電極は、二次巻線
223の巻き終わり側に接続されている。
The gate electrode of the NMOS 231 is connected to the winding end side of the secondary winding 223, the source electrode is connected to the source electrode of the NMOS 232 in the subsequent stage, and the drain electrode is connected to the winding start side of the secondary winding 223. It is connected.
The gate electrode of the NMOS 232 is connected to the secondary winding 223.
Connected to the winding start side of the
1 is connected to the source electrode, and the drain electrode is connected to the winding end side of the secondary winding 223.

【0068】NMOS231は、同期整流回路を構成す
るものであり、二次巻線に現れる交流電圧V223を、
この交流電圧V223の極性の変化に同期してオン/オ
フ制御し脈動電圧V231を生成する。NMOS232
は、NMOS231がオフ状態になったときにオン状態
になり、平滑用チョークコイル233に蓄えられた電磁
エネルギーを平滑用コンデンサ234に供給する。
The NMOS 231 constitutes a synchronous rectification circuit, and the AC voltage V223 appearing in the secondary winding is
The pulsating voltage V231 is generated by performing on / off control in synchronization with the change in the polarity of the AC voltage V223. NMOS232
Turns on when the NMOS 231 turns off and supplies the electromagnetic energy stored in the smoothing choke coil 233 to the smoothing capacitor 234.

【0069】また、本実施形態の主出力部Aには、マグ
・アンプと、このマグ・アンプにリセット電流を供給す
るトランジスタ、抵抗、ダイオードが設けられていな
い。従って、定電圧制御回路235は、平滑用コイル2
34から出力される直流出力電圧V1の変化を検出する
と、この検出した電圧の変化を検出信号としてPWM制
御回路204に通知する。PWM制御回路204は、補
助巻線222に現れる、巻数比に比例した交流電圧の変
化と、この定電圧制御回路235からの検出信号とを基
にしたパルス幅の制御信号V204Aを生成する。
Further, the main output section A of this embodiment is not provided with a mag amplifier and a transistor, a resistor and a diode for supplying a reset current to this mag amplifier. Therefore, the constant voltage control circuit 235 uses the smoothing coil 2
When the change in the DC output voltage V1 output from 34 is detected, the detected change in voltage is notified to the PWM control circuit 204 as a detection signal. The PWM control circuit 204 generates a control signal V204A having a pulse width based on the change of the AC voltage appearing in the auxiliary winding 222, which is proportional to the turn ratio, and the detection signal from the constant voltage control circuit 235.

【0070】また、複数の副出力部の構成は、上述した
第1の実施形態の出力部の構成と同一であり、それぞれ
に負荷RL2、RL3が接続される。
The configuration of the plurality of sub-output units is the same as the configuration of the output unit of the first embodiment described above, and loads RL2 and RL3 are connected to each.

【0071】このような構成の本実施形態は、マグ・ア
ンプでは制御できない大電流の出力がある場合に有効で
あり、上述した第1の実施形態と同様な効果を得ること
ができる。
The present embodiment having such a configuration is effective when there is a large current output that cannot be controlled by the mag amplifier, and the same effects as those of the first embodiment described above can be obtained.

【0072】[第3の実施形態]次に、添付図面を参照
しながら本発明に係る第3の実施形態について説明す
る。図7を参照すると本発明に係る第3の実施形態の構
成が示されている。
[Third Embodiment] Next, a third embodiment of the present invention will be described with reference to the accompanying drawings. Referring to FIG. 7, there is shown a configuration of the third exemplary embodiment according to the present invention.

【0073】本発明に係る第3の実施形態は、基本的構
成は、上述した第1の実施形態と同一であるが、NMO
S同期整流回路とマグ・アンプ制御回路の構成について
さらに工夫している。
The third embodiment of the present invention has the same basic configuration as that of the first embodiment described above, but the NMO
The S-synchronous rectifier circuit and the mag-amplifier control circuit are further devised.

【0074】本実施形態は、同期整流用のNMOS34
2、343を駆動制御する駆動電圧を二次巻線323よ
り得る構成とし、マグ・アンプ341を同期整流用のN
MOS342(整流側)のゲート電極と、同期整流用N
MOS343(転流用)のドレイン電極との間に挿入し
たことを特徴としている。また、本実施形態のマグ・ア
ンプ341には、マグ・アンプのコアをリセットするリ
セット巻線を別途設けたことを特徴としている。定電圧
制御回路347からのリセット電流を、リセット巻線の
巻き始め側より入力し、同期整流用NMOS342より
後段の接地側に出力する。従って、リセット電流を流す
ループ内に同期整流用のNMOS342が形成されない
ので、整流側NMOS342のオフによる制御ループの
遮断の影響を受けずにマグ・アンプをオン/オフ制御す
ることが可能となり、定電圧制御が可能となる。また、
別個の補助巻線が不必要となり、トランスを小型化する
ことができる。
In this embodiment, the NMOS 34 for synchronous rectification is used.
The drive voltage for controlling the driving of the motors 2, 343 is obtained from the secondary winding 323, and the mag amplifier 341 is set to N for synchronous rectification.
Gate electrode of MOS 342 (rectification side) and N for synchronous rectification
It is characterized in that it is inserted between the drain electrode of the MOS 343 (for commutation). Further, the mag amplifier 341 of the present embodiment is characterized in that a reset winding for resetting the core of the mag amplifier is separately provided. The reset current from the constant voltage control circuit 347 is input from the winding start side of the reset winding and is output from the synchronous rectification NMOS 342 to the ground side of the subsequent stage. Therefore, since the NMOS 342 for synchronous rectification is not formed in the loop through which the reset current flows, the on / off control of the mag amplifier can be performed without being affected by the interruption of the control loop due to the turning off of the rectification side NMOS 342. Voltage control becomes possible. Also,
A separate auxiliary winding is unnecessary, and the transformer can be downsized.

【0075】なお、上述した実施形態は、本発明の好適
な実施の形態である。但し、これに限定されるものでは
なく、本発明の要旨を逸脱しない範囲内において種々変
形実施が可能である。例えば、上述した実施形態では、
NMOSを用いて同期整流回路を構成していたが、PM
OSであっても実現可能である。
The above-described embodiment is a preferred embodiment of the present invention. However, the present invention is not limited to this, and various modifications can be made without departing from the scope of the present invention. For example, in the embodiment described above,
The synchronous rectification circuit was constructed using NMOS, but PM
It can be realized even with an OS.

【0076】[0076]

【発明の効果】以上の説明より明らかなように本発明
は、従来の整流用と転流用のダイオードに代えてNMO
Sを用い、同期整流用のNMOSとマグ・アンプによる
定電圧制御とを組み合わせる回路構成とすることで、ラ
ジエータ等の放熱処理が不要となり、装置の小型・高効
率化、及び低電圧・多出力化を容易に図ることができ
る。また、ダイオードの削除に伴う内部発熱の低減によ
り信頼性の向上を図ることが可能となり、省エネに貢献
することができる。また、マグ・アンプを用いて二次側
制御することで、各出力の干渉が少ない高安定度の多出
力電源を容易に構成することができる。
As is apparent from the above description, the present invention is an NMO instead of the conventional rectifying and commutating diodes.
By using S and using a circuit configuration that combines NMOS for synchronous rectification and constant voltage control by a mag-amplifier, heat radiation processing such as a radiator is not required, making the device compact and highly efficient, and low voltage and multiple outputs Can be easily achieved. Further, it is possible to improve reliability by reducing internal heat generation due to the removal of the diode, which can contribute to energy saving. Further, by performing secondary side control using the mag-amplifier, it is possible to easily configure a highly stable multi-output power source with less interference between outputs.

【0077】また、マグ・アンプを二次巻線と整流回路
を構成するNMOSとの間に挿入し、この整流回路を構
成するNMOSのドライブ回路を二次巻線とは別の補助
巻線で構成したことにより、リセット電流が流れるルー
プ内に整流回路が形成されることがなくなり、整流側ダ
イオードのオフによる制御ループの遮断の影響を受けず
にマグ・アンプによる定電圧制御を行なうことができ
る。
Further, the mag-amplifier is inserted between the secondary winding and the NMOS forming the rectifying circuit, and the drive circuit of the NMOS forming the rectifying circuit is an auxiliary winding different from the secondary winding. Due to the configuration, the rectifier circuit is not formed in the loop through which the reset current flows, and the constant voltage control by the mag amplifier can be performed without being affected by the interruption of the control loop due to the turning off of the rectifier side diode. .

【0078】また、平滑回路を構成するNMOSのボデ
ィーダイオードに並列に、電圧降下の小さいダイオード
を挿入したことにより、マグ・アンプによるオンサイク
ル阻止時間の間、平滑用チョークコイルの電流をこのダ
イオードに流し、変換効率を改善させることができる。
Further, by inserting a diode having a small voltage drop in parallel with the body diode of the NMOS forming the smoothing circuit, the current of the smoothing choke coil is supplied to this diode during the on-cycle blocking time by the mag-amplifier. Sinking and conversion efficiency can be improved.

【0079】また、変圧器の一次側に、アクティブクラ
ンプ回路を挿入したことにより、スイッチング回路がオ
フ状態の時のフライバック電圧が矩形波に近い波形とな
り、入力変動、負荷変動に関わらず確実に平滑回路を構
成するNMOSをオンさせることができる。従って、ワ
イド入力に対応することができるなど変圧器の利用効率
を向上させることができる。
Further, by inserting the active clamp circuit on the primary side of the transformer, the flyback voltage when the switching circuit is in the off state becomes a waveform close to a rectangular wave, and the flyback voltage is surely maintained regardless of the input fluctuation and the load fluctuation. The NMOS included in the smoothing circuit can be turned on. Therefore, it is possible to improve the usage efficiency of the transformer, such as being able to handle wide inputs.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る第1の実施形態の構成を表す図で
ある。
FIG. 1 is a diagram showing a configuration of a first exemplary embodiment according to the present invention.

【図2】アクティブクランプ回路の機能を説明するため
の図である。
FIG. 2 is a diagram for explaining a function of an active clamp circuit.

【図3】第1の実施形態の信号波形図である。FIG. 3 is a signal waveform diagram of the first embodiment.

【図4】本発明に係る第1の実施形態の変形例の構成を
示す図である。
FIG. 4 is a diagram showing a configuration of a modified example of the first exemplary embodiment according to the present invention.

【図5】第1の実施形態の変形実施例の信号波形図であ
る。
FIG. 5 is a signal waveform diagram of a modified example of the first embodiment.

【図6】本発明に係る第2の実施形態の構成を表す図で
ある。
FIG. 6 is a diagram showing a configuration of a second exemplary embodiment according to the present invention.

【図7】本発明に係る第3の実施形態の構成を表す図で
ある。
FIG. 7 is a diagram showing a configuration of a third exemplary embodiment according to the present invention.

【図8】従来の多出力スイッチング電源回路の構成を表
す図である。
FIG. 8 is a diagram showing a configuration of a conventional multi-output switching power supply circuit.

【図9】マグ・アンプの機能を説明するための図であ
る。
FIG. 9 is a diagram for explaining the function of the mag amplifier.

【図10】マグ・アンプの機能を説明するための図であ
る。
FIG. 10 is a diagram for explaining the function of a mag amplifier.

【図11】従来の多出力スイッチング電源回路の構成を
表す図である。
FIG. 11 is a diagram showing a configuration of a conventional multi-output switching power supply circuit.

【図12】従来の多出力スイッチング電源回路の構成を
表す図である。
FIG. 12 is a diagram showing a configuration of a conventional multi-output switching power supply circuit.

【図13】従来の多出力スイッチング電源回路に生じる
問題点を説明するための図である。
FIG. 13 is a diagram for explaining a problem that occurs in a conventional multi-output switching power supply circuit.

【図14】従来の多出力スイッチング電源回路に生じる
問題点を説明するための図である。
FIG. 14 is a diagram for explaining a problem that occurs in a conventional multi-output switching power supply circuit.

【符号の説明】[Explanation of symbols]

101、201、301 直流電源部 102、201、301 入力平滑用コンデンサ 103、203、303 起動用抵抗 104、204、304 PWM制御回路 105、106、305、306 検出用抵抗 107、205、307 コンデンサ 108、206、308 平滑用チョークコイル 109、207、309 整流用ダイオード 110、208、310 転流用ダイオード 111、209、311 スイッチング回路 112、210、312 アクティブクランプ回路 131、241、341 マグ・アンプ 132、133、231、232、242、243 同
期整流用MOSFET 134、345、244 ショットキーバリアダイオー
ド 135、233、245、346 平滑用チョークコイ
ル 136、234、246、346 平滑用コンデンサ 137、235、247、347 定電圧制御回路 139、140、236、237、248、249、3
48、349 抵抗 141、250、350 トランジスタ 142、251、351 抵抗 143、252、352 ダイオード
101, 201, 301 DC power supply units 102, 201, 301 Input smoothing capacitors 103, 203, 303 Starting resistors 104, 204, 304 PWM control circuits 105, 106, 305, 306 Detection resistors 107, 205, 307 Capacitor 108 , 206, 308 Smoothing choke coils 109, 207, 309 Rectifying diodes 110, 208, 310 Commutating diodes 111, 209, 311 Switching circuits 112, 210, 312 Active clamp circuits 131, 241, 341 Mag amplifiers 132, 133 , 231, 232, 242, 243 Synchronous rectification MOSFETs 134, 345, 244 Schottky barrier diodes 135, 233, 245, 346 Smoothing choke coils 136, 234, 246, 346 Smoothing coils Capacitor 137,235,247,347 constant voltage control circuit 139,140,236,237,248,249,3
48,349 Resistors 141,250,350 Transistors 142,251,351 Resistors 143,252,352 Diodes

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H02M 3/28 H02M 7/21 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H02M 3/28 H02M 7/21

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流入力電圧を生成する直流電源と、 変圧器を構成する第1の補助巻線に生じる第2の交流電
圧の電圧値を検出する検出回路と、 前記第2の交流電圧の電圧値の変化を検出することで生
成された制御信号により前記直流入力電圧をオン/オフ
制御し、所定の周波数及び前記第2の交流電圧に対応し
たパルス幅を持つ第1の交流電圧を生成するスイッチン
グ回路と、 前記検出回路により検出した前記第2の交流電圧の電圧
値の変化に基づき、前記制御信号を生成する制御回路
と、 前記スイッチング回路のオフ期間に前記変圧器の一次巻
線に励磁電流を流すことにより、前記変圧器のコアをリ
セットするアクティブクランプ回路と、を前記変圧器の
一次側に有し、 前記変圧器による前記第1交流電圧の変圧により二次巻
線に生じる第3の交流電圧を、リセット電流に基づいて
オン/オフ制御して前記リセット電流に対応したパルス
幅を持つ第4の交流電圧を生成するマグ・アンプと、 前記第4の交流電圧を整流して脈動電圧を生成する整流
回路と、 前記脈動電圧を平滑化して直流出力電圧を生成し、該直
流出力電圧を負荷に印加する平滑回路と、 前記直流出力電圧の変化を検出して前記第4の交流電圧
を負帰還制御するための前記リセット電流を生成する電
圧制御回路と、からなる出力部を前記変圧器の二次側に
複数有し、 前記整流回路は、 前記変圧器の二次側に設けた第2の補助巻線に生じる第
5の交流電圧の電圧値に応じてオン/オフ制御され、前
記脈動電圧を生成する第1のNMOSトランジスタを有
し、 前記平滑回路は、 脈動電圧を平滑化して前記直流出力電圧を生成し、該直
流出力電圧を負荷に印加する平滑用コンデンサと、 前記脈動電圧による磁気エネルギーを蓄えるチョークコ
イルと、 前記変圧器の二次側に設けた第3の補助巻線に生じる第
6の交流電圧の電圧値に応じて、前記第1のNMOSが
オフ状態のときにオン状態になって前記チョークコイル
に蓄えられた電磁エネルギーを前記平滑用コンデンサに
供給する第2のNMOSトランジスタと、を有し、 前記マグ・アンプを、前記二次巻線と前記第1のNMO
Sトランジスタとの間に挿入したことを特徴とする多出
力スイッチング電源回路。
1. A DC power supply for generating a DC input voltage, a detection circuit for detecting a voltage value of a second AC voltage generated in a first auxiliary winding constituting a transformer, and a detection circuit for detecting the second AC voltage. The DC input voltage is ON / OFF controlled by a control signal generated by detecting a change in voltage value, and a first AC voltage having a predetermined frequency and a pulse width corresponding to the second AC voltage is generated. A switching circuit, a control circuit that generates the control signal based on a change in the voltage value of the second AC voltage detected by the detection circuit, and a primary winding of the transformer during an off period of the switching circuit. An active clamp circuit that resets the core of the transformer by causing an excitation current to flow is provided on the primary side of the transformer, and is generated in the secondary winding by the transformation of the first AC voltage by the transformer. A mag-amplifier that controls ON / OFF of the third AC voltage based on a reset current to generate a fourth AC voltage having a pulse width corresponding to the reset current; and a rectifier of the fourth AC voltage. A rectifying circuit that generates a pulsating voltage by means of a rectifying circuit; a smoothing circuit that smoothes the pulsating voltage to generate a DC output voltage and applies the DC output voltage to a load; A voltage control circuit that generates the reset current for controlling the negative feedback of the AC voltage of the output voltage, and a plurality of output units each of which includes a secondary side of the transformer, wherein the rectifier circuit is a secondary side of the transformer. A first NMOS transistor that is ON / OFF-controlled according to a voltage value of a fifth AC voltage generated in the second auxiliary winding provided in the first auxiliary winding, and that generates the pulsating voltage; Smoothing the A smoothing capacitor for generating a voltage and applying the DC output voltage to a load; a choke coil for storing magnetic energy due to the pulsating voltage; and a third auxiliary winding provided on the secondary side of the transformer. A second NMOS transistor that is turned on when the first NMOS is turned off according to the voltage value of the AC voltage to supply the electromagnetic energy stored in the choke coil to the smoothing capacitor; , The mag-amp with the secondary winding and the first NMO.
A multi-output switching power supply circuit characterized by being inserted between an S-transistor.
【請求項2】 直流入力電圧を生成する直流電源と、 変圧器を構成する第1の補助巻線に生じる第2の交流電
圧の電圧値を検出する検出回路と、 前記第2の交流電圧の電圧値の変化を検出することで生
成された制御信号により前記直流入力電圧をオン/オフ
制御し、所定の周波数及び前記第2の交流電圧に対応し
たパルス幅を持つ第1の交流電圧を生成するスイッチン
グ回路と、 前記検出回路により検出した前記第2の交流電圧の電圧
値の変化、及び電圧変化検出回路により検出した検出信
号のレベルに基づき、前記制御信号を生成する制御回路
と、 前記スイッチング回路のオフ期間に前記変圧器の一次巻
線に励磁電流を流すことにより、前記変圧器のコアをリ
セットするアクティブクランプ回路と、を前記変圧器の
一次側に有し、 前記変圧器による前記第1の交流電圧の変圧により第1
の二次巻線に生じる第7の交流電圧を整流して第1の脈
動電圧を生成する第1の整流回路と、 前記第1の脈動電圧を平滑化して第1の直流出力電圧を
生成し、該第1の直流出力電圧を負荷に印加する第1の
平滑回路と、 前記第1の直流出力電圧の変化を検出して検出信号を生
成し、前記制御回路に供給する前記電圧変化検出回路
と、を有する主出力部と、 前記変圧器による前記第1の交流電圧の変圧により第2
の二次巻線に生じる第8の交流電圧をリセット電流に基
づいてオン/オフ制御し、前記リセット電流に対応した
パルス幅を持つ第9の交流電圧を生成するマグ・アンプ
と、 前記第9の交流電圧を整流して第2の脈動電圧を生成す
る第2の整流回路と、 前記第2の脈動電圧を平滑化して第2の直流出力電圧を
生成し、該第2の直流出力電圧を負荷に印加する第2の
平滑回路と、 前記第2の直流出力電圧の変化を検出して前記第9の交
流電圧を負帰還制御するための前記リセット電流を生成
する電圧制御回路と、を有する複数の副出力部と、を前
記変圧器の二次側に有し、 前記第1の整流回路は、 前記第7の交流電圧を前記スイッチング回路におけるス
イッチングのタイミングに同期してオン/オフ制御する
ことにより、前記第1の脈動電圧を生成する第1のNM
OSトランジスタを有し、 前記第1の平滑回路は、 前記第1の脈動電圧を平滑化して前記第1の直流出力電
圧を生成し、該第1の直流出力電圧を負荷に印加する第
1の平滑用コンデンサと、 前記第1の脈動電圧による磁気エネルギーを蓄える第1
のチョークコイルと、 前記第1のNMOSトランジスタがオフ状態のときにオ
ン状態になって前記チョークコイルに蓄えられた電磁エ
ネルギーを前記平滑用コンデンサへ供給する第2のNM
OSトランジスタと、を有し、 前記第2の整流回路は、 前記変圧器の二次側に設けた第2の補助巻線に生じる第
10の交流電圧の電圧値に応じてオン/オフ制御され、
前記第2の脈動電圧を生成する第3のNMOSトランジ
スタを有し、 前記第2の平滑回路は、 前記第2の脈動電圧を平滑化して前記第2の直流出力電
圧を生成し、該第2の直流出力電圧を負荷に印加する第
2の平滑用コンデンサと、 前記第2の脈動電圧による磁気エネルギーを蓄える第2
のチョークコイルと、 前記変圧器の二次側に設けた第3の補助巻線に生じる第
11の交流電圧の電圧値に応じて、前記第4のNMOS
がオフ状態のときにオン状態になって前記第2のチョー
クコイルに蓄えられた電磁エネルギーを前記第2の平滑
用コンデンサに供給する第4のNMOSトランジスタ
と、を有し、 前記マグ・アンプを、前記第2の二次巻線と前記第3の
NMOSトランジスタとの間に挿入したことを特徴とす
る多出力スイッチング電源回路。
2. A DC power supply that generates a DC input voltage, a detection circuit that detects a voltage value of a second AC voltage generated in a first auxiliary winding that forms a transformer, and a detection circuit that detects the second AC voltage. The DC input voltage is ON / OFF controlled by a control signal generated by detecting a change in voltage value, and a first AC voltage having a predetermined frequency and a pulse width corresponding to the second AC voltage is generated. A switching circuit, a control circuit that generates the control signal based on a change in the voltage value of the second AC voltage detected by the detection circuit and the level of the detection signal detected by the voltage change detection circuit; An active clamp circuit that resets the core of the transformer by causing an exciting current to flow in the primary winding of the transformer during an off period of the circuit; and The by transformer of the first AC voltage by vessel 1
A rectifying circuit that rectifies a seventh AC voltage generated in the secondary winding of the first rectifying circuit to generate a first pulsating voltage, and smoothes the first pulsating voltage to generate a first DC output voltage. A first smoothing circuit that applies the first DC output voltage to a load; and a voltage change detection circuit that detects a change in the first DC output voltage to generate a detection signal and supplies the detection signal to the control circuit. And a main output section having: a second output by the transformer for transforming the first AC voltage;
A mag-amp that controls ON / OFF of an eighth AC voltage generated in the secondary winding of the second AC winding based on a reset current to generate a ninth AC voltage having a pulse width corresponding to the reset current; A second rectifier circuit that rectifies the AC voltage of to generate a second pulsating voltage; and a second DC output voltage that smooths the second pulsating voltage to generate the second DC output voltage. A second smoothing circuit applied to a load; and a voltage control circuit that detects a change in the second DC output voltage and generates the reset current for performing negative feedback control of the ninth AC voltage. A plurality of sub-output units are provided on the secondary side of the transformer, and the first rectifier circuit performs on / off control of the seventh AC voltage in synchronization with switching timing in the switching circuit. As a result, the first pulsating voltage The first of NM to generate
An OS transistor, the first smoothing circuit smooths the first pulsating voltage to generate the first DC output voltage, and applies the first DC output voltage to a load. A smoothing capacitor and a first for storing magnetic energy due to the first pulsating voltage
Second choke coil and a second NM that is turned on when the first NMOS transistor is turned off and supplies the electromagnetic energy stored in the choke coil to the smoothing capacitor.
An OS transistor, and the second rectifier circuit is ON / OFF controlled according to a voltage value of a tenth AC voltage generated in a second auxiliary winding provided on the secondary side of the transformer. ,
A second NMOS circuit for generating the second pulsating voltage, wherein the second smoothing circuit smooths the second pulsating voltage to generate the second DC output voltage; Second smoothing capacitor for applying the DC output voltage of the above to a load, and a second smoothing capacitor for storing magnetic energy due to the second pulsating voltage
And the fourth NMOS according to the voltage value of the eleventh AC voltage generated in the third auxiliary winding provided on the secondary side of the transformer.
A fourth NMOS transistor that is turned on when is turned off to supply the electromagnetic energy stored in the second choke coil to the second smoothing capacitor. A multi-output switching power supply circuit, wherein the multi-output switching power supply circuit is inserted between the second secondary winding and the third NMOS transistor.
【請求項3】 直流入力電圧を生成する直流電源と、 変圧器を構成する第1の補助巻線に生じる第2の交流電
圧の電圧値を検出する検出回路と、 前記第2の交流電圧の電圧値の変化を検出することで生
成された制御信号により前記直流入力電圧をオン/オフ
制御し、所定の周波数及び前記第2の交流電圧に対応し
たパルス幅を持つ第1の交流電圧を生成するスイッチン
グ回路と、 前記検出回路により検出した前記第2の交流電圧の電圧
値の変化、及び電圧変化検出回路により検出した検出信
号のレベルに基づき、前記制御信号を生成する制御回路
と、 前記スイッチング回路のオフ期間に前記変圧器の一次巻
線に励磁電流を流すことにより、前記変圧器のコアをリ
セットするアクティブクランプ回路と、を前記変圧器の
一次側に有し、 前記変圧器による前記第1交流電圧の変圧により二次巻
線に生じる第3の交流電圧を、リセット電流に基づいて
オン/オフ制御して前記リセット電流に対応したパルス
幅を持つ第4の交流電圧を生成するリセット巻線を有す
るマグ・アンプと、 前記第4の交流電圧を整流して脈動電圧を生成する整流
回路と、 前記脈動電圧を平滑化して直流出力電圧を生成し、該直
流出力電圧を負荷に印加する平滑回路と、 前記直流出力電圧の変化を検出して前記第4の交流電圧
を負帰還制御するための前記リセット電流を生成する電
圧制御回路と、からなる出力部を前記変圧器の二次側に
複数有し、 前記整流回路は、 前記第3の交流電圧を前記スイッチング回路におけるス
イッチングのタイミングに同期してオン/オフ制御する
ことにより、前記脈動電圧を生成する第1のNMOSト
ランジスタを有し、 前記平滑回路は、前記脈動電圧を平滑化して前記直流出
力電圧を生成し、該直流出力電圧を負荷に印加する平滑
用コンデンサと、 前記脈動電圧による電磁エネルギーを蓄えるチョークコ
イルと、 前記第1のNMOSトランジスタがオフ状態のときにオ
ン状態になって前記チョークコイルに蓄えられた電磁エ
ネルギーを前記平滑用コンデンサへ供給する第2のNM
OSトランジスタと、を有し、 前記マグ・アンプは、前記二次巻線の巻き終わり側にゲ
ート電極を接続し、ソース電極を接地側に接続し、ドレ
イン電極を前記二次巻線の巻き始め側に接続した前記第
1のNMOSトランジスタのゲート電極と、前記二次巻
線の巻き始め側にゲート電極を接続し、ソース電極を接
地側に接続し、ドレイン電極を前記マグ・アンプの出力
側に接続した第2のNMOSトランジスタのドレイン電
極との間に挿入し、前記リセット電流を、前記リセット
巻線の巻き始め側より入力し、接地側に出力することを
特徴とする多出力スイッチング電源回路。
3. A DC power supply for generating a DC input voltage, a detection circuit for detecting a voltage value of a second AC voltage generated in a first auxiliary winding constituting a transformer, and a detection circuit for detecting the second AC voltage. The DC input voltage is ON / OFF controlled by a control signal generated by detecting a change in voltage value, and a first AC voltage having a predetermined frequency and a pulse width corresponding to the second AC voltage is generated. A switching circuit, a control circuit that generates the control signal based on a change in the voltage value of the second AC voltage detected by the detection circuit and the level of the detection signal detected by the voltage change detection circuit; An active clamp circuit that resets the core of the transformer by causing an exciting current to flow in the primary winding of the transformer during an off period of the circuit; and A third AC voltage generated in the secondary winding by the transformer transforming the first AC voltage is turned on / off based on a reset current to generate a fourth AC voltage having a pulse width corresponding to the reset current. A mag amplifier having a reset winding for generating, a rectifying circuit for rectifying the fourth alternating voltage to generate a pulsating voltage, a smoothing of the pulsating voltage to generate a direct current output voltage, and the direct current output voltage The transformer includes an output unit including a smoothing circuit applied to a load, and a voltage control circuit that detects a change in the DC output voltage and generates the reset current for performing negative feedback control of the fourth AC voltage. A plurality of them on the secondary side, and the rectifying circuit generates the pulsating voltage by performing on / off control of the third AC voltage in synchronization with the switching timing in the switching circuit. A smoothing capacitor for smoothing the pulsating voltage to generate the DC output voltage and applying the DC output voltage to a load; and electromagnetic energy generated by the pulsating voltage. And a second NM which is turned on when the first NMOS transistor is turned off and supplies the electromagnetic energy stored in the choke coil to the smoothing capacitor.
And a gate electrode connected to a winding end side of the secondary winding, a source electrode connected to a ground side, and a drain electrode starting winding of the secondary winding. The gate electrode of the first NMOS transistor connected to the first side, the gate electrode to the winding start side of the secondary winding, the source electrode to the ground side, and the drain electrode to the output side of the mag amplifier. A multi-output switching power supply circuit, which is inserted between the drain electrode of a second NMOS transistor connected to the input terminal and the reset current, is input from the winding start side of the reset winding, and is output to the ground side. .
【請求項4】 前記第2のNMOSトランジスタの後段
に、該第2のNMOSトランジスタと並列に、電圧降下
の小さいダイオードを挿入したことを特徴とする請求項
1から3の何れか一項に記載の多出力スイッチング電源
回路。
4. The diode having a small voltage drop is inserted in parallel with the second NMOS transistor after the second NMOS transistor, as claimed in any one of claims 1 to 3. Multi-output switching power supply circuit.
【請求項5】 前記アクティブクランプ回路は、 前記変圧器の一次巻線の巻き終わり側に接続したコンデ
ンサと、 前記制御回路から出力される、前記制御回路により生成
される前記制御信号と逆位相の信号をゲート入力、前記
スイッチング回路の出力をソース電極に接続し、ドレイ
ン電極を前記コンデンサと接続したNMOSトランジス
タとを有し、 前記制御回路から出力される前記制御信号と逆位相の信
号は、前記スイッチング回路と前記NMOSとが同時に
オン状態とならないようにデットタイムを有しているこ
とを特徴とする請求項1から3の何れか一項に記載の多
出力スイッチング電源回路。
5. The active clamp circuit includes a capacitor connected to a winding end side of a primary winding of the transformer, and a capacitor having an opposite phase to the control signal generated by the control circuit, which is output from the control circuit. A signal having a gate input, an output of the switching circuit connected to a source electrode, and a drain electrode connected to the capacitor, and an NMOS transistor, and the control signal output from the control circuit having a phase opposite to the control signal is 4. The multi-output switching power supply circuit according to claim 1, wherein a dead time is provided so that the switching circuit and the NMOS are not turned on at the same time.
【請求項6】 前記第3の交流電圧は、 前記マグ・アンプが飽和するために必要なパルス幅を有
することを特徴とする請求項1または3記載の多出力ス
イッチング電源回路。
6. The multi-output switching power supply circuit according to claim 1, wherein the third AC voltage has a pulse width required for saturating the mag amplifier.
【請求項7】 前記第8の交流電圧は、 前記マグ・アンプが飽和するために必要なパルス幅を有
することを特徴とする請求項2記載の多出力スイッチン
グ電源回路。
7. The multi-output switching power supply circuit according to claim 2, wherein the eighth AC voltage has a pulse width required for saturating the mag amplifier.
JP2002158167A 2001-05-30 2002-05-30 Multi-output switching power supply circuit Expired - Fee Related JP3507827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002158167A JP3507827B2 (en) 2001-05-30 2002-05-30 Multi-output switching power supply circuit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-163506 2001-05-30
JP2001163506 2001-05-30
JP2002158167A JP3507827B2 (en) 2001-05-30 2002-05-30 Multi-output switching power supply circuit

Publications (2)

Publication Number Publication Date
JP2003052175A JP2003052175A (en) 2003-02-21
JP3507827B2 true JP3507827B2 (en) 2004-03-15

Family

ID=26616023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002158167A Expired - Fee Related JP3507827B2 (en) 2001-05-30 2002-05-30 Multi-output switching power supply circuit

Country Status (1)

Country Link
JP (1) JP3507827B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4718773B2 (en) * 2003-12-11 2011-07-06 Tdkラムダ株式会社 converter
JP4535853B2 (en) * 2004-11-25 2010-09-01 日本電気通信システム株式会社 Constant voltage power circuit
US20190386574A1 (en) * 2017-02-23 2019-12-19 Sharp Kabushiki Kaisha Power supply and power supply unit
US10778109B2 (en) 2017-02-23 2020-09-15 Sharp Kabushiki Kaisha Power supply and power supply unit

Also Published As

Publication number Publication date
JP2003052175A (en) 2003-02-21

Similar Documents

Publication Publication Date Title
JP4262886B2 (en) Double-ended insulation C. -D. C. converter
US7307857B2 (en) Non-isolated DC-DC converters with direct primary to load current
US5592071A (en) Method and apparatus for self-regeneration synchronous regulator
EP2421137B1 (en) Switching power supply unit
US5508904A (en) Switching regulator having superimposing chopping-wave voltage forming circuit
US8520410B2 (en) Virtual parametric high side MOSFET driver
JP2005503099A (en) Power converter with two regulated outputs
US6642630B2 (en) Multi-output switching power source circuit
JP3522191B2 (en) Multi-output switching power supply circuit
KR20190016479A (en) DC / DC converter
US6504735B2 (en) Regulated voltage reducing high-voltage isolated DC/DC converter system
JP3574849B2 (en) DC-DC converter device
JP2000152615A (en) Power supply for using circulation capacitor and its operation method
JP3507827B2 (en) Multi-output switching power supply circuit
JP3695441B2 (en) Computer power supply
JP3477029B2 (en) Synchronous double current power supply
JP2001169550A (en) Multi-output power supply unit
JP2004282896A (en) Dc converter
JP4341285B2 (en) DC-DC converter
US8018749B2 (en) Synchronous rectifier
JP2004357495A (en) Switching power circuit and control method used for switching power circuit
JP2001218465A (en) Resonant power supply unit and control method of resonant power source
US20060002160A1 (en) Secondary side synchronous rectifier driver integrated circuits with adaptive turn-off for transformer coupled power supplies
JPH09271167A (en) Synchronous rectifier circuit
JP3409042B2 (en) DC / DC converter

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031219

R150 Certificate of patent or registration of utility model

Ref document number: 3507827

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071226

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081226

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091226

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101226

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111226

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121226

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131226

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees