JP3496363B2 - ９０度位相シフタ - Google Patents
９０度位相シフタInfo
- Publication number
- JP3496363B2 JP3496363B2 JP25026395A JP25026395A JP3496363B2 JP 3496363 B2 JP3496363 B2 JP 3496363B2 JP 25026395 A JP25026395 A JP 25026395A JP 25026395 A JP25026395 A JP 25026395A JP 3496363 B2 JP3496363 B2 JP 3496363B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase shifter
- phase
- degree phase
- degree
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号を位相シ
フトして、位相差を９０度とする第１、第２の出力信号
を生成する９０度位相シフタに関する。
フトして、位相差を９０度とする第１、第２の出力信号
を生成する９０度位相シフタに関する。
【０００２】このような９０度位相シフタは、無線通信
の分野において、ディジタル変復調回路や、イメージ抑
圧アップコンバータや、イメージ抑圧ダウンコンバータ
等に不可欠のものであり、通信品質を直接左右するた
め、その高性能化が要求されている。
の分野において、ディジタル変復調回路や、イメージ抑
圧アップコンバータや、イメージ抑圧ダウンコンバータ
等に不可欠のものであり、通信品質を直接左右するた
め、その高性能化が要求されている。
【０００３】
【従来の技術】図２６は従来の９０度位相シフタの一例
を示す回路図である。図２６中、１は入力信号ｆinが入
力されるバッファ回路であり、バッファ回路１の出力端
子１Ａには入力信号ｆinと同相の信号ｆ0が出力され、
バッファ回路１の出力端子１Ｂには入力信号ｆinを位相
反転してなる信号ｆ180が出力される。
を示す回路図である。図２６中、１は入力信号ｆinが入
力されるバッファ回路であり、バッファ回路１の出力端
子１Ａには入力信号ｆinと同相の信号ｆ0が出力され、
バッファ回路１の出力端子１Ｂには入力信号ｆinを位相
反転してなる信号ｆ180が出力される。
【０００４】また、２はバッファ回路１から出力される
信号ｆ0、ｆ180をそれぞれ＋４５度位相シフトしてなる
信号ｆ+45、ｆ-135を生成する１次のＣＲネットワーク
（キャパシタ・抵抗回路網）からなる２ポール型の＋４
５度位相シフタであり、３、４はキャパシタ、５、６は
抵抗である。
信号ｆ0、ｆ180をそれぞれ＋４５度位相シフトしてなる
信号ｆ+45、ｆ-135を生成する１次のＣＲネットワーク
（キャパシタ・抵抗回路網）からなる２ポール型の＋４
５度位相シフタであり、３、４はキャパシタ、５、６は
抵抗である。
【０００５】また、７はバッファ回路１から出力される
信号ｆ0、ｆ180をそれぞれ−４５°位相シフトしてなる
信号ｆ-45、ｆ+135を生成する１次ＣＲネットワークか
らなる２ポール型の−４５度位相シフタであり、８、９
はキャパシタ、１０、１１は抵抗である。
信号ｆ0、ｆ180をそれぞれ−４５°位相シフトしてなる
信号ｆ-45、ｆ+135を生成する１次ＣＲネットワークか
らなる２ポール型の−４５度位相シフタであり、８、９
はキャパシタ、１０、１１は抵抗である。
【０００６】この９０度位相シフタは、入力信号ｆinを
位相シフトして、位相差を９０度とする出力信号
ｆ+45、ｆ-45を得ると共に、同じく位相差を９０度とす
る出力信号ｆ-135、ｆ+135を得るとするものである。
位相シフトして、位相差を９０度とする出力信号
ｆ+45、ｆ-45を得ると共に、同じく位相差を９０度とす
る出力信号ｆ-135、ｆ+135を得るとするものである。
【０００７】また、図２７は従来の９０度位相シフタの
他の例を示す回路図である。図２７中、１３は入力信号
ｆinが入力されるバッファ回路であり、バッファ回路１
３の出力端子１３Ａには入力信号ｆinと同相の信号ｆ0
が出力され、バッファ回路１３の出力端子１３Ｂには入
力信号ｆinを位相反転してなる信号ｆ180が出力され
る。
他の例を示す回路図である。図２７中、１３は入力信号
ｆinが入力されるバッファ回路であり、バッファ回路１
３の出力端子１３Ａには入力信号ｆinと同相の信号ｆ0
が出力され、バッファ回路１３の出力端子１３Ｂには入
力信号ｆinを位相反転してなる信号ｆ180が出力され
る。
【０００８】また、１４はバッファ回路１３から出力さ
れる信号ｆ0を＋４５度位相シフトしてなる信号ｆ+45を
生成する２次のＣＲネットワークからなる＋４５度位相
シフタであり、１５〜１７はキャパシタ、１８〜２０は
抵抗である。
れる信号ｆ0を＋４５度位相シフトしてなる信号ｆ+45を
生成する２次のＣＲネットワークからなる＋４５度位相
シフタであり、１５〜１７はキャパシタ、１８〜２０は
抵抗である。
【０００９】また、２１はバッファ回路１３から出力さ
れる信号ｆ0を−４５度位相シフトしてなる信号ｆ-45を
生成する２次のＣＲネットワークからなる−４５度位相
シフタであり、２２〜２４はキャパシタ、２５〜２７は
抵抗である。
れる信号ｆ0を−４５度位相シフトしてなる信号ｆ-45を
生成する２次のＣＲネットワークからなる−４５度位相
シフタであり、２２〜２４はキャパシタ、２５〜２７は
抵抗である。
【００１０】また、２８はバッファ回路１３から出力さ
れる信号ｆ180を＋４５度位相シフトしてなる信号ｆ
-135を生成する２次のＣＲネットワークからなる＋４５
度位相シフタであり、２９〜３１はキャパシタ、３２〜
３４は抵抗である。
れる信号ｆ180を＋４５度位相シフトしてなる信号ｆ
-135を生成する２次のＣＲネットワークからなる＋４５
度位相シフタであり、２９〜３１はキャパシタ、３２〜
３４は抵抗である。
【００１１】また、３５はバッファ回路１３から出力さ
れる信号ｆ180を−４５度位相シフトしてなる信号ｆ
+135を生成する２次のＣＲネットワークからなる−４５
度位相シフタであり、３６〜３８はキャパシタ、３９〜
４１は抵抗である。
れる信号ｆ180を−４５度位相シフトしてなる信号ｆ
+135を生成する２次のＣＲネットワークからなる−４５
度位相シフタであり、３６〜３８はキャパシタ、３９〜
４１は抵抗である。
【００１２】この９０度位相シフタも、入力信号ｆinを
位相シフトして、位相差を９０度とする出力信号
ｆ+45、ｆ-45を得ると共に、同じく位相差を９０度とす
る出力信号ｆ-135、ｆ+135を得るとするものである。
位相シフトして、位相差を９０度とする出力信号
ｆ+45、ｆ-45を得ると共に、同じく位相差を９０度とす
る出力信号ｆ-135、ｆ+135を得るとするものである。
【００１３】
【発明が解決しようとする課題】図２６に示す従来の９
０度位相シフタは、１次のＣＲネットワーク２、７を使
用するものであるため、狭帯域で、かつ、製造ばらつき
に弱く、周波数又は製造ばらつきにより大きな位相偏差
や振幅偏差が発生してしまうという問題点を有してい
た。
０度位相シフタは、１次のＣＲネットワーク２、７を使
用するものであるため、狭帯域で、かつ、製造ばらつき
に弱く、周波数又は製造ばらつきにより大きな位相偏差
や振幅偏差が発生してしまうという問題点を有してい
た。
【００１４】ここに、リミッタアンプを使用して振幅制
限を行う場合には、振幅偏差を補正することができる
が、このようにする場合には、信号が歪んでしまうた
め、事実上、リミッタアンプを使用した振幅偏差の補正
は行うことができない。
限を行う場合には、振幅偏差を補正することができる
が、このようにする場合には、信号が歪んでしまうた
め、事実上、リミッタアンプを使用した振幅偏差の補正
は行うことができない。
【００１５】また、図２７に示す従来の９０度位相シフ
タは、２次のＣＲネットワーク１４、２１、２８、３５
を使用しているので、広帯域化を図ることができるが、
挿入損失が大きく、出力電圧が低いため、増幅器を備え
る必要があり、このようにすると、消費電力が増大して
しまうという問題点があった。
タは、２次のＣＲネットワーク１４、２１、２８、３５
を使用しているので、広帯域化を図ることができるが、
挿入損失が大きく、出力電圧が低いため、増幅器を備え
る必要があり、このようにすると、消費電力が増大して
しまうという問題点があった。
【００１６】本発明は、かかる点に鑑み、内部シフタに
より大きな位相偏差や振幅偏差が発生した場合において
も、これら位相偏差や振幅偏差を補正することができ、
広帯域で、かつ、製造バラツキに強く、精度の高い位相
差を９０度とする出力信号を得ることができるようにし
た９０度位相シフタを提供することを目的とする。
より大きな位相偏差や振幅偏差が発生した場合において
も、これら位相偏差や振幅偏差を補正することができ、
広帯域で、かつ、製造バラツキに強く、精度の高い位相
差を９０度とする出力信号を得ることができるようにし
た９０度位相シフタを提供することを目的とする。
【００１７】
【課題を解決するための手段】図１は本発明の原理説明
図であり、図１中、４４は入力信号ｆinを＋９０度位相
シフトしてなる信号ｆ+90Aと、入力信号ｆinと同相の信
号ｆ0Bと、信号ｆ+90Aと対称ないし略対称な特性を有す
る入力信号ｆinを−９０度位相シフトしてなる信号ｆ
-90Cを生成する位相シフタである。
図であり、図１中、４４は入力信号ｆinを＋９０度位相
シフトしてなる信号ｆ+90Aと、入力信号ｆinと同相の信
号ｆ0Bと、信号ｆ+90Aと対称ないし略対称な特性を有す
る入力信号ｆinを−９０度位相シフトしてなる信号ｆ
-90Cを生成する位相シフタである。
【００１８】また、４５は信号ｆ+90Aと、信号ｆ-90Cと
逆相の信号と、２個の信号ｆ0Bとをベクトル合成してな
る入力信号ｆinを＋４５度位相シフトしてなる信号ｆ
+45を生成すると共に、信号ｆ+90Aと逆相の信号と、信
号ｆ-90Cと、２個の信号ｆ0Bとをベクトル合成してなる
入力信号ｆinを−４５度位相シフトしてなる信号ｆ-45
を生成する演算回路である。
逆相の信号と、２個の信号ｆ0Bとをベクトル合成してな
る入力信号ｆinを＋４５度位相シフトしてなる信号ｆ
+45を生成すると共に、信号ｆ+90Aと逆相の信号と、信
号ｆ-90Cと、２個の信号ｆ0Bとをベクトル合成してなる
入力信号ｆinを−４５度位相シフトしてなる信号ｆ-45
を生成する演算回路である。
【００１９】本発明においては、信号ｆ+90Aと信号ｆ
-90Cとは対称ないし略対称な特性を有するので、信号ｆ
+90Aに位相偏差や振幅偏差が発生する場合、信号ｆ-90C
には反対方向の位相偏差や振幅偏差が発生する。
-90Cとは対称ないし略対称な特性を有するので、信号ｆ
+90Aに位相偏差や振幅偏差が発生する場合、信号ｆ-90C
には反対方向の位相偏差や振幅偏差が発生する。
【００２０】ここに、信号ｆ+45は、信号ｆ+90Aと、信
号ｆ-90Cと逆相の信号と、２個の信号ｆ0Bとをベクトル
合成して生成するとし、信号ｆ-45は、信号ｆ+90Aと逆
相の信号と、信号ｆ-90Cと、２個の信号ｆ0Bとをベクト
ル合成して生成するとしているので、信号ｆ+90A、ｆ
-90Cに大きな位相偏差や振幅偏差が発生したとしても、
信号ｆ+90Aの振幅偏差や位相偏差と、信号ｆ-90Cの振幅
偏差や位相偏差とは、演算回路４５で相殺ないし略相殺
することができる。
号ｆ-90Cと逆相の信号と、２個の信号ｆ0Bとをベクトル
合成して生成するとし、信号ｆ-45は、信号ｆ+90Aと逆
相の信号と、信号ｆ-90Cと、２個の信号ｆ0Bとをベクト
ル合成して生成するとしているので、信号ｆ+90A、ｆ
-90Cに大きな位相偏差や振幅偏差が発生したとしても、
信号ｆ+90Aの振幅偏差や位相偏差と、信号ｆ-90Cの振幅
偏差や位相偏差とは、演算回路４５で相殺ないし略相殺
することができる。
【００２１】このように、本発明によれば、内部シフタ
により大きな位相偏差や振幅偏差が発生した場合におい
ても、これら位相偏差や振幅偏差を補正することがで
き、広帯域、かつ、製造バラツキに強く、精度の高い位
相差を９０度とする信号ｆ+45、ｆ-45を得ることができ
る。
により大きな位相偏差や振幅偏差が発生した場合におい
ても、これら位相偏差や振幅偏差を補正することがで
き、広帯域、かつ、製造バラツキに強く、精度の高い位
相差を９０度とする信号ｆ+45、ｆ-45を得ることができ
る。
【００２２】ここに、演算回路４５は、図１に示すよう
に、例えば、信号ｆ+90Aと信号ｆ0Bとを加算する加算器
４６と、信号ｆ+90Aを位相反転して信号ｆ0Bと加算する
加算器４７と、信号ｆ-90Cと信号ｆ0Bとを加算する加算
器４８と、信号ｆ-90Cを位相反転して信号ｆ0Bと加算す
る加算器４９と、加算器４６の出力信号と加算器４９の
出力信号とを加算する加算器５０と、加算器４８の出力
信号と加算器４７の出力信号とを加算する加算器５１と
を設けて構成することができる。
に、例えば、信号ｆ+90Aと信号ｆ0Bとを加算する加算器
４６と、信号ｆ+90Aを位相反転して信号ｆ0Bと加算する
加算器４７と、信号ｆ-90Cと信号ｆ0Bとを加算する加算
器４８と、信号ｆ-90Cを位相反転して信号ｆ0Bと加算す
る加算器４９と、加算器４６の出力信号と加算器４９の
出力信号とを加算する加算器５０と、加算器４８の出力
信号と加算器４７の出力信号とを加算する加算器５１と
を設けて構成することができる。
【００２３】また、図２は位相シフタ４４の第１構成例
を示す回路図である。図２中、５２〜５５は＋４５度位
相シフタ、５６〜５９は−４５度位相シフタである。
を示す回路図である。図２中、５２〜５５は＋４５度位
相シフタ、５６〜５９は−４５度位相シフタである。
【００２４】これら＋４５度位相シフタ５２〜５５と−
４５度位相シフタ５６〜５９とは、対称ないし略対称な
特性、即ち、位相偏差、振幅偏差の周波数依存、入力レ
ベル依存等が同一ないし略同一の特性を有するように構
成される。
４５度位相シフタ５６〜５９とは、対称ないし略対称な
特性、即ち、位相偏差、振幅偏差の周波数依存、入力レ
ベル依存等が同一ないし略同一の特性を有するように構
成される。
【００２５】なお、＋４５度位相シフタ５４と−４５度
位相シフタ５６は、その接続順序を逆にしても良いし、
＋４５度位相シフタ５５と−４５度位相シフタ５７も、
その接続順序を逆にしても良い。
位相シフタ５６は、その接続順序を逆にしても良いし、
＋４５度位相シフタ５５と−４５度位相シフタ５７も、
その接続順序を逆にしても良い。
【００２６】また、図３は位相シフタ４４の第２構成例
を示す回路図である。図３中、６０〜６２は＋４５度位
相シフタ、６３〜６５は＋４５度位相シフタ６０〜６２
と対称ないし略対称な特性を有する−４５度位相シフタ
であり、＋４５度位相シフタ６２と−４５度位相シフタ
６３は、その接続順序を逆にしても良い。
を示す回路図である。図３中、６０〜６２は＋４５度位
相シフタ、６３〜６５は＋４５度位相シフタ６０〜６２
と対称ないし略対称な特性を有する−４５度位相シフタ
であり、＋４５度位相シフタ６２と−４５度位相シフタ
６３は、その接続順序を逆にしても良い。
【００２７】また、図４は位相シフタ４４の第３構成例
を示す回路図である。図４中、６６は＋９０度位相シフ
タ、６７は０度位相シフタ、６８は＋９０度位相シフタ
６６と対称ないし略対称な特性を有する−９０度位相シ
フタである。
を示す回路図である。図４中、６６は＋９０度位相シフ
タ、６７は０度位相シフタ、６８は＋９０度位相シフタ
６６と対称ないし略対称な特性を有する−９０度位相シ
フタである。
【００２８】また、図５は位相シフタ４４の第４構成例
を示す回路図である。図５中、６９〜７１はバッファ回
路（インダクタンス変換器）であり、これらバッファ回
路６９〜７１は、＋９０度位相シフタ６６、０度位相シ
フタ６７及び−９０度位相シフタ６８の負荷の大きさの
バラツキによる振幅偏差の発生を防ぐためのものであ
る。
を示す回路図である。図５中、６９〜７１はバッファ回
路（インダクタンス変換器）であり、これらバッファ回
路６９〜７１は、＋９０度位相シフタ６６、０度位相シ
フタ６７及び−９０度位相シフタ６８の負荷の大きさの
バラツキによる振幅偏差の発生を防ぐためのものであ
る。
【００２９】また、図６は演算回路４５の第２構成例を
示す回路図であり、これら演算回路４５の第２構成例
は、位相シフタ４４を図３又は図４に示すように構成す
る場合に適用される。
示す回路図であり、これら演算回路４５の第２構成例
は、位相シフタ４４を図３又は図４に示すように構成す
る場合に適用される。
【００３０】図６中、７２、７３は＋９０度位相シフタ
６６の負荷が０度位相シフタ６７の負荷と同一ないし略
同一となるようにするためのダミーの負荷回路、７４、
７５は−９０度位相シフタ６８の負荷が０度位相シフタ
６７の負荷と同一ないし略同一となるようにするための
ダミーの負荷回路である。
６６の負荷が０度位相シフタ６７の負荷と同一ないし略
同一となるようにするためのダミーの負荷回路、７４、
７５は−９０度位相シフタ６８の負荷が０度位相シフタ
６７の負荷と同一ないし略同一となるようにするための
ダミーの負荷回路である。
【００３１】これらダミーの負荷回路７２〜７５として
は、たとえば、加算器や、減算器を使用することがで
き、入力部のみを有していれば足り、入力部のみを有す
るようにする場合には、消費電流を少なくすることがで
きる。
は、たとえば、加算器や、減算器を使用することがで
き、入力部のみを有していれば足り、入力部のみを有す
るようにする場合には、消費電流を少なくすることがで
きる。
【００３２】
【発明の実施の形態】以下、図７〜図２５を参照して、
本発明の実施の第１の形態〜第３の形態について説明す
る。
本発明の実施の第１の形態〜第３の形態について説明す
る。
【００３３】第１の形態・・図７〜図１４
図７は本発明の実施の第１の形態を示す回路図であり、
図７中、７７は入力信号ｆinが入力される入力端子、７
８は入力信号ｆinの位相をシフトする位相シフタであ
る。
図７中、７７は入力信号ｆinが入力される入力端子、７
８は入力信号ｆinの位相をシフトする位相シフタであ
る。
【００３４】位相シフタ７８において、７９は入力端子
７７を介して入力信号ｆinが入力されるバッファ回路で
あり、バッファ回路７９の出力端子７９Ａには信号ｆin
と同相の信号ｆ0が出力され、バッファ回路７９の出力
端子７９Ｂには信号ｆinを位相反転してなる信号ｆ180
が出力される。
７７を介して入力信号ｆinが入力されるバッファ回路で
あり、バッファ回路７９の出力端子７９Ａには信号ｆin
と同相の信号ｆ0が出力され、バッファ回路７９の出力
端子７９Ｂには信号ｆinを位相反転してなる信号ｆ180
が出力される。
【００３５】また、８０はバッファ回路７９から出力さ
れる信号ｆ0、ｆ180を＋４５度位相シフトしてなる信号
ｆ+45A、ｆ-135Aを生成する＋４５度位相シフタ、８１
は＋４５度位相シフタ８０から出力される信号ｆ+45A、
ｆ-135Aを緩衝増幅するバッファ回路である。
れる信号ｆ0、ｆ180を＋４５度位相シフトしてなる信号
ｆ+45A、ｆ-135Aを生成する＋４５度位相シフタ、８１
は＋４５度位相シフタ８０から出力される信号ｆ+45A、
ｆ-135Aを緩衝増幅するバッファ回路である。
【００３６】また、８２はバッファ回路８１から出力さ
れる信号ｆ+45A、ｆ-135Aを＋４５度位相シフトしてな
る信号、即ち、バッファ回路７９から出力される信号ｆ
0、ｆ180を＋９０度位相シフトしてなる信号ｆ+90A、ｆ
-90Aを生成する＋４５度位相シフタ、８３は＋４５度位
相シフタ８２から出力される信号ｆ+90A、ｆ-90Aを緩衝
増幅するバッファ回路である。
れる信号ｆ+45A、ｆ-135Aを＋４５度位相シフトしてな
る信号、即ち、バッファ回路７９から出力される信号ｆ
0、ｆ180を＋９０度位相シフトしてなる信号ｆ+90A、ｆ
-90Aを生成する＋４５度位相シフタ、８３は＋４５度位
相シフタ８２から出力される信号ｆ+90A、ｆ-90Aを緩衝
増幅するバッファ回路である。
【００３７】また、８４はバッファ回路７９から出力さ
れる信号ｆ0、ｆ180を＋４５度位相シフトしてなる信号
ｆ+45B、ｆ-135Bを生成する＋４５度位相シフタ、８５
は＋４５度位相シフタ８４から出力される信号ｆ+45B、
ｆ-135Bを緩衝増幅するバッファ回路である。
れる信号ｆ0、ｆ180を＋４５度位相シフトしてなる信号
ｆ+45B、ｆ-135Bを生成する＋４５度位相シフタ、８５
は＋４５度位相シフタ８４から出力される信号ｆ+45B、
ｆ-135Bを緩衝増幅するバッファ回路である。
【００３８】また、８６はバッファ回路８５から出力さ
れる信号ｆ+45B、ｆ-135Bを−４５度位相シフトしてな
る信号、即ち、バッファ回路７９から出力される信号ｆ
0、ｆ180と同相の信号ｆ0B、ｆ180Bを生成する−４５度
位相シフタ、８７は＋４５度位相シフタ８６から出力さ
れる信号ｆ0B、ｆ180Bを緩衝増幅するバッファ回路であ
る。
れる信号ｆ+45B、ｆ-135Bを−４５度位相シフトしてな
る信号、即ち、バッファ回路７９から出力される信号ｆ
0、ｆ180と同相の信号ｆ0B、ｆ180Bを生成する−４５度
位相シフタ、８７は＋４５度位相シフタ８６から出力さ
れる信号ｆ0B、ｆ180Bを緩衝増幅するバッファ回路であ
る。
【００３９】また、８８はバッファ回路７９から出力さ
れる信号ｆ0、ｆ180を−４５度位相シフトしてなる信号
ｆ-45C、ｆ+135Cを生成する−４５度位相シフタ、８９
は＋４５度位相シフタ８８から出力される信号ｆ-45C、
ｆ+135Cを緩衝増幅するバッファ回路である。
れる信号ｆ0、ｆ180を−４５度位相シフトしてなる信号
ｆ-45C、ｆ+135Cを生成する−４５度位相シフタ、８９
は＋４５度位相シフタ８８から出力される信号ｆ-45C、
ｆ+135Cを緩衝増幅するバッファ回路である。
【００４０】また、９０はバッファ回路８９から出力さ
れる信号ｆ-45C、ｆ+135Cを−４５度位相シフトしてな
る信号、即ち、バッファ回路７９から出力される信号ｆ
0、ｆ180を−９０度位相シフトしてなる信号ｆ-90C、ｆ
+90Cを生成する−４５度位相シフタ、９１は＋４５度位
相シフタ９０から出力される信号ｆ-90C、ｆ+90Cを緩衝
増幅するバッファ回路である。
れる信号ｆ-45C、ｆ+135Cを−４５度位相シフトしてな
る信号、即ち、バッファ回路７９から出力される信号ｆ
0、ｆ180を−９０度位相シフトしてなる信号ｆ-90C、ｆ
+90Cを生成する−４５度位相シフタ、９１は＋４５度位
相シフタ９０から出力される信号ｆ-90C、ｆ+90Cを緩衝
増幅するバッファ回路である。
【００４１】ここに、＋４５度位相シフタ８０、８２、
８４は、同一の回路構成の１次ＣＲネットワークからな
る２ポール型の位相シフタから構成されており、図８
は、＋４５度位相シフタ８０を代表して示しており、図
８中、９３、９４はキャパシタ、９５、９６は抵抗であ
る。
８４は、同一の回路構成の１次ＣＲネットワークからな
る２ポール型の位相シフタから構成されており、図８
は、＋４５度位相シフタ８０を代表して示しており、図
８中、９３、９４はキャパシタ、９５、９６は抵抗であ
る。
【００４２】また、−４５度位相シフタ８６、８８、９
０は同一の回路構成の２ポールＣＲ型の１次ＣＲネット
ワークからなる２ポール型の位相シフタから構成されて
おり、図９は、−４５度位相シフタ８８を代表して示し
ており、図９中、９８、９９はキャパシタ、１００、１
０１は抵抗である。
０は同一の回路構成の２ポールＣＲ型の１次ＣＲネット
ワークからなる２ポール型の位相シフタから構成されて
おり、図９は、−４５度位相シフタ８８を代表して示し
ており、図９中、９８、９９はキャパシタ、１００、１
０１は抵抗である。
【００４３】このように、＋４５度位相シフタ８０、８
２、８４と、−４５度位相シフタ８６、８８、９０と
は、対称な特性、即ち、位相偏差、振幅偏差の周波数依
存、入力レベル依存等が同一ないし略同一な特性を有す
るように構成されている。
２、８４と、−４５度位相シフタ８６、８８、９０と
は、対称な特性、即ち、位相偏差、振幅偏差の周波数依
存、入力レベル依存等が同一ないし略同一な特性を有す
るように構成されている。
【００４４】また、バッファ回路８１、８３、８５、８
７、８９、９１は、同一の回路構成とされており、図１
０はバッファ回路８１を代表して示しており、図１０
中、１０３は電源電圧ＶＣＣを供給するＶＣＣ電源線、
１０４は電源電圧ＶＥＥを供給するＶＥＥ電源線、１０
５、１０６はエミッタホロア回路である。
７、８９、９１は、同一の回路構成とされており、図１
０はバッファ回路８１を代表して示しており、図１０
中、１０３は電源電圧ＶＣＣを供給するＶＣＣ電源線、
１０４は電源電圧ＶＥＥを供給するＶＥＥ電源線、１０
５、１０６はエミッタホロア回路である。
【００４５】また、エミッタホロア回路１０５におい
て、１０７はベースに信号ｆ+45Aが入力される信号入力
用のＮＰＮトランジスタ、１０８はベースに定電圧ＶＡ
が印加される定電流源用のＮＰＮトランジスタ、１０９
はＮＰＮトランジスタ１０８とともに定電流源を構成す
る抵抗である。
て、１０７はベースに信号ｆ+45Aが入力される信号入力
用のＮＰＮトランジスタ、１０８はベースに定電圧ＶＡ
が印加される定電流源用のＮＰＮトランジスタ、１０９
はＮＰＮトランジスタ１０８とともに定電流源を構成す
る抵抗である。
【００４６】また、エミッタホロア回路１０６におい
て、１１０はベースに信号ｆ-135Aが入力される信号入
力用のＮＰＮトランジスタ、１１１はベースに定電圧Ｖ
Ａが印加される定電流源用のＮＰＮトランジスタ、１１
２はＮＰＮトランジスタ１１１とともに定電流源を構成
する抵抗である。
て、１１０はベースに信号ｆ-135Aが入力される信号入
力用のＮＰＮトランジスタ、１１１はベースに定電圧Ｖ
Ａが印加される定電流源用のＮＰＮトランジスタ、１１
２はＮＰＮトランジスタ１１１とともに定電流源を構成
する抵抗である。
【００４７】また、図７において、１１５は演算回路で
あり、１１６〜１２１は加算器である。これら加算器１
１６〜１２１において、ＡＰ、ＢＰ及びＡＮ、ＢＮはそ
れぞれ組をなす入力端子、ＯＰは入力端子ＡＰ、ＢＰに
入力される信号を加算してなる信号が出力される出力端
子、ＯＮは入力端子ＡＮ、ＢＮに入力される信号を加算
してなる信号が出力される出力端子である。
あり、１１６〜１２１は加算器である。これら加算器１
１６〜１２１において、ＡＰ、ＢＰ及びＡＮ、ＢＮはそ
れぞれ組をなす入力端子、ＯＰは入力端子ＡＰ、ＢＰに
入力される信号を加算してなる信号が出力される出力端
子、ＯＮは入力端子ＡＮ、ＢＮに入力される信号を加算
してなる信号が出力される出力端子である。
【００４８】ここに、加算器１１６は、バッファ回路８
３から出力される信号ｆ+90Aと、バッファ回路８７から
出力される信号ｆ0Bとを加算して、信号ｆ0を＋４５度
位相シフトしてなる信号ｆ+45Aを生成すると共に、バッ
ファ回路８３から出力される信号ｆ-90Aと、バッファ回
路８７から出力される信号ｆ180Bとを加算して、信号ｆ
0を−１３５度位相シフトしてなる信号ｆ-135Aを生成す
る加算器である。
３から出力される信号ｆ+90Aと、バッファ回路８７から
出力される信号ｆ0Bとを加算して、信号ｆ0を＋４５度
位相シフトしてなる信号ｆ+45Aを生成すると共に、バッ
ファ回路８３から出力される信号ｆ-90Aと、バッファ回
路８７から出力される信号ｆ180Bとを加算して、信号ｆ
0を−１３５度位相シフトしてなる信号ｆ-135Aを生成す
る加算器である。
【００４９】また、加算器１１７は、バッファ回路８３
から出力される信号ｆ-90Aと、バッファ回路８７から出
力される信号ｆ0Bとを加算して、信号ｆ0を−４５度位
相シフトしてなる信号ｆ-45Aを生成すると共に、バッフ
ァ回路８３から出力される信号ｆ+90Aと、バッファ回路
８７から出力される信号ｆ180Bとを加算して、信号ｆ 0
を＋１３５度位相シフトしてなる信号ｆ+135Aを生成す
る加算器である。
から出力される信号ｆ-90Aと、バッファ回路８７から出
力される信号ｆ0Bとを加算して、信号ｆ0を−４５度位
相シフトしてなる信号ｆ-45Aを生成すると共に、バッフ
ァ回路８３から出力される信号ｆ+90Aと、バッファ回路
８７から出力される信号ｆ180Bとを加算して、信号ｆ 0
を＋１３５度位相シフトしてなる信号ｆ+135Aを生成す
る加算器である。
【００５０】また、加算器１１８は、バッファ回路９１
から出力される信号ｆ-90Cと、バッファ回路８７から出
力される信号ｆ0Bとを加算して、信号ｆ0を−４５度位
相シフトしてなる信号ｆ-45Cを生成すると共に、バッフ
ァ回路９１から出力される信号ｆ+90Cと、バッファ回路
８７から出力される信号ｆ180Bとを加算して、信号ｆ 0
を＋１３５度位相シフトしてなる信号ｆ+135Cを生成す
る加算器である。
から出力される信号ｆ-90Cと、バッファ回路８７から出
力される信号ｆ0Bとを加算して、信号ｆ0を−４５度位
相シフトしてなる信号ｆ-45Cを生成すると共に、バッフ
ァ回路９１から出力される信号ｆ+90Cと、バッファ回路
８７から出力される信号ｆ180Bとを加算して、信号ｆ 0
を＋１３５度位相シフトしてなる信号ｆ+135Cを生成す
る加算器である。
【００５１】また、加算器１１９は、バッファ回路９１
から出力される信号ｆ+90Cと、バッファ回路８７から出
力される信号ｆ0Bとを加算して、信号ｆ0を＋４５度位
相シフトしてなる信号ｆ+45Cを生成すると共に、バッフ
ァ回路９１から出力される信号ｆ-90Cと、バッファ回路
８７から出力される信号ｆ180Bとを加算して、信号ｆ 0
を−１３５度位相シフトしてなる信号ｆ-135Cを生成す
る加算器である。
から出力される信号ｆ+90Cと、バッファ回路８７から出
力される信号ｆ0Bとを加算して、信号ｆ0を＋４５度位
相シフトしてなる信号ｆ+45Cを生成すると共に、バッフ
ァ回路９１から出力される信号ｆ-90Cと、バッファ回路
８７から出力される信号ｆ180Bとを加算して、信号ｆ 0
を−１３５度位相シフトしてなる信号ｆ-135Cを生成す
る加算器である。
【００５２】また、加算器１２０は、加算器１１６から
出力される信号ｆ+45Aと、加算器１１９から出力される
信号ｆ+45Cとを加算して、信号ｆ0を＋４５度位相シフ
トしてなる信号ｆ+45を生成すると共に、加算器１１６
から出力される信号ｆ-135Aと、加算器１１９から出力
される信号ｆ-135cとを加算して、信号ｆ0を−１３５度
位相シフトしてなる信号ｆ-135を生成する加算器であ
る。
出力される信号ｆ+45Aと、加算器１１９から出力される
信号ｆ+45Cとを加算して、信号ｆ0を＋４５度位相シフ
トしてなる信号ｆ+45を生成すると共に、加算器１１６
から出力される信号ｆ-135Aと、加算器１１９から出力
される信号ｆ-135cとを加算して、信号ｆ0を−１３５度
位相シフトしてなる信号ｆ-135を生成する加算器であ
る。
【００５３】また、加算器１２１は、加算器１１８から
出力される信号ｆ-45Cと、加算器１１７から出力される
信号ｆ-45Aとを加算して、信号ｆ0を−４５度位相シフ
トしてなる信号ｆ-45を生成すると共に、加算器１１８
から出力される信号ｆ+135Cと、加算器１１７から出力
される信号ｆ+135Aとを加算して、信号ｆ0を＋１３５度
位相シフトしてなる信号ｆ+135を生成する加算器であ
る。
出力される信号ｆ-45Cと、加算器１１７から出力される
信号ｆ-45Aとを加算して、信号ｆ0を−４５度位相シフ
トしてなる信号ｆ-45を生成すると共に、加算器１１８
から出力される信号ｆ+135Cと、加算器１１７から出力
される信号ｆ+135Aとを加算して、信号ｆ0を＋１３５度
位相シフトしてなる信号ｆ+135を生成する加算器であ
る。
【００５４】また、これら加算器１１６〜１２１は、図
１１に示すように構成されており、図１１中、１２３は
ＶＣＣ電源線、１２４はＶＥＥ電源線、１２５〜１２８
は入力トランジスタをなすＮＰＮトランジスタ、１２９
はＮＰＮトランジスタ１２５、１２７の負荷をなす抵
抗、１３０はＮＰＮトランジスタ１２６、１２８の負荷
をなす抵抗である。
１１に示すように構成されており、図１１中、１２３は
ＶＣＣ電源線、１２４はＶＥＥ電源線、１２５〜１２８
は入力トランジスタをなすＮＰＮトランジスタ、１２９
はＮＰＮトランジスタ１２５、１２７の負荷をなす抵
抗、１３０はＮＰＮトランジスタ１２６、１２８の負荷
をなす抵抗である。
【００５５】また、１３１、１３２はベースに定電圧Ｖ
Ａが印加される定電流源用のＮＰＮトランジスタ、１３
３はＮＰＮトランジスタ１３１とともに定電流源をなす
抵抗、１３４はＮＰＮトランジスタ１３２とともに定電
流源をなす抵抗である。
Ａが印加される定電流源用のＮＰＮトランジスタ、１３
３はＮＰＮトランジスタ１３１とともに定電流源をなす
抵抗、１３４はＮＰＮトランジスタ１３２とともに定電
流源をなす抵抗である。
【００５６】このように、本発明の実施の第１の形態に
おいては、１次のＣＲネットワークからなる２ポール型
の位相シフタ８０、８２、８４、８６、８８、９０を使
用しているが、これら２ポール型の位相シフタ８０、８
２、８４、８６、８８、９０は、振幅偏差は周波数依存
がなく、殆ど０となるが、位相偏差は周波数依存があ
り、中心周波数からずれると、大きくなる。
おいては、１次のＣＲネットワークからなる２ポール型
の位相シフタ８０、８２、８４、８６、８８、９０を使
用しているが、これら２ポール型の位相シフタ８０、８
２、８４、８６、８８、９０は、振幅偏差は周波数依存
がなく、殆ど０となるが、位相偏差は周波数依存があ
り、中心周波数からずれると、大きくなる。
【００５７】ここに、＋４５度位相シフタ８０、８２
は、図８に示すように、２ポール型の位相シフタとされ
ているので、図１２に示すように、信号ｆ+90Aに位相偏
差Δφが発生する場合には、図１３に示すように、信号
ｆ-90Aにも位相偏差Δφが発生する。
は、図８に示すように、２ポール型の位相シフタとされ
ているので、図１２に示すように、信号ｆ+90Aに位相偏
差Δφが発生する場合には、図１３に示すように、信号
ｆ-90Aにも位相偏差Δφが発生する。
【００５８】また、＋４５度位相シフタ８０、８２と、
−４５度位相シフタ８８、９０とは、対称な特性を有し
ているので、信号ｆ-90Cには、図１２に示すように、位
相偏差Δφと反対方向の位相偏差−Δφが発生すると共
に、信号ｆ+90Cにも、図１３に示すように、位相偏差−
Δφが発生する。
−４５度位相シフタ８８、９０とは、対称な特性を有し
ているので、信号ｆ-90Cには、図１２に示すように、位
相偏差Δφと反対方向の位相偏差−Δφが発生すると共
に、信号ｆ+90Cにも、図１３に示すように、位相偏差−
Δφが発生する。
【００５９】これに対して、信号ｆOB、ｆ180Bは、対称
な特性を有する＋４５度位相シフタ８４と−４５度シフ
タ８６とにより生成されるので、図１２、図１３に示す
ように、位相偏差のない信号となる。
な特性を有する＋４５度位相シフタ８４と−４５度シフ
タ８６とにより生成されるので、図１２、図１３に示す
ように、位相偏差のない信号となる。
【００６０】この結果、加算器１１６は、信号ｆ+90Aと
信号ｆOBとを加算して、信号ｆ0を＋４５度位相シフト
してなる信号ｆ+45Aを生成するが、この信号ｆ+45Aは、
図１２に示すように、位相を＋４５度よりも小さくする
信号となる。
信号ｆOBとを加算して、信号ｆ0を＋４５度位相シフト
してなる信号ｆ+45Aを生成するが、この信号ｆ+45Aは、
図１２に示すように、位相を＋４５度よりも小さくする
信号となる。
【００６１】また、加算器１１７は、信号ｆ-90Aと信号
ｆ0Bとを加算し、信号ｆ0を−４５度位相シフトしてな
る信号ｆ-45Aを生成するが、この信号ｆ-45Aは、図１３
に示すように、位相を−４５度よりも小さくする信号と
なる。
ｆ0Bとを加算し、信号ｆ0を−４５度位相シフトしてな
る信号ｆ-45Aを生成するが、この信号ｆ-45Aは、図１３
に示すように、位相を−４５度よりも小さくする信号と
なる。
【００６２】また、加算器１１８は、信号ｆ-90Cと信号
ｆ0Bとを加算し、信号ｆ0を−４５度位相シフトしてな
る信号ｆ-45Cを生成するが、この信号ｆ-45Cは、図１２
に示すように、位相を−４５度よりも大きくする信号と
なる。
ｆ0Bとを加算し、信号ｆ0を−４５度位相シフトしてな
る信号ｆ-45Cを生成するが、この信号ｆ-45Cは、図１２
に示すように、位相を−４５度よりも大きくする信号と
なる。
【００６３】また、加算器１１９は、信号ｆ+90Cと信号
ｆ0Bとを加算し、信号ｆ0を＋４５度位相シフトしてな
る信号ｆ+45Cを生成するが、この信号ｆ+45Cは、図１３
に示すように、位相を＋４５度よりも大きくする信号と
なる。
ｆ0Bとを加算し、信号ｆ0を＋４５度位相シフトしてな
る信号ｆ+45Cを生成するが、この信号ｆ+45Cは、図１３
に示すように、位相を＋４５度よりも大きくする信号と
なる。
【００６４】ここに、加算器１２０は、図１４に示すよ
うに、信号ｆ+45Aと信号ｆ+45Cとを加算して、信号ｆ0
を＋４５度位相シフトしてなる信号ｆ+45を生成する
が、信号ｆ+45Aは、位相を＋４５度よりも小さくする信
号となっており、信号ｆ+45Cは、位相を＋４５度よりも
大きくする信号となっているので、信号ｆ+45は、位相
を略＋４５度とする信号となる。
うに、信号ｆ+45Aと信号ｆ+45Cとを加算して、信号ｆ0
を＋４５度位相シフトしてなる信号ｆ+45を生成する
が、信号ｆ+45Aは、位相を＋４５度よりも小さくする信
号となっており、信号ｆ+45Cは、位相を＋４５度よりも
大きくする信号となっているので、信号ｆ+45は、位相
を略＋４５度とする信号となる。
【００６５】また、加算器１２１は、同じく図１４に示
すように、信号ｆ-45Cと信号ｆ-45Aとを加算して、信号
ｆ0を−４５度位相シフトしてなる信号ｆ-45を生成する
が、信号ｆ-45Cは、位相を−４５度よりも大きくする信
号となっており、信号ｆ-45Aは、位相を−４５度よりも
小さくする信号となっているので、信号ｆ-45は、位相
を略−４５度とする信号となる。
すように、信号ｆ-45Cと信号ｆ-45Aとを加算して、信号
ｆ0を−４５度位相シフトしてなる信号ｆ-45を生成する
が、信号ｆ-45Cは、位相を−４５度よりも大きくする信
号となっており、信号ｆ-45Aは、位相を−４５度よりも
小さくする信号となっているので、信号ｆ-45は、位相
を略−４５度とする信号となる。
【００６６】この結果、信号ｆ+45、ｆ-45間の位相差は
略９０度となるが、振幅偏差がないとすれば、信号ｆ
+45、ｆ-45間の位相偏差Δθ（rad）は、数１で示すよ
うになり、たとえば、Δφ＝１０度の場合、Δθ＝０.
８８度に補正される。同様にして、信号ｆ-135、ｆ+135
間の位相差も略９０度となる。
略９０度となるが、振幅偏差がないとすれば、信号ｆ
+45、ｆ-45間の位相偏差Δθ（rad）は、数１で示すよ
うになり、たとえば、Δφ＝１０度の場合、Δθ＝０.
８８度に補正される。同様にして、信号ｆ-135、ｆ+135
間の位相差も略９０度となる。
【００６７】
【数１】
【００６８】このように、本発明の実施の第１の形態に
よれば、位相シフタ８０、８２、８８、９０により大き
な位相偏差が発生した場合においても、この位相偏差を
補正することができ、広帯域、かつ、製造バラツキに強
く、精度の高い位相差を９０度とする信号ｆ+45、ｆ-45
及び信号ｆ-135、ｆ+135を得ることができる。
よれば、位相シフタ８０、８２、８８、９０により大き
な位相偏差が発生した場合においても、この位相偏差を
補正することができ、広帯域、かつ、製造バラツキに強
く、精度の高い位相差を９０度とする信号ｆ+45、ｆ-45
及び信号ｆ-135、ｆ+135を得ることができる。
【００６９】第２の形態・・図１５〜図２１
図１５は本発明の実施の第２の形態を示す回路図であ
り、本発明の実施の第２の形態は、本発明の実施の第１
の形態が備える位相シフタ７８と回路構成の異なる位相
シフタ１３６を設け、その他については、本発明の実施
の第１の形態と同様に構成したものである。
り、本発明の実施の第２の形態は、本発明の実施の第１
の形態が備える位相シフタ７８と回路構成の異なる位相
シフタ１３６を設け、その他については、本発明の実施
の第１の形態と同様に構成したものである。
【００７０】この位相シフタ１３６において、１３７は
入力端子７７を介して入力信号ｆinが入力されるバッフ
ァ回路であり、入力信号ｆinと同相の信号ｆ0を出力す
るものである。
入力端子７７を介して入力信号ｆinが入力されるバッフ
ァ回路であり、入力信号ｆinと同相の信号ｆ0を出力す
るものである。
【００７１】また、１３８はバッファ回路１３７から出
力される信号ｆ0を＋４５度位相シフトしてなる信号ｆ
+45Aを生成する＋４５度位相シフタ、１３９は＋４５度
位相シフタ１３８から出力される信号ｆ+45Aを緩衝増幅
するバッファ回路である。
力される信号ｆ0を＋４５度位相シフトしてなる信号ｆ
+45Aを生成する＋４５度位相シフタ、１３９は＋４５度
位相シフタ１３８から出力される信号ｆ+45Aを緩衝増幅
するバッファ回路である。
【００７２】また、１４０はバッファ回路１３９から出
力される信号ｆ+45Aを＋４５度位相シフトしてなる信
号、即ち、バッファ回路１３７から出力される信号ｆ0
を＋９０度位相シフトしてなる信号ｆ+90Aを生成する＋
４５度位相シフタである。
力される信号ｆ+45Aを＋４５度位相シフトしてなる信
号、即ち、バッファ回路１３７から出力される信号ｆ0
を＋９０度位相シフトしてなる信号ｆ+90Aを生成する＋
４５度位相シフタである。
【００７３】また、１４１は＋４５度位相シフタ１４０
から出力される信号ｆ+90Aを入力して信号ｆ+90A、ｆ
-90Aを出力するバッファ回路である。
から出力される信号ｆ+90Aを入力して信号ｆ+90A、ｆ
-90Aを出力するバッファ回路である。
【００７４】また、１４２はバッファ回路１３７から出
力される信号ｆ0を＋４５度位相シフトしてなる信号ｆ
+45Bを生成する＋４５度位相シフタ、１４３は＋４５度
位相シフタ１４２から出力される信号ｆ+45Bを緩衝増幅
するバッファ回路である。
力される信号ｆ0を＋４５度位相シフトしてなる信号ｆ
+45Bを生成する＋４５度位相シフタ、１４３は＋４５度
位相シフタ１４２から出力される信号ｆ+45Bを緩衝増幅
するバッファ回路である。
【００７５】また、１４４はバッファ回路１４３から出
力される信号ｆ+45Bを−４５度位相シフトしてなる信
号、即ち、バッファ回路１３７から出力される信号ｆ0
と同相の信号ｆ0Bを生成する−４５度位相シフタであ
る。
力される信号ｆ+45Bを−４５度位相シフトしてなる信
号、即ち、バッファ回路１３７から出力される信号ｆ0
と同相の信号ｆ0Bを生成する−４５度位相シフタであ
る。
【００７６】また、１４５は−４５度位相シフタ１４４
から出力される信号ｆ0Bを入力して信号ｆ0B、ｆ180Bを
出力するバッファ回路である。
から出力される信号ｆ0Bを入力して信号ｆ0B、ｆ180Bを
出力するバッファ回路である。
【００７７】また、１４６はバッファ回路１３７から出
力される信号ｆ0を−４５度位相シフトしてなる信号ｆ
-45Cを生成する−４５度位相シフタ、１４７は−４５度
位相シフタ１４６から出力される信号ｆ-45Cを緩衝増幅
するバッファ回路である。
力される信号ｆ0を−４５度位相シフトしてなる信号ｆ
-45Cを生成する−４５度位相シフタ、１４７は−４５度
位相シフタ１４６から出力される信号ｆ-45Cを緩衝増幅
するバッファ回路である。
【００７８】また、１４８はバッファ回路１４７から出
力される信号ｆ-45Cを−４５度位相シフトしてなる信
号、即ち、バッファ回路１３７から出力される信号ｆ0
を−９０度位相シフトしてなる信号ｆ-90Cを生成する−
４５度位相シフタである。
力される信号ｆ-45Cを−４５度位相シフトしてなる信
号、即ち、バッファ回路１３７から出力される信号ｆ0
を−９０度位相シフトしてなる信号ｆ-90Cを生成する−
４５度位相シフタである。
【００７９】また、１４９は−４５度位相シフタ１４８
から出力される信号ｆ-90Cを入力して信号ｆ-90C、ｆ
+90Cを出力するバッファ回路である。
から出力される信号ｆ-90Cを入力して信号ｆ-90C、ｆ
+90Cを出力するバッファ回路である。
【００８０】ここに、＋４５度位相シフタ１３８、１４
０、１４２及び−４５度位相シフタ１４４、１４６、１
４８は、図１６に示すように構成されており、１５１は
入力端子、１５２、１５３はキャパシタ、１５４、１５
５は抵抗である。
０、１４２及び−４５度位相シフタ１４４、１４６、１
４８は、図１６に示すように構成されており、１５１は
入力端子、１５２、１５３はキャパシタ、１５４、１５
５は抵抗である。
【００８１】また、１５６は入力端子１５１に入力され
る信号を＋４５度位相シフトしてなる信号を出力する出
力端子、１５７は入力端子１５１に入力される信号を−
４５度位相シフトしてなる信号を出力する出力端子であ
る。
る信号を＋４５度位相シフトしてなる信号を出力する出
力端子、１５７は入力端子１５１に入力される信号を−
４５度位相シフトしてなる信号を出力する出力端子であ
る。
【００８２】即ち、＋４５度位相シフタ１３８、１４
０、１４２及び−４５度位相シフタ１４４、１４６、１
４８は、１次のＣＲネットワークからなる１ポール型の
位相シフタとされており、＋４５度位相シフタ１３８、
１４０、１４２と、−４５度位相シフタ１４４、１４
６、１４８とは、対称な特性、即ち、位相偏差、振幅偏
差の周波数依存、入力レベル依存等が同一の特性を有す
るように構成されている。
０、１４２及び−４５度位相シフタ１４４、１４６、１
４８は、１次のＣＲネットワークからなる１ポール型の
位相シフタとされており、＋４５度位相シフタ１３８、
１４０、１４２と、−４５度位相シフタ１４４、１４
６、１４８とは、対称な特性、即ち、位相偏差、振幅偏
差の周波数依存、入力レベル依存等が同一の特性を有す
るように構成されている。
【００８３】また、バッファ回路１３９、１４３、１４
７は、同一の回路構成とされており、図１７は、バッフ
ァ回路１３９を代表して示している。
７は、同一の回路構成とされており、図１７は、バッフ
ァ回路１３９を代表して示している。
【００８４】図１７中、１５９はＶＣＣ電源線、１６０
はＶＥＥ電源線、１６１はベースに信号ｆ+45Aが入力さ
れる信号入力用のＮＰＮトランジスタ、１６２はベース
に定電圧ＶＡが入力される定電流源用のＮＰＮトランジ
スタ、１６３はＮＰＮトランジスタ１６２とともに定電
流源を構成する抵抗である。
はＶＥＥ電源線、１６１はベースに信号ｆ+45Aが入力さ
れる信号入力用のＮＰＮトランジスタ、１６２はベース
に定電圧ＶＡが入力される定電流源用のＮＰＮトランジ
スタ、１６３はＮＰＮトランジスタ１６２とともに定電
流源を構成する抵抗である。
【００８５】また、バッファ回路１４１、１４５、１４
９は、同一の回路構成とされており、図１８は、バッフ
ァ回路１４１を代表して示している。
９は、同一の回路構成とされており、図１８は、バッフ
ァ回路１４１を代表して示している。
【００８６】図１８中、１６５はＶＣＣ電源線、１６６
はＶＥＥ電源線、１６７はベースに信号ｆ+90Aが入力さ
れる信号入力用のＮＰＮトランジスタ、１６８はＮＰＮ
トランジスタ１６７と対をなすＮＰＮトランジスタ、１
６９はキャパシタである。
はＶＥＥ電源線、１６７はベースに信号ｆ+90Aが入力さ
れる信号入力用のＮＰＮトランジスタ、１６８はＮＰＮ
トランジスタ１６７と対をなすＮＰＮトランジスタ、１
６９はキャパシタである。
【００８７】また、１７０、１７１はＮＰＮトランジス
タ１６７、１６８の負荷をなす抵抗、１７２はベースに
定電圧ＶＡが入力される定電流源用のＮＰＮトランジス
タ、１７３はＮＰＮトランジスタ１７２とともに定電流
源を構成する抵抗である。
タ１６７、１６８の負荷をなす抵抗、１７２はベースに
定電圧ＶＡが入力される定電流源用のＮＰＮトランジス
タ、１７３はＮＰＮトランジスタ１７２とともに定電流
源を構成する抵抗である。
【００８８】このように、本発明の実施の第２の形態に
おいては、１次のＣＲネットワークからなる１ポール型
の位相シフタ１３８、１４０、１４２、１４４、１４
６、１４８を使用しているが、これら１ポール型の位相
シフタ１３８、１４０、１４２、１４４、１４６、１４
８は、位相偏差は周波数依存がなく、殆ど０となるが、
振幅偏差は周波数依存があり、中心周波数からずれる
と、大きくなる。
おいては、１次のＣＲネットワークからなる１ポール型
の位相シフタ１３８、１４０、１４２、１４４、１４
６、１４８を使用しているが、これら１ポール型の位相
シフタ１３８、１４０、１４２、１４４、１４６、１４
８は、位相偏差は周波数依存がなく、殆ど０となるが、
振幅偏差は周波数依存があり、中心周波数からずれる
と、大きくなる。
【００８９】ここに、図１９に示すように、信号ｆ+90A
に正の振幅偏差ΔＬが発生した場合には、図２０に示す
ように、信号ｆ-90Aにも正の振幅偏差ΔＬが発生する。
に正の振幅偏差ΔＬが発生した場合には、図２０に示す
ように、信号ｆ-90Aにも正の振幅偏差ΔＬが発生する。
【００９０】また、この場合、信号ｆ-90Cには、図１９
に示すように、振幅偏差ΔＬと同一振幅の負の振幅偏差
−ΔＬが発生すると共に、信号ｆ+90Cにも、図２０に示
すように、負の振幅偏差−ΔＬが発生する。
に示すように、振幅偏差ΔＬと同一振幅の負の振幅偏差
−ΔＬが発生すると共に、信号ｆ+90Cにも、図２０に示
すように、負の振幅偏差−ΔＬが発生する。
【００９１】これに対して、信号ｆOB、ｆ180Bは、対称
な特性を有する＋４５度位相シフタ１４２と−４５度位
相シフタ１４４とにより生成されるので、図１９、図２
０に示すように、振幅偏差のない信号となる。
な特性を有する＋４５度位相シフタ１４２と−４５度位
相シフタ１４４とにより生成されるので、図１９、図２
０に示すように、振幅偏差のない信号となる。
【００９２】この結果、加算器１１６は、信号ｆ+90Aと
信号ｆOBとを加算して、信号ｆ0を＋４５度位相シフト
してなる信号ｆ+45Aを生成するが、この信号ｆ+45Aは、
図１９に示すように、振幅偏差を正とする信号となる。
信号ｆOBとを加算して、信号ｆ0を＋４５度位相シフト
してなる信号ｆ+45Aを生成するが、この信号ｆ+45Aは、
図１９に示すように、振幅偏差を正とする信号となる。
【００９３】また、加算器１１７は、信号ｆ-90Aと信号
ｆ0Bとを加算し、信号ｆ0を−４５度位相シフトしてな
る信号ｆ-45Aを生成するが、この信号ｆ-45Aは、図２０
に示すように、振幅偏差を正とする信号となる。
ｆ0Bとを加算し、信号ｆ0を−４５度位相シフトしてな
る信号ｆ-45Aを生成するが、この信号ｆ-45Aは、図２０
に示すように、振幅偏差を正とする信号となる。
【００９４】また、加算器１１８は、信号ｆ-90Cと信号
ｆ0Bとを加算し、信号ｆ0を−４５度位相シフトしてな
る信号ｆ-45Cを生成するが、この信号ｆ-45Cは、図１９
に示すように、振幅偏差を負とする信号となる。
ｆ0Bとを加算し、信号ｆ0を−４５度位相シフトしてな
る信号ｆ-45Cを生成するが、この信号ｆ-45Cは、図１９
に示すように、振幅偏差を負とする信号となる。
【００９５】また、加算器１１９は、信号ｆ+90Cと信号
ｆ0Bとを加算し、信号ｆ0を＋４５度位相シフトしてな
る信号ｆ+45Cを出力するが、この信号ｆ+45Cは、図２０
に示すように、振幅偏差を負とする信号となる。
ｆ0Bとを加算し、信号ｆ0を＋４５度位相シフトしてな
る信号ｆ+45Cを出力するが、この信号ｆ+45Cは、図２０
に示すように、振幅偏差を負とする信号となる。
【００９６】ここに、加算器１２０は、図２１に示すよ
うに、信号ｆ+45Aと信号ｆ+45Cとを加算して、信号ｆ0
を＋４５度位相シフトしてなる信号ｆ+45を生成する
が、信号ｆ+45Aは振幅偏差を正とする信号となってお
り、信号ｆ+45Cは振幅偏差を負とする信号となっている
ので、信号ｆ+45は、略振幅偏差のない信号となる。
うに、信号ｆ+45Aと信号ｆ+45Cとを加算して、信号ｆ0
を＋４５度位相シフトしてなる信号ｆ+45を生成する
が、信号ｆ+45Aは振幅偏差を正とする信号となってお
り、信号ｆ+45Cは振幅偏差を負とする信号となっている
ので、信号ｆ+45は、略振幅偏差のない信号となる。
【００９７】また、加算器１２１は、同じく図２１に示
すように、信号ｆ-45Cと信号ｆ-45Aとを加算して、信号
ｆ0を−４５度位相シフトしてなる信号ｆ-45を生成する
が、信号ｆ-45Cは振幅偏差を負とする信号となってお
り、信号ｆ-45Aは振幅偏差を正とする信号となっている
ので、信号ｆ-45は、略振幅偏差のない信号となる。
すように、信号ｆ-45Cと信号ｆ-45Aとを加算して、信号
ｆ0を−４５度位相シフトしてなる信号ｆ-45を生成する
が、信号ｆ-45Cは振幅偏差を負とする信号となってお
り、信号ｆ-45Aは振幅偏差を正とする信号となっている
ので、信号ｆ-45は、略振幅偏差のない信号となる。
【００９８】このように、本発明の実施の第２の形態に
よれば、位相シフタ１３８、１４０、１４６、１４８に
より大きな振幅偏差が発生した場合においても、この振
幅偏差を補正することができ、広帯域で、かつ、製造バ
ラツキに強く、精度の高い位相差を９０度とする信号ｆ
+45、ｆ-45及び信号ｆ-135、ｆ+135を得ることができ
る。
よれば、位相シフタ１３８、１４０、１４６、１４８に
より大きな振幅偏差が発生した場合においても、この振
幅偏差を補正することができ、広帯域で、かつ、製造バ
ラツキに強く、精度の高い位相差を９０度とする信号ｆ
+45、ｆ-45及び信号ｆ-135、ｆ+135を得ることができ
る。
【００９９】第３の形態・・図２２〜図２５
図２２は本発明の実施の第３の形態を示す回路図であ
り、本発明の実施の第３の形態は、本発明の実施の第１
の形態が備える位相シフタ７８と回路構成の異なる位相
シフタ１７５を設け、その他については、本発明の実施
の第１の形態と同様に構成したものである。
り、本発明の実施の第３の形態は、本発明の実施の第１
の形態が備える位相シフタ７８と回路構成の異なる位相
シフタ１７５を設け、その他については、本発明の実施
の第１の形態と同様に構成したものである。
【０１００】位相シフタ１７５において、１７６は入力
端子７７を介して入力信号ｆinが入力されるバッファ回
路であり、バッファ回路１７６の出力端子１７６Ａには
信号ｆinと同相の信号ｆ0が出力され、バッファ回路１
７６の出力端子１７６Ｂには信号ｆinを１８０度位相シ
フトしてなる信号ｆ180が出力される。
端子７７を介して入力信号ｆinが入力されるバッファ回
路であり、バッファ回路１７６の出力端子１７６Ａには
信号ｆinと同相の信号ｆ0が出力され、バッファ回路１
７６の出力端子１７６Ｂには信号ｆinを１８０度位相シ
フトしてなる信号ｆ180が出力される。
【０１０１】また、１７７はバッファ回路１７６から出
力される信号ｆ0、ｆ180を入力して、これら信号ｆ0、
ｆ180を＋９０度位相シフトしてなる信号ｆ+90A、ｆ
-90Aを生成する＋９０度位相シフタである。
力される信号ｆ0、ｆ180を入力して、これら信号ｆ0、
ｆ180を＋９０度位相シフトしてなる信号ｆ+90A、ｆ
-90Aを生成する＋９０度位相シフタである。
【０１０２】また、１７８はバッファ回路１７６から出
力される信号ｆ0、ｆ180を入力して、これら信号ｆ0、
ｆ180と同相の信号ｆ0B、ｆ180Bを生成する０度位相シ
フタである。
力される信号ｆ0、ｆ180を入力して、これら信号ｆ0、
ｆ180と同相の信号ｆ0B、ｆ180Bを生成する０度位相シ
フタである。
【０１０３】また、１７９はバッファ回路１７６から出
力される信号ｆ0、ｆ180を入力して、これら信号ｆ0、
ｆ180を−９０度位相シフトしてなる信号ｆ-90c、ｆ
+90Cを生成する−９０度位相シフタである。
力される信号ｆ0、ｆ180を入力して、これら信号ｆ0、
ｆ180を−９０度位相シフトしてなる信号ｆ-90c、ｆ
+90Cを生成する−９０度位相シフタである。
【０１０４】ここに、図２３は、＋９０度位相シフタ１
７７の構成を示す回路図であり、図２３中、１８１はＶ
ＣＣ電源線、１８２はＶＥＥ電源線、１８３はベースに
信号ｆ0が入力される信号入力用のＮＰＮトランジス
タ、１８４はベースに信号ｆ180が入力される信号入力
用のＮＰＮトランジスタである。
７７の構成を示す回路図であり、図２３中、１８１はＶ
ＣＣ電源線、１８２はＶＥＥ電源線、１８３はベースに
信号ｆ0が入力される信号入力用のＮＰＮトランジス
タ、１８４はベースに信号ｆ180が入力される信号入力
用のＮＰＮトランジスタである。
【０１０５】また、１８５はＮＰＮトランジスタ１８３
の負荷をなす抵抗、１８６はＮＰＮトランジスタ１８４
の負荷をなす抵抗である。
の負荷をなす抵抗、１８６はＮＰＮトランジスタ１８４
の負荷をなす抵抗である。
【０１０６】また、１８７はベースに固定電圧ＶＡが印
加される定電流源用のＮＰＮトランジスタ、１８８はＮ
ＰＮトランジスタ１８７とともにＮＰＮトランジスタ１
８３の定電流源をなす抵抗である。
加される定電流源用のＮＰＮトランジスタ、１８８はＮ
ＰＮトランジスタ１８７とともにＮＰＮトランジスタ１
８３の定電流源をなす抵抗である。
【０１０７】また、１８９はベースに固定電圧ＶＡが印
加される定電流源用のＮＰＮトランジスタ、１９０はＮ
ＰＮトランジスタ１８９とともにＮＰＮトランジスタ１
８４の定電流源をなす抵抗である。
加される定電流源用のＮＰＮトランジスタ、１９０はＮ
ＰＮトランジスタ１８９とともにＮＰＮトランジスタ１
８４の定電流源をなす抵抗である。
【０１０８】また、１９１はＮＰＮトランジスタ１８
３、１８４のエミッタ間に接続されたインダクタンスで
あり、このインダクタンス１９１は、出力信号の位相を
９０度進めるためのものである。
３、１８４のエミッタ間に接続されたインダクタンスで
あり、このインダクタンス１９１は、出力信号の位相を
９０度進めるためのものである。
【０１０９】また、図２４は、０度位相シフタ１７８の
構成を示す回路図であり、図２４中、１９３はＶＣＣ電
源線、１９４はＶＥＥ電源線、１９５はベースに信号ｆ
0が入力される信号入力用のＮＰＮトランジスタ、１９
６はベースに信号ｆ180が入力される信号入力用のＮＰ
Ｎトランジスタである。
構成を示す回路図であり、図２４中、１９３はＶＣＣ電
源線、１９４はＶＥＥ電源線、１９５はベースに信号ｆ
0が入力される信号入力用のＮＰＮトランジスタ、１９
６はベースに信号ｆ180が入力される信号入力用のＮＰ
Ｎトランジスタである。
【０１１０】また、１９７はＮＰＮトランジスタ１９５
の負荷をなす抵抗、１９８はＮＰＮトランジスタ１９６
の負荷をなす抵抗である。
の負荷をなす抵抗、１９８はＮＰＮトランジスタ１９６
の負荷をなす抵抗である。
【０１１１】また、１９９はベースに固定電圧ＶＡが印
加される定電流源用のＮＰＮトランジスタ、２００はＮ
ＰＮトランジスタ１９９とともにＮＰＮトランジスタ１
９５の定電流源をなす抵抗である。
加される定電流源用のＮＰＮトランジスタ、２００はＮ
ＰＮトランジスタ１９９とともにＮＰＮトランジスタ１
９５の定電流源をなす抵抗である。
【０１１２】また、２０１はベースに固定電圧ＶＡが印
加される定電流源用のＮＰＮトランジスタ、２０２はＮ
ＰＮトランジスタ２０１とともにＮＰＮトランジスタ１
９６の定電流源をなす抵抗である。
加される定電流源用のＮＰＮトランジスタ、２０２はＮ
ＰＮトランジスタ２０１とともにＮＰＮトランジスタ１
９６の定電流源をなす抵抗である。
【０１１３】また、２０３はＮＰＮトランジスタ１９
５、１９６のエミッタ間に接続された抵抗である。
５、１９６のエミッタ間に接続された抵抗である。
【０１１４】また、図２５は、−９０度位相シフタ１７
９の構成を示す回路図であり、図２５中、２０５はＶＣ
Ｃ電源線、２０６はＶＥＥ電源線、２０７はベースに信
号ｆ 0が入力される信号入力用のＮＰＮトランジスタ、
２０８はベースに信号ｆ180が入力される信号入力用の
ＮＰＮトランジスタである。
９の構成を示す回路図であり、図２５中、２０５はＶＣ
Ｃ電源線、２０６はＶＥＥ電源線、２０７はベースに信
号ｆ 0が入力される信号入力用のＮＰＮトランジスタ、
２０８はベースに信号ｆ180が入力される信号入力用の
ＮＰＮトランジスタである。
【０１１５】また、２０９はＮＰＮトランジスタ２０７
の負荷をなす抵抗、２１０はＮＰＮトランジスタ２０８
の負荷をなす抵抗である。
の負荷をなす抵抗、２１０はＮＰＮトランジスタ２０８
の負荷をなす抵抗である。
【０１１６】また、２１１はベースに固定電圧ＶＡが印
加される定電流源用のＮＰＮトランジスタ、２１２はＮ
ＰＮトランジスタ２１１とともにＮＰＮトランジスタ２
０７の定電流源をなす抵抗である。
加される定電流源用のＮＰＮトランジスタ、２１２はＮ
ＰＮトランジスタ２１１とともにＮＰＮトランジスタ２
０７の定電流源をなす抵抗である。
【０１１７】また、２１３はベースに固定電圧ＶＡが印
加される定電流源用のＮＰＮトランジスタ、２１４はＮ
ＰＮトランジスタ２１３とともにＮＰＮトランジスタ２
０８の定電流源をなす抵抗である。
加される定電流源用のＮＰＮトランジスタ、２１４はＮ
ＰＮトランジスタ２１３とともにＮＰＮトランジスタ２
０８の定電流源をなす抵抗である。
【０１１８】また、２１５はＮＰＮトランジスタ２０
７、２０８のエミッタ間に接続されたキャパシタであ
り、このキャパシタ２１５は、出力信号の位相を９０度
遅らせるためのものである。
７、２０８のエミッタ間に接続されたキャパシタであ
り、このキャパシタ２１５は、出力信号の位相を９０度
遅らせるためのものである。
【０１１９】このように、＋９０度位相シフタ１７７
と、−９０度位相シフタ１７９とは、対称な特性、即
ち、位相偏差、振幅偏差の周波数依存、入力レベル依存
等が同一の特性を有するように構成されている。
と、−９０度位相シフタ１７９とは、対称な特性、即
ち、位相偏差、振幅偏差の周波数依存、入力レベル依存
等が同一の特性を有するように構成されている。
【０１２０】ここに、本発明の実施の第３の形態におい
ては、差動アンプからなる位相シフタ１７７、１７９を
設けているが、これら位相シフタ１７７、１７９は、位
相偏差は周波数依存がなく、殆ど０となるが、振幅偏差
は周波数依存があり、中心周波数からずれると、大きく
なる。
ては、差動アンプからなる位相シフタ１７７、１７９を
設けているが、これら位相シフタ１７７、１７９は、位
相偏差は周波数依存がなく、殆ど０となるが、振幅偏差
は周波数依存があり、中心周波数からずれると、大きく
なる。
【０１２１】しかし、本発明の実施の第３の形態によれ
ば、本発明の実施の第２の形態と同様に演算回路１１５
を有しているので、位相シフタ１７７、１７９により大
きな振幅偏差が発生した場合においても、本発明の実施
の第２の形態の場合と同様に、振幅偏差を補正すること
ができ、広帯域で、かつ、製造バラツキに強く、精度の
高い位相差を９０度とする信号ｆ+45、ｆ-45及び信号ｆ
-135、ｆ+135を得ることができる。
ば、本発明の実施の第２の形態と同様に演算回路１１５
を有しているので、位相シフタ１７７、１７９により大
きな振幅偏差が発生した場合においても、本発明の実施
の第２の形態の場合と同様に、振幅偏差を補正すること
ができ、広帯域で、かつ、製造バラツキに強く、精度の
高い位相差を９０度とする信号ｆ+45、ｆ-45及び信号ｆ
-135、ｆ+135を得ることができる。
【０１２２】
【発明の効果】以上のように、本発明によれば、内部シ
フタにより大きな位相偏差や振幅偏差が発生した場合に
おいても、これら位相偏差や振幅偏差を補正することが
でき、広帯域で、かつ、製造バラツキに強く、精度の高
い位相差を９０度とする出力信号を得ることができ、こ
れを、たとえば、通信の分野において、ディジタル変復
調回路や、イメージ抑圧アップコンバータや、イメージ
抑圧ダウンコンバータ等に使用する場合には、通信品質
の向上を図ることができる。
フタにより大きな位相偏差や振幅偏差が発生した場合に
おいても、これら位相偏差や振幅偏差を補正することが
でき、広帯域で、かつ、製造バラツキに強く、精度の高
い位相差を９０度とする出力信号を得ることができ、こ
れを、たとえば、通信の分野において、ディジタル変復
調回路や、イメージ抑圧アップコンバータや、イメージ
抑圧ダウンコンバータ等に使用する場合には、通信品質
の向上を図ることができる。
【図１】本発明の原理説明図である。
【図２】図１に示す位相シフタの第１構成例を示す回路
図である。
図である。
【図３】図１に示す位相シフタの第２構成例を示す回路
図である。
図である。
【図４】図１に示す位相シフタの第３構成例を示す回路
図である。
図である。
【図５】図１に示す位相シフタの第４構成例を示す回路
図である。
図である。
【図６】図１に示す演算回路の第２構成例を示す回路図
である。
である。
【図７】本発明の実施の第１の形態を示す回路図であ
る。
る。
【図８】本発明の実施の第１の形態が設ける＋４５度位
相シフタの構成を示す回路図である。
相シフタの構成を示す回路図である。
【図９】本発明の実施の第１の形態が設ける−４５度位
相シフタの構成を示す回路図である。
相シフタの構成を示す回路図である。
【図１０】本発明の実施の第１の形態が設けるバッファ
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図１１】本発明の実施の第１の形態が設ける加算器の
構成を示す回路図である。
構成を示す回路図である。
【図１２】本発明の実施の第１の形態の作用、効果を説
明するための図である。
明するための図である。
【図１３】本発明の実施の第１の形態の作用、効果を説
明するための図である。
明するための図である。
【図１４】本発明の実施の第１の形態の作用、効果を説
明するための図である。
明するための図である。
【図１５】本発明の実施の第２の形態を示す回路図であ
る。
る。
【図１６】本発明の実施の第２の形態が設ける＋４５度
位相シフタ及び−４５度位相シフタの構成を示す回路図
である。
位相シフタ及び−４５度位相シフタの構成を示す回路図
である。
【図１７】本発明の実施の第２の形態が設ける１入力１
出力のバッファ回路の構成を示す回路図である。
出力のバッファ回路の構成を示す回路図である。
【図１８】本発明の実施の第２の形態が設ける１入力２
出力のバッファ回路の構成を示す回路図である。
出力のバッファ回路の構成を示す回路図である。
【図１９】本発明の実施の第２の形態の作用、効果を説
明するための図である。
明するための図である。
【図２０】本発明の実施の第２の形態の作用、効果を説
明するための図である。
明するための図である。
【図２１】本発明の実施の第２の形態の作用、効果を説
明するための図である。
明するための図である。
【図２２】本発明の実施の第３の形態を示す回路図であ
る。
る。
【図２３】本発明の実施の第３の形態が設ける＋９０度
位相シフタの構成を示す回路図である。
位相シフタの構成を示す回路図である。
【図２４】本発明の実施の第３の形態が設ける０度位相
シフタの構成を示す回路図である。
シフタの構成を示す回路図である。
【図２５】本発明の実施の第３の形態が設ける−９０度
位相シフタの構成を示す回路図である。
位相シフタの構成を示す回路図である。
【図２６】従来の９０度位相シフタの一例を示す回路図
である。
である。
【図２７】従来の９０度位相シフタの他の例を示す回路
図である。
図である。
４６〜５１ 加算器
ｆin 入力信号
ｆ+45、ｆ-45 出力信号
フロントページの続き
(56)参考文献 特開 平９−93080（ＪＰ，Ａ)
特開 昭52−6455（ＪＰ，Ａ)
特開 平９−148883（ＪＰ，Ａ)
特開 平６−232925（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03H 11/16
Claims (8)
- 【請求項１】入力信号を位相シフトして、位相差を９０
度とする第１、第２の出力信号を生成する９０度位相シ
フタであって、前記入力信号を＋９０度位相シフトして
なる信号と、前記入力信号と同相の信号と、前記入力信
号を＋９０度位相シフトしてなる信号と対称ないし略対
称な特性を有する前記入力信号を−９０度位相シフトし
てなる信号とを生成する位相シフタと、前記入力信号を
＋９０度位相シフトしてなる信号と、前記入力信号を−
９０度位相シフトしてなる信号と逆相の信号と、前記入
力信号と同相の２個の信号とをベクトル合成してなる信
号を前記第１の出力信号として出力すると共に、前記入
力信号を＋９０度位相シフトしてなる信号と逆相の信号
と、前記入力信号を−９０度位相シフトしてなる信号
と、前記入力信号と同相の２個の信号とをベクトル合成
してなる信号を前記第２の出力信号として出力する演算
回路とを有していることを特徴とする９０度位相シフ
タ。 - 【請求項２】前記演算回路は、前記入力信号を＋９０度
位相シフトしてなる信号と、前記入力信号と同相の信号
とを加算する第１の加算器と、前記入力信号を＋９０度
位相シフトしてなる信号と逆相の信号と、前記入力信号
と同相の信号とを加算する第２の加算器と、前記入力信
号を−９０度位相シフトしてなる信号と、前記入力信号
と同相の信号とを加算する第３の加算器と、前記入力信
号を−９０度位相シフトしてなる信号と逆相の信号と、
前記入力信号と同相の信号とを加算する第４の加算器
と、前記第１の加算器の出力信号と前記第４の加算器の
出力信号とを加算して、前記第１の出力信号を生成する
第５の加算器と、前記第３の加算器の出力信号と、前記
第２の加算器の出力信号とを加算して、前記第２の出力
信号を生成する第６の加算器とを有していることを特徴
とする請求項１記載の９０度位相シフタ。 - 【請求項３】前記位相シフタは、前記入力信号を＋９０
度位相シフトしてなる信号を生成する＋９０度位相シフ
タと、前記入力信号と同相の信号を生成する第１の０度
位相シフタと、前記入力信号と同相の信号を生成する第
２の０度位相シフタと、前記＋９０度位相シフタと対称
ないし略対称な特性を有する前記入力信号を−９０度位
相シフトしてなる信号を生成する−９０度位相シフタと
を有していることを特徴とする請求項１又は２記載の９
０度位相シフタ。 - 【請求項４】前記位相シフタは、前記入力信号を＋９０
度位相シフトしてなる信号を生成する＋９０度位相シフ
タと、前記入力信号と同相の信号を生成する０度位相シ
フタと、前記＋９０度位相シフタと対称ないし略対称な
特性を有する前記入力信号を−９０度位相シフトしてな
る信号を出力する−９０度位相シフタとを有しているこ
とを特徴とする請求項１又は２記載の９０度位相シフ
タ。 - 【請求項５】前記＋９０度位相シフタは、キャパシタ・
抵抗回路網からなる２個の＋４５度位相シフタを有し、
前記０度位相シフタは、キャパシタ・抵抗回路網からな
る＋４５度位相シフタとキャパシタ・抵抗回路網からな
る−４５度位相シフタとを有し、前記−９０度位相シフ
タは、キャパシタ・抵抗回路網からなる２個の−４５度
位相シフタを有していることを特徴とする請求項３又は
４記載の９０度位相シフタ。 - 【請求項６】前記＋９０度位相シフタは、差動対をなす
入力トランジスタのエミッタ間にインダクタンスを接続
してなる差動アンプからなり、前記０度位相シフタは、
差動対をなす入力トランジスタのエミッタ間に抵抗を接
続してなる差動アンプからなり、前記−９０度位相シフ
タは、差動対をなす入力トランジスタのエミッタ間にキ
ャパシタを接続してなる差動アンプからなることを特徴
とする請求項３又は４記載の９０度位相シフタ。 - 【請求項７】前記＋９０度位相シフタの後段、前記０度
位相シフタの後段、前記−９０度位相シフタの後段に
は、それぞれ、バッファ回路が接続されていることを特
徴とする請求項４記載の９０度位相シフタ。 - 【請求項８】前記＋９０度位相シフタの出力端には、前
記＋９０度位相シフタの負荷が前記０度位相シフタの負
荷と同一ないし略同一となるようにするためのダミーの
負荷回路が接続されており、前記−９０度位相シフタの
出力端には、前記−９０度位相シフタの負荷が前記０度
位相シフタの負荷と同一ないし略同一となるようにする
ためのダミーの負荷回路が接続されていることを特徴と
する請求項４記載の９０度位相シフタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25026395A JP3496363B2 (ja) | 1995-09-28 | 1995-09-28 | ９０度位相シフタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25026395A JP3496363B2 (ja) | 1995-09-28 | 1995-09-28 | ９０度位相シフタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0993080A JPH0993080A (ja) | 1997-04-04 |
| JP3496363B2 true JP3496363B2 (ja) | 2004-02-09 |
Family
ID=17205294
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25026395A Expired - Lifetime JP3496363B2 (ja) | 1995-09-28 | 1995-09-28 | ９０度位相シフタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3496363B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103580645A (zh) * | 2013-08-06 | 2014-02-12 | 南京理工大学 | 基于超宽带巴伦的0/π数字移相器 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3314726B2 (ja) | 1998-07-17 | 2002-08-12 | 日本電気株式会社 | 位相シフト回路、それを用いた移相回路、発振回路、及びイメージリジェクションミキサ |
| JP3772089B2 (ja) * | 2000-12-18 | 2006-05-10 | 松下電器産業株式会社 | 位相オフセット演算回路および信号点マッピング回路 |
| JP4287472B2 (ja) | 2004-07-14 | 2009-07-01 | 富士通マイクロエレクトロニクス株式会社 | 移相回路及び位相補正方法 |
-
1995
- 1995-09-28 JP JP25026395A patent/JP3496363B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103580645A (zh) * | 2013-08-06 | 2014-02-12 | 南京理工大学 | 基于超宽带巴伦的0/π数字移相器 |
| CN103580645B (zh) * | 2013-08-06 | 2017-05-17 | 南京理工大学 | 基于超宽带巴伦的0/π数字移相器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0993080A (ja) | 1997-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5497123A (en) | Amplifier circuit having high linearity for cancelling third order harmonic distortion | |
| KR100387249B1 (ko) | 영상제거믹서 | |
| US5844449A (en) | Gilbert cell phase modulator having two outputs combined in a balun | |
| JP3059960B2 (ja) | ワイドダイナミックレンジ双一次乗算器 | |
| JPH11234046A (ja) | 画像リジェクトミキサ回路装置、無線受信機、及び無線電話機 | |
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| US6417712B1 (en) | Phase shifter using sine and cosine weighting functions | |
| JPH07212150A (ja) | 位相シフト増幅器及びその再結合回路への応用 | |
| JP3496363B2 (ja) | ９０度位相シフタ | |
| EP0903846A2 (en) | Double-balanced modulator and quadri-phase shift keying device | |
| JPS60127805A (ja) | 歪打消増幅回路 | |
| EP1317065A1 (en) | Pi/2 phase shifter | |
| JPH06104675A (ja) | 移相回路 | |
| JPH1131929A (ja) | 差動増幅器 | |
| US6927629B2 (en) | Differential amplifier having improved balanced and linearity | |
| JP2009267514A (ja) | カルテシアンフィードバック送信機 | |
| JPS59152705A (ja) | 和又は差周波数信号発生回路 | |
| JP2001257538A (ja) | 直交ミキサ回路及び複素ミキサ回路 | |
| CN105915213A (zh) | 相位误差补偿电路 | |
| JP3831360B2 (ja) | 周波数変換機能を有する電子回路装置及びそれを用いた無線通信装置 | |
| JPH05191157A (ja) | 平衡入力型音声増幅回路 | |
| US6300840B1 (en) | Microwave/millimeter-wave integrated circuit | |
| JP3152715B2 (ja) | 掛算回路 | |
| EP0849873A1 (en) | Image-reject mixer arrangements | |
| JPS6223134Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031028 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081128 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091128 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101128 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |