[go: up one dir, main page]

CN105915213A - 相位误差补偿电路 - Google Patents

相位误差补偿电路 Download PDF

Info

Publication number
CN105915213A
CN105915213A CN201610105174.3A CN201610105174A CN105915213A CN 105915213 A CN105915213 A CN 105915213A CN 201610105174 A CN201610105174 A CN 201610105174A CN 105915213 A CN105915213 A CN 105915213A
Authority
CN
China
Prior art keywords
circuit
differential
signal
transconductance
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610105174.3A
Other languages
English (en)
Inventor
约翰·佩里·迈尔斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LINEAR TECHN Inc
Original Assignee
LINEAR TECHN Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LINEAR TECHN Inc filed Critical LINEAR TECHN Inc
Publication of CN105915213A publication Critical patent/CN105915213A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/18—Two-port phase shifters providing a predetermined phase shift, e.g. "all-pass" filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/16—Networks for phase shifting
    • H03H11/22—Networks for phase shifting providing two or more phase shifted output signals, e.g. n-phase output
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0021—Frequency multipliers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0043—Bias and operating point
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00286—Phase shifter, i.e. the delay between the output and input pulse is dependent on the frequency, and such that a phase difference is obtained independent of the frequency

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Networks Using Active Elements (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

一种用于补偿相位误差的方法和系统。一种相位误差补偿电路配置为产生相位经过校正的正交Q输出信号和对应的相位经过校正的同相I输出信号，该电路包括：第一跨导电路，配置为将与I输入电压信号相关的电压信号变换成I电流信号；第二跨导电路，配置为将与Q输入信号相关的电压信号变换成Q电流信号；第一乘法器电路，配置为将Q电流信号与Q缩放常数相乘；第二乘法器电路，配置为将I电流信号与I缩放常数相乘；I加法器，对I电流信号与缩放后的Q信号求和；以及Q加法器，对Q电流信号与缩放后的I信号求和。

Description

相位误差补偿电路
相关申请的交叉引用
本申请要求于2015年2月25日提交的题目为“Phase Error CompensationCircuit”的美国临时专利申请No.62,120,717的优先权，在此将其内容以引文方式整体并入本文中。
技术领域
本公开总体而言涉及校正同相分量信号和正交分量信号之间的相位误差。
背景技术
无线通信系统经常使用正交相位发生器来进行各种调制和解调的目的。例如，通常可取的是，产生正交相位本地振荡器(LO)信号以用于接收信号的下转换或用于待传输信号的上转换。在一个理想的系统中，正交LO信号包括正交分量(Q)，其比同相分量(I)在相位上正好超前90°。然而，由于设备不匹配、公差、布局寄生效应以及其他原因，I信号和Q信号的信号路径可能具有不同的传播延迟。因此，在I信号和Q信号之间存在相位误差分量。从而，正交LO产生电路相对于完美的90°相位正交可能具有小的误差。在正交相位发生器输出端处的任何与理想的90°正交相位差的变化均被视为I信号和Q信号之间的相对相位误差。该相位误差可以降低镜像抑制，并且如果不被纠正，可能最终降低收发器的性能。
已知几种校正相位误差的方法。例如，美国专利6,016,422(“’422”)在每个路径中使用电流受控的移相器，从而产生两个独立的路径，一个路径用于同相信号，而一个路径用于正交信号。由于这两个路径是独立的，因此它们在布局寄生效应和工艺参数上不匹配。每个移相器均采用固定电容器和固定电阻器架构。通过改变“可变电流控制器”809中的偏置电流，发射器电阻改变，使得“可变移相网络420”能够在“2:1输入频率范围上保持相位正交”。然而，为了在给定的控制电流下在LO频率范围上提供一致的相移，可能需要电阻器和电容器根据频率来改变大小。
在美国专利7,474,715(“’715”)中，向I LO信号和Q LO信号施加可变电容负载来进行相移。类似于’422，’715专利也可以根据频率来改变大小，从而随着频率的变化而提供一致的操作。
美国核准前公开专利申请2012/0120992、美国专利7,742,545和7,298,222在每个I和Q LO路径上都使用延迟元件来调整相位。这些参考文献是频率敏感的，这是因为对于给定相移，在低频比在高频可能需要更长的延迟来获得同样的相移。本申请正式针对这些及其他考虑提出的。
发明内容
附图说明
附图是说明性的实施例。没有图示出所有实施例。可以另外使用或替代使用其他实施例。省略可能是显然的或者不必要的细节以节省空间或者为了更有效的描述。一些实施例可以使用附加组件或步骤进行实施，和/或在没有示出的所有组件或所有步骤的情况下进行实施。当不同附图中出现相同的附图标记时，其表示相同的或类似的组件或步骤。
图1是相位误差补偿电路的示例的框图。
图2是包括跨导电路和负载的相位误差补偿电路的示例的框图。
图3是相位误差补偿电路的示例的晶体管级原理图。
图4是示出了示例性相位误差校正电路的相移和控制电流与控制值之间的关系曲线。
具体实施方式
在下面的详细说明中，通过示例方式阐述了许多具体细节，以便提供对有关的教导的全面理解。然而，很显然，在没有这些细节的情况下，也可以实施本发明的教导。在其他情况下，在没有细节的情况下，以相对较高级别来描述众所周知的方法、程序、组件、和/或电路，以避免不必要地混淆本发明教导的各个方面。
本申请公开的各种方法和电路涉及校正同相分量信号和正交分量信号，即，I和Q，之间的相位误差。在一个方面，本申请讨论的电路能够校正高频的相位误差，并且可以用在例如本地振荡器(LO)产生电路中。在一个方面，相位误差补偿电路使用I LO信号和Q LO信号来提供相移信号。有利的是，本申请所讨论的电路不需要任何电容性负载或R-C和门传输延迟来校正相对相位误差。
图1是根据一个示例性实施例的相位误差补偿电路的框图。电路100包括乘法器电路101和103。可以接收I信号的互补本地振荡器LOIP信号和LOIM信号，可以接收Q信号的互补本地振荡器LOQP信号和LOQM信号。VCI和VCQ可以是分别表示I信号和Q信号的相位校正量的DC电压。在一个实施例中，LOIP/LOIM信号和LOQP/LOQM信号为差分信号对。
可以参照以下的角度和以及角度差的三角恒等式来理解电路100的运算。如果存在两个(例如，差分的)输入信号，则由下面的公式来提供差：
LOI＝LOIP-LOIM＝cos(ωt) 公式1a
LOQ＝LOQP-LOQM＝sin(ωt) 公式1b
在此，LOI信号的小相移可以表示为：
公式1c
使用三角恒等式，上述表达式可以改写成以下的公式2：
公式2
对于小相移(例如，+10°至-10°范围内)，将代入，则公式2变成以下的公式3：
公式3
公式3表示可以通过从LOI中减去被缩放了的LOQ的量来获得LOI的小相移，其中通过对A求反正弦(arcsine(A))大概给出相移类似地，通过向LOQ增加被缩放了的LOI的量可以获得LOQ的相移。
图2是相位误差补偿电路的示例的框图，该相位误差补偿电路包括乘法器电路201和203、对应的跨导电路(放大器)gm 205和208以及对应的电阻RLOAD 212、214、216和218。图2的示例性实施例示出了实际实施方式，其中输入信号为差分电压对，并且首先分别施加给跨导放大器gm 205和208，以将输入的I电压信号和Q电压信号改变成对应的电流信号。
电路200是根据一个示例性实施例的相位误差补偿电路。其包括第一跨导gm电路(例如，放大器)205，该第一跨导电路具有(i)配置为接收输入信号LOIPIN和LOIMIN的差分输入端，以及(ii)差分输出端。电路200还包括第二跨导gm电路208，其具有(i)配置为接收输入信号LOQPIN和LOQMIN的差分输入端，以及(ii)差分输出端。因此，该相位误差补偿电路200可以包括用于Q信号的跨导放大器208和用于I信号的跨导放大器205，这两个跨导放大器分别将I信号和Q信号从可变电压改变为与可变电压成正比的可变电流。
电路200包括第一乘法器电路201和第二乘法器电路203。例如，电路200示出了第一乘法器电路201，其具有配置为接收差分控制信号VCI的差分输入端。第一乘法器电路201包括与第一跨导电路205的差分输出端和第二乘法器电路203的差分输出端耦接的第二差分输入端。第一乘法器电路201包括与第二跨导电路208的差分输出端耦接的差分输出端。
类似地，第二乘法器电路203包括配置为接收差分控制信号VCQ的差分输入端。第二乘法器电路203包括与第二跨导电路208的差分输出端和第一乘法器电路201的差分输出端耦接的第二差分输入端。第二乘法器电路203包括与第一跨导电路205的差分输出端耦接的差分输出端。
因此，来自每个跨导放大器205、208的输出信号电流的一部分可以分别通过其对应的乘法器电路201、203。在一个实施例中，每个放大器电路可以配置为电流衰减器。
电路200包括第一差分负载RLOAD 212、214和第二差分负载RLOAD216、218，所有差分节点共用被设置为适当电压电平(例如，VCC、VDD、gnd等)的公共节点。第一差分负载包括第一负载212和第二负载214，每个负载接收第二乘法器电路203的差分输出LOIPOUT和LOIMOUT的一个分量。类似地，第二差分负载包括第一负载216和第二负载218，每个负载接收第一乘法器电路201的差分输出LOQPOUT和LOQMOUT的一个分量。
因此，在电路200的示例中，乘法器201、203(例如电流衰减器)的输出与跨导电路205、208的输出信号至少部分地结合。在此，差分负载(即，RLOAD 212和RLOAD 214；以及RLOAD216和RLOAD 218)执行求和运算，将跨导电路的输出信号与乘法器电路的输出信号结合起来。后面将参照图3详细描述求和运算。
因此，本申请中讨论的相位误差补偿电路产生相位经过校正的正交Q信号和对应的相位经过校正的同相I信号。相位误差补偿电路200可以包括I乘法器电路201，I乘法器电路201将第一跨导电路205提供的I信号与输入信号VCI提供的I缩放常数相乘。还包括Q乘法器电路203，Q乘法器电路203将第二跨导电路208提供的Q信号与输入信号VCQ提供的Q缩放常数相乘。
电路200还可以包括对I信号和经过缩放的Q信号求和的I加法器(例如，由负载RLOAD 212和RLOAD 214提供)，和对Q信号和经过缩放的I信号求和的Q加法器(例如，由负载RLOAD 216和RLOAD 218提供)。在一个实施例中，每个缩放常数(例如，针对I和Q的)可以基本上小于1。
在一个实施例中，相位误差补偿电路被配置为根据工艺技术和晶体管速度来产生频率为10GHz或更高的相位经过校正的Q信号和I信号。每个乘法器电路201和203可以包括至少一对具有不同发射极面积的晶体管。如电路200所示，I信号和Q信号可以均为差分信号，并且乘法器和负载(例如，加法器)可以均被配置为对差分信号进行运算。
图3示出了根据一个示例性实施例的相位误差补偿电路300的晶体管级原理图。电路300包括彼此相似的“I侧”和“Q侧”。为了简洁起见，以“I侧”为例对电路300的各方面进行讨论，而不对“Q侧”进行重复讨论。
例如，电路300示出了图2的第一跨导电路205(即，位于图3的“I侧”)，其包括与电流源314耦接的具有公共节点(即，发射极)的两个晶体管Q5(316)和Q6(318)。两个晶体管Q5(316)和Q6(318)的差分输出端(即，集电极)耦接至它们对应的乘法器电路。第一跨导电路(即，放大器)的差分输入端位于晶体管Q5(316)和Q6(318)的基极上，其中差分输入端被配置为以差分方式分别接收输入信号LOIPIN和LOIMIN。换言之，“I侧”的跨导电路(例如，放大器)(在“Q侧”情况相同)包括晶体管Q5(316)/Q6(318)的差分对，该差分对配置为向其相应的乘法器电路提供差分输出。
例如，图3示出了每个放大器电路(图2中的元件201和203)均包括两对晶体管，每对晶体管共用公共节点，该公共节点耦接至其对应的跨导电路的输出端。
在“I侧”，第一乘法器电路包括第一对晶体管Q1(330)和Q2(332)，该第一对晶体管共用耦接至第一跨导电路的晶体管Q5(316)的公共发射极。第一乘法器电路还包括第二对晶体管Q4(334)和Q3(336)，该第二对晶体管共用耦接至第一跨导电路的晶体管Q6(318)的公共发射极。在“I侧”，晶体管Q1(330)和Q2(332)之间的发射极面积之比为N，并且晶体管Q3(336)和Q4(334)之间的发射极面积之比为N，其中N大于1。在“Q侧”的乘法器电路的发射极面积之比与在“I侧”的类似，如电路300以示例方式所示的那样。
在一个实施例中，可以通过向预定负载施加单独的控制电流来提供图1和图2的控制输入VCI和VCQ。为此，相位误差补偿电路300以示例方式示出控制电路，该控制电路包括与对应的电流源ICQ 306和ICI308耦接并且共用公共节点VBIAS的电阻元件RB 310和312。该控制电路将控制电流ICQ 306和ICI 308施加给它们对应的串联电阻RB 310和312，以在节点VQ和VI分别提供控制电压。因此，节点VQ的电压被施加给相位误差补偿电路300的“Q侧”的晶体管Q8(340)和Q10(342)的基极。节点VI的电压被施加给Q2(332)和Q4(334)的基极。
偏置电压VBIAS被施加给晶体管Q1(330)、Q3(336)、Q7(338)和Q9(344)的基极。换句话，偏置电压VBIAS被施加给乘法器电路的多个晶体管，这些晶体管的发射极面积为其对应的配对晶体管的发射极面积的N倍。偏置电压VBIAS可被设置为使得乘法器电路的晶体管(例如，电流衰减器晶体管)不处于饱和状态。
鉴于以上的概述，提供相位误差补偿电路300的操作的示例是有益的。在电路300的“I侧”的操作期间，如果控制电流ICI为零，则晶体管Q2(332)和Q1(330)的基极之间的电压差基本上为零。类似地，晶体管Q4(334)和Q3(336)的基极之间的电压差基本上为零。这是因为在负载RB 312上基本上没有电压降，从而使得电压VI基本上类似于VBIAS。在此，在晶体管Q1(330)和Q2(332)之间分配的最大电流以及在晶体管Q3(336)和Q4(334)之间分配的最大电流由比率N(即，成对晶体管的发射极面积之比)控制。
换句话说，当控制电流ICI(流过电流源308)为零时，“I侧”的跨导电路提供的电流以最大比率N分配，并且这部分电流被路由至“Q侧”的负载RLOAD 354和RLOAD 356。
当控制电流ICI(流过电流源308)与负载RB 312的电阻的乘积大于5VT，其中VT是晶体管热电压(例如，在300K时大概为26mV)时，电流(即，由对应的跨导电路提供的电流)的大部分路由通过晶体管Q1(330)和Q3(336)。这是因为晶体管Q1(330)和Q3(336)基本上处于导通状态，而晶体管Q2(332)和Q4(334)分别在其基极节点上接收低得多的电压，因此在其集电极和发射极之间分别具有高得多的电阻路径。
换句话说，当控制电流ICI(流过电流源308)提供足够电流以在负载RB 312上提供预定的电压降时，“I侧”的跨导电路提供的大部分电流被路由至负载RLOAD 350和RLOAD 352，实际上没有电流被路由至“Q侧”的负载RLOAD 354和RLOAD 356。
参照流过电流源306的控制电流ICQ的电路300的“Q侧”的操作类似于“I侧”的操作，因此为了简洁起见将不详细描述这部分内容。应当理解，在“Q侧”，当控制电流ICQ(流过电流源306)提供足够的电流时，“Q侧”的跨导电路提供的电流的大部分被路由至“Q侧”的负载RLOAD 354和RLOAD 356。而且，当控制电流ICQ为零时，在晶体管Q7(338)和Q8(340)之间分配的最大电流以及在晶体管Q9(344)和Q10(342)之间分配的最大电流由比率N控制。那么，“Q侧”的跨导电路提供的电流以最大比率N分配，并且这部分电流被路由至“I侧”的负载RLOAD 350和RLOAD 352。
“I侧”的乘法器电路(其被实现为电流衰减器Q1(330)和Q2(332))被配置为根据以下公式4中提供的表达式对在晶体管Q5(316)的集电极输出的来自跨导电路的电流进行分配：
ICQ1/ICQ2＝N exp(ICIRB/VT) 公式4
类似地，“I侧”的晶体管Q3(336)和Q4(334)可以对晶体管Q6(318)的集电极处提供的电流进行分配。在“Q侧”，晶体管Q7(338)和Q8(340)可以对来自对应的跨导电路的由晶体管Q12(322)提供的电流进行分配。晶体管Q9(344)和Q10(342)可以对晶体管Q11(324)的集电极处提供的电流进行分配。
在一个实施例中，为了获得连续的相移与控制值的曲线，ICI电流保持恒定而ICQ电流变化。在另一个实施例中，ICQ电流保持恒定而ICI电流变化。稍后在图4中以示例方式示出该特性。
图4是示出了示例性相位误差校正电路300的相移和控制电流与控制值之间的关系曲线。ICQ信号由虚线416表示，而ICI信号由实线418表示。例如，图4示出了ICQ电流可以保持恒定为预定的适当值，而ICI电流逐渐增大。在这种情况下，相位从负PHMAX变为零。图4还示出了ICI电流信号可以保持恒定为预定的适当值，而ICQ电流信号逐渐减小(例如，减小到零)，从而获得从零到正PHMAX的相移。可以替换或者结合使用这些操作来实现期望的相移校正。
在一个实施例中，由以下公式5控制以度为单位的最大相移校正：
PHMAX＝(180/π)arcsin(1/N) 公式5
已经讨论的组件、步骤、特征、对象、好处和优点仅仅为说明性的。它们中的任何一个以及与之相关的讨论的目的均不是为了以任何方式来限制保护范围。还可以设想许多其他实施方案。这些包括具有较少、附加、和/或不同组件、步骤、特征、对象、好处和/或优点的实施例。这些还包括组件和/或步骤以不同方式设置和/或排序的实施方式。例如，在没有实质改变基本控制方法的情况下，本申请讨论的任何信号可以被缩放、缓冲、缩放和缓冲，变换为另一种模式(例如，电压、电流、电荷、时间等)，或者变换为另一种状态(例如，从高到低和从低到高)。因此，其目的在于本发明仅由所附的权利要求限定。
例如，图3的NPN晶体管可以由NMOS晶体管代替，用于进行类似的电路操作，除了衰减器电流分配公式将根据MOS器件而不是BJT的器件公式而得出以外。而且，可以代替NPN晶体管而使用PNP晶体管。虽然本申请中讨论的“负载”被示出为电阻器，但是还可以使用具有电组的其他类型的器件(例如，双极型器件和MOS器件)。
例如，在图3中，控制电流ICI和ICQ可以被施加到二极管预失真器负载上，而不是施加到简单的电阻上，用以改变相移与控制电流响应的关系。这可能会导致更加线性的相移响应与控制电流的关系。
例如，在图3中，控制电流ICI和ICQ可以是电流源，而不是所绘制出的电流吸收器(source sink)，或者在操作上可以是双极的，从而产生的控制电压VCI和VCQ可以呈现正值，从而允许更大的最大相移。在该实施例中，正的电压值可以定义为从Q2和Q4的基极到Q1和Q3的基极，还可以定义为从Q8和Q10的基极到Q7和Q9的基极。
除非另有说明，否则本说明书中的所有测量、值、等级、位置、大小、尺寸、以及其他规格都是近似的，而不是精确的。其目的是具有与其涉及到的功能以及其所属领域内常规手段一致的合理范围。
除了上面刚刚作出的声明以外，已经声明的或阐明的内容都不旨在或不应该被解释为导致任何组件、步骤、特征、对象、益处、优点或等同物奉献给公众，无论是否在权利要求中进行了列举。
本公开所引用的所有文章、专利、专利申请、以及其他出版物均通过引用方式并入本文中。
应当理解，除非本文已经另外指出其特定含义，否则本文使用的术语和表达具有普通的含义，这些普通含义与其相关调查和研究的各个领域中的术语和表达相符。诸如第一、第二等的相关术语可仅仅用于将一个实体或行为与另一个实体或行为进行区分，而不必要求或暗示这些实体或行为之间的任何实际关系或顺序。术语“包含”、“包含……的”及其任何变形，当在说明书或权利要求书中与要素的列表一起使用时，旨在表示所述列表不是排他性的而是还可以包括其他要素。类似地，由“一个”、“一种”修饰的要素在没有进一步限制的情况下不排除相同类型的其他要素的存在。
提供本公开的摘要从而使得读者能够快速确定本技术公开的本质。应当理解，摘要的提供不是用于对权利要求的范围或含义进行解释或限制。此外，上述详细描述中，可以看出，为了达到简化该公开的目的，在各个实施例中，各种特征被组合在一起。公开的这种方法并不应被解释为表达出如下的意图：即所主张的实施例需要比每个权利要求明确列举的更多的特征。相反，如所附权利要求表达的，创造性主题体现在少于单个公开的实施例的所有特征。因此，在此将所附权利要求合并到详细描述部分中，每个权利要求作为单独主张的主题而独立存在。

Claims (20)

1.一种相位误差补偿电路，包括：
第一跨导电路，其具有差分输入端和差分输出端；
第二跨导电路，其具有差分输入端和差分输出端；
第一乘法器电路，其包括：
差分控制输入端(VCI)；
第二差分输入端，其耦接到所述第一跨导电路的差分输出端；以及
差分输出端；
第二乘法器电路，其包括：
差分控制输入端(VCQ)；
第二差分输入端，其耦接到所述第二跨导电路的差分输出端；以及
差分输出端；
第一差分负载，其包括第一负载和第二负载，该第一负载和该第二负载共同具有与所述第二乘法器电路的差分输出端耦接的差分输入端，并且共用公共节点；以及
第二差分负载，其包括第一负载和第二负载，该第一负载和该第二负载共同具有与所述第一乘法器电路的差分输出端耦接的差分输入端，并且共用所述公共节点。
2.根据权利要求1所述的相位误差补偿电路，其中，
所述第一跨导电路配置为将其差分输入端的差分电压信号变换成其差分输出端的差分电流信号；以及
所述第二跨导电路配置为将其差分输入端的差分电压信号变换成其差分输出端的差分电流信号。
3.根据权利要求2所述的相位误差补偿电路，其中，每个跨导电路包括两个晶体管，所述两个晶体管具有与电流源耦接的公共节点。
4.根据权利要求3所述的相位误差补偿电路，其中，每个跨导电路的两个晶体管是共用公共发射极的双极型晶体管，并且这两个晶体管的集电极分别与这两个晶体管对应的乘法器电路耦接。
5.根据权利要求1所述的相位误差补偿电路，其中，所述第一乘法器电路配置为将所述第一跨导电路提供的差分电流信号与所述第一乘法器电路的差分控制输入端处提供的第一缩放常数相乘。
6.根据权利要求5所述的相位误差补偿电路，其中，所述第二乘法器电路配置为将所述第二跨导电路提供的差分电流信号与所述第二乘法器电路的差分控制输入端处提供的第二缩放常数相乘。
7.根据权利要求6所述的相位误差补偿电路，其中，所述第一缩放常数和所述第二缩放常数中的至少一个实质上小于1。
8.根据权利要求1所述的相位误差补偿电路，其中，所述相位误差补偿电路配置为产生频率至少为1GHz的相位经过校正的Q信号和I信号。
9.根据权利要求1所述的相位误差补偿电路，其中，
所述第一乘法器电路包括：
第一对晶体管，其具有与所述第一跨导电路的差分输出的第一分量耦接的公共节点；以及
第二对晶体管，其具有与所述第一跨导电路的差分输出的第二分量耦接的公共节点；以及
所述第二乘法器电路包括：
第一对晶体管，其具有与所述第二跨导电路的差分输出的第一分量耦接的公共节点；以及
第二对晶体管，其具有与所述第二跨导电路的差分输出的第二分量耦接的公共节点。
10.根据权利要求9所述的相位误差补偿电路，其中，每个乘法器电路的第一对晶体管和第二对晶体管包括发射极面积之比为N的双极型晶体管，其中N大于1。
11.根据权利要求1所述的相位误差补偿电路，还包括控制电路，该控制电路配置为向所述第一乘法器电路和所述第二乘法器电路的差分控制输入端分别提供控制信号。
12.根据权利要求11所述的相位误差补偿电路，其中，所述控制电路包括：
第一电阻元件，其具有第一节点和第二节点，其中该第一节点耦接至基准偏置电压节点；
第二电阻元件，其具有第一节点和第二节点，其中该第一节点耦接至所述基准偏置电压节点；
第一电流源，其耦接至所述第一电阻元件的第二节点；以及
第二电流源，其耦接至所述第二电阻元件的第二节点。
13.根据权利要求12所述的相位误差补偿电路，其中，
每个乘法器电路均包括第一对双极型晶体管和第二对双极型晶体管，其中每对双极型晶体管具有公共发射极；
每对双极型晶体管的第一双极型晶体管的发射极面积为第二双极型晶体管的发射极面积的N倍，其中N大于1；
所述基准偏置电压节点耦接至每个乘法器电路的每个第一双极型晶体管的基极；
所述控制电路的第一电阻元件的第二节点耦接至所述第二乘法器电路的每一个第二双极型晶体管；以及
所述控制电路的第二电阻元件的第二节点耦接至所述第一乘法器电路的每一个第二双极型晶体管。
14.根据权利要求1所述的相位误差补偿电路，其中，
所述第一差分负载配置为对来自所述第二乘法器电路的差分输出端的电流的至少一部分与来自所述第一跨导电路的差分输出端的电流的至少一部分求和，以及
所述第二差分负载配置为对来自所述第一乘法器电路的差分输出端的电流的至少一部分与来自所述第二跨导电路的差分输出端的电流的至少一部分求和。
15.一种相位误差补偿电路，其配置为产生相位经过校正的正交Q输出信号和对应的相位经过校正的同相I输出信号，所述电路包括：
第一跨导电路，其配置为将与I输入电压信号相关的电压信号变换成I电流信号；
第二跨导电路，其配置为将与Q输入电压信号相关的电压信号变换成Q电流信号；
第一乘法器电路，其配置为将所述Q电流信号与Q缩放常数相乘以提供缩放后的Q信号；
第二乘法器电路，其配置为将所述I电流信号与I缩放常数相乘以提供缩放后的I信号；
I加法器，其配置为对所述I电流信号与缩放后的Q信号求和；以及
Q加法器，其配置为对所述Q电流信号与缩放后的I信号求和。
16.根据权利要求15所述的相位误差补偿电路，其中，所述第一跨导电路和所述第二跨导电路、所述第一乘法器电路和所述第二乘法器电路、以及所述I加法器和所述Q加法器配置为对差分信号进行运算。
17.一种用于对包括第一跨导电路和第二跨导电路、第一乘法器电路和第二乘法器电路、以及第一负载和第二负载的电路的相位误差进行补偿的方法，该方法包括以下步骤：
通过所述第一跨导电路将同相I电压信号变换为I电流信号；
通过所述第二跨导电路将正交Q电压信号变换为Q电流信号；
通过所述第一乘法器电路将所述Q电流信号与Q缩放常数相乘，以提供缩放后的Q信号；
通过所述第二乘法器电路将所述I电流信号与I缩放常数相乘，以提供缩放后的I信号；
通过所述第一负载对所述I电流信号与缩放后的Q信号求和；以及
通过所述第二负载对所述Q电流信号与缩放后的I信号求和。
18.根据权利要求17所述的方法，其中，以差分方式执行每一步骤。
19.根据权利要求17所述的方法，其中，所述I缩放常数和所述Q缩放常数中的至少一个实质上小于1。
20.根据权利要求17所述的方法，还包括产生频率至少为1GHz的相位经过校正的Q信号和I信号。
CN201610105174.3A 2015-02-25 2016-02-25 相位误差补偿电路 Pending CN105915213A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562120717P 2015-02-25 2015-02-25
US62/120,717 2015-02-25
US14/806,478 US9479142B1 (en) 2015-02-25 2015-07-22 Phase error compensation circuit
US14/806,478 2015-07-22

Publications (1)

Publication Number Publication Date
CN105915213A true CN105915213A (zh) 2016-08-31

Family

ID=55521323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610105174.3A Pending CN105915213A (zh) 2015-02-25 2016-02-25 相位误差补偿电路

Country Status (6)

Country Link
US (1) US9479142B1 (zh)
EP (1) EP3062438A1 (zh)
KR (1) KR101993446B1 (zh)
CN (1) CN105915213A (zh)
DE (1) DE202016009076U1 (zh)
TW (1) TWI629889B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113141113A (zh) * 2020-01-17 2021-07-20 意法半导体股份有限公司 具有自适应补偿的开关转换器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11057039B1 (en) * 2020-10-26 2021-07-06 International Business Machines Corporation Clock divider with quadrature error correction

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124554A (zh) * 1994-01-25 1996-06-12 菲利浦电子有限公司 同相/正交相正交调制电路
US6054889A (en) * 1997-11-11 2000-04-25 Trw Inc. Mixer with improved linear range
US20030117200A1 (en) * 2001-12-26 2003-06-26 Koh Kwang Jin Active quadrature signal generator using load having low-pass and high-pass filter characteristics
US20030189449A1 (en) * 2001-09-05 2003-10-09 Zhang Minghao (Mary) Designs of integrated circuits for high-speed signals and methods therefor
US20070146044A1 (en) * 2005-12-27 2007-06-28 Yutaka Igarashi Quadrature mixer circuit and RF communication semiconductor integrated circuit
CN101461201A (zh) * 2006-06-06 2009-06-17 高通股份有限公司 快速同相和正交失衡校准
CN103580715A (zh) * 2013-11-19 2014-02-12 中国科学院半导体研究所 具有载波泄露校准和补偿功能的wlan收发机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5859558A (en) * 1997-04-11 1999-01-12 Raytheon Company Low voltage analog front end
US6016422A (en) 1997-10-31 2000-01-18 Motorola, Inc. Method of and apparatus for generating radio frequency quadrature LO signals for direct conversion transceivers
US7474715B1 (en) 2004-05-27 2009-01-06 Rf Micro Devices, Inc. Variable load circuit for reducing quadrature phase error
US7123103B1 (en) 2005-03-31 2006-10-17 Conexant Systems, Inc. Systems and method for automatic quadrature phase imbalance compensation using a delay locked loop
US7742545B2 (en) 2007-05-30 2010-06-22 Motorola, Inc. Method and apparatus for generating corrected quadrature phase signal pairs in a communication device
US8140039B2 (en) * 2007-09-10 2012-03-20 The Hong Kong University Of Science And Technology Quadrature-input quadrature-output divider and phase locked loop frequency synthesizer or single side band mixer
KR20110034433A (ko) * 2009-09-28 2011-04-05 삼성전자주식회사 Ｉ/ｑ 부정합을 보상하는 발진 신호 발생기 및 이를 포함하는 통신 시스템
US8699548B2 (en) 2010-11-17 2014-04-15 Qualcomm Incorporated LO generation and distribution in a multi-band transceiver

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124554A (zh) * 1994-01-25 1996-06-12 菲利浦电子有限公司 同相/正交相正交调制电路
US6054889A (en) * 1997-11-11 2000-04-25 Trw Inc. Mixer with improved linear range
US20030189449A1 (en) * 2001-09-05 2003-10-09 Zhang Minghao (Mary) Designs of integrated circuits for high-speed signals and methods therefor
US20030117200A1 (en) * 2001-12-26 2003-06-26 Koh Kwang Jin Active quadrature signal generator using load having low-pass and high-pass filter characteristics
US20070146044A1 (en) * 2005-12-27 2007-06-28 Yutaka Igarashi Quadrature mixer circuit and RF communication semiconductor integrated circuit
CN101461201A (zh) * 2006-06-06 2009-06-17 高通股份有限公司 快速同相和正交失衡校准
CN103580715A (zh) * 2013-11-19 2014-02-12 中国科学院半导体研究所 具有载波泄露校准和补偿功能的wlan收发机

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113141113A (zh) * 2020-01-17 2021-07-20 意法半导体股份有限公司 具有自适应补偿的开关转换器

Also Published As

Publication number Publication date
US9479142B1 (en) 2016-10-25
KR101993446B1 (ko) 2019-06-26
TWI629889B (zh) 2018-07-11
US20160301388A1 (en) 2016-10-13
DE202016009076U1 (de) 2021-12-06
EP3062438A1 (en) 2016-08-31
TW201631940A (zh) 2016-09-01
KR20160103941A (ko) 2016-09-02

Similar Documents

Publication Publication Date Title
US8040166B2 (en) Frequency multiplier
WO1998053553A1 (en) Active phase splitter
US6400200B2 (en) Semiconductor integrated circuit which generates waveforms which are out of phase with each other
CN101111996A (zh) 主动式多相滤波器以及信号产生方法
JP2904794B2 (ja) 移相発振器
CN105915213A (zh) 相位误差补偿电路
JP7555411B2 (ja) Ｐｖｔ追跡を用いる広帯域同調可能周波数単側波帯コンバータ
Psychalinos et al. Low-voltage current controlled current conveyor
EP1510001B1 (en) An amplifier circuit, gyrator circuit, filter device and method for amplifying a signal
JPWO2020110252A1 (ja) アクティブサーキュレータ
WO2011004737A1 (ja) 直交ミキサ
JP2018011167A (ja) 電圧制御発振器
CN105915185B (zh) 失真补偿电路
Avireni et al. Operational Transconductance Amplifier-based Sinusoidal Oscillator with Grounded Capacitors
Herath et al. An Eight-Octant bipolar junction transistor analog multiplier circuit and its applications
JP5032626B2 (ja) 増幅回路、ジャイレータ回路、信号を増幅するためのフィルタ・デバイス及び方法
Nandi et al. A linear electronically tunable quadrature oscillator
JPH11284490A (ja) 位相変換回路
Singh et al. Realization of SRCOs: another new application of DDAs
JP2008085971A (ja) 同相信号及び直交信号のセットの調整方法
RU2439782C1 (ru) Фазорасщепитель высокочастотного сигнала
JP2002353785A (ja) 周波数２逓倍回路
WO2025027741A1 (ja) 位相調整回路
US20080231376A1 (en) Oscillation circuit controlling phase difference of output signals
CN108604881B (zh) 用于高频应用的有源正交电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160831