JP3483128B2

JP3483128B2 - ランプ用電源回路

Info

Publication number: JP3483128B2
Application number: JP21964099A
Authority: JP
Inventors: 新次嶋貫
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1999-08-03
Filing date: 1999-08-03
Publication date: 2004-01-06
Anticipated expiration: 2019-08-03
Also published as: JP2001045755A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ランプ負荷を点灯
させるために用いるランプ用電源回路に関する。

【０００２】

【従来の技術】プロジェクタ装置等においては、キセノ
ンランプ等のランプを備えている。ランプに流れる電流
を制御する方法としては、定電力制御が一般的である。
図１０は、従来のランプ用電源回路である定電力制御回
路を示す回路図である。図１０において、Ｅ１は交流電
源を整流平滑した直流電圧源であり、この直流電圧源Ｅ
１からの直流電圧は、ＰＷＭ(パルス幅制御)スイッチン
グ回路１に入力される。

【０００３】ＰＷＭスイッチング回路１は、差動増幅器
５の出力に応じて、パルス幅制御したスイッチングを行
い、電圧Ｖ０，電流Ｉ０を出力する。電圧Ｖ０，電流Ｉ
０はランプ負荷ＲＬ及び増幅器２に供給される。ここ
で、仮に、増幅器２がないとすると、検出抵抗ＲＳには
電流Ｉ０が流れ、検出抵抗ＲＳに発生した電圧は増幅器
３に入力されて所定のゲインで増幅される。そして、増
幅器３の出力電圧は差動増幅器５の一方の端子に入力さ
れ、この電圧が他方の端子に入力される基準電圧Ｖref
0に等しくなると、この系が安定し、出力電流Ｉ０が決
まる。検出抵抗ＲＳは小抵抗であり、無視できるので、
Ｖ０＝Ｉ０×ＲＬとなる。

【０００４】この系に増幅器２及び加算器４が追加され
ると、増幅器２は電圧Ｖ０を所定のゲインで増幅する。
加算器４は、増幅器２の出力電圧と増幅器３の出力電圧
を加算し、差動増幅器５の一方の端子に入力する。この
ようにすると、電圧Ｖ０，電流Ｉ０は、図１１に示すよ
うに、電圧Ｖ０が高くなるに従って電流Ｉ０が減少する
特性となる。図１２は、ランプを点灯した後の経過時間
ｔ［分］とランプ電圧Ｖ０［Ｖ］との関係を示してい
る。図１２に示すように、ランプ電圧Ｖ０は、ランプの
点灯開始直後は定格電圧よりも低い。

【０００５】そこで、図１１に示すように、ランプを点
灯した直後では、Ｂ点で示すように、ランプ電圧Ｖ０は
低いが、ランプに多くの電流Ｉ０を流し、ランプ電圧Ｖ
０が上昇して定格電圧Ａ点に移行するに従って、電流Ｉ
０が減少するよう、即ち、定電力特性となるよう制御す
る。これにより、定電力制御回路を用いたランプ用電源
回路では、ランプがグロー放電からアーク放電への移行
するに際し、放電直流電流が途切れることを防止してい
る。

【０００６】図１０中の直流電圧源Ｅ１としては、一般
的に、安価であることから、コンデンサ・インプット方
式の整流回路が使用されている。図１３はコンデンサ・
インプット方式の整流回路を示す回路図、図１４はその
動作を示す波形図である。図１３に示すように、コンデ
ンサ・インプット方式の整流回路は、交流電源１０から
の交流電圧をブリッジダイオードＤ０と平滑コンデンサ
Ｃにより整流平滑する。ブリッジダイオードＤ０から平
滑コンデンサＣへと流れる電流Ｉｃと、ブリッジダイオ
ードＤ０による脈流電圧Ｖｃと、平滑コンデンサＣによ
って平滑した出力電圧Ｖ０は、図１４に示す如くとな
る。

【０００７】

【発明が解決しようとする課題】ところで、電源ライン
を介する高調波ノイズによる他の電子機器への悪影響を
防止するため、欧州に続いて日本でも、電源回路におけ
る高調波ノイズの発生が規制されるようになってきた。
上述した従来のランプ用電源回路で用いていたコンデン
サ・インプット方式の整流回路では、高調波ノイズの規
制を遵守することが困難である。そこで、コンデンサ・
インプット方式の整流回路とは異なる他の方式の回路を
用いることが必要であるが、他の方式の回路は、一般的
に、回路規模が大きく、高コストとなりやすい。そこ
で、回路規模が小さく、低コストで実現できるランプ用
電源回路が望まれる。

【０００８】本発明は、前記課題を解決するためになさ
れたものであり、高調波ノイズの規制を遵守することが
でき、しかも、回路規模が小さく、低コストで実現でき
るランプ用電源回路を提供することを目的とする。

【０００９】

【課題を解決するための手段】以上の目的を達成するた
めに、交流電源からの交流電圧を整流平滑して直流出力
電圧を生成する整流平滑回路と、前記直流出力電圧を用
いてランプに定電力を供給する定電力出力回路とを備え
たランプ用電源回路であって、前記整流平滑回路を、前
記交流電圧を整流する整流回路に並列接続した第１のチ
ョークコイルと第１のスイッチ素子とよりなる第１の直
列回路と、前記第１のスイッチ素子に並列接続した第１
の整流ダイオードと第１の平滑コンデンサとよりなる第
２の直列回路と、前記第１のチョークコイルに流れる電
流の位相を、前記交流電圧を整流した脈流電圧の位相と
同期させ、前記第１のチョークコイルに流れる電流の波
形を、略正弦波状になるように力率補正すると共に、少
なくとも前記直流出力電圧と、前記脈流電圧とを用い
て、前記第１のスイッチ素子をオン・オフ制御し、前記
直流出力電圧が一定となるよう制御する第１の制御回路
とを備えて構成し、前記定電力出力回路を、１次巻線と
２次巻線とを備え、前記１次巻線を前記整流平滑回路に
接続したトランスと、前記１次巻線に接続した第２のス
イッチ素子と、前記２次巻線に並列接続した第２の整流
ダイオードとフライホイールダイオードとよりなる第３
の直列回路と、前記フライホイールダイオードに並列接
続した第２のチョークコイルと第２の平滑コンデンサと
よりなる第４の直列回路と、前記ランプに供給する電流
量を制御して前記ランプに供給する電力が一定となるよ
う、前記第２のスイッチ素子をオン・オフ制御する第２
の制御回路とを備えて構成したことを特徴とするランプ
用電源回路を提供するものである。

【００１０】

【発明の実施の形態】以下、本発明のランプ用電源回路
について、添付図面を参照して説明する。図１は本発明
のランプ用電源回路の一実施例を示す回路図、図２は本
発明のランプ用電源回路で用いる昇圧型チョッパ回路方
式の力率補正回路の基本的構成を示す回路図、図３は図
２の動作を説明するための波形図、図４は本発明のラン
プ用電源回路の好ましい実施例を示す回路図、図５は図
１中の制御回路１１の具体的構成を示す回路図、図６は
図５の動作を説明するための波形図、図７は図１中の制
御回路１２の具体的構成を示す回路図、図８及び図９は
図７の動作を説明するための波形図である。

【００１１】上述したコンデンサ・インプット方式の整
流回路の代わりに、整流平滑回路として、ラインフィル
タトランスに高調波を低減する機能を追加したチョーク
トランスや、昇圧型チョッパ回路方式の力率補正回路
（パワーファクタ・コレクション回路）を用いることが
考えられる。

【００１２】複数の交流電源電圧(例えば、ＡＣ１００
ＶとＡＣ２００Ｖ)に対応したハイブリッド電源回路で
は、交流電源の電圧が異なると、その電圧に対応したチ
ョークトランスに交換しなければならないので、回路が
共通化できず、高コストとなる。そこで、交流電源の電
圧が異なっても共通の電源回路で対応できるよう、昇圧
型チョッパ回路方式の力率補正回路を用いることとす
る。しかし、昇圧型チョッパ回路方式の力率補正回路
は、回路規模が増大し、高コストとなりやすい。そこ
で、本発明では、回路構成を工夫することにより、全体
として、回路規模が小さく、低コストで実現できるラン
プ用電源回路を実現する。

【００１３】まず、図２，図３を用いて、本発明のラン
プ用電源回路で用いる整流平滑回路(昇圧型チョッパ回
路方式の力率補正回路)の基本的構成について説明す
る。なお、力率（パワーファクタ）とは、周知の如く、
電力Ｗ／（電圧Ｖ×電流Ａ）のことである。図２におい
て、交流電源１０からの交流電圧は、ブリッジダイオー
ドＤ０によって整流される。ブリッジダイオードＤ０に
は、チョークコイルＬ１とスイッチ素子であるＦＥＴＱ
１と検出抵抗ＲＳよりなる直列回路が接続され、ＦＥＴ
Ｑ１には、整流ダイオードＤ１と平滑コンデンサＣ１と
の直列回路が並列接続されている。

【００１４】図３に示す如く、チョークコイルＬ１に流
れる電流ＩＬは、交流電圧を整流した脈流電圧ＶＬの位
相と同期しており、スイッチ素子Ｑ１に流れるスイッチ
ング電流ＩＱの最大値は、破線で示すように、略正弦波
状となり、力率補正されている。ここでは図示していな
いが、脈流電圧ＶＬを、整流ダイオードＤ１と平滑コン
デンサＣ１とにより整流平滑した直流電圧Ｖ０に発生す
るリップルは、図１３に示すコンデンサ・インプット方
式の整流回路によって整流平滑した直流電圧に発生する
リップルよりも、格段に小さい。よって、高調波ノイズ
の発生を抑えることができる。その理由については、後
に詳述する。

【００１５】次に、図１を用いて、図２に示す整流平滑
回路を用いた本発明のランプ用電源回路の全体構成につ
いて説明する。なお、図１において、図２と同一部分に
は同一符号を付し、その説明を適宜省略する。図1にお
いて、交流電源１０からの交流電圧を整流するブリッジ
ダイオードＤ０と、コンデンサＣ０と、チョークコイル
Ｌ１と、スイッチ素子Ｓ１と、整流ダイオードＤ１と、
平滑コンデンサＣ１と、抵抗ＲＳ１は、昇圧型チョッパ
回路方式の力率補正回路２０となっている。なお、スイ
ッチ素子Ｓ１はＦＥＴＱ１で構成でき、制御回路(第１
の制御回路)１１によってオン・オフされる。検出抵抗
ＲＳ１は、整流後の脈流電圧ＶＬを検出するためのもの
である。

【００１６】力率補正回路２０で発生した直流電圧Ｖ０
は、トランスＴ１の１次巻線Ｌ01に入力される。１次巻
線Ｌ01には、スイッチ素子Ｓ２と検出抵抗ＲＳ２が直列
に接続され、この１次巻線Ｌ01〜検出抵抗ＲＳ２よりな
る直列回路は、力率補正回路２０に並列接続されてい
る。スイッチ素子Ｓ２は、制御回路(第２の制御回路)１
２によってオン・オフされる。制御回路１１，１２の具
体的構成例については、後述する。

【００１７】トランスＴ１の２次巻線Ｌ02には、整流ダ
イオードＤ２とフライホイールダイオードＤ３との直列
回路が並列接続され、フライホイールダイオードＤ３
に、チョークコイルＬ２と平滑コンデンサＣ３との直列
回路が並列接続されている。トランスＴ１，整流ダイオ
ードＤ２，フライホイールダイオードＤ３，チョークコ
イルＬ２，平滑コンデンサＣ３は、定電力出力回路３０
を構成している。

【００１８】定電力出力回路３０には、ダイオードＤ４
と抵抗Ｒ１とコンデンサＣ４との直列回路が並列接続さ
れている。ダイオードＤ４と抵抗Ｒ１との接続点には、
ブースト出力回路４０が接続されている。抵抗Ｒ１とコ
ンデンサＣ４には、イグナイタ５０が並列接続され、イ
グナイタ５０には、ランプ６０が接続されている。ラン
プ６０を点灯させるには、イグナイタ５０によってラン
プ６０にイグニッションパルスを印加し、ランプ６０の
陰極・陽極間に絶縁破壊を生じさせる。ランプ６０を点
灯させる際には、高電圧が必要であるので、ブースト出
力回路４０はイグナイタ５０にブースト電圧を供給し、
これにより、イグナイタ５０は、高電圧を発生してラン
プ６０へ供給する。ランプ６０が点灯してその点灯を維
持するには、大電流が必要であるので、定電力出力回路
３０はランプ６０に大電流を供給する。

【００１９】ブースト出力回路４０からダイオードＤ４
と抵抗Ｒ１との接続点に供給される電圧が定電力出力回
路３０からの電圧よりも高ければ、ダイオードＤ４は逆
バイアスとなるので、定電力出力回路３０からイグナイ
タ５０には、電圧，電流が供給されない。ランプ６０が
点灯してブースト出力回路４０から出力電圧が低下し、
定電力出力回路３０からの出力電圧を下回ると、ダイオ
ードＤ４が順バイアスとなる。そして、定電力出力回路
３０からイグナイタ５０に電圧，電流が供給されること
になる。

【００２０】より好ましい実施形態としては、図４に示
すように、トランスＴ１の２次側に別巻線Ｌ03を設け、
この別巻線Ｌ03を用いてブースト出力回路４０を構成す
る。このようにすると、ブースト出力回路４０をオン・
オフ制御する構成が不要となり、ダイオードＤ４によっ
てブースト出力回路４０と定電力出力回路３０とを自動
的に切り換えることが可能となる。

【００２１】ここで、図５を用いて、図１中の制御回路
１１の具体的構成例及びその動作について説明する。こ
こでは、併せて、力率補正回路２０の動作も説明する。
図５において、制御回路１１は、誤差増幅器１１１，１
１２と、コンパレータ１１３，１１４と、抵抗Ｒ２，Ｒ
３とよりなる。誤差増幅器１１１の非反転入力端子に
は、力率補正回路２０で発生した直流電圧Ｖ０が入力さ
れ、反転入力端子には、基準電圧Ｖrefが入力される。
誤差増幅器１１２の非反転入力端子には、ブリッジダイ
オードＤ０からの脈流電圧ＶＬを抵抗Ｒ２，Ｒ３で分圧
した電圧が入力され、反転入力端子には、誤差増幅器１
１１の出力が入力される。

【００２２】図５では、スイッチ素子Ｓ１をＦＥＴＱ１
にて図示しており、コンパレータ１１３の非反転入力端
子には、検出抵抗ＲＳ１にて検出されたドレイン電流Ｉ
ｄが入力され、反転入力端子には、誤差増幅器１１２の
出力である基準電流Ｉrefが入力される。コンパレータ
１１４の非反転入力端子には、コンパレータ１１３の出
力が入力され、反転入力端子には、図示していない発振
器からの発振波形が入力される。ドレイン電流Ｉｄが基
準電流Ｉrefを超えるとコンパレータ１１３の出力が反
転し、コンパレータ１１４を介して、ＦＥＴＱ１（スイ
ッチ素子Ｓ１）をオフさせる。即ち、ドレイン電流Ｉｄ
は、ブリッジダイオードＤ０からの脈流電圧ＶＬを基準
電圧とし、この基準電圧に応じて流れる。

【００２３】ＦＥＴＱ１がオンのとき、チョークコイル
Ｌ１に流れる電流によってエネルギが蓄えられる。ＦＥ
ＴＱ１がオフすると同時に、チョークコイルＬ１に逆起
電力が発生し、チョークコイルＬ１に蓄えられていたエ
ネルギを、ダイオードＤ１を通して放出する。このエネ
ルギは、コンデンサＣ１によって平滑され、直流電圧Ｖ
０となる。制御回路１１に入力される脈流電圧ＶＬが上
昇すると、基準電流Ｉrefも上昇し、ドレイン電流Ｉｄ
が大きくなり、コンパレータ１１３の出力が反転するた
め、その分、チョークコイルＬ１に蓄えられ、出力され
るエネルギ量も大きくなる。

【００２４】このような制御回路１１によってスイッチ
素子Ｓ１（ＦＥＴＱ１）がオン・オフされる力率補正回
路２０は、それ自体で、安定化された直流電圧を得るこ
とが可能である。図６は、基準電流Ｉrefを変化させる
と、ＦＥＴＱ１の導通期間を変化させることができ、脈
流電圧ＶＬを変化させ、その結果、出力される直流電圧
Ｖ０を制御できることを示している。何らかの要因で直
流電圧Ｖ０が低下したとすると、誤差増幅器１１１によ
って基準電流Ｉrefを全体的に大きくする。すると、Ｆ
ＥＴＱ１のオン時間が長くなり、ドレイン電流Ｉｄが上
昇し、直流電圧Ｖ０が上昇する。このようにして、ＦＥ
ＴＱ１のオン・オフがパルス幅制御されることにより、
直流電圧Ｖ０が一定となるよう自動的に制御される。

【００２５】この構成では、通常のコンバータのよう
に、平滑された直流を入力源とするのではなく、ブリッ
ジダイオードＤ０からの脈流電圧ＶＬそのものを入力源
としてスイッチングするカレントモード方式とし、スイ
ッチ素子Ｓ１（ＦＥＴＱ１）に流れる電流の最大値をパ
ルス・バイ・パルスで（即ち、１パルス毎に）制御して
いる。従って、脈流電圧ＶＬが小さい領域では、スイッ
チ素子Ｓ１のスイッチング電流ＩＱは小さく、脈流電圧
ＶＬが大きい領域では、スイッチ素子Ｓ１のスイッチン
グ電流ＩＱは大きい。

【００２６】図１３で説明したコンデンサ・インプット
方式の整流回路では、力率は０．６程度であるが、本発
明の昇圧型チョッパ回路方式の力率補正回路２０では、
力率０．９６程度である。従って、極めて高効率である
ので、スイッチ素子Ｓ１におけるスイッチングによる電
力損失は全く問題とならない。

【００２７】そして、図１３で説明したコンデンサ・イ
ンプット方式の整流回路では、整流器であるブリッジダ
イオードＤ０の直後に平滑用コンデンサＣを接続する必
要があるが、本発明の構成では、ブリッジダイオードＤ
０の直後に平滑用コンデンサを接続する必要がなく、ス
イッチ素子Ｓ１の後段に平滑用コンデンサＣ１を接続し
た構成となっている。従って、高調波ノイズはほとんど
発生しない。なお、図１及び図５のコンデンサＣ０は平
滑用コンデンサではなく、スイッチ素子Ｓ１のオン・オ
フ時に回路の高周波インピーダンスを下げて、サージ電
圧の発生を防止するための少容量コンデンサである。し
かも、平滑用コンデンサＣ１の容量としては、図１３に
おける平滑用コンデンサＣの容量よりも格段に小さいも
のを用いることができる。

【００２８】次に、図７，図８を用いて、図１中の制御
回路１２の具体的構成例及びその動作について説明す
る。図７において、充放電回路である抵抗ＲＴとコンデ
ンサＣＴとの接続点には、トランジスタＱ３のベースが
接続されている。抵抗ＲＴには、電源電圧Ｖcc1が印加
されている。トランジスタＱ３のコレクタには、電源電
圧Ｖcc1が供給され、エミッタは、抵抗Ｒ４，Ｒ５を介
して、スイッチ素子Ｓ２であるＦＥＴＱ２と検出抵抗Ｒ
Ｓ２との接続点に接続されている。

【００２９】コンデンサＣＴには、図８（Ａ）に示すよ
うな、のこぎり波状の充放電波形が発生する。この充放
電波形は、発振器１２１に入力される。発振器１２１
は、図８（Ｂ）に示すように、コンデンサＣＴからの充
放電波形における放電期間にハイとなる方形波パルスを
発生する。このパルスは、ＲＳフリップフロップ１２３
のセット入力端子とＯＲ回路１２４の一方の入力端子に
入力される。コンパレータ１２２の非反転入力端子に
は、トランジスタＱ３及び抵抗Ｒ４を介するコンデンサ
ＣＴの電圧と、トランスＴ１及びスイッチ素子Ｓ２（Ｆ
ＥＴＱ２）を流れる電流を検出抵抗ＲＳ２で検出した電
圧とを混合した、図８（Ｃ）に実線で示す混合電圧が入
力される。コンパレータ１２２の反転入力端子には、図
８（Ｃ）に破線で示す基準電圧Ｖrefが入力される。な
お、ここでは、基準電圧Ｖrefを変化させた場合の波形
を示している。

【００３０】コンパレータ１２２の出力は、図８（Ｄ）
に示すようなパルス波形となり、このパルス波形は、Ｒ
Ｓフリップフロップ１２３のリセット入力端子に入力さ
れる。ＲＳフリップフロップ１２３の出力は、ＯＲ回路
１２４の他方の入力端子に入力される。ＯＲ回路１２４
の出力はトランジスタＱ５のベースに入力され、ＯＲ回
路１２４の出力を反転したものはトランジスタＱ４のベ
ースに入力される。トランジスタＱ４，Ｑ５は増幅回路
を構成しており、この増幅回路は、図８（Ｅ）に示すパ
ルス波形によってスイッチ素子Ｓ２（ＦＥＴＱ２）を駆
動する。トランジスタＱ４のコレクタには、電源電圧Ｖ
cc2が印加されている。なお、ＲＳフリップフロップ１
２３のセット入力端子とリセット入力端子に入力される
信号は、本実施例に限定されず、互いに逆に構成するこ
ともできる。

【００３１】ランプ６０を点灯させる際、ランプ６０を
アーク放電からグロー放電へ移行させるため、イグナイ
タ５０にて高圧のイグニッションパルスを発生すべく、
ブースト出力回路４０によってブースト電圧を生成す
る。このブースト電圧でイグナイタ５０を動作させる期
間、定電力出力回路３０はほぼ無負荷状態であるため、
検出抵抗ＲＳ２からコンパレータ１２２の非反転入力端
子には十分な電圧を帰還することができない。そこで、
コンパレータ１２２からのリセットパルスが非出力状態
となって、定電力出力回路３０の出力電圧が不安定にな
るのを防ぐため、トランジスタＱ３を介してコンデンサ
ＣＴの電圧をコンパレータ１２２の非反転入力端子に同
時に帰還させるようにしている。

【００３２】なお、コンパレータ１２２の反転入力端子
に入力する基準電圧Ｖrefが一定であれば、コンデンサ
ＣＴの容量が小さい方が、スイッチ素子Ｓ２のオン期間
を長くすることができ、定電力出力回路３０の出力電圧
Ｖ０を大きくすることができる。

【００３３】図９は、コンパレータ１２２の非反転入力
端子に入力される電圧と、基準電圧Ｖrefが変化したと
き、換言すれば、スイッチ素子Ｓ２を流れる電流が変化
したとき、コンパレータ１２２より出力されるリセット
パルスの位相がコンデンサＣＴの容量の大小によりどの
ように変化するかを示している。コンパレータ１２２の
非反転入力端子に入力される電圧波形の傾斜部分はトラ
ンスＴ１の励磁電流分の傾斜と、トランジスタＱ３を介
するコンデンサＣＴの充電電圧特性の傾斜とから生成さ
れたものである。図９（Ａ）において、実線はコンデン
サＣＴの容量の大きい場合のコンパレータ１２２の非反
転入力端子に入力される合成電圧波形、破線はコンデン
サＣＴの容量の小さい場合のコンパレータ１２２の非反
転入力端子に入力される合成電圧波形である。

【００３４】図９（Ａ）に示すように、基準電圧Ｖref
がａの位置にあるとすると、コンパレータ１２２より出
力されるリセットパルスは、図９（Ｂ）に示す位置とな
る。基準電圧Ｖrefがｂの位置に下がると（即ち、スイ
ッチ素子Ｓ２を流れる電流が増えると）、コンデンサＣ
Ｔの容量が大きければ、リセットパルスは、図９（Ｃ）
に示す位置に移動する。その結果、スイッチ素子Ｓ２の
オン期間を短くする方向に変化し、電流を抑制するよう
に負帰還がかかって定電力化される。

【００３５】コンデンサＣＴの容量が小さければ、コン
パレータ１２２の非反転入力端子に入力される電圧波形
の傾斜部分が図９（Ａ）に破線で示すように緩やかとな
るので、リセットパルスは、図９（Ｄ）に示す位置に大
きく移動する。その結果、同様に、スイッチ素子Ｓ２の
オン期間を短くする方向に変化し、電流を抑制するよう
に負帰還がかかって定電力化される。なお、スイッチ素
子Ｓ２は固定周波数でオン・オフ制御され、定電力出力
回路３０より出力される電力が一定となるよう制御され
る。

【００３６】以上により、コンデンサＣＴの容量が小さ
い方が、同じ入力電流の変化に対し、スイッチ素子Ｓ２
のデューティを大きく変えることができる。適当なコン
デンサＣＴを選択すれば、トランスＴ１の１次側を制御
するだけで、定電力化の微調整をすることが可能とな
る。従って、図１０の従来例のように、ランプ６０（ラ
ンプ負荷ＲＬ）の電圧や電流を直接検出する必要はな
い。

【００３７】例えば、キセノンランプの場合には、イグ
ナイタ５０は３０〜４２ｋＶの高圧を発生する。図１０
の従来例の場合には、ランプ６０（ランプ負荷ＲＬ）の
電圧や電流を直接検出する構成であるので、イグナイタ
５０とランプ６０とには、絶縁のため所定の沿面距離を
取ることが必要である。しかしながら、本発明の構成で
は、力率補正回路２０と定電力出力回路３０〜ランプ６
０までの部分とが、トランスＴ１によって、１次側と２
次側とに分離されており、スイッチ素子Ｓ１，Ｓ２を、
検出抵抗ＲＳ１，ＲＳ２等の１次側に設けた回路によっ
て検出した結果に基づいてオン・オフ制御している。従
って、アブノーマル試験で問題がなければ、イグナイタ
５０とランプ６０とに、従来必要であった沿面距離を取
る必要がない。

【００３８】本発明では、定電力出力回路３０において
も、トランスＴ１の１次巻線Ｌ01に流れる電流をサイク
ル単位で検出し、スイッチ素子Ｓ２（ＦＥＴＱ２）に流
れる電流の最大値をパルス・バイ・パルスで（即ち、１
パルス毎に）制御するカレントモード方式であるので、
自動的に定電力制御が可能であり、しかも、低周波のリ
ップルをさらに抑制することが可能である。

【００３９】以上をまとめると、本発明では、昇圧型チ
ョッパ回路方式の力率補正回路２０を整流平滑回路とし
て用いることにより、力率が改善されると共に、高調波
ノイズの規制に対応することができる。また、力率補正
回路２０と定電力出力回路３０とをトランスＴ１で分離
し、力率補正回路２０や定電力出力回路３０におけるス
イッチ素子Ｓ１，Ｓ２をカレントモード方式によって制
御することにより、複雑な制御が不要となり、回路規模
が小さく、低コストとなる。また、高調波ノイズをさら
に効果的に抑制することができる。

【００４０】さらに、力率補正回路２０からの直流電圧
Ｖ０を安定化できるので、定電力出力回路３０を構成す
るスイッチ素子Ｓ２等の回路部品としては、耐圧の小さ
いものを使用することも可能となる。以上により、全体
として、回路規模が小さく、低コストで実現できるラン
プ用電源回路を提供することができる。

【００４１】

【発明の効果】以上詳細に説明したように、本発明のラ
ンプ用電源回路は、高調波ノイズの規制を遵守すること
ができ、しかも、回路規模が小さく、低コストで実現で
きるという極めて優れた効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例を示す回路図である。

【図２】本発明で用いる整流平滑回路の基本的構成を示
す回路図である。

【図３】図２の動作を説明するための波形図である。

【図４】本発明の好ましい実施例を示す回路図である。

【図５】図１中の制御回路１１の具体的構成を示す回路
図である。

【図６】図５の動作を説明するための波形図である。

【図７】図１中の制御回路１２の具体的構成を示す回路
図である。

【図８】図７の動作を説明するための波形図である。

【図９】図７の動作を説明するための波形図である。

【図１０】従来例を示す回路図である。

【図１１】従来例の動作を説明するための特性図であ
る。

【図１２】ランプを点灯した後の経過時間と電圧との関
係を示す特性図である。

【図１３】コンデンサ・インプット方式の整流回路を示
す回路図である。

【図１４】図１３の動作を説明するための波形図であ
る。

【符号の説明】

１０交流電源１１制御回路(第１の制御回路) １２制御回路(第２の制御回路) ２０力率補正回路３０定電力出力回路４０ブースト出力回路５０イグナイタ６０ランプＣ１，Ｃ３平滑コンデンサＤ０ブリッジダイオード（整流回路）Ｄ１，Ｄ２整流ダイオードＤ３フライホイールダイオードＬ１，Ｌ２チョークコイルＲＳ１，ＲＳ２検出抵抗Ｓ１，Ｓ２スイッチ素子Ｔ１トランス

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02M 3/28 H02M 3/335 H02M 7/12 H05B 41/282 H05B 41/18

Claims

(57)【特許請求の範囲】

【請求項１】交流電源からの交流電圧を整流平滑して直
流出力電圧を生成する整流平滑回路と、前記直流出力電
圧を用いてランプに定電力を供給する定電力出力回路と
を備えたランプ用電源回路であって、前記整流平滑回路を、前記交流電圧を整流する整流回路に並列接続した第１の
チョークコイルと第１のスイッチ素子とよりなる第１の
直列回路と、前記第１のスイッチ素子に並列接続した第１の整流ダイ
オードと第１の平滑コンデンサとよりなる第２の直列回
路と、前記第１のチョークコイルに流れる電流の位相を、前記
交流電圧を整流した脈流電圧の位相と同期させ、前記第
１のチョークコイルに流れる電流の波形を、略正弦波状
になるように力率補正すると共に、少なくとも前記直流
出力電圧と、前記脈流電圧とを用いて、前記第１のスイ
ッチ素子をオン・オフ制御し、前記直流出力電圧が一定
となるよう制御する第１の制御回路とを備えて構成し、前記定電力出力回路を、１次巻線と２次巻線とを備え、前記１次巻線を前記整流
平滑回路に接続したトランスと、前記１次巻線に接続した第２のスイッチ素子と、前記２次巻線に並列接続した第２の整流ダイオードとフ
ライホイールダイオードとよりなる第３の直列回路と、前記フライホイールダイオードに並列接続した第２のチ
ョークコイルと第２の平滑コンデンサとよりなる第４の
直列回路と、前記ランプに供給する電流量を制御して前記ランプに供
給する電力が一定となるよう、前記第２のスイッチ素子
をオン・オフ制御する第２の制御回路とを備えて構成し
たことを特徴とするランプ用電源回路。
【請求項２】前記第２の制御回路を、抵抗とコンデンサとよりなる充放電回路と、前記充放電回路による充放電波形を用いて方形波パルス
を発生する発振器と、基準電圧と、前記１次巻線に流れる電流を検出した電圧
と前記充放電回路による充放電波形より得た電圧との混
合電圧とを比較するコンパレータと、前記発振器より出力された方形波パルスと前記コンパレ
ータの出力とが入力されるＲＳフリップフロップと、前記発振器より出力された方形波パルスと前記ＲＳフリ
ップフロップの出力とが入力されるＯＲ回路と、前記ＯＲ回路の出力を増幅し、前記第２のスイッチ素子
を駆動する増幅回路とを備えて構成したことを特徴とす
る請求項１記載のランプ用電源回路。