JP3477714B2 - 電源回路、液晶表示体駆動用電源及び液晶表示装置 - Google Patents
電源回路、液晶表示体駆動用電源及び液晶表示装置Info
- Publication number
- JP3477714B2 JP3477714B2 JP52155796A JP52155796A JP3477714B2 JP 3477714 B2 JP3477714 B2 JP 3477714B2 JP 52155796 A JP52155796 A JP 52155796A JP 52155796 A JP52155796 A JP 52155796A JP 3477714 B2 JP3477714 B2 JP 3477714B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- power supply
- liquid crystal
- supply circuit
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
技術分野
この発明は、電源回路、液晶表示体用電源及び液晶表
示装置に係り、特に、液晶表示装置の液晶パネルの駆動
用電源として好適な複数の電位を供給することのできる
多出力電源回路の新規な構成に関する。
示装置に係り、特に、液晶表示装置の液晶パネルの駆動
用電源として好適な複数の電位を供給することのできる
多出力電源回路の新規な構成に関する。
背景技術
従来、液晶パネルの駆動回路に複数の電位を供給する
電源回路が使用されており、この電源回路の例として
は、例えば特開平２−150819号公報に開示されたものが
ある。第11図はこの従来の電源回路の概略構成を示すも
のである。液晶パネル１においては、それぞれストライ
プ状に伸び複数並列したセグメント電極SE1,SE2,・・・
（以下総称してSEnとする。）と、これらのセグメント
電極に直交する方向に伸び複数並列したコモン電極CE1,
CE2,・・・（以下総称してSEnとする。）とが、図示し
ない液晶層を挟んで対向した状態に設けられている。こ
れらのセグメント電極SEnとコモン電極CEnとが交差する
液晶層の各領域は、その光学的状態を切換え、明暗いず
れかに制御することの可能な画素を構成し、液晶パネル
全体として多数の画素により所望の表示状態を現出する
ようになっている。
電源回路が使用されており、この電源回路の例として
は、例えば特開平２−150819号公報に開示されたものが
ある。第11図はこの従来の電源回路の概略構成を示すも
のである。液晶パネル１においては、それぞれストライ
プ状に伸び複数並列したセグメント電極SE1,SE2,・・・
（以下総称してSEnとする。）と、これらのセグメント
電極に直交する方向に伸び複数並列したコモン電極CE1,
CE2,・・・（以下総称してSEnとする。）とが、図示し
ない液晶層を挟んで対向した状態に設けられている。こ
れらのセグメント電極SEnとコモン電極CEnとが交差する
液晶層の各領域は、その光学的状態を切換え、明暗いず
れかに制御することの可能な画素を構成し、液晶パネル
全体として多数の画素により所望の表示状態を現出する
ようになっている。
液晶パネル１に所望の画像を表示しようとする際に
は、液晶駆動回路によりセグメント電極SEn及びコモン
電極CEnに画像表示に対応した画素状態を形成するため
の所定電位を所定時間印加し、いわゆる時分割駆動によ
り、電極間に液晶層を挟持したコンデンサ等価の構造を
有する各画素の状態を制御するようになっている。
は、液晶駆動回路によりセグメント電極SEn及びコモン
電極CEnに画像表示に対応した画素状態を形成するため
の所定電位を所定時間印加し、いわゆる時分割駆動によ
り、電極間に液晶層を挟持したコンデンサ等価の構造を
有する各画素の状態を制御するようになっている。
第11図に示す回路は、液晶パネル１の駆動回路に電位
V0,V1,V2,V3,V4,V5を供給するための多出力電源回路で
ある。この回路においては、まず、電源から供給される
電源電位である高電位VDDと低電位VEEとを元にして、分
圧抵抗R1,R2,R3,R4,R5により分圧し、中間電位V1,V2,V
3,V4を形成する。これらの中間電位V1,V2,V3,V4は、集
積回路２の内部に形成された演算増幅器OP1,OP2,OP3,OP
4の非反転入力端子に入力される。これらのの演算増幅
器OP1,OP2,OP3,OP4は反転入力端子と出力端子とを短絡
したボルテージフォロワとして構成され、低い出力イン
ピーダンスで中間電位V1,V2,V3,V4を供給できるように
なっている。
V0,V1,V2,V3,V4,V5を供給するための多出力電源回路で
ある。この回路においては、まず、電源から供給される
電源電位である高電位VDDと低電位VEEとを元にして、分
圧抵抗R1,R2,R3,R4,R5により分圧し、中間電位V1,V2,V
3,V4を形成する。これらの中間電位V1,V2,V3,V4は、集
積回路２の内部に形成された演算増幅器OP1,OP2,OP3,OP
4の非反転入力端子に入力される。これらのの演算増幅
器OP1,OP2,OP3,OP4は反転入力端子と出力端子とを短絡
したボルテージフォロワとして構成され、低い出力イン
ピーダンスで中間電位V1,V2,V3,V4を供給できるように
なっている。
各演算増幅器OP1,OP2,OP3,OP4の出力側には、抵抗R8,
R9,R10,R11がそれぞれ接続され、抵抗R8〜R11は演算増
幅器OP1〜OP4の出力電流を制限し、演算増幅器OP1〜OP4
の消費電力を低減する働きをする。また、その先におい
て、電源電位VDD,VEEを含めた６つの電位のうち上位側
３つ及び下位側３つのそれぞれの電位間にコンデンサC
1,C2,C3,C4が接続されている。
R9,R10,R11がそれぞれ接続され、抵抗R8〜R11は演算増
幅器OP1〜OP4の出力電流を制限し、演算増幅器OP1〜OP4
の消費電力を低減する働きをする。また、その先におい
て、電源電位VDD,VEEを含めた６つの電位のうち上位側
３つ及び下位側３つのそれぞれの電位間にコンデンサC
1,C2,C3,C4が接続されている。
このように形成された電源回路により、電源電位VDD
をV0、VEEをV5として、６つの出力電位V0〜V5が出力さ
れる。これらの出力電位V0〜V5は、画像に対応した映像
信号に応じて動作する液晶駆動回路により、それぞれセ
グメント電極SEnとコモン電極CEnとに印加される。
をV0、VEEをV5として、６つの出力電位V0〜V5が出力さ
れる。これらの出力電位V0〜V5は、画像に対応した映像
信号に応じて動作する液晶駆動回路により、それぞれセ
グメント電極SEnとコモン電極CEnとに印加される。
ここで、電圧平均化法により液晶パネルを高デューテ
ィで時分割駆動する場合に必要な電圧レベルは、一般に
第12図に示した通り、 V0−V1＝V1−V2＝V3−V4＝V4−V5 … （ここで、V0＞V1＞V2＞V3＞V4＞V5） なる関係を持つ出力電位V0〜V5である。
ィで時分割駆動する場合に必要な電圧レベルは、一般に
第12図に示した通り、 V0−V1＝V1−V2＝V3−V4＝V4−V5 … （ここで、V0＞V1＞V2＞V3＞V4＞V5） なる関係を持つ出力電位V0〜V5である。
セグメント電極SEn、コモン電極CEnに加えられる信号
は例えば図12に示すものである。図12において一点鎖線
で示されるセグメント電極SEnに印加される信号電位
は、図12に示すフレーム０（以下Fr0という。）の期間
ではV3とV5とのいずれかに切り替えられ、また、図12に
示すフレーム１（以下Fr1という。）の期間ではV0とV2
とのいずれかに切り替えられる。ここで、例えば信号電
位V0は対応する画素領域のオン状態に、信号電位V2はオ
フ状態に対応するものである。このセグメント電極SEn
の電圧レベル間の切替状態は表示するパターンに依存し
て変化する。
は例えば図12に示すものである。図12において一点鎖線
で示されるセグメント電極SEnに印加される信号電位
は、図12に示すフレーム０（以下Fr0という。）の期間
ではV3とV5とのいずれかに切り替えられ、また、図12に
示すフレーム１（以下Fr1という。）の期間ではV0とV2
とのいずれかに切り替えられる。ここで、例えば信号電
位V0は対応する画素領域のオン状態に、信号電位V2はオ
フ状態に対応するものである。このセグメント電極SEn
の電圧レベル間の切替状態は表示するパターンに依存し
て変化する。
一方、コモン電極CEnに印加される信号電位は、Fr0の
期間において通常は非選択状態のV4であり、所定期間の
み選択状態のV0となる。また、Fr1の期間においては、
通常は非選択状態のV1であり、所定期間のみ選択状態の
V5となる。コモン電極CEnを選択状態とする期間は各コ
モン電極毎に異なっており、一般的には複数のコモン電
極CEnが同時に選択状態になることはない。
期間において通常は非選択状態のV4であり、所定期間の
み選択状態のV0となる。また、Fr1の期間においては、
通常は非選択状態のV1であり、所定期間のみ選択状態の
V5となる。コモン電極CEnを選択状態とする期間は各コ
モン電極毎に異なっており、一般的には複数のコモン電
極CEnが同時に選択状態になることはない。
図12に示すFr0とFr1の期間は交互に繰り返し現れるよ
うになっていて、このことにより、画素領域内の液晶層
を交流駆動して、液晶層の劣化を防止している。
うになっていて、このことにより、画素領域内の液晶層
を交流駆動して、液晶層の劣化を防止している。
このようなセグメント電極SEn及びコモン電極CEnの電
位レベルの切替え時には、液晶パネルに多数存在する各
画素容量（セグメント電極、コモン電極及びその間に挟
持された液晶層で構成される。）が充放電するため、液
晶パネルを通して電源回路の出力電位V0〜V5の各電位レ
ベルの間に電流が発生する。このとき、セグメント電極
SEnの電位レベルの切替えはV0とV2の間、或いはV3とV5
の間で行われ、また、大部分のコモン電極CEnは非選択
状態にあって、それぞれV1又はV4の電位レベルになって
いる。したがって、セグメント電極SEnの電位レベルの
切替えに伴う電流は、主としてV0,V1,V2の間並びにV3,V
4,V5の間にそれぞれ流れる。これに対して、コモン電極
CEnは上記のように殆どは非選択状態であってV1又はV4
の電位レベルになっているが、選択状態になるとV0又は
V5の電位レベルになる。したがって、コモン電極CEnの
電位レベルの切替えに伴う電流は、主としてV0,V3,V4,V
5の間及びV0,V1,V2,V5の間に流れる。
位レベルの切替え時には、液晶パネルに多数存在する各
画素容量（セグメント電極、コモン電極及びその間に挟
持された液晶層で構成される。）が充放電するため、液
晶パネルを通して電源回路の出力電位V0〜V5の各電位レ
ベルの間に電流が発生する。このとき、セグメント電極
SEnの電位レベルの切替えはV0とV2の間、或いはV3とV5
の間で行われ、また、大部分のコモン電極CEnは非選択
状態にあって、それぞれV1又はV4の電位レベルになって
いる。したがって、セグメント電極SEnの電位レベルの
切替えに伴う電流は、主としてV0,V1,V2の間並びにV3,V
4,V5の間にそれぞれ流れる。これに対して、コモン電極
CEnは上記のように殆どは非選択状態であってV1又はV4
の電位レベルになっているが、選択状態になるとV0又は
V5の電位レベルになる。したがって、コモン電極CEnの
電位レベルの切替えに伴う電流は、主としてV0,V3,V4,V
5の間及びV0,V1,V2,V5の間に流れる。
このような電流、すなわち上記電源回路を用いて液晶
パネル１を駆動したときに発生する電源回路内に発生す
る電流は、電源電位VDDからVEEへと流れる電流の一部と
して供給される。つまり、例えばセグメント電流SEnの
電位レベルの切替えに伴って液晶パネル中を電位レベル
V3からV4へ流れる電流を考えると、図11に示すように、
この電流は、当初電源電位VDDから流れ出し、演算増幅
器OP3を経て電位レベルV3にて液晶パネル１に流れ込
み、液晶パネル１から電位レベルV4に戻り、演算増幅器
OP4を経由して最終的に電源電位VEEに流れ込むものであ
る。したがって、図11に示す電源回路が液晶パネル１に
対して出力電位V3から流れだしV4へ戻る電流を供給する
場合、電源電位VDDから出力電位V3へと流れる電流によ
る電力消費と、出力電位V4から電源電位VEEにまで流れ
る電流による電力消費とは、単に演算増幅器OP3,OP4の
発熱を引き起こすだけで、液晶パネル１に対しては有効
な働きをせず、無駄な電力消費となっている。
パネル１を駆動したときに発生する電源回路内に発生す
る電流は、電源電位VDDからVEEへと流れる電流の一部と
して供給される。つまり、例えばセグメント電流SEnの
電位レベルの切替えに伴って液晶パネル中を電位レベル
V3からV4へ流れる電流を考えると、図11に示すように、
この電流は、当初電源電位VDDから流れ出し、演算増幅
器OP3を経て電位レベルV3にて液晶パネル１に流れ込
み、液晶パネル１から電位レベルV4に戻り、演算増幅器
OP4を経由して最終的に電源電位VEEに流れ込むものであ
る。したがって、図11に示す電源回路が液晶パネル１に
対して出力電位V3から流れだしV4へ戻る電流を供給する
場合、電源電位VDDから出力電位V3へと流れる電流によ
る電力消費と、出力電位V4から電源電位VEEにまで流れ
る電流による電力消費とは、単に演算増幅器OP3,OP4の
発熱を引き起こすだけで、液晶パネル１に対しては有効
な働きをせず、無駄な電力消費となっている。
ここで、セグメント電極SEnの電位レベルの切替えに
伴い発生する電流は主にV0,V1,V2の間及びV3,V4,V5の間
に流れるのに対し、コモン電極CEnの電位レベルの切替
えに伴い発生する電流は主にV0,V3,V4,V5の間又はV0,V
1,V2,V5の間に流れるため、前者の方が後者より各電位
レベル間の電圧が小さい。したがって、図11の電源回路
を用いてセグメント電極SEnの電位レベルの切替えに伴
う電流を供給する場合と、コモン電極CEnの電位レベル
の切替えに伴う電流を供給する場合とを比較すると、前
者の方が後者よりも液晶パネル１内で消費される電力の
割合が上述の無駄な消費電力に対して小さいので、より
電力を無駄にしていることとなる。
伴い発生する電流は主にV0,V1,V2の間及びV3,V4,V5の間
に流れるのに対し、コモン電極CEnの電位レベルの切替
えに伴い発生する電流は主にV0,V3,V4,V5の間又はV0,V
1,V2,V5の間に流れるため、前者の方が後者より各電位
レベル間の電圧が小さい。したがって、図11の電源回路
を用いてセグメント電極SEnの電位レベルの切替えに伴
う電流を供給する場合と、コモン電極CEnの電位レベル
の切替えに伴う電流を供給する場合とを比較すると、前
者の方が後者よりも液晶パネル１内で消費される電力の
割合が上述の無駄な消費電力に対して小さいので、より
電力を無駄にしていることとなる。
近年、液晶表示パネルの大容量化及び高速化の要求が
高く、このために液晶パネルの時分割駆動時の高デュー
ティ化が顕著となっている。このように駆動時のデュー
ティ比を高めるためには、電源電圧としてより大きな電
圧が必要となり、高電位VDDと低電位VEEとの電位差が拡
大することとなるため、図11に示す従来の電源回路にお
いては以下のような問題点が発生する。
高く、このために液晶パネルの時分割駆動時の高デュー
ティ化が顕著となっている。このように駆動時のデュー
ティ比を高めるためには、電源電圧としてより大きな電
圧が必要となり、高電位VDDと低電位VEEとの電位差が拡
大することとなるため、図11に示す従来の電源回路にお
いては以下のような問題点が発生する。
（１）演算増幅器の電源として上記電源電位VDD,VEEを
用いているために、その電位差の拡大により、定常的に
流れる演算増幅器のアイドリング電流に起因する消費電
力が増大する。
用いているために、その電位差の拡大により、定常的に
流れる演算増幅器のアイドリング電流に起因する消費電
力が増大する。
（２）電源電圧の上昇により、電源回路で用いられる演
算増幅器として、価格の高い高耐圧の演算増幅器を用い
る必要がある。
算増幅器として、価格の高い高耐圧の演算増幅器を用い
る必要がある。
（３）電源電圧の上昇により、上述の電源回路内で消費
される無駄な電力量、特にセグメント電極SEnの電位レ
ベルの切替えに伴う電流を供給する際に発生する無駄な
消費電力が増大する。
される無駄な電力量、特にセグメント電極SEnの電位レ
ベルの切替えに伴う電流を供給する際に発生する無駄な
消費電力が増大する。
そこで、本発明は上記各問題点を解決するものであ
り、その目的とするところは、消費電力が少なく、しか
も安価な電源回路、特に、液晶表示体駆動用電源として
好適な電源回路を構成することであり、このような電源
回路を採用することにより、液晶表示装置全体の消費電
力の低減及び製造コストの低減を図ることである。
り、その目的とするところは、消費電力が少なく、しか
も安価な電源回路、特に、液晶表示体駆動用電源として
好適な電源回路を構成することであり、このような電源
回路を採用することにより、液晶表示装置全体の消費電
力の低減及び製造コストの低減を図ることである。
発明の開示
本発明は、第１電位及び該第１電位とは異なる第２電
位とに基づいて複数の出力電位を供給する複数の出力回
路部と、前記第１電位と前記第２電位との間の中間電位
を形成する中間電位形成部とを具備するとともに、前記
第１電位または前記第２電位と、前記中間電位とを前記
出力回路部の駆動電位として供給する電源回路におい
て、前記中間電位と前記第１電位との間及び前記中間電
位と前記第２電位との間の少なくとも一つには静電容量
を有する電源回路である。これによれば、出力回路部に
電流が流れ込んだ時に、静電容量が電流による移動電荷
を吸収することにより中間電位の上昇を抑制する。した
がって、中間電位の変動により電源回路に消費される無
駄な消費電力を抑制できる。
位とに基づいて複数の出力電位を供給する複数の出力回
路部と、前記第１電位と前記第２電位との間の中間電位
を形成する中間電位形成部とを具備するとともに、前記
第１電位または前記第２電位と、前記中間電位とを前記
出力回路部の駆動電位として供給する電源回路におい
て、前記中間電位と前記第１電位との間及び前記中間電
位と前記第２電位との間の少なくとも一つには静電容量
を有する電源回路である。これによれば、出力回路部に
電流が流れ込んだ時に、静電容量が電流による移動電荷
を吸収することにより中間電位の上昇を抑制する。した
がって、中間電位の変動により電源回路に消費される無
駄な消費電力を抑制できる。
また、第１電位及び前記中間電位に接続される第１の
静電容量と、前記第２電位及び前記中間電位に接続され
る第２の静電容量とを有することが好ましい。これによ
り、第１の出力回路部に電流が流れ込んだ場合、及び第
２の出力回路部に電流が流れ込んだ場合のいずれの場合
でも中間電位の上昇を抑制でき、消費電力の抑制効果を
向上させることができる。
静電容量と、前記第２電位及び前記中間電位に接続され
る第２の静電容量とを有することが好ましい。これによ
り、第１の出力回路部に電流が流れ込んだ場合、及び第
２の出力回路部に電流が流れ込んだ場合のいずれの場合
でも中間電位の上昇を抑制でき、消費電力の抑制効果を
向上させることができる。
さらに、前記中間電位形成部を前記第１電位及び前記
第２電位に基づいて前記中間電位を形成する分圧回路部
とすることが好ましい。このような分圧回路部は最も容
易に構成でき、確実な分圧機能を果たすことができる。
第２電位に基づいて前記中間電位を形成する分圧回路部
とすることが好ましい。このような分圧回路部は最も容
易に構成でき、確実な分圧機能を果たすことができる。
この分圧回路部には、分圧手段の少なくとも一部とし
て分圧抵抗を設ける場合、ツェナーダイオードを設ける
場合、１又は複数の順方向ダイオードを設ける場合等が
ある。
て分圧抵抗を設ける場合、ツェナーダイオードを設ける
場合、１又は複数の順方向ダイオードを設ける場合等が
ある。
また、前記中間電位の電位変動を所定範囲に制限する
電位変動制限手段を設けることが好ましい。電位変動制
限手段により中間電位の変動量を低減することができる
ので、出力回路部の駆動電圧の変動を抑制できるため、
安定した出力特性を得ることができる。
電位変動制限手段を設けることが好ましい。電位変動制
限手段により中間電位の変動量を低減することができる
ので、出力回路部の駆動電圧の変動を抑制できるため、
安定した出力特性を得ることができる。
この電位変動制限手段を、前記中間電位の上限電位及
び下限電位をそれぞれ設定したリミッタ回路部とするこ
とが望ましい。
び下限電位をそれぞれ設定したリミッタ回路部とするこ
とが望ましい。
このリミッタ回路部を、前記中間電位の上限電位を設
定する第１の能動素子と、前記中間電位の下限電位を設
定する第２の能動素子とを設けることが望ましい。この
場合には能動素子により状況に応じて中間電位を制御す
るため、消費電力を低減しつつ、出力回路部の安定した
動作を確保することができる。
定する第１の能動素子と、前記中間電位の下限電位を設
定する第２の能動素子とを設けることが望ましい。この
場合には能動素子により状況に応じて中間電位を制御す
るため、消費電力を低減しつつ、出力回路部の安定した
動作を確保することができる。
さらに、前記出力回路部を、前記第１電位及び前記第
２電位に基づく分圧により形成した電位を入力する演算
増幅器で構成したボルテージフォロワを主構成とする回
路部とする場合がある。この場合には第１電位と第２電
位との電位差が大きくても演算増幅器の駆動電圧を低減
できるので、耐圧の低い安価な演算増幅器を用いること
ができるとともに、演算増幅器にて消費される電力量も
低減することができる。
２電位に基づく分圧により形成した電位を入力する演算
増幅器で構成したボルテージフォロワを主構成とする回
路部とする場合がある。この場合には第１電位と第２電
位との電位差が大きくても演算増幅器の駆動電圧を低減
できるので、耐圧の低い安価な演算増幅器を用いること
ができるとともに、演算増幅器にて消費される電力量も
低減することができる。
上記の各電源回路を液晶表示体駆動用電源に使用する
ことがきわめて望ましい。液晶表示体駆動用電源として
は多くの出力電位を安定的に出力できる上記構成の電源
回路を用いることにより、消費電力の低減と製造コスト
の低減とを図ることができる。
ことがきわめて望ましい。液晶表示体駆動用電源として
は多くの出力電位を安定的に出力できる上記構成の電源
回路を用いることにより、消費電力の低減と製造コスト
の低減とを図ることができる。
また、この電源を備えた液晶表示装置とすることがき
わめて望ましく、この場合にも、液晶表示装置全体の無
駄な消費電力を低減できるとともに製造コストを低減で
きる。
わめて望ましく、この場合にも、液晶表示装置全体の無
駄な消費電力を低減できるとともに製造コストを低減で
きる。
図面の簡単な説明
第１図は、本発明に係る好ましい第１及び第２の実施
形態を示す液晶表示体駆動用の電源回路の構成を示す概
略回路図である。
形態を示す液晶表示体駆動用の電源回路の構成を示す概
略回路図である。
第２図は、第１及び第２の実施形態を液晶表示体駆動
に使用した場合のフレーム期間と回路内の中間電位Vaと
の関係を示すグラフである。
に使用した場合のフレーム期間と回路内の中間電位Vaと
の関係を示すグラフである。
第３図は、本発明に係る好ましい第３の実施形態を示
す液晶表示体駆動用の電源回路の構成を示す概略回路図
である。
す液晶表示体駆動用の電源回路の構成を示す概略回路図
である。
第４図は、第３の実施形態を液晶表示体駆動に使用し
た場合のフレーム期間と回路内の中間電位Va,Va'との関
係を示すグラフである。
た場合のフレーム期間と回路内の中間電位Va,Va'との関
係を示すグラフである。
第５図は、本発明に係る好ましい第４の実施形態を示
す液晶表示体駆動用の電源回路の構成を示す概略回路図
である。
す液晶表示体駆動用の電源回路の構成を示す概略回路図
である。
第６図は、第４の実施形態を液晶表示体駆動に使用し
た場合のフレーム期間と回路内の中間電位Vaとの関係を
示すグラフである。
た場合のフレーム期間と回路内の中間電位Vaとの関係を
示すグラフである。
第７図は、本発明に係る好ましい第５の実施形態を示
す液晶表示体駆動用の電源回路の構成を示す概略回路図
である。
す液晶表示体駆動用の電源回路の構成を示す概略回路図
である。
第８図は、第５の実施形態を液晶表示体駆動に使用し
た場合のフレーム期間と回路内の中間電位Vaとの関係を
示すグラフである。
た場合のフレーム期間と回路内の中間電位Vaとの関係を
示すグラフである。
第９図は、本発明に係る好ましい第６の実施形態を示
す液晶表示体駆動用の電源回路の構成を示す概略回路図
である。
す液晶表示体駆動用の電源回路の構成を示す概略回路図
である。
第10図は、上記各実施形態の電源回路を液晶パネルに
接続した状態を示す概略構成図である。
接続した状態を示す概略構成図である。
第11図は、従来の液晶表示装置の構成、特に電源回路
の部分を示す概略回路図である。
の部分を示す概略回路図である。
第12図は、液晶表示装置の駆動電位を示すグラフであ
る。
る。
発明を実施するための最良の形態
次に、本発明をより詳細に示すために、本発明に係る
電源回路、特に液晶駆動用電源に使用されるもの、並び
にこれらを用いた液晶表示装置の実施形態について、添
付図面を参照して説明する。なお、本発明は、液晶表示
体駆動用の電源に用いられる電源回路に限定されるもの
ではなく、複数の出力電位を有する種々の電源回路の構
成として広く適用することのできるものであるが、以下
においては、液晶駆動用電源及び液晶表示装置に採用す
る場合を例にとって説明を行う。
電源回路、特に液晶駆動用電源に使用されるもの、並び
にこれらを用いた液晶表示装置の実施形態について、添
付図面を参照して説明する。なお、本発明は、液晶表示
体駆動用の電源に用いられる電源回路に限定されるもの
ではなく、複数の出力電位を有する種々の電源回路の構
成として広く適用することのできるものであるが、以下
においては、液晶駆動用電源及び液晶表示装置に採用す
る場合を例にとって説明を行う。
（第１の実施形態）
第１図は第１の実施形態の液晶表示体駆動用の電源回
路の回路構成を示すものである。第１図において電源電
位VDD,VEE（VDD＞VEE）は図示しない外部電源から供給
され、これらの電源電位VDD,VEEの間に抵抗R1,R2,R3,R
4,R5を直列に接続して分圧し、中間電位V1,V2,V3,V4を
発生させる。これらの中間電位を演算増幅器OP1,OP2,OP
3,OP4で構成するボルテージフォロワを通して出力イン
ピーダンスを低減している。
路の回路構成を示すものである。第１図において電源電
位VDD,VEE（VDD＞VEE）は図示しない外部電源から供給
され、これらの電源電位VDD,VEEの間に抵抗R1,R2,R3,R
4,R5を直列に接続して分圧し、中間電位V1,V2,V3,V4を
発生させる。これらの中間電位を演算増幅器OP1,OP2,OP
3,OP4で構成するボルテージフォロワを通して出力イン
ピーダンスを低減している。
演算増幅器OP1,OP2,OP3,OP4の出力は、演算増幅器の
出力電流を制限するための抵抗R8,R9,R10,R11を通して
出力され、出力電位V1,V2,V3,V4として、電源電位VDD＝
V0、VEE＝V5とともに図示しない液晶パネルの駆動回路
に供給される。ここで、出力電位V0とV1、V1とV2、V3と
V4、V4とV5の間には、それぞれ平滑コンデンサC1,C2,C
3,C4が接続されている。
出力電流を制限するための抵抗R8,R9,R10,R11を通して
出力され、出力電位V1,V2,V3,V4として、電源電位VDD＝
V0、VEE＝V5とともに図示しない液晶パネルの駆動回路
に供給される。ここで、出力電位V0とV1、V1とV2、V3と
V4、V4とV5の間には、それぞれ平滑コンデンサC1,C2,C
3,C4が接続されている。
電源電位VDDとVEEとの間には、上記分圧抵抗R1,R2,R
3,R4,R5から成る回路に対して並列に、分圧回路Ｓが接
続されている。この分圧回路Ｓにおいては、高抵抗R12
とコンデンサC5とが並列に接続された部分と、高抵抗R1
3とコンデンサC6とが並列に接続された部分とが直列に
接続され、これらの接続点である中間点A,A'から中間電
位Vaが取り出される。
3,R4,R5から成る回路に対して並列に、分圧回路Ｓが接
続されている。この分圧回路Ｓにおいては、高抵抗R12
とコンデンサC5とが並列に接続された部分と、高抵抗R1
3とコンデンサC6とが並列に接続された部分とが直列に
接続され、これらの接続点である中間点A,A'から中間電
位Vaが取り出される。
この中間電位Vaは、本実施形態においてはR12＝R13と
なるように構成されているために、定常状態において
は、 Va＝（VDD＋VEE）/2＝Vo … の値に設定されている。
なるように構成されているために、定常状態において
は、 Va＝（VDD＋VEE）/2＝Vo … の値に設定されている。
上記演算増幅器OP1及びOP2を有する回路部2aには、演
算増幅器を動作させる動作電位として電源電位VDDと中
間電位Vaが供給され、また、演算増幅器OP3及びOP4を有
する回路部2bには、動作電位として中間電位Vaと電源電
位VEEが供給されている。
算増幅器を動作させる動作電位として電源電位VDDと中
間電位Vaが供給され、また、演算増幅器OP3及びOP4を有
する回路部2bには、動作電位として中間電位Vaと電源電
位VEEが供給されている。
上記実施形態において、液晶パネルの動作していない
非駆動時に電源回路内を流れる定常電流として演算増幅
器OP1〜OP4のアイドリング電流が存在する。この場合、
これらのアイドリング電流は、演算増幅器OP1〜OP4とし
て同じ定格のものを用いることによりほぼバランスがと
れ、理想的には中間点A,A'の中間電位Vaは上記式の値
に安定するはずである。しかし、実際には上記のように
同じ定格の演算増幅器であっても特性にばらつきがあ
り、アイドリング電流のアンバランスが多少とも存在す
る。また、液晶層以外の例えば液晶駆動回路に流れる無
効電流のアンバランスも存在する。したがって、中間電
位Vaを液晶パネルの非駆動時に安定させるためには、高
抵抗R12,R13の抵抗値を高く設定することによって中間
電位Vaをクランプする必要がある。
非駆動時に電源回路内を流れる定常電流として演算増幅
器OP1〜OP4のアイドリング電流が存在する。この場合、
これらのアイドリング電流は、演算増幅器OP1〜OP4とし
て同じ定格のものを用いることによりほぼバランスがと
れ、理想的には中間点A,A'の中間電位Vaは上記式の値
に安定するはずである。しかし、実際には上記のように
同じ定格の演算増幅器であっても特性にばらつきがあ
り、アイドリング電流のアンバランスが多少とも存在す
る。また、液晶層以外の例えば液晶駆動回路に流れる無
効電流のアンバランスも存在する。したがって、中間電
位Vaを液晶パネルの非駆動時に安定させるためには、高
抵抗R12,R13の抵抗値を高く設定することによって中間
電位Vaをクランプする必要がある。
一方、液晶パネルを駆動している場合には、セグメン
ト電極SEn及びコモン電極CEnに印加する液晶駆動電位の
切替えにより、非定常電流が流れる。この非定常電流
は、上記従来例の場合と同様に高電位VDDから低電位VEE
へと流れる電流の一部である。本実施形態においては、
出力電位V1,V2により液晶パネルの画素へ充電電流が流
れる場合と、出力電位V3,V4により液晶パネルの画素か
ら放電電流が流れる場合とは従来例と同様である。
ト電極SEn及びコモン電極CEnに印加する液晶駆動電位の
切替えにより、非定常電流が流れる。この非定常電流
は、上記従来例の場合と同様に高電位VDDから低電位VEE
へと流れる電流の一部である。本実施形態においては、
出力電位V1,V2により液晶パネルの画素へ充電電流が流
れる場合と、出力電位V3,V4により液晶パネルの画素か
ら放電電流が流れる場合とは従来例と同様である。
しかし、液晶パネルの画素から抵抗R8,R9を介して演
算増幅器OP1,OP2に吸収される放電電流I1又はI2が発生
する場合には演算増幅器OP1,OP2を介して中間点Ａに電
流I5が流れ、また、演算増幅器OP3,OP4から抵抗R10,R11
を介して液晶パネルの画素へ流れる充電電流I3又はI4が
発生する場合には、中間点A'から演算増幅器OP3,OP4に
電流I6が流れる点が本実施形態と従来例との異なる点で
ある。
算増幅器OP1,OP2に吸収される放電電流I1又はI2が発生
する場合には演算増幅器OP1,OP2を介して中間点Ａに電
流I5が流れ、また、演算増幅器OP3,OP4から抵抗R10,R11
を介して液晶パネルの画素へ流れる充電電流I3又はI4が
発生する場合には、中間点A'から演算増幅器OP3,OP4に
電流I6が流れる点が本実施形態と従来例との異なる点で
ある。
この電流I5の発生は中間電位Vaを一時的に上昇させ、
電流I6の発生は中間電位Vaを一時的に降下させる。した
がって、いずれの場合にも、中間電位Vaが変化すること
により演算増幅器OP1,OP2,OP3,OP4を動作させる動作電
圧が変動することとなる。
電流I6の発生は中間電位Vaを一時的に降下させる。した
がって、いずれの場合にも、中間電位Vaが変化すること
により演算増幅器OP1,OP2,OP3,OP4を動作させる動作電
圧が変動することとなる。
第２図には上記の中間電位Vaの変動の様子を示す。Fr
0の期間においては、セグメント電極SEnのオフ状態、コ
モン電極CEnの非選択状態では、液晶パネルのセグメン
ト電極SEnに出力電位V3が供給され、コモン電極CEnに出
力電位V4が供給される。一方、Fr1の期間においては、
同様にセグメント電極SEnのオフ状態、コモン電極CEnの
非選択状態では、セグメント電極SEnに出力電位V2が供
給され、コモン電極CEnに出力電位V1が供給される。
0の期間においては、セグメント電極SEnのオフ状態、コ
モン電極CEnの非選択状態では、液晶パネルのセグメン
ト電極SEnに出力電位V3が供給され、コモン電極CEnに出
力電位V4が供給される。一方、Fr1の期間においては、
同様にセグメント電極SEnのオフ状態、コモン電極CEnの
非選択状態では、セグメント電極SEnに出力電位V2が供
給され、コモン電極CEnに出力電位V1が供給される。
したがって、Fr0の期間では出力電位V3,V4において流
れる液晶画素への充電電流I3,I4によって、中間点A,A'
の中間電位Vaは低下し、Fr1の期間においては出力電位V
1,V2において流れる液晶画素からの放電電流I1,I2によ
って、中間電位Vaは上昇する。この場合、液晶の劣化を
防止するためにFr0とFr1において逆極性の駆動電圧によ
り交流駆動するので、上記式及び式の関係から、放
電電流I1＋I2のFr0の期間における時間積分値（電流に
よる移動電荷量）と、充電電流I3＋I4のFr1の期間にお
ける時間積分値とがほぼ等しくなる。このため、第２図
に示すように中間電位VaはVo＝（VDD＋VEE）/2の値を中
心にして上下にほぼ等しい幅でフレーム期間に応じた周
期を以て繰り返し変動することとなる。
れる液晶画素への充電電流I3,I4によって、中間点A,A'
の中間電位Vaは低下し、Fr1の期間においては出力電位V
1,V2において流れる液晶画素からの放電電流I1,I2によ
って、中間電位Vaは上昇する。この場合、液晶の劣化を
防止するためにFr0とFr1において逆極性の駆動電圧によ
り交流駆動するので、上記式及び式の関係から、放
電電流I1＋I2のFr0の期間における時間積分値（電流に
よる移動電荷量）と、充電電流I3＋I4のFr1の期間にお
ける時間積分値とがほぼ等しくなる。このため、第２図
に示すように中間電位VaはVo＝（VDD＋VEE）/2の値を中
心にして上下にほぼ等しい幅でフレーム期間に応じた周
期を以て繰り返し変動することとなる。
ところで、一般に演算増幅器は、電源電圧がある程度
変動してもそれが所定範囲内の変動であるならば出力変
動を招かない。この所定範囲は演算増幅器の特性に依存
する。したがって、中間電位Vaの電位変動を当該所定範
囲内に抑制することにより、電源回路として確実な動作
が可能になる。
変動してもそれが所定範囲内の変動であるならば出力変
動を招かない。この所定範囲は演算増幅器の特性に依存
する。したがって、中間電位Vaの電位変動を当該所定範
囲内に抑制することにより、電源回路として確実な動作
が可能になる。
本実施形態では上記のように従来の電源回路と同様に
動作させることができるとともに、演算増幅器の動作電
圧を従来の半分にすることができるので、演算増幅器と
して低耐圧の安価な素子を用いることができるという効
果を奏する。
動作させることができるとともに、演算増幅器の動作電
圧を従来の半分にすることができるので、演算増幅器と
して低耐圧の安価な素子を用いることができるという効
果を奏する。
中間電位Vaの変動幅は、第１図の各回路定数に依存
し、特に抵抗R12,R13の抵抗値及びコンデンサC5,C6の容
量値によって大きく変わる。また、これらの回路定数以
外にも、駆動される液晶表示体の状況に大きく影響され
る。すなわち、中間電位Vaの変動幅は、液晶パネルのモ
ジュール自体の構造や液晶の駆動条件、液晶パネルに表
示される画像パターンに依存する。
し、特に抵抗R12,R13の抵抗値及びコンデンサC5,C6の容
量値によって大きく変わる。また、これらの回路定数以
外にも、駆動される液晶表示体の状況に大きく影響され
る。すなわち、中間電位Vaの変動幅は、液晶パネルのモ
ジュール自体の構造や液晶の駆動条件、液晶パネルに表
示される画像パターンに依存する。
したがって、中間電位Vaの上下変動幅の設定は、液晶
パネルのモジュール構造と駆動条件が決定された時点
で、上記変動幅を最も大きくすると考えられるワースト
表示パターン（例えば全面に市松模様を表示するパター
ン、横ストライプを表示するパターン等）で液晶パネル
を駆動し、このときの中間電位の変動幅が演算増幅器の
許容動作電圧範囲を逸脱しないように、第１図の抵抗R1
2,R13の抵抗値及びコンデンサC5,C6の容量値を調整する
ことによって行われる。
パネルのモジュール構造と駆動条件が決定された時点
で、上記変動幅を最も大きくすると考えられるワースト
表示パターン（例えば全面に市松模様を表示するパター
ン、横ストライプを表示するパターン等）で液晶パネル
を駆動し、このときの中間電位の変動幅が演算増幅器の
許容動作電圧範囲を逸脱しないように、第１図の抵抗R1
2,R13の抵抗値及びコンデンサC5,C6の容量値を調整する
ことによって行われる。
第10図に示すように、セグメント電極SEn及びコモン
電極CEnを形成した液晶パネル10を駆動するためのセグ
メント電極駆動制御回路11及びコモン電極駆動制御回路
12に接続してなる液晶表示装置に、上記構成の電源回路
20を接続した。液晶パネル10を、0.33mmピッチ、640×4
80画素の液晶モジュールとし、上記セグメント電極駆動
制御回路11及びコモン電極駆動制御回路12により、1/24
0デューティ、Ｖ−13Vバイアス、VDD−VEE＝28vmaxの条
件で時分割駆動を行った。この時の回路定数はR1＝R2＝
R4＝R5＝10kΩ、R3＝90kΩ、R8＝R9＝R10＝R11＝4.7
Ω、C1＝C2＝C3＝C4＝4.7μＦ、R12＝R13＝33kΩ、C5＝
C6＝2.2μＦである。
電極CEnを形成した液晶パネル10を駆動するためのセグ
メント電極駆動制御回路11及びコモン電極駆動制御回路
12に接続してなる液晶表示装置に、上記構成の電源回路
20を接続した。液晶パネル10を、0.33mmピッチ、640×4
80画素の液晶モジュールとし、上記セグメント電極駆動
制御回路11及びコモン電極駆動制御回路12により、1/24
0デューティ、Ｖ−13Vバイアス、VDD−VEE＝28vmaxの条
件で時分割駆動を行った。この時の回路定数はR1＝R2＝
R4＝R5＝10kΩ、R3＝90kΩ、R8＝R9＝R10＝R11＝4.7
Ω、C1＝C2＝C3＝C4＝4.7μＦ、R12＝R13＝33kΩ、C5＝
C6＝2.2μＦである。
上記の条件で行った実験結果によれば、従来の第11図
に示す電源回路では液晶系の消費電流が6.93mAであった
のに対し、本実施形態では消費電流値が4.26mAとなり、
従来に対して約65％程度の値に低減された。また、演算
増幅器自体の電力損失も減少したため、最大損失の比較
的小さな安価な演算増幅器でディレーティングが確保で
きるようになった。すなわち、従来構成ではワースト条
件で消費電力が400mWであったのに対し、本実施形態に
おいては270mWとすることができた。
に示す電源回路では液晶系の消費電流が6.93mAであった
のに対し、本実施形態では消費電流値が4.26mAとなり、
従来に対して約65％程度の値に低減された。また、演算
増幅器自体の電力損失も減少したため、最大損失の比較
的小さな安価な演算増幅器でディレーティングが確保で
きるようになった。すなわち、従来構成ではワースト条
件で消費電力が400mWであったのに対し、本実施形態に
おいては270mWとすることができた。
上記実施形態においては、中間電位Vaを形成するため
に、抵抗R12,R13の他に、外部電源から供給される電源
電圧VDD,VEEの変動に対する安定性を得るためのコンデ
ンサC5,C6を備えた分圧回路Ｓを設けているが、分圧回
路Ｓとしてはコンデンサを含まない回路構成でもよく、
また、コンデンサC5,C6のうちいずれか一方のみを備え
た回路構成としてもよい。
に、抵抗R12,R13の他に、外部電源から供給される電源
電圧VDD,VEEの変動に対する安定性を得るためのコンデ
ンサC5,C6を備えた分圧回路Ｓを設けているが、分圧回
路Ｓとしてはコンデンサを含まない回路構成でもよく、
また、コンデンサC5,C6のうちいずれか一方のみを備え
た回路構成としてもよい。
（第２の実施形態）
次に、上記第１の実施形態と同一構成の電源回路を異
なる液晶パネルに接続して液晶表示装置を形成した第２
の実施形態を説明する。この実施形態においては、第10
図に示す液晶パネル10として0.24mmピッチ、640×480の
画素数を備えたものを使用し、1/480デューティー、Ｖ
−22Vバイアス、VDD−VEE＝35vmaxの条件で時分割駆動
させた。このとき、電源回路の回路定数は、R3＝180kΩ
としたが、他の構成は全て上記第１の実施形態と同一値
に設定した。
なる液晶パネルに接続して液晶表示装置を形成した第２
の実施形態を説明する。この実施形態においては、第10
図に示す液晶パネル10として0.24mmピッチ、640×480の
画素数を備えたものを使用し、1/480デューティー、Ｖ
−22Vバイアス、VDD−VEE＝35vmaxの条件で時分割駆動
させた。このとき、電源回路の回路定数は、R3＝180kΩ
としたが、他の構成は全て上記第１の実施形態と同一値
に設定した。
この実施形態においても、上記第１の実施形態と同様
に動作の確実性を確保しながら消費電力を低減できる良
好な結果が得られた。ここで、演算増幅器OP1〜OP4とし
ては、本実施形態と同一の条件で従来の電源回路を駆動
するには40v耐圧の特殊なものを用いる必要があった
が、本実施形態においては一般的な30v耐圧の安価な演
算増幅器の使用が可能になった。
に動作の確実性を確保しながら消費電力を低減できる良
好な結果が得られた。ここで、演算増幅器OP1〜OP4とし
ては、本実施形態と同一の条件で従来の電源回路を駆動
するには40v耐圧の特殊なものを用いる必要があった
が、本実施形態においては一般的な30v耐圧の安価な演
算増幅器の使用が可能になった。
（第３の実施形態）
図３には本発明に係る電源回路の第３の実施形態の構
成を示す。この実施形態においては、分圧回路S'の内部
構成以外は全て上記第１及び第２の実施形態と同様であ
る。この実施形態における分圧回路S'は、中間点Ａと中
間点A'との間に、ツェナーダイオードZD1を接続したも
のである。このツェナーダイオードZD1の存在により、
中間点Ａの中間電位Vaと中間点A'の中間電位Va'との間
にツェナー電圧Vzに対応する一定の電位差が発生するた
め、演算増幅器OP1及びOP2に供給される動作電圧VDD−V
aと、演算増幅器OP3及びOP4に供給される動作電圧Va'−
VEEとの和は電源電圧VDD−VEEよりも所定の電位差Vz分
だけ低減される。
成を示す。この実施形態においては、分圧回路S'の内部
構成以外は全て上記第１及び第２の実施形態と同様であ
る。この実施形態における分圧回路S'は、中間点Ａと中
間点A'との間に、ツェナーダイオードZD1を接続したも
のである。このツェナーダイオードZD1の存在により、
中間点Ａの中間電位Vaと中間点A'の中間電位Va'との間
にツェナー電圧Vzに対応する一定の電位差が発生するた
め、演算増幅器OP1及びOP2に供給される動作電圧VDD−V
aと、演算増幅器OP3及びOP4に供給される動作電圧Va'−
VEEとの和は電源電圧VDD−VEEよりも所定の電位差Vz分
だけ低減される。
ここで、第４図に示すように、中間電位Va,Va'は、そ
れぞれ第１の実施形態の中間電位Vaと同様にフレーム周
期に同期して上下に変動する。これらの変動幅は上記の
第１実施形態と同様にして演算増幅器の定格に合わせて
設定される。中間電位VaとVa'との電位差は常時ほぼ一
定である。
れぞれ第１の実施形態の中間電位Vaと同様にフレーム周
期に同期して上下に変動する。これらの変動幅は上記の
第１実施形態と同様にして演算増幅器の定格に合わせて
設定される。中間電位VaとVa'との電位差は常時ほぼ一
定である。
この実施形態においては、上記第１及び第２実施形態
の場合よりも、演算増幅器OP1〜OP4に印加される動作電
圧をさらに低減することが可能になり、演算増幅器の許
容損失や最大定格に対する制限をより低減することがで
きる。なお、この実施形態において、電源回路全体の消
費電力は第１の実施形態とほぼ同じである。
の場合よりも、演算増幅器OP1〜OP4に印加される動作電
圧をさらに低減することが可能になり、演算増幅器の許
容損失や最大定格に対する制限をより低減することがで
きる。なお、この実施形態において、電源回路全体の消
費電力は第１の実施形態とほぼ同じである。
分圧回路S'において、中間点ＡとA'との間に挿入する
挿入回路部として例えば第３図の下部に示す複数のダイ
オードSD1,SD2,・・・,SDn−1,SDnを接続して成る直列
回路SRDを用いてもよい。ここで、ダイオードの接続数
は必要な電位差に応じて適宜設定される。この場合に
は、中間点ＡとA'との電位差は各ダイオードの順方向電
圧降下の和として常時ほぼ一定の値をとる。
挿入回路部として例えば第３図の下部に示す複数のダイ
オードSD1,SD2,・・・,SDn−1,SDnを接続して成る直列
回路SRDを用いてもよい。ここで、ダイオードの接続数
は必要な電位差に応じて適宜設定される。この場合に
は、中間点ＡとA'との電位差は各ダイオードの順方向電
圧降下の和として常時ほぼ一定の値をとる。
また、上記挿入回路部としては、単なる抵抗、コンデ
ンサを用いる等のように結果的に中間電位VaとVa'との
間に電位差を生じさせるものであればよく、この電位差
も演算増幅器の動作電圧が許容範囲内に収まるものであ
れば必ずしも一定でなくてもよい。
ンサを用いる等のように結果的に中間電位VaとVa'との
間に電位差を生じさせるものであればよく、この電位差
も演算増幅器の動作電圧が許容範囲内に収まるものであ
れば必ずしも一定でなくてもよい。
（第４の実施形態）
次に、第５図を参照して本発明に係る第４の実施形態
について説明する。この実施形態においては、上記第１
及び第２の実施形態の回路に加えて、さらにリミッタ回
路Ｌを設けている。このリミッタ回路Ｌは、電源電位VD
Dと中間点A'との間にnpn型のトランジスタQ1のコレクタ
端子、エミッタ端子を接続し、中間点Ａと電源電位VEE
との間にpnp型のトランジスタQ2のコレクタ端子、エミ
ッタ端子を接続したものである。ここで、本実施形態の
ように中間点ＡとA'とが同一電位Vaである場合にはこれ
らを区別する必要はないが、上記第３の実施形態のよう
に中間点ＡとA'との間に電位差が形成される場合におい
ても上述と同様の接続構成で対応できる。
について説明する。この実施形態においては、上記第１
及び第２の実施形態の回路に加えて、さらにリミッタ回
路Ｌを設けている。このリミッタ回路Ｌは、電源電位VD
Dと中間点A'との間にnpn型のトランジスタQ1のコレクタ
端子、エミッタ端子を接続し、中間点Ａと電源電位VEE
との間にpnp型のトランジスタQ2のコレクタ端子、エミ
ッタ端子を接続したものである。ここで、本実施形態の
ように中間点ＡとA'とが同一電位Vaである場合にはこれ
らを区別する必要はないが、上記第３の実施形態のよう
に中間点ＡとA'との間に電位差が形成される場合におい
ても上述と同様の接続構成で対応できる。
トランジスタQ1のベース端子は抵抗R16を介して電源
電位VEEに接続され、トランジスタQ2のベース端子は抵
抗R14を介して電源電位VDDに接続される。また、トラン
ジスタQ1のベース電位とトランジスタQ2のベース電位と
の間に抵抗R15が接続される。
電位VEEに接続され、トランジスタQ2のベース端子は抵
抗R14を介して電源電位VDDに接続される。また、トラン
ジスタQ1のベース電位とトランジスタQ2のベース電位と
の間に抵抗R15が接続される。
このような回路構成のリミッタ回路Ｌを設けたことに
よって、中間点A,A'の中間電位Vaが、抵抗R14,R15,R16
の抵抗値と、トランジスタQ1,Q2の特性とによって決定
される下限電位Vdを下回ろうとすると、トランジスタQ1
がオン状態となって電源電位VDDから中間点A'へと電流
が流れるので、中間電位Vaは常に下限電位Vd以上に保持
される。一方、中間電位Vaが同様に設定された上限電位
Vuを越えようとすると、トランジスタQ2がオン状態とな
って中間点Ａから電源電位VEEに向かう電流が発生する
ため、中間電位Vaは常に上限電位Vu以下に保持される。
よって、中間点A,A'の中間電位Vaが、抵抗R14,R15,R16
の抵抗値と、トランジスタQ1,Q2の特性とによって決定
される下限電位Vdを下回ろうとすると、トランジスタQ1
がオン状態となって電源電位VDDから中間点A'へと電流
が流れるので、中間電位Vaは常に下限電位Vd以上に保持
される。一方、中間電位Vaが同様に設定された上限電位
Vuを越えようとすると、トランジスタQ2がオン状態とな
って中間点Ａから電源電位VEEに向かう電流が発生する
ため、中間電位Vaは常に上限電位Vu以下に保持される。
上記のように上限電位Vuと下限電位Vdとの間に保持さ
れた中間電位Vaを示すものが第６図である。本実施形態
においては、中間電位Vaの変動をリミッタ回路Ｌにより
所定の上限電位Vuと下限電位Vdとの間に制限することが
できるので、上限電位Vu及び下限電位Vdにより定まる動
作電圧範囲を演算増幅器OP1〜OP4の許容動作電圧範囲内
に設定することにより、安定した出力電圧を得ることが
できる。
れた中間電位Vaを示すものが第６図である。本実施形態
においては、中間電位Vaの変動をリミッタ回路Ｌにより
所定の上限電位Vuと下限電位Vdとの間に制限することが
できるので、上限電位Vu及び下限電位Vdにより定まる動
作電圧範囲を演算増幅器OP1〜OP4の許容動作電圧範囲内
に設定することにより、安定した出力電圧を得ることが
できる。
この場合、中間電位Vaの変動はリミッタ回路Ｌにより
強制的に所定範囲内に制限されるため、電源回路の回路
定数を中間電位Vaの変動特性にあまりとらわれることな
く設定できるという利点がある。
強制的に所定範囲内に制限されるため、電源回路の回路
定数を中間電位Vaの変動特性にあまりとらわれることな
く設定できるという利点がある。
すなわち、上記の第１乃至第３の実施形態において
は、例えば抵抗R12,R13の抵抗値を高くすると中間電位V
aの変動幅が大きくなって演算増幅器の許容動作電圧範
囲を越える恐れがあり、逆に中間電位Vaの変動幅を小さ
くしようとして抵抗R12,R13の抵抗値を低くすると電源
電位VDDとVEEとの間に流れる定常電流が増加し、回路全
体の消費電力が増大してしまうというジレンマがある。
しかし、本実施形態においては、リミッタ回路Ｌのない
状態における中間電位Vaの変動幅を気にする必要はない
ため、抵抗R12,R13の抵抗値を高く設定することがで
き、これらの抵抗を流れる定常電流を低減でき、回路の
消費電力の更なる低減を図ることができる。
は、例えば抵抗R12,R13の抵抗値を高くすると中間電位V
aの変動幅が大きくなって演算増幅器の許容動作電圧範
囲を越える恐れがあり、逆に中間電位Vaの変動幅を小さ
くしようとして抵抗R12,R13の抵抗値を低くすると電源
電位VDDとVEEとの間に流れる定常電流が増加し、回路全
体の消費電力が増大してしまうというジレンマがある。
しかし、本実施形態においては、リミッタ回路Ｌのない
状態における中間電位Vaの変動幅を気にする必要はない
ため、抵抗R12,R13の抵抗値を高く設定することがで
き、これらの抵抗を流れる定常電流を低減でき、回路の
消費電力の更なる低減を図ることができる。
本実施形態においては、実際に、上記第１及び第２の
実施形態において33kΩであった抵抗R12,R13の抵抗値を
200kΩとすることができた。このとき、通常の表示パタ
ーンを液晶パネル面に表示させる場合には、第６図の点
線で示されるように中間電位Vaの電位変動幅は僅かなも
のであり、演算増幅器OP1〜OP4の許容動作電圧範囲Vuu
〜Vdd内に収まっている。しかし、液晶パネルに表示さ
れる画像パターンがより電力を消費するワーストパター
ンになると、抵抗R12,R13の抵抗値が大きいことから中
間電位Vaの変動幅は大きくなり、演算増幅器の許容動作
範囲の限界に近づき、若しくは当該範囲を越えようとす
る。このとき、リミッタ回路Ｌによって上限電位Vu＜Vu
u、下限電位Vd＞Vddにて中間電位Vaが制限されるので、
演算増幅器OP1〜OP4は支障なく安定動作を続けることが
できる。
実施形態において33kΩであった抵抗R12,R13の抵抗値を
200kΩとすることができた。このとき、通常の表示パタ
ーンを液晶パネル面に表示させる場合には、第６図の点
線で示されるように中間電位Vaの電位変動幅は僅かなも
のであり、演算増幅器OP1〜OP4の許容動作電圧範囲Vuu
〜Vdd内に収まっている。しかし、液晶パネルに表示さ
れる画像パターンがより電力を消費するワーストパター
ンになると、抵抗R12,R13の抵抗値が大きいことから中
間電位Vaの変動幅は大きくなり、演算増幅器の許容動作
範囲の限界に近づき、若しくは当該範囲を越えようとす
る。このとき、リミッタ回路Ｌによって上限電位Vu＜Vu
u、下限電位Vd＞Vddにて中間電位Vaが制限されるので、
演算増幅器OP1〜OP4は支障なく安定動作を続けることが
できる。
上記リミッタ回路Ｌは、抵抗R14,R15,R16によりトラ
ンジスタQ1,Q2の動作点を調整することができるように
なっており、このようにして設定したトランジスタQ1の
ベース電位をVBQ1、トランジスタQ2のベース電位をVBQ2
とすると、 トランジスタQ1がオン状態になる条件は、 Va≦VBQ1−VBE1＝Vd … トランジスタQ2がオン状態になる条件は、 Va≧VBQ2＋VBE2＝Vu … である。ここで、VBE1はトランジスタQ1のベース・エミ
ッタ間電圧、VBE2はトランジスタQ2のベース・エミッタ
間電圧であり、通常のシリコン製のpn接合を備えたトラ
ンジスタにおいては、これらの電圧は0.7v程度である。
ンジスタQ1,Q2の動作点を調整することができるように
なっており、このようにして設定したトランジスタQ1の
ベース電位をVBQ1、トランジスタQ2のベース電位をVBQ2
とすると、 トランジスタQ1がオン状態になる条件は、 Va≦VBQ1−VBE1＝Vd … トランジスタQ2がオン状態になる条件は、 Va≧VBQ2＋VBE2＝Vu … である。ここで、VBE1はトランジスタQ1のベース・エミ
ッタ間電圧、VBE2はトランジスタQ2のベース・エミッタ
間電圧であり、通常のシリコン製のpn接合を備えたトラ
ンジスタにおいては、これらの電圧は0.7v程度である。
また、リミッタ回路としては上記構成に限らず、種々
の公知のリミッタ回路を用いることができる。例えば、
上記トランジスタQ1,Q2の特性によってはR15を不要とす
ることも可能であり、また、第５図のリミッタ回路Ｌの
内部に点線で示した２つの抵抗を抵抗R14,R16の代わり
に接続した回路構成でも同様に機能させることができ
る。さらに、ダイオードや付加電源を用いても構成でき
る。或いはまた、トランジスタQ1,Q2の代わりにツェナ
ーダイオードをそれぞれ接続して、電源電位VDDと中間
電位Vaとの間の電位差及び中間電位Vaと電源電位VEEと
の間の電位差をそれぞれツェナー電圧以下に制限するよ
うに構成することも可能である。
の公知のリミッタ回路を用いることができる。例えば、
上記トランジスタQ1,Q2の特性によってはR15を不要とす
ることも可能であり、また、第５図のリミッタ回路Ｌの
内部に点線で示した２つの抵抗を抵抗R14,R16の代わり
に接続した回路構成でも同様に機能させることができ
る。さらに、ダイオードや付加電源を用いても構成でき
る。或いはまた、トランジスタQ1,Q2の代わりにツェナ
ーダイオードをそれぞれ接続して、電源電位VDDと中間
電位Vaとの間の電位差及び中間電位Vaと電源電位VEEと
の間の電位差をそれぞれツェナー電圧以下に制限するよ
うに構成することも可能である。
（第５の実施形態）
次に、第７図を参照して本発明に係る第５の実施形態
について説明する。この実施形態においては、上記第４
の実施形態に対してそのリミッタ回路L'の構成のみが異
なるものである。このリミッタ回路L'においては、電源
電位VDDと中間電位Vaとの間に電界効果トランジスタ（F
ET）F1を接続し、中間電位Vaと電源電位VEEとの間に電
界効果トランジスタF2を接続している。また、これらの
電界効果トランジスタF1,F2のゲート電位Vmを高抵抗R17
とR18で構成される分圧回路により設定している。
について説明する。この実施形態においては、上記第４
の実施形態に対してそのリミッタ回路L'の構成のみが異
なるものである。このリミッタ回路L'においては、電源
電位VDDと中間電位Vaとの間に電界効果トランジスタ（F
ET）F1を接続し、中間電位Vaと電源電位VEEとの間に電
界効果トランジスタF2を接続している。また、これらの
電界効果トランジスタF1,F2のゲート電位Vmを高抵抗R17
とR18で構成される分圧回路により設定している。
この実施形態においても、上記第４の実施形態と同様
に、第８図に示すように中間電位Vaの上下変動が制限さ
れる。すなわち、中間電位Vaが低下して、 Va≦Vm−Vth1＝Vd … となると電界効果トランジスタF1がオン状態となり、電
源電位VDDから中間電位Vaへ電流が流れ、中間電位Vaの
電位降下を制限する。
に、第８図に示すように中間電位Vaの上下変動が制限さ
れる。すなわち、中間電位Vaが低下して、 Va≦Vm−Vth1＝Vd … となると電界効果トランジスタF1がオン状態となり、電
源電位VDDから中間電位Vaへ電流が流れ、中間電位Vaの
電位降下を制限する。
また、中間電位Vaが上昇して、
Va≧Vm＋Vth2＝Vu …
となると電界効果トランジスタF2がオン状態となり、中
間電位Vaから電源電位VEEへ電流が流れ、中間電位Vaの
電位上昇を制限する。
間電位Vaから電源電位VEEへ電流が流れ、中間電位Vaの
電位上昇を制限する。
（第６の実施形態）
最後に、第９図を参照して本発明に係る第６の実施形
態について説明する。この実施形態においては、２つの
分圧回路S1,S2を設け、４つの演算増幅器OP1〜OP4のう
ち演算増幅器OP1とOP4に対して分圧回路S1から出力され
る中間電位Va1を供給し、演算増幅器OP2とOP3に対して
分圧回路S2から出力される中間電位Va2を供給してい
る。
態について説明する。この実施形態においては、２つの
分圧回路S1,S2を設け、４つの演算増幅器OP1〜OP4のう
ち演算増幅器OP1とOP4に対して分圧回路S1から出力され
る中間電位Va1を供給し、演算増幅器OP2とOP3に対して
分圧回路S2から出力される中間電位Va2を供給してい
る。
このような回路構成においても、基本的には上記各実
施形態と同様に消費電力の低減と演算増幅器の定格要求
水準の緩和を図ることができる。また、この実施形態に
おいては、一時に、各出力電位毎に設けられた一つの演
算増幅器を経由した一つずつの充電電流又は放電電流が
中間電位に対して流出又は流入するようになっている。
施形態と同様に消費電力の低減と演算増幅器の定格要求
水準の緩和を図ることができる。また、この実施形態に
おいては、一時に、各出力電位毎に設けられた一つの演
算増幅器を経由した一つずつの充電電流又は放電電流が
中間電位に対して流出又は流入するようになっている。
この実施形態に示すように、本発明においては、演算
増幅器の動作電位として利用する中間電位は複数でもよ
く、また、分圧回路も複数設けてもよい。さらに、相互
に異なる複数の中間電位を形成して、中間電位間の電位
差により演算増幅器を動作させることも可能である。
増幅器の動作電位として利用する中間電位は複数でもよ
く、また、分圧回路も複数設けてもよい。さらに、相互
に異なる複数の中間電位を形成して、中間電位間の電位
差により演算増幅器を動作させることも可能である。
また、本発明の中間電位を形成するための回路構成と
しては、上記のように抵抗を用いた分圧回路に限らず、
結果として電源電位VDD,VEEの中間の電位を得ることが
できるものであれば、コンデンサやインダクタンス素子
等を用いた他の種々の公知の電位変換回路を用いてもよ
い。
しては、上記のように抵抗を用いた分圧回路に限らず、
結果として電源電位VDD,VEEの中間の電位を得ることが
できるものであれば、コンデンサやインダクタンス素子
等を用いた他の種々の公知の電位変換回路を用いてもよ
い。
さらに、本発明の出力回路部の構成としては、演算増
幅器により構成されたボルテージフォロワに限定される
ことなく、種々の回路構成を持つ出力回路部を用いるこ
とができる。例えば、電源電位及びこの電位に基づいて
直接若しくは間接的に形成された複数の電位から、これ
らとは異なる電位を生成して出力電位とする回路をも包
含するものである。
幅器により構成されたボルテージフォロワに限定される
ことなく、種々の回路構成を持つ出力回路部を用いるこ
とができる。例えば、電源電位及びこの電位に基づいて
直接若しくは間接的に形成された複数の電位から、これ
らとは異なる電位を生成して出力電位とする回路をも包
含するものである。
産業上の利用可能性
以上のように、本発明に係る電源回路、液晶表示体駆
動用電源及び液晶表示装置によれば、電源電圧に拘わら
ず出力回路部に供給される駆動電圧を低減できるので、
出力回路部の耐圧を低く設定できるから安価に構成で
き、製造コストを低減できるとともに、出力回路部に関
わる消費電力を低減することができる。
動用電源及び液晶表示装置によれば、電源電圧に拘わら
ず出力回路部に供給される駆動電圧を低減できるので、
出力回路部の耐圧を低く設定できるから安価に構成で
き、製造コストを低減できるとともに、出力回路部に関
わる消費電力を低減することができる。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/13 - 13/141
Claims (12)
- 【請求項１】第１電位及び該第１電位とは異なる第２電
位とに基づいて複数の出力電位を供給する複数の出力回
路部と、 前記第１電位と前記第２電位との間の中間電位を形成す
る中間電位形成部とを具備するとともに、 前記第１電位または前記第２電位と、前記中間電位とを
前記出力回路部の駆動電位として供給する電源回路にお
いて、 前記中間電位と前記第１電位との間及び前記中間電位と
前記第２電位との間の少なくとも一つには静電容量を有
することを特徴とする電源回路。 - 【請求項２】請求項１に記載の電源回路において、 前記静電容量は前記第１電位及び前記中間電位に接続さ
れる第１の静電容量と、前記第２電位及び前記中間電位
に接続される第２の静電容量と、を含んでなることを特
徴とする電源回路。 - 【請求項３】請求項１に記載の電源回路において、 前記中間電位形成部を前記第１電位及び前記第２電位に
基づいて前記中間電位を形成する分圧回路部としたこと
を特徴とする電源回路。 - 【請求項４】請求項３に記載の電源回路において、 前記分圧回路部には、その分圧手段の少なくとも一部と
して分圧抵抗を設けたことを特徴とする電源回路。 - 【請求項５】請求項３に記載の電源回路において、 前記分圧回路部には、その分圧手段の少なくとも一部と
してツェナーダイオードを設けたことを特徴とする電源
回路。 - 【請求項６】請求項３に記載の電源回路において、 前記分圧回路部には、その分圧手段の少なくとも一部と
して１又は複数の順方向のダイオードを設けたことを特
徴とする電源回路。 - 【請求項７】請求項１乃至請求項４のいずれかに記載の
電源回路において、 前記中間電位の電位変動を所定の範囲に制限する電位変
動制限手段を設けたことを特徴とする電源回路。 - 【請求項８】請求項７記載の電源回路において、 前記電位変動制限手段を、前記中間電位の上限電位及び
下限電位をそれぞれ設定したリミッタ回路部としたこと
を特徴とする電源回路。 - 【請求項９】請求項８記載の電源回路において、 前記リミッタ回路部に、前記中間電位の上限電位を設定
する第１の能動素子と、前記中間電位の下限電位を設定
する第２の能動素子とを設けたことを特徴とする電源回
路。 - 【請求項１０】請求項１乃至請求項９のいずれかに記載
の電源回路において、 前記複数の出力回路部を、前記第１電位及び前記第２電
位に基づく分圧により形成した電位を入力する演算増幅
器で構成したボルテージフォロワを主構成とする回路部
としたことを特徴とする電源回路。 - 【請求項１１】請求項１乃至請求項10のいずれかに記載
の電源回路を備えた液晶表示体駆動用電源。 - 【請求項１２】請求項11に記載された液晶表示体駆動用
電源を備えた液晶表示装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-4480 | 1995-01-13 | ||
| JP448095 | 1995-01-13 | ||
| PCT/JP1996/000023 WO1996021879A1 (fr) | 1995-01-13 | 1996-01-10 | Circuit d'alimentation, alimentation pour ecran a cristaux liquides et ecran a cristaux liquides |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003133274A Division JP2003337318A (ja) | 1995-01-13 | 2003-05-12 | 電源回路、液晶表示体駆動用電源及び液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3477714B2 true JP3477714B2 (ja) | 2003-12-10 |
Family
ID=11585276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52155796A Expired - Lifetime JP3477714B2 (ja) | 1995-01-13 | 1996-01-10 | 電源回路、液晶表示体駆動用電源及び液晶表示装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6188395B1 (ja) |
| EP (1) | EP0756190B1 (ja) |
| JP (1) | JP3477714B2 (ja) |
| KR (1) | KR100290075B1 (ja) |
| CN (1) | CN1145668A (ja) |
| DE (1) | DE69632764T2 (ja) |
| TW (1) | TW349220B (ja) |
| WO (1) | WO1996021879A1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09101496A (ja) * | 1995-10-04 | 1997-04-15 | Sharp Corp | 表示装置駆動用電圧発生装置 |
| JP3894523B2 (ja) * | 1998-02-17 | 2007-03-22 | 松下電器産業株式会社 | 容量性負荷の駆動回路 |
| JP3132470B2 (ja) * | 1998-06-08 | 2001-02-05 | 日本電気株式会社 | 液晶表示パネル駆動用電源回路とその消費電力低減方法 |
| US6483496B2 (en) * | 1998-07-09 | 2002-11-19 | Sanyo Electric Co., Ltd. | Drive circuit for display apparatus |
| US7061462B1 (en) * | 1998-10-26 | 2006-06-13 | Pir Hacek Over S Janez | Driving scheme and electronic circuitry for the LCD electrooptical switching element |
| JP3506219B2 (ja) * | 1998-12-16 | 2004-03-15 | シャープ株式会社 | Ｄａ変換器およびそれを用いた液晶駆動装置 |
| JP4806481B2 (ja) * | 1999-08-19 | 2011-11-02 | 富士通セミコンダクター株式会社 | Ｌｃｄパネル駆動回路 |
| JP2002175060A (ja) * | 2000-09-28 | 2002-06-21 | Sharp Corp | 液晶駆動装置およびそれを備えた液晶表示装置 |
| WO2002045067A1 (en) * | 2000-11-30 | 2002-06-06 | Thomson Licensing S.A. | Switched amplifier drive circuit for liquid crystal displays |
| EP1324304A1 (en) * | 2001-12-27 | 2003-07-02 | STMicroelectronics S.r.l. | "Supply system of the driving voltage generator of the rows and of the columns of a liquid crystal display" |
| EP1324308A1 (en) * | 2001-12-27 | 2003-07-02 | STMicroelectronics S.r.l. | Generation system for driving voltages of the rows and of the columns of a liquid crystal display |
| EP1470921A1 (en) * | 2002-01-28 | 2004-10-27 | Sharp Kabushiki Kaisha | Capacitive load driving circuit, capacitive load driving method, and apparatus using the same |
| US7944411B2 (en) * | 2003-02-06 | 2011-05-17 | Nec Electronics | Current-drive circuit and apparatus for display panel |
| US20050161455A1 (en) * | 2004-01-26 | 2005-07-28 | Stephen Studee | Tamper resistant container |
| KR100586545B1 (ko) * | 2004-02-04 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치 |
| DE102006040186B4 (de) * | 2006-08-26 | 2008-07-31 | Robert Bosch Gmbh | Verfahren zum Betreiben eines elektrischen Gerätes |
| JP5057868B2 (ja) * | 2007-07-06 | 2012-10-24 | ルネサスエレクトロニクス株式会社 | 表示装置、及び表示パネルドライバ |
| US20090079471A1 (en) * | 2007-09-25 | 2009-03-26 | Ting-Yuan Cheng | Low power buffer circuit |
| KR20100094183A (ko) * | 2009-02-18 | 2010-08-26 | 삼성전자주식회사 | 드라이빙 회로 및 이를 포함하는 디스플레이 장치 |
| CN103078529A (zh) * | 2012-12-31 | 2013-05-01 | 江苏一同环保工程技术有限公司 | 大功率高频高压串联叠加整流变压器 |
| KR102665203B1 (ko) * | 2019-10-14 | 2024-05-16 | 주식회사 엘엑스세미콘 | 전원관리집적회로 |
| TWI847633B (zh) * | 2023-03-28 | 2024-07-01 | 敦玉科技有限公司 | 多通道同時序輸出之電源驅動訊號產生器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4158786A (en) * | 1976-07-27 | 1979-06-19 | Tokyo Shibaura Electric Co., Ltd. | Display device driving voltage providing circuit |
| JPS61234118A (ja) * | 1985-04-09 | 1986-10-18 | Mitsubishi Electric Corp | 波形整形回路 |
| JPH02150819A (ja) * | 1988-12-02 | 1990-06-11 | Seiko Epson Corp | 液晶表示装置 |
| US5130703A (en) * | 1989-06-30 | 1992-07-14 | Poqet Computer Corp. | Power system and scan method for liquid crystal display |
| JPH03230188A (ja) * | 1990-02-05 | 1991-10-14 | Seiko Instr Inc | 表示装置の電源回路 |
| JPH03230116A (ja) * | 1990-02-05 | 1991-10-14 | Seiko Instr Inc | 液晶駆動用高電圧バイアス回路 |
| JPH03230117A (ja) * | 1990-02-05 | 1991-10-14 | Seiko Instr Inc | 表示装置の電源回路 |
| JP2951352B2 (ja) * | 1990-03-08 | 1999-09-20 | 株式会社日立製作所 | 多階調液晶表示装置 |
| JP2695981B2 (ja) * | 1990-10-05 | 1998-01-14 | 株式会社東芝 | 液晶表示器駆動電源回路 |
| JPH04294325A (ja) * | 1991-03-25 | 1992-10-19 | Ricoh Co Ltd | 液晶駆動用電源 |
| DE9115126U1 (de) * | 1991-12-05 | 1992-03-19 | Friedrich Merk-Telefonbau GmbH, 8000 München | Schaltungsanordnung zur Spannungserzeugung für Flüssigkristall-Anzeigeeinrichtungen |
| JPH06180564A (ja) * | 1992-05-14 | 1994-06-28 | Toshiba Corp | 液晶表示装置 |
| JPH07334122A (ja) * | 1994-06-07 | 1995-12-22 | Texas Instr Japan Ltd | 駆動回路 |
| CN1129887C (zh) * | 1994-12-26 | 2003-12-03 | 夏普公司 | 液晶显示装置 |
| JPH09101496A (ja) * | 1995-10-04 | 1997-04-15 | Sharp Corp | 表示装置駆動用電圧発生装置 |
-
1996
- 1996-01-10 JP JP52155796A patent/JP3477714B2/ja not_active Expired - Lifetime
- 1996-01-10 US US08/702,626 patent/US6188395B1/en not_active Expired - Lifetime
- 1996-01-10 WO PCT/JP1996/000023 patent/WO1996021879A1/ja active IP Right Grant
- 1996-01-10 CN CN96190033A patent/CN1145668A/zh active Pending
- 1996-01-10 KR KR1019960704571A patent/KR100290075B1/ko not_active IP Right Cessation
- 1996-01-10 EP EP96900426A patent/EP0756190B1/en not_active Expired - Lifetime
- 1996-01-10 DE DE69632764T patent/DE69632764T2/de not_active Expired - Lifetime
- 1996-03-14 TW TW085103086A patent/TW349220B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR970701366A (ko) | 1997-03-17 |
| US6188395B1 (en) | 2001-02-13 |
| EP0756190B1 (en) | 2004-06-23 |
| TW349220B (en) | 1999-01-01 |
| KR100290075B1 (ko) | 2001-05-15 |
| DE69632764T2 (de) | 2005-06-23 |
| EP0756190A1 (en) | 1997-01-29 |
| EP0756190A4 (ja) | 1997-03-12 |
| DE69632764D1 (de) | 2004-07-29 |
| CN1145668A (zh) | 1997-03-19 |
| WO1996021879A1 (fr) | 1996-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3477714B2 (ja) | 電源回路、液晶表示体駆動用電源及び液晶表示装置 | |
| US7019730B2 (en) | Power supply circuit, operational amplifier circuit, liquid crystal device and electronic instrument | |
| JP3613799B2 (ja) | 電源回路，液晶表示装置及び電子機器 | |
| EP0772182B1 (en) | Display-driving voltage generating apparatus | |
| JPH0798577A (ja) | 電源供給装置、液晶表示装置及び電源供給方法 | |
| JP2000137247A (ja) | アクティブマトリックス液晶表示装置 | |
| US6304256B1 (en) | Display unit | |
| US20040169980A1 (en) | Capacitive load driving circuit and liquid crystal display | |
| TW573163B (en) | Power source circuit and electrooptic device | |
| JPH1031200A (ja) | 液晶駆動用分割電圧発生器 | |
| US5939840A (en) | Liquid crystal back light illuminating device and liquid crystal display device | |
| JP2003337318A (ja) | 電源回路、液晶表示体駆動用電源及び液晶表示装置 | |
| KR100440540B1 (ko) | 파워-오프 방전 회로를 갖는 액정 표시 장치 | |
| JPH0928077A (ja) | スイッチングレギュレータ | |
| KR100557362B1 (ko) | 전원 회로 | |
| KR100228281B1 (ko) | 정전압 소자를 구비한 액정 표시 장치용 전압 발생회로 | |
| KR0121717Y1 (ko) | 액정 디스플레이의 온도 보정 회로 | |
| CN219534038U (zh) | 一种Mini LED背光驱动电路 | |
| US11641161B1 (en) | Charge pump circuit | |
| KR100602984B1 (ko) | 전원 회로 | |
| JPH0862570A (ja) | 液晶表示素子駆動回路 | |
| JP3383110B2 (ja) | 液晶駆動用分割電圧発生器 | |
| JP3299678B2 (ja) | Ｌｃｄ駆動電源回路及びｌｃｄ表示装置 | |
| KR100241902B1 (ko) | 키폰시스템에서 일반전화기로 정전류가 공급되도록 하는가입자회로 | |
| JPH10268260A (ja) | アクティブマトリクス型表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081003 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091003 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101003 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |