JP3476906B2 - 積層インダクタ基板 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【産業上の利用分野】本発明は、セラミック層もしくは
磁性体材料の層からなる積層体内に、該層間に配置した
コイルパターンによって構成されるコイル、内部配線に
よって構成される所定回路網を内装した積層インダクタ
基板に関するものであり、特に、コイルの側面方向への
漏洩磁束防止に優れた積層インダクタに関するものであ
る。 【０００２】 【従来の技術】一般に、インダクタ部品は、コア部材に
絶縁被覆された導線を巻回して構成され、シールドケー
スに収納され、所定プリント配線基板に実装されてい
た。 【０００３】また、近時、電子機器などの実装機器の小
型化の要求に伴い、積層セラミック技術を応用した積層
インダクタがある。この構造は、複数のセラミック層か
ら成る積層体において、各セラミック層の各層間にコイ
ルパターンを形成し、また各セラミック層にビアホール
導体を形成して、複数のコイルパターンとビアホール導
体とでコイルを達成するとともに、各セラミック層の各
層間に所定回路となる内部配線を形成し、また各セラミ
ック層にビアホール導体を形成して、所定回路を達成し
た積層インダクタ基板がある（特開昭６３−２９９１０
号参照）。 【０００４】さらに、上述のコイルの漏洩磁束を防止す
る方法としては、本出願人は先に、コイルの周囲に、積
層体の積層方向を貫く例えば４つの複数のビアホール導
体を形成した積層インダクタを提案した。 【０００５】この積層インダクタは、図６に示すよう
に、例えば積層体８０は、例えば９層のセラミック層８
１ａ〜８１ｆ、８１ｘ、８１ｙから構成されており、セ
ラミック層８１ｘ、８１ａ〜８１ｆの各層間には所定タ
ーン数、例えば１ターンのコイルパターン８２ａ〜８２
ｆが配置されており、さらに、セラミック層８１ａ〜８
１ｅには、各コイルパターン８２ａ〜８２ｅの他端と各
コイルパターン８２ｂ〜８２ｆの一端とを接続するため
のビアホール導体８３ａ〜８３ｅが形成されている。こ
れにより、コイルパターン８２ａの一端からコイルパタ
ーン８２ｆの他端で一連のコイルが達成される。 【０００６】このコイルからの漏洩磁束を防止するため
に、例えば、セラミック層８１ｘ、８１ｙ上に短絡導体
膜８４ｘ、８４ｙを形成し、各セラミック８１ｘ、８１
ａ〜８１ｆの周囲には、短絡導体膜８４ｘ、８４ｙを接
続するビアホール導体８５ａ〜８５ｄが形成されてい
る。 【０００７】これにより、短絡導体膜８４ｘ、８４ｙ及
びビアホール導体８５ａ〜８５ｄによって、コイルの周
囲には４つの閉ループ回路が形成されることになる。 【０００８】 【発明が解決しようとする課題】ここで、この積層イン
ダクタ内に、所定回路網を内装する積層インダクタ基板
において、コイルの特性や回路の構成によもよるが、例
えばコイルをトランスとして用いる場合、所定コイルを
達成するためのコイルパターンの積層数と、所定回路網
を形成するに必要な内部配線の積層数とでは、コイルパ
ターンの積層数が多く必要となる。 【０００９】このような場合、短絡導体膜８４ｘ、８４
ｙ、ビアホール導体８５ａ〜８５ｄから成る閉ループ回
路の開口が大きくなり、コイルからの漏洩磁束を閉ルー
プ回路で、充分に電流に変化させることができず、若干
量の漏洩磁束が発生してしまうという問題が発生してい
た。 【００１０】これにより、所定回路網に悪影響を与えて
しまい、所定回路の動作に誤動作を与えることが考えら
れる。 【００１１】本発明は、上述の問題点に鑑みて、案出さ
れたものであり、その目的は、コイルと所定回路網とを
積層体に一体化するにあたり、コイルからの漏洩磁束を
完全に遮断して、信頼性の高い回路動作を達成すること
ができる積層インダクタ基板を提供することにある。 【００１２】 【課題を解決するための手段】本発明の積層イダクタ基
板は、セラミック層もしくは磁性体層を複数積層して成
る積層体に、各層間に配置されたコイルパターン、各層
に形成されコイルパターンどうしを接続するビアホール
導体から成るコイルを内装するとともに、各層に配置し
た内部配線から成る所定回路網を内装して成る積層イン
ダクタ基板において、前記コイルの周囲に、異なる層間
に配置した導体パターンとその導体パターンの両端に形
成したビアホール導体との接続によって形成した閉ルー
プ回路を、前記コイルパターンが存在する全ての層間に
前記導体パターンを位置させるようにして積層方向に複
数配置したことを特徴するものである。 【００１３】 【作用】本発明によれば、複数積層したセラミック層内
に配置されたコイルの周囲に、異なる層間に配置された
導体パターンとその導体パターンの両端を接続するビア
ホール導体による閉ループ回路を、コイルパターンが存
在する全ての層間に前記導体パターンを位置させるよう
にして積層方向に多数配置している。 【００１４】従って、コイル周囲へのコイルの漏洩磁束
を、積層方向に配置された複数の閉ループ回路で有効に
遮断することができ、同一積層体内に形成した回路網に
対して悪影響を与えることがなく、安定した回路動作が
可能となる。 【００１５】 【実施例】以下、本発明の積層インダクタ基板を図面を
用いて詳説する。 【００１６】図１は本発明の積層インダクタ基板の外観
斜視図であり、図２は断面図を示す、図３は積層体のコ
イル部分の分解斜視図を示す。 【００１７】図１において、積層インダクタ基板１０
は、セラミック層もしくは磁性体材料層が複数積層され
た積層体１とから主に構成されて、必要に応じて積層体
１の主面に端子電極、接続用パッドを含む表面配線２
０、やチップ状電子部品、リード型電子部品、ＩＣチッ
プなどの電子部品３０が搭載されている。尚、実施例で
は、コイル特性を向上させるために積層体１のコイルの
中心部に貫通穴１１を形成し、この貫通穴１１に積層方
向の上下から概略Ｅ字状の部材４０ａ、４０ｂからなる
コア部材４０を配置している。 【００１８】積層体１は、図２、３に示すように、アル
ミナなどを絶縁体セラミック、Ｍｎ・Ｚｎフェライトな
どの磁性体材料（広義でセラミックとする）と必要に応
じて添加するガラス成分を含むセラミック層１ａ〜１ｇ
が積層されており、その各セラミック１ａ〜１ｇ層間に
は、コイル成分を構成するコイルパターン２ｂ〜２ｇ、
このコイルと接続する所定回路とを構成する内部配線８
・・・とが配置されている。尚、図３では、セラミック
層１ｃ〜１ｇとの層間の内部配線８・・・を省略してい
る。 【００１９】また、積層体１には、コイル成分の中心軸
を貫通穴１１が形成されおり、この貫通穴１１に２つの
Ｅ字状部材４０ａ、４０ｂを組み合わせて成るコア部材
４０が配置される。 【００２０】コイル成分は、各セラミック層１ａと１
ｂ、１ｂと１ｃ・・・に配置されたコイルパターン２
ｂ、２ｃ・・・と、各セラミック層１ｂ〜１ｆを貫くビ
アホール導体３ｂ〜３ｆとによって達成される。 【００２１】即ち、コイルパターン２ｂの他端は、ビア
ホール導体３ｂを介してコイルパターン２ｃの一端に接
続し、コイルパターン２ｃの他端は、ビアホール導体３
ｃを介してコイルパターン２ｄの一端に接続し、コイル
パターン２ｄの他端は、ビアホール導体３ｄを介してコ
イルパターン２ｅの一端に接続し、コイルパターン２ｅ
の他端は、ビアホール導体３ｅを介してコイルパターン
２ｆの一端に接続し、コイルパターン２ｆの他端は、ビ
アホール導体３ｆを介してコイルパターン２ｇの一端に
接続している。これにより、コイルパターン２ｂの一端
からコイルパターン２ｇの他端で所定ターン数のコイル
が達成されることになる。 【００２２】尚、コイルパターン２ｂの一端、コイルパ
ターン２ｇの他端は、積層体１の回路を構成する内部配
線８に接続されたり、また、積層体の主面に導出されて
表面配線２０などに接続される。 【００２３】回路網は、各セラミック層１ａと１ｂ、１
ｂと１ｃ・・・に配置された内部配線８・・、及び所定
回路網に応じて各内部配線８間を接続するビアホール導
体９・・から構成されており、さらに、内部配線８の一
部は、積層体１の主面の表面配線２０などに接続されて
いる。 【００２４】ここで、本発明の特徴的なことは、コイル
パターン２ｂ〜２ｇ、ビアホール導体３ｂ〜６ｇから成
るコイル成分と内部配線８・・・、ビアホール導体９・
・・から成る所定回路網との間に、即ちコイル成分の周
囲、図では対向する二辺に、導体パターン４ｂ〜４ｇ、
５ｂ〜５ｇとビアホール導体６ａ、６ｂ、７ａ、７ｂか
ら成る複数の、例えば５つの閉ループ回路を積層方向に
配置したことであり、しかも導体パターン４ｂ〜４ｇ、
５ｂ〜５ｇはコイルパターン２ｂ〜２ｇが存在する全て
の層間に位置させてある。 【００２５】例えば、一方側の導体パターン４ｂと導体
パターン４ｃとをその両端でビアホール導体６ａ、６ｂ
とで接続して第１の閉ループ回路を構成し、導体パター
ン４ｃと導体パターン４ｄとをその両端でビアホール導
体６ａ、６ｂｃとで接続して第２の閉ループ回路を構成
し、導体パターン４ｄと導体パターン４ｅとをその両端
でビアホール導体６ａ、６ｂとで接続して第３の閉ルー
プ回路を構成し、導体パターン４ｅと導体パターン４ｆ
とをその両端でビアホール導体６ａ、６ｂとで接続して
第４の閉ループ回路を構成し、導体パターン４ｆと導体
パターン４ｇとをその両端でビアホール導体６ａ、６ｂ
とで接続して第５の閉ループ回路を構成する。尚、コイ
ルの他方側も同様に導体パターン５ｂ〜５ｅ、ビアホー
ル導体７ａ、７ｂによって５つの閉ループ回路を形成し
ている。 【００２６】尚、図２において、導体パターン４ｂ〜４
ｅ、ビアホール導体６ａ、５ｂによって形成される閉ル
ープ回路群を「４」で表記して、導体パターン５ｂ〜５
ｅ、ビアホール導体７ａ、７ｂによって形成される閉ル
ープ回路群を「５」で表記している。また、何れかの閉
ループ回路は内部配線８・・・や表面配線２０のアース
電位に接続することが望ましい。 【００２７】また、別の構造として、図４に示すよう
に、各セラミック層１ａ〜１ｇの間に上述のコイルパタ
ーン２ａ〜２ｂ（総称して２と記す）を配置するととも
に、セラミック層１ａと１ｂとの間に導体パターン４１
ｂ、５１ｂを、セラミック層１ｃ〜１ｆとの間に並設さ
れた導体パターン４１ｃ〜４１ｆ、４２ｃ〜４２ｆ、５
１ｃ〜５１ｆ、５２ｃ〜５２ｆを、セラミック層１ｂ〜
１ｆに導体パターン４１ｇ、５１ｇを夫々配置する。ま
た、セラミック層１ｂ〜１ｆの導体パターン４１ｂ〜４
１ｇ、４２ｃ〜４２ｆ、５１ｂ〜５１ｇ、５２ｃ〜５１
ｆの両端位置に、セラミック層１ｂ〜１ｆの厚みを貫く
ビアホール導体６１ｂ〜６１ｆ、６２ｂ〜６２ｆ、７１
ｂ〜７１ｆ、７２ｂ〜７２ｆを形成する。 【００２８】これにより、コイルの一方側において、導
体パターン４１ｂと導体パターン４１ｃとをその両端で
ビアホール導体６１ｂ、６２ｂとで接続して第１の閉ル
ープ回路を構成し、導体パターン４２ｃと導体パターン
４２ｄとをその両端でビアホール導体６１ｃ、６２ｃと
で接続して第２の閉ループ回路を構成し、導体パターン
４１ｄと導体パターン４１ｅとをその両端でビアホール
導体６１ｄ、６２ｄとで接続して第３の閉ループ回路を
構成し、導体パターン４２ｅと導体パターン４２ｆとを
その両端でビアホール導体６１ｅ、６２ｅとで接続して
第４の閉ループ回路を構成し、導体パターン４１ｆと導
体パターン４１ｇとをその両端でビアホール導体６１
ｆ、６２ｆとで接続して第５の閉ループ回路を構成され
ることになる。尚、コイルの他方側も導体パターン５１
ｂ〜５１ｇ、５２ｃ〜５１ｆ及びビアホール導体７１ｂ
〜７１ｆ、７２ｂ〜７２ｆによって５つの閉ループ回路
が構成される。 【００２９】さらに、別の構造として、図５に示すよう
に、各セラミック層１ａ〜１ｇの間に上述のコイルパタ
ーン２ａ〜２ｂ（総称して２と記す）を配置するととも
に、セラミック層１ａ〜１ｇとの間に導体パターン４３
ｂ〜４３ｇ、５３ｂ〜５３ｇを配置し、また、セラミッ
ク層１ｂ〜１ｆの導体パターン４３ｂ〜４３ｇ、５３ｂ
〜５１ｇの両端位置にビアホール導体６３ａ〜６３ｃ、
６４ａ〜６４ｃ、７３ａ〜７３ｃ、７４ａ〜７４ｃを形
成する。 【００３０】これにより、例えばコイルの一方側におい
て、３つの閉ループ回路が形成されている。即ち、導体
パターン４３ｂと導体パターン４３ｄと、その両端を接
続するセラミック層１ｂ、１ｃの厚み貫らぬくビアホー
ル導体６３ａ、６４ａとによって第１の閉ループ回路を
構成し、導体パターン４３ｃと導体パターン４３ｆと、
その両端を接続するセラミック層１ｃ、１ｄ、１ｅの厚
み貫らぬくビアホール導体６３ｂ、６４ｂとによって第
２の閉ループ回路を構成し、導体パターン４３ｅと導体
パターン４３ｇと、その両端を接続するセラミック層１
ｅ、１ｆの厚み貫らぬくビアホール導体６３ｃ、６４ｃ
とによって第３の閉ループ回路を構成する。尚、コイル
の他方側においても、導体パターン５３ｂ〜５３ｇ、ビ
アホール導体７３ａ〜７３ｃ、７４ａ〜７４ｃによって
３つの閉ループ回路が構成されている。尚、図４、図５
においては、コア部材４０が配置される貫通穴、所定回
路を達成するための内部配線、表面配線２０を省略し
た。 【００３１】上述の図３〜図５において、図３では、各
セラミック層１ｂ〜１ｇの厚み分で、積層方向に５つの
閉ループ回路を配置し、且つ導体パターン４ｂ〜４ｇ、
５ｂ〜５ｇが共用しており、図４では各セラミック層１
ｂ〜１ｇの厚み分、積層方向に５つの閉ループ回路を構
成し、且つ導体パターン４１ｂ〜４１ｇ、４２ｃ〜４２
ｆ、５１ｂ〜５１ｇ、５２ｃ〜５２ｆが独立されてお
り、図５では複数の層、２層又は３層の厚み分で、積層
方向に複数の閉ループ回路を構成され、その閉ループ回
路が互いに重なりあっている。 【００３２】以上のように、コイルパターン２ｂ〜２ｇ
から成るコイルの周囲で、積層体１の積層方向に複数の
閉ループ回路が複数が配置されているので、閉ループ回
路の開口を小さくすることができ、コイル成分から発生
する漏洩磁束を有効に防止することができる。 【００３３】これにより、内部配線８・・・から成る所
定回路網側に影響を与えることがなく、特に、積層イン
ダクタに所定回路網を複合化した積層インダクタ基板に
おいては、極めて有効な構造と言える。 【００３４】上述のような積層インダクタ基板の製造方
法としは、多層セラミック基板の製造方法に用いられる
周知の方法すべて適用できる。最も一般的なグリーンシ
ート多層方法で、図３の積層体を例に簡単に説明する。 【００３５】まず、アルミナや各種フェライト（本発明
では広義にフェライト焼結体をセラミックという）など
のセラミック粉末、必要に応じてガラスフリットの固形
成分に有機ビヒクルなどを混合して、スリップ材化し、
ドクターブレード法などでテープ化し、所定形状のグリ
ーンシートを作成する。 【００３６】その後、セラミック層１ｂ〜１ｆに対応す
るグリーンシートに、コイル構造、所定回路構造、閉ル
ープ回路の構造に応じて、ビアホール導体３ｂ〜３ｆ、
６ａ、６ｂ、７ａ、７ｂ、９となる貫通穴をパンチ加工
により形成する。 【００３７】次に、セラミック層１ｂ〜１ｆに対応する
グリーンシートに形成した貫通穴に導電性ペーストを充
填印刷するとともに、各グリーンシート上に、コイルパ
ターン２ｂ〜２ｄ、導体パターン４ｂ〜４ｇ、５ｂ〜５
ｇ、内部配線８・・・となる導体膜を導電性ペーストの
印刷により形成する。 【００３８】尚、セラミック層１ａ、１ｇとなるグリー
ンシートには、内部配線８と表面配線２０との接続に応
じて、またコイルパターン２ａ、２ｇと表面配線２０と
の接続に応じて、ビアホール導体となる貫通穴を形成
し、導電性ペーストの充填を行う。 【００３９】このようして得られたグリーンシートをセ
ラミック層１ａ〜１ｇの積層順序を考慮して、積層・圧
着を行う。また、最終的な積層インダクタ基板の形状と
なるように分割溝を形成するとともに、必要に応じて、
コイルの中心軸にコア部材が配置される貫通穴をプレス
成型で形成する。 【００４０】次に、焼成処理を行う。焼成処理は脱バイ
ンダー工程と焼結工程とから成る。 【００４１】その後、必要に応じて、表面配線２０を焼
きつけ処理により形成し、所定形状に分割を行い、電子
部品３０やコア部材４０を搭載・装着する。 【００４２】尚、上述の実施例において、閉ループ回路
がコイルの周囲の対向する２辺に形成させれているが、
コイルを全て取り囲むように、４辺に夫々形成しても構
わない。 【００４３】また、上述の実施例では、積層体１内に１
つのコイルが形成されているが、複数のコイルを形成し
て、これらをコア部材で結合したトランス部品としても
構わない。 【００４４】さらに、支持基板に焼成済みセラミック基
板を用いて、支持基板から積層体を剥離せず、この支持
基板を積層体の一部として用いることができる。この場
合、焼成済みセラミック基板表面に予めコイルパターン
を形成しておいても構わない。 【００４５】 【発明の効果】以上、本発明によればコイルから発生す
る漏洩磁束を閉ループ回路で遮断することができ、同一
積層体内に配置した内部配線からなる所定回路網に悪影
響を与えることがなく、安定した回路動作が可能とな
る。

【図面の簡単な説明】 【図１】本発明に係る積層インダクタ基板の外観斜視図
である。 【図２】本発明に係る積層インダクタ基板の断面図であ
る。 【図３】図１中の積層体の分解斜視図である。 【図４】本発明の他の積層インダクタ基板の積層体の分
解斜視図である。 【図５】本発明の別の積層インダクタ基板の積層体の分
解斜視図である。 【図６】従来の積層インダクタ部品の積層体の分解斜視
図である。 【符号の説明】 １・・・積層体 １ａ〜１ｇ・・・シート ２ｂ〜２ｇ・・・コイルパターン ３ｂ〜３ｆ・・・ビアホール導体 ４ｂ〜４ｇ、５ｂ〜５ｇ・・・導体パターン ６ａ、６ｂ、７ａ、７ｂ・・・ビアホール導体 41b 〜41g 、42c 〜42f 、51b 〜51g 、52c 〜52f ・・
・導体パターン 61b 〜61f 、 62b 〜62f 、71b 〜71f 、72b 〜72f ・
・・ビアホール導体 ４３ｂ〜４３ｇ、５３ｂ〜５３ｇ・・・導体パターン 63a 〜63c 、 64a 〜64c 、73a 〜73c 、 74a 〜74c ・
・・ビアホール導体 8 ・・・内部配線 9 ・・・ビアホール導体

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】セラミック層もしくは磁性体層を複数積層
   して成る積層体に、各層間に配置されたコイルパター
   ン、各層に形成されコイルパターンどうしを接続するビ
   アホール導体から成るコイルを内装するとともに、各層
   に配置した内部配線から成る所定回路網を内装して成る
   積層インダクタ基板において、 前記コイルの周囲に、異なる層間に配置した導体パター
   ンとその導体パターンの両端に形成したビアホール導体
   との接続によって形成した閉ループ回路を、前記コイル
   パターンが存在する全ての層間に前記導体パターンを位
   置させるようにして積層方向に複数配置したことを特徴
   する積層インダクタ基板。