JP3473529B2 - 圧電共振部品 - Google Patents
圧電共振部品Info
- Publication number
- JP3473529B2 JP3473529B2 JP36154999A JP36154999A JP3473529B2 JP 3473529 B2 JP3473529 B2 JP 3473529B2 JP 36154999 A JP36154999 A JP 36154999A JP 36154999 A JP36154999 A JP 36154999A JP 3473529 B2 JP3473529 B2 JP 3473529B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric resonance
- exterior
- material layer
- piezoelectric
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
のような電子部品の外装基板並びに外装基板を用いた圧
電共振部品に関し、より詳細には、異なる材料層を積層
してなる電子部品用外装基板を用いた圧電共振部品に関
する。
いて、電子部品素子を保護するために、セラミックスか
らなる外装基板が多用されていた。
図10に示す圧電共振子101が開示されている。圧電
共振子101では、エネルギー閉じ込め型の圧電共振素
子102の上下に外装基板103,104が積層されて
いる。外装基板103,104は、低温焼成により得ら
れたアルミナにより構成されている。アルミナなどのセ
ラミックスは、強度に優れているものの、焼成温度が高
いため製造コストが高くつく。特開平4−4604号公
報では、この焼成温度が低められており、それによって
製造コストの低減が図られるとされている。
は、図11に示す水晶振動子が開示されている。ここで
は、水晶振動素子112が、ベース部材113とキャッ
プ材114とで構成されるパッケージ内に封止されてい
る。ベース部材113及びキャップ材114が、ガラス
−セラミックス複合体により構成されており、それによ
って800〜1000℃程度の低温で焼成することがで
きるとされている。
は、図12に示す複合層セラミック部品が開示されてい
る。ここでは、低誘電率層121,124が最外層に配
置されており、該低誘電率層121,124がセラミッ
ク粉末と非晶質ガラスとの混合材料により構成されてい
る。低誘電率層121,124間には、高誘電率層12
2,123が配置されている。高誘電率層122,12
3により、導体層125,126により構成されるコン
デンサや共振器などの特性が高められるとされている。
公報に記載の圧電共振子の外装基板103,104は、
比較的低温で焼成可能であるものの、焼成に際しての収
縮率が大きい。従って、外装基板103,104の寸法
精度が十分でないという問題があった。
開平10−106880号公報に記載の構造では、ガラ
ス−セラミックス複合材料が用いられている。このガラ
ス−セラミックス複合材料は低温焼成可能であるもの
の、やはり焼成に際しての収縮率が大きく、基板寸法の
精度が十分でなかった。
り、寸法精度に優れた外装基板を有し、従って、寸法精
度に優れ、かつ安価に提供し得る圧電共振部品を提供す
ることにある。
電共振素子の上下に接着剤層を介して積層された第1,
第2の外装基板とを備え、前記第1,第2の外装基板の
少なくとも一方が、液相焼結する第1の材料層と、前記
第1の材料層の焼結温度では焼結しない第2の材料層と
からなる積層構造を有する多層基板により構成されてい
ることを特徴とする圧電共振部品である。
子が、エネルギー閉じ込め型の圧電共振素子であり、前
記第1,第2の外装基板が、エネルギー閉じ込め型圧電
共振素子の共振部の振動を妨げないための空間を確保し
て圧電共振素子に接着剤層を介して積層されている。
1,第2の外装基板の少なくとも一方に、圧電共振素子
に接着剤層を介して積層される面に凹部が形成されてお
り、該凹部により前記空間が構成されている。
定の局面では、前記第1の材料層が、ガラスまたはガラ
スセラミックスにより構成されている。本発明に係る圧
電共振部品のさらに他の特定の局面では、前記第1,第
2の外装基板は湿式メッキ浴により溶解される成分を含
有していない。
面では、前記第1,第2の外装基板の少なくとも一方に
おいて、第1の材料層の少なくとも一部を介して対向さ
れた少なくとも一対の容量電極をさらに備え、該一対の
容量電極によりコンデンサが構成されている。
1,第2の外装基板の少なくとも一方において、抵抗体
及び磁性体により、それぞれ、抵抗素子及びインダクタ
素子が構成されている。
第1,第2の外装基板の少なくとも一方が、複数の第1
の材料層を有するように構成されている。
係る圧電共振部品を示す斜視図である。圧電共振部品1
は、圧電共振素子2の上下に、接着剤層3,4を介して
第1,第2の外装基板5,6を貼り合わせた構造を有す
る。
〜9が形成されている。外部電極7〜9は、それぞれ、
圧電共振部品1において、上記圧電共振素子2、接着剤
層3,4及び外装基板5,6が積層されている積層体の
外表面の一対の側面及び下面並びに上面の一部に至るよ
うに形成されている。言い換えれば、上記積層体の外周
を巻回するように、但し積層体の上面においては、図示
のように分断されているように、外部電極7〜9が形成
されている。なお、積層体の上面に至っている外部電極
部分は形成されずともよい。
構造にある。図1(a)及び(b)を参照して、上記圧
電共振部品の詳細を説明する。図1(a)は、圧電共振
部品1の分解斜視図であり、図1(b)は、下方の外装
基板4の分解斜視図である。
は、矩形板状の圧電板10を用いて構成されている。圧
電板10は、チタン酸ジルコン酸鉛系セラミックスのよ
うな圧電セラミックス、あるいは水晶などの圧電単結晶
により構成される。
が形成されている。図1では図示されていないが、圧電
板10の下面中央にも励振電極が形成されており、下面
の励振電極が励振電極11と圧電板10を介して表裏対
向されている。
て、端縁10aに沿うように形成された引出し電極12
に接続されている。引出し電極12は、圧電板10の両
側縁に至るように形成されている。ここで、側縁とは、
端縁10aと直交する方向の外縁を示し、最終的に前述
した積層体の側面に露出する部分に相当する。すなわ
ち、引出し電極12は、圧電共振部品1において、上記
積層体の一対の側面に露出されている。
において外部電極7に電気的に接続されている。同様
に、下面に形成された励振電極もまた、引出し電極に接
続されており、該引出し電極が、圧電板10の下面にお
いて両側縁に至るように形成されており、外部電極8に
電気的に接続される。
め型の圧電共振素子であり、励振電極11が下面の励振
電極と対向されている部分が共振部を構成している。接
着剤層3,4は、上記共振部の振動を妨げないための空
間を形成するために、開口3a,4aをそれぞれ有す
る。すなわち、接着剤層3,4は、矩形枠状の平面形状
を有する。
複数の材料層13〜17を、内部電極18〜20を介し
て積層した構造を有する。ここで、材料層14,16
が、液相焼結する材料から構成された第1の材料層であ
り、材料層13,15,17が、第1の材料層14,1
6の焼結温度では焼結しない第2の材料層である。
4,16と、第2の材料層13,15,17とが交互に
積層されている。そして、最外側層は、第2の材料層1
3,17で構成されている。
を構成する材料としては、例えば、ガラスまたはガラス
−セラミックス複合材料などを用いることができる。よ
り具体的には、アノーサイト系結晶化ガラス、フォルス
テライト系結晶化ガラス、コージェライト系結晶化ガラ
ス、セルシアン系結晶化ガラスなどの結晶化ガラス、あ
るいはSiO2 −MgO−Al2 O3 系、SiO2 −A
l2 O3 系、SiO2−Al2 O3 −CaO系、SiO
2 −Al2 O3 −BaO系、SiO2 −CaO系などの
種々の非結晶化ガラスを用いて構成することができる。
上記液相焼結する第1の材料層14,16の焼結温度で
は焼結しない材料により構成される。このような材料と
しては、高融点の無機固体粉末を例示することができ、
より具体的には、Al2 O3、BaTiO3 、ZrO2
及びムライトなど、あるいはこれらの混合物が挙げられ
る。もっとも、第2の材料層13,15,17を構成す
る材料は、上記のようなセラミック材料に限定されず、
第1の材料層14,16を構成している材料よりも軟化
点が十分に高く、第1の材料層が焼結される際に焼成さ
れない材料であれば、ガラス材料を用いることもでき
る。
電極19,20は外装基板6内に3端子型コンデンサを
構成するために配置されている。第1の内部電極18
と、第2,第3の内部電極19,20とは、第2の材料
層15を介して重なり合うように配置されている。ま
た、第2の内部電極19は、前述した積層体の側面に露
出する引出し部19aを有し、該引出し部19aが第1
の外部電極7に電気的に接続されている。同様に、第3
の内部電極20は、引出し部20aを有し、該引出し部
20aが積層体の側面に露出しており、第2の外部電極
8に電気的に接続されている。
積層体側面の中央に引き出されている引出し部18aを
有する。引出し部18aは、第3の外部電極9に電気的
に接続されている。
に、3端子型コンデンサが接続される。特に、第1,第
2の外部電極7,8は、圧電共振素子2の励振電極11
及び下面及び下面の励振電極にそれぞれ電気的に接続さ
れている。従って、第1,第2の外部電極7,8を入出
力電極、第3の外部電極9をアース電位に接続すること
により、3端子型の負荷容量内蔵型圧電発振子を構成す
ることができる。
板5も下方の外装基板6と同様に構成されており、外装
基板5においても3端子型コンデンサが同様に構成され
ている。
6が、上記のように第1の材料層14,16と、第2の
材料層13,15,17とを積層した構造を有する。こ
の場合、液相焼結する第1の材料層14,16の焼成温
度は、その組成にもよるが、前述した材料で構成されて
いる場合800〜1000℃程度である。すなわち、第
1の材料層14,16は、比較的低温で焼成されてい
る。この場合、第2の材料層13,15,17を構成す
る材料は上記液相焼結する第1の材料層14,16の焼
成温度では焼成しない。
構成している材料が液相焼結材料層14,16に浸透
し、液相焼結する第1の材料層14,16が焼成される
と、第1の材料層14,16と第2の材料層13,1
5,17とが強固に一体化される。特に、第1の材料層
14,16の焼成時の収縮が、第2の材料層13,1
5,17により拘束される。よって、第1の材料層1
4,16の両主面における主面と平行な方向における収
縮が、材料層13,15,17の拘束作用により抑制さ
れ、寸法精度の高い外装基板6が得られる。
装基板6と同様に構成されているため、第1の材料層の
焼成時の収縮が、拘束材料層として機能する第2の材料
層により拘束され、やはり寸法精度が非常に高い外装基
板5が得られる。
6の寸法精度が効果的に高められ、しかも上記のように
比較的低温で焼成されるので、外装基板5,6のコスト
を低減することができる。また、圧電共振部品1では、
上記のように寸法精度が高い外装基板5,6が用いられ
ているので、圧電共振部品1自体の外寸の精度も効果的
に高められる。
られるため、外装基板5,6内に形成される電子部品機
能素子としての3端子型コンデンサの静電容量の精度も
飛躍的に高められる。
と、第2,第3の内部電極19,20との間に第2材料
層15が配置され、第1の材料層15により静電容量が
取り出されているが、第1の内部電極18と、第2,第
3の内部電極19,20間に第1の材料層を配置し、そ
れによって静電容量を形成してもよい。
本発明においては、少なくとも1層以上配置されていれ
ばよく、各層の数、厚み及び配置態様については、適宜
変更し得る。例えば、図3(a)に示す外装基板31の
ように、第1の材料層32,33間に第2の材料層34
を配置してもよい。また、図3(b)に示すように、逆
に、第2の材料層35,36間に第1の材料層37を配
置してもよい。また、図3(c)に示すように、2層の
第1の材料層38,39の上下に第2の材料層40,4
1を積層してもよい。
2の上下にコンデンサを構成するための内部電極43a
〜43cを形成し、上下に第1の材料層44,45を積
層し、さらに最外側に第2の材料層46,47を積層し
てもよい。
極を形成する場合、内部電極を導電ペーストの印刷によ
り形成し、外装基板と同時焼成してもよい。また、外部
電極7〜9については、圧電共振部品1を構成する上記
積層体を得た後に、別途導電ペーストを塗布・焼付ける
ことにより形成してもよく、蒸着等の薄膜形成方法によ
り形成してもよい。
で上記積層体を用意し、該積層体に導電ペーストを塗布
し、外装基板5,6の焼成と同時に外部電極7〜9を焼
成により完成させてもよい。
〜9は、上記のように様々な方法で形成されるが、外部
電極表面に、半田付け性を高めるためなどに、メッキ膜
を湿式メッキ法により形成してもよい。その場合には、
外装基板5,6において、Zrなど湿式メッキに際して
用いられるメッキ浴に溶解する成分を含有しない材料を
用いて外装基板5,6を構成することが望ましい。すな
わち、第1,第2の材料層として、上記メッキ浴に溶解
する成分を有しない材料を用いることが望ましく、それ
によって耐メッキ性に優れた外装基板5,6を形成する
ことができる。
ずれもが、第1,第2の材料層を積層した構造を有する
が、一方の外装基板については、本発明に係る外装基板
以外の外装基板、例えばセラミックスやガラス−セラミ
ックス複合材料、あるいはガラス等のうちの単一の材料
からなる基板で構成してもよい。すなわち、少なくとも
一方の外装基板が、本発明に従って構成されている限
り、本発明に従って構成されている外装基板の寸法精度
が高められるため、圧電共振部品1の寸法精度も高めら
れる。
実施例に係る圧電共振部品を説明するための各分解斜視
図である。本実施例においては、圧電共振素子2の上下
に外装基板51,52が積層されている。外装基板52
の上面には凹部52aが形成されている。特に図示はし
ないが、外装基板51の下面にも同様にして凹部が形成
されている。凹部52aは、圧電共振素子のエネルギー
閉じ込め型の共振部の振動を妨げないための空間を形成
するために設けられている。
である。外装基板52では、第1の実施例の外装基板6
と同様に、内部に第1〜第3の内部電極18〜20が配
置されている。
20と、材料層53〜60を積層した構造を有する。こ
のうち、材料層53,55,56,58,60が第2の
材料層であり、材料層54,57,59が第1の材料層
を構成している。
形枠状の平面形状を有するように構成されており、矩形
の開口部53a〜55aを有する。開口部53a〜55
aは、前述した凹部52aを形成するために設けられて
いる。
あるため、同一部分については、同一の参照番号を付す
ることにより、その説明は省略する。なお、本実施例に
おいても、上方の外装基板51も、下方の外装基板52
と同様に構成されているが、上方の外装基板51は、本
発明の外装基板以外の外装基板で構成されていてもよ
い。
が、第1の実施例と同様に、第1の材料層54,57,
59と、第2の材料層53,55,56,58,60と
を積層した構造を有するため、寸法精度が飛躍的に高め
られ、かつ3端子型コンデンサの静電容量の精度も高め
られる。また、外装基板52は低温で焼成することがで
きる。
部品51において、寸法精度の向上、コストの低減及び
静電容量のばらつきの低減を図り得る。図5及び図6
は、本発明の第3の実施例に係る圧電共振部品を説明す
るための分解斜視図及び外装基板を説明するための分解
斜視図である。
ードを利用したエネルギー閉じ込め型の圧電共振素子7
1が、外装基板72,73で構成されるパッケージ内に
収納される。外装基板72は、収納凹部72aを有す
る。収納凹部72aは、外装基板72の上面に開いてお
り、圧電共振素子71が収納される大きさを有するよう
に構成されている。収納凹部72aの底面から外装基板
72の側面に至るように第1,第2の外部電極7,8が
形成されている。また、外装基板72の側面中央には、
第3の外部電極9が形成されている。第1〜第3の外部
電極7〜9は、外装基板72の側面上に露出しているだ
けでなく、側面から底面を経て反対側の側面に至るよう
に形成されている。
励振電極74が形成されている。励振電極74と圧電共
振素子71の中央で表裏対向するように下面にも励振電
極が形成されている。下面の励振電極は、図5の右側に
延ばされており、導電性接合材75を介して収納凹部7
2a内に露出している外部電極8に電気的に接続され
る。また、励振電極74は、圧電共振素子71の上面に
形成されているが、圧電共振素子71の一端において端
面から下面に至るように延ばされている。この励振電極
74の下面の延長部分が、導電性接合材76を介して収
納凹部72a内において露出している外部電極7に電気
的に接続されている。導電性接合材75,76を介して
圧電共振素子71が収納凹部72a内に収納され、かつ
固定されている。
振素子71の長さ方向中央に位置しており、本実施例で
は、上記導電性接合材75,76の厚みにより、共振部
の下方に振動を妨げないための空間が構成される。
(図示せず)を有し、該開口側から外装基板72に絶縁
性接着剤(図示せず)により接合される。本実施例の特
徴は、外装基板72が、本発明に従って構成されている
ことにある。
層81〜88を、内部電極18〜20及び外部電極7,
8を介して積層することにより構成されている。材料層
81〜88のうち、材料層82,85,87が第1の材
料層であり、材料層81,83,84,86,88が第
2の材料層である。また、材料層81〜83には、上記
凹部72aを形成するために、矩形の開口部81a〜8
3aがそれぞれ形成されている。
間に挟まれる部分は、導電ペーストの塗布・焼付により
形成される。この導電ペーストの焼付は、内部電極18
〜20と同様に、外装基板72を焼成する際に行われ
る。
部電極18〜20と同様に構成されている。また、材料
層84〜88の両側面には、切欠89が形成されてお
り、該切欠89内に導電ペーストが充填されている。こ
の導電ペーストが焼付けられて、外部電極7〜9の外装
基板72の側面に露出している部分が構成される。
成される部分は、外装基板72の焼成後に導電ペースト
の塗布・焼付、または蒸着、メッキもしくはスパッタリ
ングなどの薄膜形成法などの任意の方法により形成して
もよい。
電ペーストを充填しておき、外装基板72の焼成に際し
外部電極7〜9の側面に形成される部分、収納凹部72
aに露出している部分及び材料層88の下面に位置して
いる部分をも形成すれば、同時焼成方法により、外装基
板72の焼成と同時に、外部電極7〜9も形成されるの
で、製造工程の簡略化を果たし得る。
が、本発明に従って構成されているため、外装基板72
の寸法精度が高められ、かつ外装基板72のコストが低
減される。従って、ひいては、圧電共振部品の寸法精度
も高められ、さらに外装基板72内に構成される3端子
型コンデンサの静電容量のばらつきも低減される。
電共振部品の分解斜視図を参照して本発明に従った外装
基板及び圧電共振部品を説明したが、本発明に係る外装
基板及び圧電共振部品は、マザーの基板状態で製造さ
れ、最終的にあるいは焼成前に個々の外装基板や圧電共
振部品単位に切断されてもよい。この場合、従来の外装
基板では、焼成時の収縮により、前述した凹部72aの
寸法精度がばらつくため、マザー基板1枚から切り出し
得る外装基板の数に限界があった。また、各圧電共振部
品の凹部や収納凹部の寸法ばらつきや外装基板の寸法ば
らつきが生じる分だけ、マザー基板において余分なマー
ジン領域を形成する必要があった。そのため、最終的に
得られる圧電共振部品の寸法が大きくなるという問題も
あった。
いた場合には、上記のように、寸法精度が高められるの
で、凹部や収納凹部の寸法精度が高められ、マザー基板
1枚あたりから取り出される個々の外装基板や圧電共振
部品の数を増加させることができると共に、外装基板や
圧電共振部品の小型化も果たすことができる。
は、第1,第2の材料層の厚みや内部電極の配置を工夫
することにより、様々な物性や特性の外装基板を提供す
ることができる。
端子型コンデンサを構成するために内部電極18〜20
が高誘電率の第2の材料層91を介して重なり合わされ
ている。従って、大きな静電容量のコンデンサを構成す
ることができる。そして、第2の材料層91の上下に、
液晶焼結する第1の材料層92a,92bが積層されて
いる。また、第1の材料層92a,92bの外側には、
第1の材料層92a,92bよりも厚みの薄い第2の材
料層93a,93bが積層されている。この場合、中心
の第2の材料層91が高誘電率の材料、例えばチタン酸
バリウム系誘電体セラミックスから構成され、それによ
って大きな静電容量を得ることができる。すなわち、第
1の材料層91と、第1の材料層93a,93bを構成
する材料を上記のように異ならせてもよい。
料層94の上下に第2の材料層95a,95bが形成さ
れており、上面にのみ電極96が形成されている。従っ
て、焼成に際して、図8に示すように下方が凸状となる
ように湾曲するおそれがある。この場合、図9に示すよ
うに、第1の材料層94の上方の第2の材料層95a
と、下方の第2の材料層95bとで、熱膨張係数が異な
る材料を用いて構成してもよい。すなわち、第1の材料
層95aの熱膨張係数を、第1の材料層95bの熱膨張
係数よりも小さくすることにより、外装基板97の反り
を抑制することができる。
内にコンデンサが形成されていたが、抵抗体や磁性体を
内部に配置して、それぞれ、抵抗素子やインダクタンス
素子を構成してもよい。すなわち、様々な電子部品機能
素子を構成することができ、寸法精度の向上により、電
気特性のばらつきが少ない電子部品機能素子を外装基板
に内臓させることができる。
電共振素子の上下に第1,第2の外装基板を積層した
が、複数枚の圧電共振素子を積層し、その積層体の上下
に第1,第2の外装基板を積層してもよい。また、複数
枚の圧電共振素子の間には、内装基板を介在させてもよ
い。
は、圧電共振部品に好適に用いられるが、圧電共振部品
以外の他の電子部品にも広く用いることができ、電子部
品の寸法精度の向上及びコストの低減、並びに外装基板
内にコンデンサやインダクタンスなどの回路を構成した
場合、電気的特性の安定化も図り得る。
は、液相焼結する第1の材料層と、第1の材料層の焼結
温度では焼結しない第2の材料層とが積層されており、
第1の材料層が焼結する温度で焼成されているので、低
温焼成が可能である。従って、外装基板のコストを低減
することができる。 また、液相焼結する第1の材料層は
機械的強度にも優れており、200〜2500kg/c
m 2 程度の抗折強度を示すので、従来の誘電体セラミッ
クスの抗折強度800〜1500kg/cm 2 に比べ
て、高く、機械的強度に優れた外装基板を構成すること
ができる。 さらに、第1の材料層に第2の材料層が積層
されており、第1の材料層の焼結に際し、第2の材料層
が拘束材料層として機能するので、第1の材料層の焼成
に際しての収縮が抑制され、それによって基板精度が飛
躍的に高められる。従って、該外装基板の機械的強度及
び寸法精度が高められる。従って、圧電共振部品全体の
寸法精度及び機械的強度を高めることができ、かつ外装
基板が低温で焼成され得るので、圧電共振部品のコスト
を低減することができる。
ことによって、圧電共振部品の特性のばらつきも低減さ
れる。圧電共振素子が、エネルギー閉じ込め型の圧電共
振素子であり、第1,第2の外装基板が、エネルギー閉
じ込め型圧電共振素子の共振部の振動を妨げないための
空間を確保して圧電共振素子に積層されている場合に
は、本発明に従って、寸法精度に優れており、機械的強
度が高く、安価に提供し得るエネルギー閉じ込め型の圧
電共振部品を提供することができる。
に、圧電共振素子に積層される面に凹部が形成されてい
る場合には、該凹部により、振動を妨げないための空間
を構成することができる。
の材料層がガラスまたはガラスセラミックスにより構成
されている場合には、800〜1000℃程度の比較的
低温で焼成することができ、外装基板のコストを効果的
に低減することができる。
1,第2の外装基板が湿式メッキ浴により溶解される成
分を含有していない場合には、外装基板の外表面に外部
電極を形成し、さらにメッキ膜を形成する場合など、外
装基板の耐メッキ性が高められるので、外装基板、ひい
ては圧電共振部品の信頼性を高め得る。
外装基板の少なくとも一方において、第1の材料層の少
なくとも一部を介して対向された少なくとも一対の容量
電極がさらに備えられている場合には、該一対の容量電
極によりコンデンサが構成される。そして、このコンデ
ンサの静電容量のばらつきが、外装基板の寸法精度の向
上により低減される。従って、コンデンサの静電容量の
ばらつきが少ないコンデンサ内蔵型の圧電共振部品を提
供することができる。
及び磁性体により抵抗素子及びインダクタンス素子が内
部に構成されている場合には、基板の寸法精度が高めら
れることにより、抵抗値やインダクタンスの精度に優れ
た抵抗素子及びインダクタンス素子を構成することがで
きる。
外装基板の少なくとも一方が、複数の第1の材料層を有
する場合には、複数の第1の材料層により、外装基板の
機械的強度を効果的に高めることができ、外装基板の薄
型化を進めることができる。
圧電共振部品の分解斜視図及び一方の外装基板の分解斜
視図。
視図。
第1,第2の材料層の配置態様の変形例を示す各断面
図。
係る圧電共振部品の分解斜視図及び一方の外装基板の分
解斜視図。
解斜視図。
ている外装基板の分解斜視図。
の断面図。
説明するための断面図。
の断面図。
図。
図。
料層 34,35,36,40,41,42,46,47…第
2の材料層 43a,43b,43c…内部電極 51,52…外装基板 52a…凹部 53,55,56,58,60…第2の材料層 54,57,59…第1の材料層 71…圧電共振素子 72…外装基板 72a…収納凹部 73…外装基板 81,83,84,86,88…第2の材料層 82,85,87…第1の材料層 90…外装基板 91,93a,93b…第1の材料層 92a,92b…第2の材料層 94…第1の材料層 95a,95b…第2の材料層 97…外装基板
Claims (8)
- 【請求項1】 板状の圧電共振素子と、 前記圧電共振素子の上下に接着剤層を介して積層された
第1,第2の外装基板とを備え、 前記第1,第2の外装基板の少なくとも一方が、液相焼
結する第1の材料層と、前記第1の材料層の焼結温度で
は焼結しない第2の材料層とからなる積層構造を有する
多層基板により構成されていることを特徴とする、圧電
共振部品。 - 【請求項2】 前記圧電共振素子が、エネルギー閉じ込
め型の圧電共振素子であり、前記第1,第2の外装基板
が、エネルギー閉じ込め型圧電共振素子の共振部の振動
を妨げないための空間を確保して圧電共振素子に接着剤
層を介して積層されている、請求項1に記載の圧電共振
部品。 - 【請求項3】 第1,第2の外装基板の少なくとも一方
に、圧電共振素子に接着剤層を介して積層される面に凹
部が形成されており、該凹部により前記空間が構成され
ている、請求項2に記載の圧電共振部品。 - 【請求項4】 前記第1の材料層が、ガラスまたはガラ
スセラミックスにより構成されている、請求項1〜3の
いずれかに記載の圧電共振部品。 - 【請求項5】 前記第1,第2の外装基板が湿式メッキ
浴により溶解される成分を含有していない、請求項1〜
4のいずれかに記載の圧電共振部品。 - 【請求項6】 前記第1,第2の外装基板の少なくとも
一方において、第1の材料層の少なくとも一部を介して
対向された少なくとも一対の容量電極をさらに備え、該
一対の容量電極によりコンデンサが構成されている、請
求項1〜5のいずれかに記載の圧電共振部品。 - 【請求項7】 第1,第2の外装基板の少なくとも一方
において、抵抗体及び磁性体により、それぞれ、抵抗素
子及びインダクタ素子が構成されている、請求項1〜6
のいずれかに記載の圧電共振部品。 - 【請求項8】 前記第1,第2の外装基板の少なくとも
一方が、複数の第1の材料層を有する、請求項1〜7の
いずれかに記載の圧電共振部品。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36154999A JP3473529B2 (ja) | 1999-12-20 | 1999-12-20 | 圧電共振部品 |
DE10063265A DE10063265A1 (de) | 1999-12-20 | 2000-12-19 | Äußeres Überzugsubstrat für ein elektronisches Bauteil und ein piezoelektrisches Resonanzbauteil |
CNB001374737A CN1162962C (zh) | 1999-12-20 | 2000-12-20 | 电子部件的外部涂层基底及压电谐振部件 |
US09/740,914 US6448696B2 (en) | 1999-12-20 | 2000-12-20 | Outer coating substrate for electronic component and piezoelectric resonant component |
US10/127,472 US6865090B2 (en) | 1999-12-20 | 2002-04-23 | Outer coating substrate for electronic component and piezoelectric resonant component |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP36154999A JP3473529B2 (ja) | 1999-12-20 | 1999-12-20 | 圧電共振部品 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001177014A JP2001177014A (ja) | 2001-06-29 |
JP3473529B2 true JP3473529B2 (ja) | 2003-12-08 |
Family
ID=18474032
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP36154999A Expired - Fee Related JP3473529B2 (ja) | 1999-12-20 | 1999-12-20 | 圧電共振部品 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3473529B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006311523A (ja) * | 2005-03-29 | 2006-11-09 | Kyocera Corp | 圧電発振子 |
KR100731509B1 (ko) * | 2005-12-23 | 2007-06-21 | 주식회사 에스세라 | 절연 세라믹 기저판을 이용해서 캡 수단을 갖는 표면실장형 레조네이터들 및 그의 형성방법들 |
DE102006000935B4 (de) | 2006-01-05 | 2016-03-10 | Epcos Ag | Monolithisches keramisches Bauelement und Verfahren zur Herstellung |
JP5230330B2 (ja) * | 2008-09-30 | 2013-07-10 | シチズンファインテックミヨタ株式会社 | 圧電デバイス |
-
1999
- 1999-12-20 JP JP36154999A patent/JP3473529B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001177014A (ja) | 2001-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3438689B2 (ja) | 圧電共振子及び圧電発振子 | |
JP3922428B2 (ja) | 圧電振動子、圧電振動部品及びそれらの製造方法 | |
US6865090B2 (en) | Outer coating substrate for electronic component and piezoelectric resonant component | |
JP3222220B2 (ja) | チップ型圧電共振子の製造方法 | |
CN100413111C (zh) | 压电振动器以及其制造方法 | |
JP3473529B2 (ja) | 圧電共振部品 | |
JP3820823B2 (ja) | ケース基板の製造方法及び圧電共振部品 | |
JP2003110397A (ja) | 表面実装型電子部品 | |
JP2839092B2 (ja) | 圧電複合部品及びその製造方法 | |
JP2002152005A (ja) | 電子部品 | |
JP2001119262A (ja) | 圧電共振子 | |
JP3540941B2 (ja) | 積層体およびその製造方法 | |
JP3254970B2 (ja) | 積層型複合素子の製造方法及び積層型複合素子 | |
JPH1141062A (ja) | 圧電フィルタ | |
JPH11261364A (ja) | 電子部品 | |
KR200330077Y1 (ko) | 적층형 세라믹 칩 부품 | |
JPH0714109B2 (ja) | セラミック複合回路基板 | |
JPH11195554A (ja) | 積層型セラミック電子デバイス及びその製造方法 | |
JP2000174581A (ja) | 積層型圧電共振子及びその製造方法 | |
JP2001057401A (ja) | 電子部品パッケージ用積層基板、チップ型電子部品及び電子部品パッケージ用積層基板の製造方法 | |
JPS63107307A (ja) | チツプ状圧電部品とその製造方法 | |
JP2001185974A (ja) | 圧電共振部品 | |
JPH0470109A (ja) | 圧電共振装置 | |
JP2001189237A (ja) | 容量素子 | |
JPH0722665A (ja) | 積層型圧電体素子の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3473529 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080919 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090919 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100919 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |