JP3469907B2 - 液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特に、薄膜トランジスタ等を使用したアクティブ・マト
リクス方式の液晶表示装置に関する。

【０００２】

【従来の技術】アクティブ・マトリクス方式の液晶表示
装置は、マトリクス状に配列された複数の画素電極のそ
れぞれに対応して非線形素子（スイッチング素子）を設
けたものである。各画素における液晶は理論的には常時
駆動（デューティ比 1.0）されているので、時分割駆動
方式を採用している、いわゆる単純マトリクス方式と比
べてアクティブ方式はコントラストが良く、特にカラー
液晶表示装置では欠かせない技術となりつつある。スイ
ッチング素子として代表的なものとしては薄膜トランジ
スタ（ＴＦＴ）がある。

【０００３】液晶表示部（液晶表示パネル）は、液晶層
を基準として下部透明ガラス基板上に薄膜トランジス
タ、透明画素電極、薄膜トランジスタの保護膜、液晶分
子の向きを設定するための下部配向膜が順次設けられた
下部基板と、上部透明ガラス基板上にブラックマトリク
ス、カラーフィルタ、カラーフィルタの保護膜、共通透
明画素電極、上部配向膜が順次設けられた上部基板とを
互いの配向膜が向き合うように重ね合わせ、基板の縁周
囲に配置したシール材によって両基板を接着すると共に
両基板間に液晶を封止する。なお、下部基板側にはバッ
クライトが配置される。

【０００４】なお、薄膜トランジスタを使用したアクテ
ィブ・マトリクス方式の液晶表示装置は、例えば特開昭
６３−３０９９２１号公報や、「冗長構成を採用した1
2.5型アクティブ・マトリクス方式カラー液晶ディスプ
レイ」、日経エレクトロニクス、頁193〜210、1986年12
月15日、日経マグロウヒル社発行、で知られている。

【０００５】

【発明が解決しようとする課題】従来の液晶表示装置で
は、リベットを用いて金属板からなるシールドケースや
液晶表示部を固定していたので、修理やバックライトの
交換が難しい問題があった。

【０００６】本発明の目的は、修理やバックライトの交
換が容易にできる液晶表示装置を提供することにある。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明の液晶表示装置は、液晶表示素子と、該液晶
表示素子の周辺部に接続された駆動回路基板と、上記液
晶表示素子の表示部が表示される第１の開口を有する上
側ケースと、複数の線光源が収納された下側ケースと、
上記液晶表示素子を保持し、上記駆動回路基板保持部を
有する中間フレームとを有し、該中間フレームは上記下
側ケースと上記上側ケースとの間に設けられ、上記線光
源からの光を上記液晶表示素子に照射する第２の開口
と、該第２の開口が形成される主面の周縁に該主面と交
差する第１の側面部を有し、上記上側ケースは上記中間
フレームの周縁を覆う第２の側面部を有し、上記第２の
側面部に上記下側ケースと上記上側ケースとを固定する
第１の固定部と、上記第１の側面部に上記中間フレーム
と上記上側ケースとを固定する第２の固定部とが設けら
れたことを特徴とする。 また、前記第２の開口の周囲
には光拡散板保持部が設けられることを特徴とする。

【０００８】

【作用】シールドケースの固定用爪と固定用フックは容
易に外すことができ、シールドケースと、液晶表示部を
保持する中間フレームと、バックライトを収納する下側
ケースの分解・組立が容易なので、修理やバックライト
の交換が容易にできる。

【０００９】

【実施例】本発明、本発明の更に他の目的及び本発明の
更に他の特徴は図面を参照した以下の説明から明らかと
なるであろう。

【００１０】《アクティブ・マトリクス液晶表示装置》
以下、アクティブ・マトリクス方式のカラー液晶表示装
置にこの発明を適用した実施例を説明する。なお、以下
説明する図面で、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。

【００１１】《マトリクス部の概要》図１はこの発明が
適用されるアクティブ・マトリクス方式カラー液晶表示
装置の一画素とその周辺を示す平面図、図２は図１の２
−２切断線における断面を示す図、図３は図１の３−３
切断線における断面図である。また、図４には図１に示
す画素を複数配置したときの平面図を示す。

【００１２】図１に示すように、各画素は隣接する２本
の走査信号線（ゲート信号線または水平信号線）ＧＬ
と、隣接する２本の映像信号線（ドレイン信号線または
垂直信号線）ＤＬとの交差領域内（４本の信号線で囲ま
れた領域内）に配置されている。各画素は薄膜トランジ
スタＴＦＴ、透明画素電極ＩＴＯ１および保持容量素子
Ｃaddを含む。走査信号線ＧＬは列方向に延在し、行方
向に複数本配置されている。映像信号線ＤＬは行方向に
延在し、列方向に複数本配置されている。

【００１３】図２に示すように、液晶ＬＣを基準に下部
透明ガラス基板ＳＵＢ１側には薄膜トランジスタＴＦＴ
および透明画素電極ＩＴＯ１が形成され、上部透明ガラ
ス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブ
ラックマトリクスパターンＢＭが形成されている。下部
透明ガラス基板ＳＵＢ１はたとえば１.１mm程度の厚さ
で構成されている。また、透明ガラス基板ＳＵＢ１、Ｓ
ＵＢ２の両面にはディップ処理等によって形成された酸
化シリコン膜ＳＩＯが設けられている。このため、透明
ガラス基板ＳＵＢ１、ＳＵＢ２の表面に鋭い傷があった
としても、鋭い傷を酸化シリコン膜ＳＩＯで覆うことが
できるので、その上にデポジットされる走査信号線Ｇ
Ｌ、遮光膜ＢＭ等の膜質を均質に保つことができる。

【００１４】上部透明ガラス基板ＳＵＢ２の内側（液晶
ＬＣ側）の表面には、遮光膜ＢＭ、カラーフィルタＦＩ
Ｌ、保護膜ＰＳＶ２、共通透明画素電極ＩＴＯ２（ＣＯ
Ｍ）および上部配向膜ＯＲＩ２が順次積層して設けられ
ている。

【００１５】《マトリクス周辺の概要》図１６は上下の
ガラス基板ＳＵＢ１，ＳＵＢ２を含む表示パネルＰＮＬ
のマトリクス（ＡＲ）周辺の要部平面を、図１７はその
周辺部を更に誇張した平面を、図１８は図１６及び図１
７のパネル左上角部に対応するシール部ＳＬ付近の拡大
平面を示す図である。また、図１９は図２の断面を中央
にして、左側に図１８の１９ａ−１９ａ切断線における
断面を、右側に映像信号駆動回路が接続されるべき外部
接続端子ＤＴＭ付近の断面を示す図である。同様に図２
０は、左側に走査回路が接続されるべき外部接続端子Ｇ
ＴＭ付近の断面を、右側に外部接続端子が無いところの
シール部付近の断面を示す図である。

【００１６】このパネルの製造では、小さいサイズであ
ればスループット向上のため１枚のガラス基板で複数個
分のデバイスを同時に加工してから分割し、大きいサイ
ズであれば製造設備の共用のためどの品種でも標準化さ
れた大きさのガラス基板を加工してから各品種に合った
サイズに小さくし、いずれの場合も一通りの工程を経て
からガラスを切断する。図１６〜図１８は後者の例を示
すもので、図１６、図１７の両図とも上下基板ＳＵＢ
１，ＳＵＢ２の切断後を、図１８は切断前を表してお
り、ＬＮは両基板の切断前の縁を、ＣＴ１とＣＴ２はそ
れぞれ基板ＳＵＢ１，ＳＵＢ２の切断すべき位置を示
す。いずれの場合も、完成状態では外部接続端子群Ｔ
ｇ，Ｔｄ（添字略）が存在する（図で上下辺と左辺の）
部分はそれらを露出するように上側基板ＳＵＢ２の大き
さが下側基板ＳＵＢ１よりも内側に制限されている。端
子群Ｔｇ，Ｔｄはそれぞれ後述する走査回路接続用端子
ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出
配線部を集積回路チップＣＨＩが搭載されたテープキャ
リアパッケージＴＣＰ（図２０、図２１）の単位に複数
本まとめて名付けたものである。各群のマトリクス部か
ら外部接続端子部に至るまでの引出配線は、両端に近づ
くにつれ傾斜している。これは、パッケージＴＣＰの配
列ピッチ及び各パッケージＴＣＰにおける接続端子ピッ
チに表示パネルＰＮＬの端子ＤＴＭ，ＧＴＭを合わせる
ためである。

【００１７】透明ガラス基板ＳＵＢ１、ＳＵＢ２の間に
はその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣ
を封止するようにシールパターンＳＬが形成される。シ
ール材は例えばエポキシ樹脂から成る。上部透明ガラス
基板ＳＵＢ２側の共通透明画素電極ＩＴＯ２は、少なく
とも一箇所において、本実施例ではパネルの４角で銀ペ
ースト材ＡＧＰによって下部透明ガラス基板ＳＵＢ１側
に形成されたその引出配線ＩＮＴに接続されている。こ
の引出配線ＩＮＴは後述するゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭと同一製造工程で形成される。

【００１８】配向膜ＯＲＩ１、ＯＲＩ２、透明画素電極
ＩＴＯ１、共通透明画素電極ＩＴＯ２、それぞれの層
は、シールパターンＳＬの内側に形成される。偏光板Ｐ
ＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ
１、上部透明ガラス基板ＳＵＢ２の外側の表面に形成さ
れている。液晶ＬＣは液晶分子の向きを設定する下部配
向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパタ
ーンＳＬで仕切られた領域に封入されている。下部配向
膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜Ｐ
ＳＶ１の上部に形成される。

【００１９】この液晶表示装置は、下部透明ガラス基板
ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で別個に種
々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２
側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガ
ラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口
部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキ
シ樹脂などで封止し、上下基板を切断することによって
組み立てられる。

【００２０】《薄膜トランジスタＴＦＴ》薄膜トランジ
スタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加す
ると、ソース−ドレイン間のチャネル抵抗が小さくな
り、バイアスを零にすると、チャネル抵抗は大きくなる
ように動作する。

【００２１】各画素の薄膜トランジスタＴＦＴは、画素
内において２つ(複数)に分割され、薄膜トランジスタ
（分割薄膜トランジスタ）ＴＦＴ１およびＴＦＴ２で構
成されている。薄膜トランジスタＴＦＴ１、ＴＦＴ２の
それぞれは実質的に同一サイズ（チャネル長、チャネル
幅が同じ）で構成されている。この分割された薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれは、ゲート電極
ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導
電型決定不純物がドープされていない）非晶質シリコン
（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極
ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ド
レインは本来その間のバイアス極性によって決まるもの
で、この液晶表示装置の回路ではその極性は動作中反転
するので、ソース、ドレインは動作中入れ替わると理解
されたい。しかし、以下の説明では、便宜上一方をソー
ス、他方をドレインと固定して表現する。

【００２２】《ゲート電極ＧＴ》ゲート電極ＧＴは図５
（図１の第２導電膜ｇ２およびｉ型半導体層ＡＳのみを
描いた平面図）に示すように、走査信号線ＧＬから垂直
方向（図１および図５において上方向）に突出する形状
で構成されている（Ｔ字形状に分岐されている）。ゲー
ト電極ＧＴは薄膜トランジスタＴＦＴ１、ＴＦＴ２のそ
れぞれの能動領域を越えるよう突出している。薄膜トラ
ンジスタＴＦＴ１、ＴＦＴ２のそれぞれのゲート電極Ｇ
Ｔは、一体に（共通ゲート電極として）構成されてお
り、走査信号線ＧＬに連続して形成されている。本例で
は、ゲート電極ＧＴは、単層の第２導電膜ｇ２で形成さ
れている。第２導電膜ｇ２はたとえばスパッタで形成さ
れたアルミニウム（Ａｌ）膜を用い、１０００〜５５０
０Å程度の膜厚で形成する。また、ゲート電極ＧＴ上に
はＡｌの陽極酸化膜ＡＯＦが設けられている。

【００２３】このゲート電極ＧＴは図１、図２および図
５に示されているように、ｉ型半導体層ＡＳを完全に覆
うよう（下方からみて）それより大き目に形成される。
したがって、下部透明ガラス基板ＳＵＢ１の下方に蛍光
灯等のバックライトＢＬを取り付けた場合、この不透明
なＡｌからなるゲート電極ＧＴが影となって、ｉ型半導
体層ＡＳにはバックライト光が当たらず、光照射による
導電現象すなわち薄膜トランジスタＴＦＴのオフ特性劣
化は起きにくくなる。なお、ゲート電極ＧＴの本来の大
きさは、ソース電極ＳＤ１とドレイン電極ＳＤ２との間
をまたがるに最低限必要な（ゲート電極ＧＴとソース電
極ＳＤ１、ドレイン電極ＳＤ２との位置合わせ余裕分も
含めて）幅を持ち、チャネル幅Ｗを決めるその奥行き長
さはソース電極ＳＤ１とドレイン電極ＳＤ２との間の距
離（チャネル長）Ｌとの比、すなわち相互コンダクタン
スgmを決定するファクタＷ／Ｌをいくつにするかによっ
て決められる。この液晶表示装置におけるゲート電極Ｇ
Ｔの大きさはもちろん、上述した本来の大きさよりも大
きくされる。

【００２４】《走査信号線ＧＬ》走査信号線ＧＬは第２
導電膜ｇ２で構成されている。この走査信号線ＧＬの第
２導電膜ｇ２はゲート電極ＧＴの第２導電膜ｇ２と同一
製造工程で形成され、かつ一体に構成されている。ま
た、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設
けられている。

【００２５】《絶縁膜ＧＩ》絶縁膜ＧＩは薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのゲート絶縁膜とし
て使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査
信号線ＧＬの上層に形成されている。絶縁膜ＧＩはたと
えばプラズマＣＶＤで形成された窒化シリコン膜を用
い、１２００〜２７００Åの膜厚（この液晶表示装置で
は、２０００Å程度の膜厚）で形成する。ゲート絶縁膜
ＧＩは図１８に示すように、マトリクス部ＡＲの全体を
囲むように形成され、周辺部は外部接続端子ＤＴＭ，Ｇ
ＴＭを露出するよう除去されている。

【００２６】《ｉ型半導体層ＡＳ》ｉ型半導体層ＡＳ
は、図５に示すように、複数に分割された薄膜トランジ
スタＴＦＴ１、ＴＦＴ２のそれぞれのチャネル形成領域
として使用される。ｉ型半導体層ＡＳは非晶質シリコン
膜または多結晶シリコン膜で形成し、２００〜２２００
Åの膜厚（この液晶表示装置では、２０００Å程度の膜
厚）で形成する。

【００２７】このｉ型半導体層ＡＳは、供給ガスの成分
を変えてＳｉ₃Ｎ₄からなるゲート絶縁膜として使用され
る絶縁膜ＧＩの形成に連続して、同じプラズマＣＶＤ装
置で、しかもそのプラズマＣＶＤ装置から外部に露出す
ることなく形成される。また、オーミックコンタクト用
のリン（Ｐ）を２.５％ドープしたＮ(＋)型半導体層ｄ
０（図２）も同様に連続して２００〜５００Åの膜厚
（この液晶表示装置では、３００Å程度の膜厚）で形成
される。しかる後、下部透明ガラス基板ＳＵＢ１はＣＶ
Ｄ装置から外に取り出され、写真処理技術によりＮ(＋)
型半導体層ｄ０およびｉ型半導体層ＡＳは図１、図２お
よび図５に示すように独立した島状にパターニングされ
る。

【００２８】ｉ型半導体層ＡＳは、図１および図５に示
すように、走査信号線ＧＬと映像信号線ＤＬとの交差部
（クロスオーバ部）の両者間にも設けられている。この
交差部のｉ型半導体層ＡＳは交差部における走査信号線
ＧＬと映像信号線ＤＬとの短絡を低減する。

【００２９】《透明画素電極ＩＴＯ１》透明画素電極Ｉ
ＴＯ１は液晶表示部の画素電極の一方を構成する。

【００３０】透明画素電極ＩＴＯ１は薄膜トランジスタ
ＴＦＴ１のソース電極ＳＤ１および薄膜トランジスタＴ
ＦＴ２のソース電極ＳＤ１の両方に接続されている。こ
のため、薄膜トランジスタＴＦＴ１、ＴＦＴ２のうちの
１つに欠陥が発生しても、その欠陥が副作用をもたらす
場合はレーザ光等によって適切な箇所を切断し、そうで
ない場合は他方の薄膜トランジスタが正常に動作してい
るので放置すれば良い。なお、２つの薄膜トランジスタ
ＴＦＴ１、ＴＦＴ２に同時に欠陥が発生することは稀で
あり、このような冗長方式により点欠陥や線欠陥の確率
を極めて小さくすることができる。透明画素電極ＩＴＯ
１は第１導電膜ｄ１によって構成されており、この第１
導電膜ｄ１はスパッタリングで形成された透明導電膜
（Indium-Tin-Oxide ＩＴＯ：ネサ膜）からなり、１０
００〜２０００Åの膜厚（この液晶表示装置では、１４
００Å程度の膜厚）で形成される。

【００３１】《ソース電極ＳＤ１、ドレイン電極ＳＤ
２》複数に分割された薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のそれぞれのソース電極ＳＤ１とドレイン電極ＳＤ
２とは、図１、図２および図６（図１の第１〜第３導電
膜ｄ１〜ｄ３のみを描いた平面図）に示すように、ｉ型
半導体層ＡＳ上にそれぞれ離隔して設けられている。

【００３２】ソース電極ＳＤ１、ドレイン電極ＳＤ２の
それぞれは、Ｎ(＋)型半導体層ｄ０に接触する下層側か
ら、第２導電膜ｄ２、第３導電膜ｄ３を順次重ね合わせ
て構成されている。ソース電極ＳＤ１の第２導電膜ｄ２
および第３導電膜ｄ３は、ドレイン電極ＳＤ２の第２導
電膜ｄ２および第３導電膜ｄ３と同一製造工程で形成さ
れる。

【００３３】第２導電膜ｄ２はスパッタで形成したクロ
ム（Ｃｒ）膜を用い、５００〜１０００Åの膜厚（この
液晶表示装置では、６００Å程度の膜厚）で形成する。
Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるの
で、２０００Å程度の膜厚を越えない範囲で形成する。
Ｃｒ膜はＮ(＋)型半導体層ｄ０との接触が良好である。
Ｃｒ膜は後述する第３導電膜ｄ３のＡｌがＮ(＋)型半導
体層ｄ０に拡散することを防止するいわゆるバリア層を
構成する。第２導電膜ｄ２として、Ｃｒ膜の他に高融点
金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイ
ド（ＭｏＳｉ₂、ＴｉＳｉ₂、ＴａＳｉ₂、ＷＳｉ₂）膜を
用いてもよい。

【００３４】第３導電膜ｄ３はＡｌのスパッタリングで
３０００〜５０００Åの膜厚（この液晶表示装置では、
４０００Å程度の膜厚）に形成される。Ａｌ膜はＣｒ膜
に比べてストレスが小さく、厚い膜厚に形成することが
可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および
映像信号線ＤＬの抵抗値を低減するように構成されてい
る。第３導電膜ｄ３として純Ａｌ膜の他にシリコンや銅
（Ｃｕ）を添加物として含有させたＡｌ膜を用いてもよ
い。

【００３５】第２導電膜ｄ２、第３導電膜ｄ３を同じマ
スクパターンでパターニングした後、同じマスクを用い
て、あるいは第２導電膜ｄ２、第３導電膜ｄ３をマスク
として、Ｎ(＋)型半導体層ｄ０が除去される。つまり、
ｉ型半導体層ＡＳ上に残っていたＮ(＋)型半導体層ｄ０
は第２導電膜ｄ２、第３導電膜ｄ３以外の部分がセルフ
アラインで除去される。このとき、Ｎ(＋)型半導体層ｄ
０はその厚さ分は全て除去されるようエッチングされる
ので、ｉ型半導体層ＡＳも若干その表面部分がエッチン
グされるが、その程度はエッチング時間で制御すればよ
い。

【００３６】ソース電極ＳＤ１は透明画素電極ＩＴＯ１
に接続されている。ソース電極ＳＤ１は、ｉ型半導体層
ＡＳ段差（第２導電膜ｇ２の膜厚、陽極酸化膜ＡＯＦの
膜厚、ｉ型半導体層ＡＳの膜厚およびＮ(＋)型半導体層
ｄ０の膜厚を加算した膜厚に相当する段差）に沿って構
成されている。具体的には、ソース電極ＳＤ１は、ｉ型
半導体層ＡＳの段差に沿って形成された第２導電膜ｄ２
と、この第２導電膜ｄ２の上部に形成した第３導電膜ｄ
３とで構成されている。ソース電極ＳＤ１の第３導電膜
ｄ３は第２導電膜ｄ２のＣｒ膜がストレスの増大から厚
く形成できず、ｉ型半導体層ＡＳの段差形状を乗り越え
られないので、このｉ型半導体層ＡＳを乗り越えるため
に構成されている。つまり、第３導電膜ｄ３は厚く形成
することでステップカバレッジを向上している。第３導
電膜ｄ３は厚く形成できるので、ソース電極ＳＤ１の抵
抗値（ドレイン電極ＳＤ２や映像信号線ＤＬについても
同様）の低減に大きく寄与している。

【００３７】《保護膜ＰＳＶ１》薄膜トランジスタＴＦ
Ｔおよび透明画素電極ＩＴＯ１上には保護膜ＰＳＶ１が
設けられている。保護膜ＰＳＶ１は主に薄膜トランジス
タＴＦＴを湿気等から保護するために形成されており、
透明性が高くしかも耐湿性の良いものを使用する。保護
膜ＰＳＶ１はたとえばプラズマＣＶＤ装置で形成した酸
化シリコン膜や窒化シリコン膜で形成されており、１μ
ｍ程度の膜厚で形成する。

【００３８】保護膜ＰＳＶ１は図１８に示すように、マ
トリクス部ＡＲの全体を囲むように形成され、周辺部は
外部接続端子ＤＴＭ，ＧＴＭを露出するよう除去され、
また上基板側ＳＵＢ２の共通電極ＣＯＭを下側基板ＳＵ
Ｂ１の外部接続端子接続用引出配線ＩＮＴに銀ペースト
ＡＧＰで接続する部分も除去されている。保護膜ＰＳＶ
１とゲート絶縁膜ＧＩの厚さ関係に関しては、前者は保
護効果を考え厚くされ、後者はトランジスタの相互コン
ダクタンスｇｍを薄くされる。従って図１８に示すよう
に、保護効果の高い保護膜ＰＳＶ１は周辺部もできるだ
け広い範囲に亘って保護するようゲート絶縁膜ＧＩより
も大きく形成されている。

【００３９】《遮光膜ＢＭ》上部透明ガラス基板ＳＵＢ
２側には、外部光（図２では上方からの光）がチャネル
形成領域として使用されるｉ型半導体層ＡＳに入射され
ないように、遮光膜ＢＭが設けられ、遮光膜ＢＭは図７
のハッチングに示すようなパターンとされている。な
お、図７は図１におけるＩＴＯ膜からなる第１導電膜ｄ
１、カラーフィルタＦＩＬおよび遮光膜ＢＭのみを描い
た平面図である。遮光膜ＢＭは光に対する遮蔽性が高い
たとえばアルミニウム膜やクロム膜等で形成されてお
り、この液晶表示装置ではクロム膜がスパッタリングで
１３００Å程度の膜厚に形成される。

【００４０】従って、薄膜トランジスタＴＦＴ１、ＴＦ
Ｔ２のｉ型半導体層ＡＳは上下にある遮光膜ＢＭおよび
大き目のゲート電極ＧＴによってサンドイッチにされ、
その部分は外部の自然光やバックライト光が当たらなく
なる。遮光膜ＢＭは図７のハッチング部分で示すよう
に、画素の周囲に形成され、つまり遮光膜ＢＭは格子状
に形成され（ブラックマトリクス）、この格子で１画素
の有効表示領域が仕切られている。従って、各画素の輪
郭が遮光膜ＢＭによってはっきりとし、コントラストが
向上する。つまり、遮光膜ＢＭはｉ型半導体層ＡＳに対
する遮光とブラックマトリクスとの２つの機能をもつ。

【００４１】また、透明画素電極ＩＴＯ１のラビング方
向の根本側のエッジ部に対向する部分（図１右下部分）
が遮光膜ＢＭによって遮光されているから、上記部分に
ドメインが発生したとしても、ドメインが見えないの
で、表示特性が劣化することはない。

【００４２】なお、バックライトを上部透明ガラス基板
ＳＵＢ２側に取り付け、下部透明ガラス基板ＳＵＢ１を
観察側（外部露出側）とすることもできる。

【００４３】遮光膜ＢＭは周辺部にも図１７に示すよう
に額縁状のパターンに形成され、そのパターンはドット
状に複数の開口を設けた図７に示すマトリクス部のパタ
ーンと連続して形成されている。周辺部の遮光膜ＢＭは
図１７〜図２０に示すように、シール部ＳＬの外側に延
長され、パソコン等の実装機に起因する反射光等の漏れ
光がマトリクス部に入り込むのを防いでいる。他方、こ
の遮光膜ＢＭは基板ＳＵＢ２の縁よりも約０．３〜１．
０ｍｍ程内側に留められ、基板ＳＵＢ２の切断領域を避
けて形成されている。

【００４４】《カラーフィルタＦＩＬ》カラーフィルタ
ＦＩＬはアクリル樹脂等の樹脂材料で形成される染色基
材に染料を着色して構成されている。カラーフィルタＦ
ＩＬは画素に対向する位置にストライプ状に形成され
（図８）、染め分けられている（図８は図４の第１導電
膜膜ｄ１、遮光膜ＢＭおよびカラーフィルタＦＩＬのみ
を描いたもので、Ｂ、Ｒ、Ｇの各カラーフィルターＦＩ
Ｌはそれぞれ、４５°、１３５°、クロスのハッチを施
してある）。カラーフィルタＦＩＬは図７，９に示すよ
うに透明画素電極ＩＴＯ１の全てを覆うように大き目に
形成され、遮光膜ＢＭはカラーフィルタＦＩＬおよび透
明画素電極ＩＴＯ１のエッジ部分と重なるよう透明画素
電極ＩＴＯ１の周縁部より内側に形成されている。

【００４５】カラーフィルタＦＩＬは次のように形成す
ることができる。まず、上部透明ガラス基板ＳＵＢ２の
表面に染色基材を形成し、フォトリソグラフィ技術で赤
色フィルタ形成領域以外の染色基材を除去する。この
後、染色基材を赤色染料で染め、固着処理を施し、赤色
フィルタＲを形成する。つぎに、同様な工程を施すこと
によって、緑色フィルタＧ、青色フィルタＢを順次形成
する。

【００４６】《保護膜ＰＳＶ２》保護膜ＰＳＶ２はカラ
ーフィルタＦＩＬを異なる色に染め分けた染料が液晶Ｌ
Ｃに漏れることを防止するために設けられている。保護
膜ＰＳＶ２はたとえばアクリル樹脂、エポキシ樹脂等の
透明樹脂材料で形成されている。

【００４７】《共通透明画素電極ＩＴＯ２》共通透明画
素電極ＩＴＯ２は、下部透明ガラス基板ＳＵＢ１側に画
素ごとに設けられた透明画素電極ＩＴＯ１に対向し、液
晶ＬＣの光学的な状態は各画素電極ＩＴＯ１と共通透明
画素電極ＩＴＯ２との間の電位差（電界）に応答して変
化する。この共通透明画素電極ＩＴＯ２にはコモン電圧
Ｖcomが印加されるように構成されている。本実施例で
は、コモン電圧Ｖcomは映像信号線ＤＬに印加されるロ
ウレベルの駆動電圧Ｖｄminとハイレベルの駆動電圧Ｖ
ｄmaxとの中間電位に設定されるが、映像信号駆動回路
で使用される集積回路の電源電圧を約半分に低減したい
場合は、交流電圧を印加すれば良い。なお、共通透明画
素電極ＩＴＯ２の平面形状は図１７、図１８を参照され
たい。

【００４８】《ゲート端子部》図９は表示マトリクスの
走査信号線ＧＬからその外部接続端子ＧＴＭまでの接続
構造を示す図であり、（Ａ）は平面であり（Ｂ）は
（Ａ）のＢ−Ｂ切断線における断面を示している。な
お、同図は図１８下方付近に対応し、斜め配線の部分は
便宜状一直線状で表した。

【００４９】ＡＯは写真処理用のマスクパターン、言い
換えれば選択的陽極酸化のホトレジストパターンであ
る。従って、このホトレジストは陽極酸化後除去され、
図に示すパターンＡＯは完成品としては残らないが、ゲ
ート配線ＧＬには断面図に示すように酸化膜ＡＯＦが選
択的に形成されるのでその軌跡が残る。平面図におい
て、ホトレジストの境界線ＡＯを基準にして左側はレジ
ストで覆い陽極酸化をしない領域、右側はレジストから
露出され陽極酸化される領域である。陽極酸化されたＡ
Ｌ層ｇ２は表面にその酸化物Ａｌ₂Ｏ₃膜ＡＯＦが形成さ
れ下方の導電部は体積が減少する。勿論、陽極酸化はそ
の導電部が残るように適切な時間、電圧などを設定して
行われる。マスクパターンＡＯは走査線ＧＬに単一の直
線では交差せず、クランク状に折れ曲がって交差させて
いる。

【００５０】図中ＡＬ層ｇ２は、判り易くするためハッ
チを施してあるが、陽極化成されない領域は櫛状にパタ
ーニングされている。これは、Ａｌ層の幅が広いと表面
にホイスカが発生するので、１本１本の幅は狭くし、そ
れらを複数本並列に束ねた構成とすることにより、ホイ
スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最
低限に押さえる狙いである。従って、本例では櫛の根本
に相当する部分もマスクＡＯに沿ってずらしている。

【００５１】ゲート端子ＧＴＭは酸化珪素ＳＩＯ層と接
着性が良くＡｌ等よりも耐電触性の高いＣｒ層ｇ１と、
更にその表面を保護し画素電極ＩＴＯ１と同レベル（同
層、同時形成）の透明導電層ｄ１とで構成されている。
なお、ゲート絶縁膜ＧＩ上及びその側面部に形成された
導電層ｄ２及びｄ３は、導電層ｄ３やｄ２のエッチング
時ピンホール等が原因で導電層ｇ２やｇ１が一緒にエッ
チングされないようその領域をホトレジストで覆ってい
た結果として残っているものである。又、ゲート絶縁膜
ＧＩを乗り越えて右方向に延長されたＩＴＯ層ｄ１は同
様な対策を更に万全とさせたものである。

【００５２】平面図において、ゲート絶縁膜ＧＩはその
境界線よりも右側に、保護膜ＰＳＶ１もその境界線より
も右側に形成されており、左端に位置する端子部ＧＴＭ
はそれらから露出し外部回路との電気的接触ができるよ
うになっている。図では、ゲート線ＧＬとゲート端子の
一つの対のみが示されているが、実際はこのような対が
図１８に示すように上下に複数本並べられ端子群Ｔｇ
（図１７、図１８）が構成され、ゲート端子の左端は、
製造過程では、基板の切断領域ＣＴ１を越えて延長され
配線ＳＨｇによって短絡される。製造過程におけるこの
ような短絡線ＳＨｇは陽極化成時の給電と、配向膜ＯＲ
Ｉ１のラビング時等の静電破壊防止に役立つ。

【００５３】《ドレイン端子ＤＴＭ》図１０は映像信号
線ＤＬからその外部接続端子ＤＴＭまでの接続を示す図
であり、（Ａ）はその平面を示し、（Ｂ）は（Ａ）のＢ
−Ｂ切断線における断面を示す。なお、同図は図１８右
上付近に対応し、図面の向きは便宜上変えてあるが右端
方向が基板ＳＵＢ１の上端部（又は下端部）に該当す
る。

【００５４】ＴＳＴｄは検査端子でありここには外部回
路は接続されないが、プローブ針等を接触できるよう配
線部より幅が広げられている。同様に、ドレイン端子Ｄ
ＴＭも外部回路との接続ができるよう配線部より幅が広
げられている。検査端子ＴＳＴｄと外部接続ドレイン端
子ＤＴＭは上下方向に千鳥状に複数交互に配列され、検
査端子ＴＳＴｄは図に示すとおり基板ＳＵＢ１の端部に
到達することなく終端しているが、ドレイン端子ＤＴＭ
は、図１８に示すように端子群Ｔｄ（添字省略）を構成
し基板ＳＵＢ１の切断線ＣＴ１を越えて更に延長され、
製造過程中は静電破壊防止のためその全てが互いに配線
ＳＨｄによって短絡される。検査端子ＴＳＴｄが存在す
る映像信号線ＤＬのマトリクスを挟んで反対側にはドレ
イン接続端子が接続され、逆にドレイン接続端子ＤＴＭ
が存在する映像信号線ＤＬのマトリクスを挟んで反対側
には検査端子が接続される。

【００５５】ドレイン接続端子ＤＴＭは前述したゲート
端子ＧＴＭと同様な理由でＣｒ層ｇ１及びＩＴＯ層ｄ１
の２層で形成されており、ゲート絶縁膜ＧＩを除去した
部分で映像信号線ＤＬと接続されている。ゲート絶縁膜
ＧＩの端部上に形成された半導体層ＡＳはゲート絶縁膜
ＧＩの縁をテーパ状にエッチングするためのものであ
る。端子ＤＴＭ上では外部回路との接続を行うため保護
膜ＰＳＶ１は勿論のこと取り除かれている。ＡＯは前述
した陽極酸化マスクでありその境界線はマトリクス全体
をを大きく囲むように形成され、図ではその境界線から
左側がマスクで覆われるが、この図で覆われない部分に
は層ｇ２が存在しないのでこのパターンは直接は関係し
ない。

【００５６】マトリクス部からドレイン端子部ＤＴＭま
での引出配線は図１９の（Ｃ）部にも示されるように、
ドレイン端子部ＤＴＭと同じレベルの層ｄ１，ｇ１のす
ぐ上に映像信号線ＤＬと同じレベルの層ｄ２，ｄ３がシ
ールパターンＳＬの途中まで積層された構造になってい
るが、これは断線の確率を最小限に押さえ、電触し易い
Ａｌ層ｄ３を保護膜ＰＳＶ１やシールパターンＳＬでで
きるだけ保護する狙いである。

【００５７】《保持容量素子Ｃaddの構造》透明画素電
極ＩＴＯ１は、薄膜トランジスタＴＦＴと接続される端
部と反対側の端部において、隣りの走査信号線ＧＬと重
なるように形成されている。この重ね合わせは、図１、
図３からも明らかなように、透明画素電極ＩＴＯ１を一
方の電極ＰＬ２とし、隣りの走査信号線ＧＬを他方の電
極ＰＬ１とする保持容量素子（静電容量素子）Ｃaddを
構成する。この保持容量素子Ｃaddの誘電体膜は、薄膜
トランジスタＴＦＴのゲート絶縁膜として使用される絶
縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。

【００５８】保持容量素子Ｃaddは、図５からも明らか
なように、走査信号線ＧＬの第２導電膜ｇ２の幅を広げ
た部分に形成されている。なお、映像信号線ＤＬと交差
する部分の第２導電膜ｇ２は映像信号線ＤＬとの短絡の
確率を小さくするため細くされている。

【００５９】保持容量素子Ｃaddの電極ＰＬ１の段差部
において透明画素電極ＩＴＯ１が断線しても、その段差
をまたがるように形成された第２導電膜ｄ２および第３
導電膜ｄ３で構成された島領域によってその不良は補償
される。

【００６０】《表示装置全体等価回路》表示マトリクス
部の等価回路とその周辺回路の結線図を図１１に示す。
同図は回路図ではあるが、実際の幾何学的配置に対応し
て描かれている。ＡＲは複数の画素を二次元状に配列し
たマトリクス・アレイである。

【００６１】図中、Ｘは映像信号線ＤＬを意味し、添字
Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応し
て付加されている。Ｙは走査信号線ＧＬを意味し、添字
１，２，３，…，endは走査タイミングの順序に従って
付加されている。

【００６２】映像信号線Ｘ（添字省略）は交互に上側
（または奇数）映像信号駆動回路Ｈｅ、下側（または偶
数）映像信号駆動回路Ｈｏに接続されている。

【００６３】走査信号線Ｙ（添字省略）は垂直走査回路
Ｖに接続されている。

【００６４】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
ＴＦＴ液晶表示装置用の情報に交換する回路を含む回路
である。

【００６５】《保持容量素子Ｃaddの等価回路とその動
作》図１に示される画素の等価回路を図１２に示す。図
１２において、Ｃgsは薄膜トランジスタＴＦＴのゲート
電極ＧＴとソース電極ＳＤ１との間に形成される寄生容
量である。寄生容量Ｃgsの誘電体膜は絶縁膜ＧＩおよび
陽極酸化膜ＡＯＦである。Ｃpixは透明画素電極ＩＴＯ
１（ＰＩＸ）と共通透明画素電極ＩＴＯ２（ＣＯＭ）と
の間に形成される液晶容量である。液晶容量Ｃpixの誘
電体膜は液晶ＬＣ、保護膜ＰＳＶ１および配向膜ＯＲＩ
１、ＯＲＩ２である。Ｖlcは中点電位である。

【００６６】保持容量素子Ｃaddは、薄膜トランジスタ
ＴＦＴがスイッチングするとき、中点電位（画素電極電
位）Ｖlcに対するゲート電位変化ΔＶgの影響を低減す
るように働く。この様子を式で表すと、次式のようにな
る。

【００６７】 ΔＶlc＝{Ｃgs/(Ｃgs+Ｃadd+Ｃpix)}×ΔＶg ここで、ΔＶlcはΔＶgによる中点電位の変化分を表わ
す。この変化分ΔＶlcは液晶ＬＣに加わる直流成分の原
因となるが、保持容量Ｃaddを大きくすればする程、そ
の値を小さくすることができる。また、保持容量素子Ｃ
addは放電時間を長くする作用もあり、薄膜トランジス
タＴＦＴがオフした後の映像情報を長く蓄積する。液晶
ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を
向上し、液晶表示画面の切り替え時に前の画像が残るい
わゆる焼き付きを低減することができる。

【００６８】前述したように、ゲート電極ＧＴはｉ型半
導体層ＡＳを完全に覆うよう大きくされている分、ソー
ス電極ＳＤ１、ドレイン電極ＳＤ２とのオーバラップ面
積が増え、従って寄生容量Ｃgsが大きくなり、中点電位
Ｖlcはゲート（走査）信号Ｖgの影響を受け易くなると
いう逆効果が生じる。しかし、保持容量素子Ｃaddを設
けることによりこのデメリットも解消することができ
る。

【００６９】保持容量素子Ｃaddの保持容量は、画素の
書込特性から、液晶容量Ｃpixに対して４〜８倍（４・Ｃ
pix＜Ｃadd＜８・Ｃpix）、寄生容量Ｃgsに対して８〜３
２倍（８・Ｃgs＜Ｃadd＜３２・Ｃgs）程度の値に設定す
る。

【００７０】《保持容量素子Ｃadd電極線の結線方法》
保持容量電極線としてのみ使用される初段の走査信号線
ＧＬ（Ｙ₀）は、図１１に示すように、共通透明画素電
極ＩＴＯ２（Ｖcom）と同じ電位にする。図１８の例で
は、初段の走査信号線は端子ＧＴ０、引出線ＩＮＴ、端
子ＤＴ０及び外部配線を通じて共通電極ＣＯＭに短絡さ
れる。或いは、初段の保持容量電極線Ｙ₀は最終段の走
査信号線Ｙendに接続、Ｖcom以外の直流電位点（交流接
地点）に接続するかまたは垂直走査回路Ｖから１つ余分
に走査パルスＹ₀を受けるように接続してもよい。

【００７１】《外部回路との接続構造》図２１は走査信
号駆動回路Ｖや映像信号駆動回路Ｈｅ，Ｈｏを構成す
る、集積回路チップＣＨＩがフレキシブル配線基板（通
称ＴＡＢ、Tape Automated Bonding）に搭載されたテー
プキャリアパッケージＴＣＰの断面構造を示す図であ
り、図２２はそれを液晶表示パネルの、本例では映像信
号回路用端子ＤＴＭに接続した状態を示す要部断面図で
ある。

【００７２】同図において、ＴＴＢは集積回路ＣＨＩの
入力端子・配線部であり、ＴＴＭは集積回路ＣＨＩの出
力端子・配線部であり、例えばＣｕから成り、それぞれ
の内側の先端部（通称インナーリード）には集積回路Ｃ
ＨＩのボンディングパッドＰＡＤがいわゆるフェースダ
ウンボンディング法により接続される。端子ＴＴＢ，Ｔ
ＴＭの外側の先端部（通称アウターリード）はそれぞれ
半導体集積回路チップＣＨＩの入力及び出力に対応し、
半田付け等によりＣＲＴ／ＴＦＴ変換回路・電源回路Ｓ
ＵＰに、異方性導電膜ＡＣＦによって液晶表示パネルＰ
ＮＬに接続される。パッケージＴＣＰは、その先端部が
パネルＰＮＬ側の接続端子ＤＴＭを露出した保護膜ＰＳ
Ｖ１を覆うようにパネルに接続されており、従って、外
部接続端子ＤＴＭ（ＧＴＭ）は保護膜ＰＳＶ１かパッケ
ージＴＣＰの少なくとも一方で覆われるので電触に対し
て強くなる。

【００７３】ＢＦ１はポリイミド等からなるベースフィ
ルムであり、ＳＲＳは半田付けの際半田が余計なところ
へつかないようにマスクするためのソルダレジスト膜で
ある。シールパターンＳＬの外側の上下ガラス基板の隙
間は洗浄後エポキシ樹脂ＥＰＸ等により保護され、パッ
ケージＴＣＰと上側基板ＳＵＢ２の間には更にシリコー
ン樹脂ＳＩＬが充填され保護が多重化されている。

【００７４】《製造方法》つぎに、上述した液晶表示装
置の基板ＳＵＢ１側の製造方法について図１３〜図１５
を参照して説明する。なお同図において、中央の文字は
工程名の略称であり、左側は図２に示す画素部分、右側
は図９に示すゲート端子付近の断面形状でみた加工の流
れを示す。工程Ｄを除き工程Ａ〜工程Ｉは各写真処理に
対応して区分けしたもので、各工程のいずれの断面図も
写真処理後の加工が終わりフォトレジストを除去した段
階を示している。なお、写真処理とは本説明ではフォト
レジストの塗布からマスクを使用した選択露光を経てそ
れを現像するまでの一連の作業を示すものとし、繰返し
の説明は避ける。以下区分けした工程に従って、説明す
る。

【００７５】工程Ａ、図１３ ７０５９ガラス（商品名）からなる下部透明ガラス基板
ＳＵＢ１の両面に酸化シリコン膜ＳＩＯをディップ処理
により設けたのち、５００℃、６０分間のベークを行な
う。下部透明ガラス基板ＳＵＢ１上に膜厚が１１００Å
のクロムからなる第１導電膜ｇ１をスパッタリングによ
り設け、写真処理後、エッチング液として硝酸第２セリ
ウムアンモニウム溶液で第１導電膜ｇ１を選択的にエッ
チングする。それによって、ゲート端子ＧＴＭ、ドレイ
ン端子ＤＴＭ、ゲート端子ＧＴＭを接続する陽極酸化バ
スラインＳＨｇ、ドレイン端子ＤＴＭを短絡するバスラ
インＳＨｄ、陽極酸化バスラインＳＨｇに接続された陽
極酸化パッド（図示せず）を形成する。

【００７６】工程Ｂ、図１３ 膜厚が２８００ÅのＡｌ−Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓ
ｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃｕ等からなる第２導電膜ｇ２
をスパッタリングにより設ける。写真処理後、リン酸と
硝酸と氷酢酸との混酸液で第２導電膜ｇ２を選択的にエ
ッチングする。

【００７７】工程Ｃ、図１３ 写真処理後（前述した陽極酸化マスクＡＯ形成後）、３
％酒石酸をアンモニアによりＰＨ６.２５±０.０５に調
整した溶液をエチレングリコール液で１：９に稀釈した
液からなる陽極酸化液中に基板ＳＵＢ１を浸漬し、化成
電流密度が０.５ｍＡ／ｃｍ²になるように調整する（定
電流化成）。次に所定のＡｌ₂Ｏ₃膜厚が得られるのに必
要な化成電圧１２５Ｖに達するまで陽極酸化を行う。そ
の後この状態で数１０分保持することが望ましい（定電
圧化成）。これは均一なＡｌ₂Ｏ₃膜を得る上で大事なこ
とである。それによって、導電膜ｇ２を陽極酸化され、
走査信号線ＧＬ、ゲート電極ＧＴおよび電極ＰＬ１上に
膜厚が１８００Åの陽極酸化膜ＡＯＦが形成される 工程Ｄ、図１４ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が２０００Åの窒化Ｓｉ膜を設
け、プラズマＣＶＤ装置にシランガス、水素ガスを導入
して、膜厚が２０００Åのｉ型非晶質Ｓｉ膜を設けたの
ち、プラズマＣＶＤ装置に水素ガス、ホスフィンガスを
導入して、膜厚が３００ÅのＮ(＋)型非晶質Ｓｉ膜を設
ける。

【００７８】工程Ｅ、図１４ 写真処理後、ドライエッチングガスとしてＳＦ₆、ＣＣ
ｌ₄を使用してＮ(＋)型非晶質Ｓｉ膜、ｉ型非晶質Ｓｉ
膜を選択的にエッチングすることにより、ｉ型半導体層
ＡＳの島を形成する。

【００７９】工程Ｆ、図１４ 写真処理後、ドライエッチングガスとしてＳＦ₆を使用
して、窒化Ｓｉ膜を選択的にエッチングする。

【００８０】工程Ｇ、図１５ 膜厚が１４００ÅのＩＴＯ膜からなる第１導電膜ｄ１を
スパッタリングにより設ける。写真処理後、エッチング
液として塩酸と硝酸との混酸液で第１導電膜ｄ１を選択
的にエッチングすることにより、ゲート端子ＧＴＭ、ド
レイン端子ＤＴＭの最上層および透明画素電極ＩＴＯ１
を形成する。

【００８１】工程Ｈ、図１５ 膜厚が６００ÅのＣｒからなる第２導電膜ｄ２をスパッ
タリングにより設け、さらに膜厚が４０００ÅのＡｌ−
Ｐｄ、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｔｉ、Ａｌ−Ｓｉ−Ｃ
ｕ等からなる第３導電膜ｄ３をスパッタリングにより設
ける。写真処理後、第３導電膜ｄ３を工程Ｂと同様な液
でエッチングし、第２導電膜ｄ２を工程Ａと同様な液で
エッチングし、映像信号線ＤＬ、ソース電極ＳＤ１、ド
レイン電極ＳＤ２を形成する。つぎに、ドライエッチン
グ装置にＣＣｌ₄、ＳＦ₆を導入して、Ｎ(＋)型非晶質Ｓ
ｉ膜をエッチングすることにより、ソースとドレイン間
のＮ(＋)型半導体層ｄ０を選択的に除去する。

【００８２】工程Ｉ、図１５ プラズマＣＶＤ装置にアンモニアガス、シランガス、窒
素ガスを導入して、膜厚が１μｍの窒化Ｓｉ膜を設け
る。写真処理後、ドライエッチングガスとしてＳＦ₆を
使用した写真蝕刻技術で窒化Ｓｉ膜を選択的にエッチン
グすることによって、保護膜ＰＳＶ１を形成する。

【００８３】《液晶表示モジュールの全体構成》図２３
は、液晶表示モジュールＭＤＬの分解斜視図であり、各
構成部品の具体的な構成は図２４〜図３９に示す。

【００８４】ＳＨＤは金属板から成るシールドケース
（＝メタルフレーム）、ＬＣＷは液晶表示窓、ＰＮＬは
液晶表示パネル、ＳＰＢは光拡散板、ＭＦＲは中間フレ
ーム、ＢＬはバックライト、ＢＬＳはバックライト支持
体、ＬＣＡは下側ケースであり、図に示すような上下の
配置関係で各部材が積み重ねられてモジュールＭＤＬが
組み立てられる。

【００８５】モジュールＭＤＬは、下側ケースＬＣＡ、
中間フレームＭＦＲ、シールドケースＳＨＤの３種の保
持部材を有する。これらの３部材はそれぞれ略箱状を成
し、上記記載順に重箱式に積み重ねられ、シールドケー
スＳＨＤによって各部品を搭載した他の２部材を保持す
る構成になっている。表示パネルＰＮＬと光拡散板ＳＰ
Ｂは一旦中間フレームＭＦＲ上に置くことができ、４本
のバックライト（冷陰極螢光管）ＢＬを支持するバック
ライト支持体ＢＬＳは下側ケースＬＣＡ上に一旦置くこ
とができる。従って、下側ケースＬＣＡと中間フレーム
ＭＦＲの２部材にそれぞれ必要な部品を実装しながらこ
の２部材をひっくり返すことなく積み重ねて製造するこ
とができるので、製造を容易に行うことができ、組立性
が良く、信頼性の高い装置を提供できる利点がある。こ
れが本モジュールの１つの大きな特徴である。

【００８６】以下、各部材について詳しく説明する。

【００８７】《シールドケースＳＨＤ》図２４は、シー
ルドケースＳＨＤの上面、前側面、後側面、右側面、左
側面を示す図であり、図２５は、シールドケースＳＨＤ
を斜め上方からみたときの斜視図である。

【００８８】シールドケース（メタルフレーム）ＳＨＤ
は、１枚の金属板をプレス加工技術により、打ち抜きや
折り曲げ加工により作製される。ＬＣＷは表示パネルＰ
ＮＬを視野に露出する開口を示し、以下表示窓と称す。

【００８９】ＣＬは中間フレームＭＦＲ固定用爪（全部
で１９個）、ＦＫは下側ケースＬＣＡ固定用フック（全
部で９個）であり、シールドケースＳＨＤに一体に設け
られている。図に示された状態の固定用爪ＣＬは組立て
時、それぞれ内側に折り曲げられて中間フレームＭＦＲ
に設けられた四角い固定用爪穴ＣＬＨ（図２７の各側面
図参照）に挿入される。これにより、シールドケースＳ
ＨＤが表示パネルＰＮＬ等を保持・収納する中間フレー
ムＭＦＲを保持し、両者がしっかりと固定される。固定
用フックＦＫは、それぞれ下側ケースＬＣＡに設けた固
定用突起ＦＫＰ（図３４の各側面図参照）に嵌合され
る。これにより、シールドケースＳＨＤがバックライト
ＢＬ、バックライト支持体ＢＬＳ等を保持・収納する下
側ケースＬＣＡを保持し、両者がしっかりと固定され
る。なお、中間フレームＭＦＲと下側ケースＬＣＡとは
周縁部において嵌合し、また、シールドケースＳＨＤは
中間フレームＭＦＲに被覆・嵌合し、３部材は合体する
ようになっている。また、表示パネルＰＮＬの上面およ
び下面の表示に影響を与えない四方の縁周囲には薄く細
長い長方形状のゴムスペーサ（ゴムクッション。図示省
略）が設けられている。上面側のゴムスペーサは、表示
パネルＰＮＬとシールドケースＳＨＤとの間に介在さ
れ、下面側のゴムスペーサは、表示パネルＰＮＬと中間
フレームＭＦＲ及び光拡散板ＳＰＢとの間に介在され
る。これらのゴムスペーサの弾性を利用して、シールド
ケースＳＨＤを装置内部方向に押し込むことにより固定
用フックＦＫが固定用突起ＦＫＰにかかり、両固定用部
材がストッパとして機能し、さらに、固定用爪ＣＬが折
り曲げられ、爪穴ＣＬＨに挿入されて、シールドケース
ＳＨＤにより中間フレームＭＦＲと下側ケースＬＣＡが
固定され、モジュール全体が一体となってしっかりと保
持され、他の固定用部材が不要である。従って、組立が
容易で製造コストを低減できる。また、機械的強度が大
きく、耐振動衝撃性を向上でき、装置の信頼性を向上で
きる。また、固定用爪ＣＬと固定用フックＦＫは取り外
しが容易なため（固定用爪ＣＬの折り曲げを延ばし、固
定用フックＦＫを外すだけ）、３部材の分解・組立が容
易なので、修理が容易で、バックライトＢＬの交換も容
易である（バックライト交換などで外す率が大きい下側
ケースＬＣＡの固定用フックＦＫの方が固定用爪ＣＬよ
り取り外し易くなっている）。なお、本モジュールでは
下側ケースＬＣＡと中間フレームＭＦＲは上記固定用部
材による取付けの他、それぞれ４個ずつ設けた下側ケー
スＬＣＡのねじ穴が設けられた貫通孔ＬＨＬ（図３４〜
図３６参照）と中間フレームＭＦＲのねじ穴ＭＶＨ（図
２８参照）とねじにより更にねじ止めされている。

【００９０】ＣＯＨは共通貫通穴である。共通貫通穴Ｃ
ＯＨは、このシールドケースＳＨＤの他、表示パネルＰ
ＮＬの駆動回路基板ＰＣＢ１、中間フレームＭＦＲの駆
動回路基板ＰＣＢ２、中間フレームＭＦＲ、下側ケース
ＬＣＡに２個ずつ共通して（同じ平面位置に）設けられ
た貫通穴で、製造時、固定して立てたピンに下側ケース
ＬＣＡから順に各共通貫通穴ＣＯＨを挿入して各部品を
実装していくことにより、各部材・各部品の相対位置を
精度良く設定するためのものである。また、当該モジュ
ールＭＤＬをパソコン等の応用製品に実装するとき、こ
の共通貫通穴ＣＯＨを位置決めの基準とすることができ
る。

【００９１】ＦＧは金属性シールドケースＳＨＤと一体
に形成された６個のフレームグランドで、シールドケー
スＳＨＤに開けられた「コ」の字状の開口、換言すれ
ば、四角い開口部中に延びた細長い突起部により構成さ
れる。この細長い突起部が、それぞれ装置内部へ向かう
方向に折り曲げられ、表示パネルＰＮＬの駆動回路基板
ＰＣＢ１のグランドラインが接続されたフレームグラン
ドパッドＦＧＰ（図２６）に半田付けにより接続された
構造になっている。

【００９２】《表示パネルＰＮＬと駆動回路基板ＰＣＢ
１》図２６は、図１６等に示した表示パネルＰＮＬに駆
動回路を実装した状態を示す上面図である。

【００９３】ＣＨＩは表示パネルＰＮＬを駆動させる駆
動ＩＣチップ（下側の３個は垂直走査回路側の駆動ＩＣ
チップ、左右の６個ずつは映像信号駆動回路側の駆動Ｉ
Ｃチップ）である。ＴＣＰは図２１、図２２で説明した
ように駆動用ＩＣチップＣＨＩがテープ オートメイテ
ィド ボンディング法（ＴＡＢ）により実装されたテー
プキャリアパッケージ、ＰＣＢ１はそれぞれＴＣＰやコ
ンデンサＣＤＳ等が実装されたＰＣＢ（プリンテッド
サーキット ボード）から成る駆動回路基板で、３つに
分割されている。ＦＧＰはフレームグランドパッドであ
る。ＦＣは下側の駆動回路基板ＰＣＢ１と左側の駆動回
路基板ＰＣＢ１、および下側の駆動回路基板ＰＣＢ１と
右側の駆動回路基板ＰＣＢ１とを電気的に接続するフラ
ットケーブルである。フラットケーブルＦＣとしては図
に示すように、複数のリード線（りん青銅の素材にＳｎ
鍍金を施したもの）をストライプ状のポリエチレン層と
ポリビニルアルコール層とでサンドイッチして支持した
ものを使用する。

【００９４】《駆動回路基板ＰＣＢ１》駆動回路基板Ｐ
ＣＢ１は、図２６に示すように、３個に分割され、表示
パネルＰＮＬの回りに「コ」字状に配置され、２個のフ
ラットケーブルＦＣによってそれぞれ電気的、機械的に
接続されている。駆動回路基板ＰＣＢ１は分割されてい
るので、表示パネルＰＮＬと駆動回路基板ＰＣＢ１との
熱膨張率の差により駆動回路基板ＰＣＢ１の長軸方向に
生じる応力（ストレス）がフラットケーブルＦＣの箇所
で吸収され、接続強度が弱いテープキャリアパッケージ
ＴＣＰテープの出力リード（図２１、図２２のＴＴＭ）
と表示パネルの外部接続端子ＤＴＭ（ＧＴＭ）の剥がれ
が防止でき、熱に対するモジュールの信頼性を向上でき
る。このような基板の分割方式は、更に、１枚の「コ」
の字状基板に比べて、それぞれが矩形上の単純な形状で
あるので１枚の基板材料から多数枚の基板ＰＣＢ１が取
得できプリント基板材料の利用率が高くなり、部品・材
料費が低減できる（本実施例の場合は約５０％に低減）
効果が有る。なお、駆動回路基板ＰＣＢ１は、ＰＣＢの
代わりに柔軟なＦＰＣ（フレキシブル プリンティド サ
ーキット）を使用すると、ＦＰＣはたわむのでリード剥
がれ防止効果をいっそう高めることができる。また、分
割しない一体型の「コ」の字状のＰＣＢを用いることも
でき、その場合は工数の低減、部品点数削減による製造
工程管理の単純化、ＰＣＢ間接続ケーブルの廃止による
信頼性向上に効果が有る。

【００９５】３個に分割された各駆動回路基板ＰＣＢ１
の各グランドラインに接続されたフレームグランドパッ
ドＦＧＰは、図２６に示すように、各基板毎に２個ずつ
合計６個設けてある。駆動回路基板ＰＣＢ１が複数に分
割されている場合、直流的には駆動回路基板のうち少な
くとも１ヶ所がフレームグランドに接続されていれば、
電気的な問題は起きないが、高周波領域ではその箇所が
少ないと、各駆動回路基板の特性インピーダンスの違い
等により電気信号の反射、グランドラインの電位が振ら
れる等が原因で、ＥＭＩ（エレクトロ マグネティック
インタフィアレンス）を引き起こす不要な輻射電波の発
生ポテンシャルが高くなる。特に、薄膜トランジスタを
用いたモジュールＭＤＬでは、高速のクロックを用いる
ので、ＥＭＩ対策が難しい。これを防止するために、複
数に分割された各駆動回路基板ＰＣＢ１毎に少なくとも
１ヶ所、本実施例では２ヶ所でグランド配線（交流接地
電位）をインピーダンスが十分に低い共通のフレーム
（すなわち、シールドケースＳＨＤ）に接続する。これ
により、高周波領域におけるグランドラインが強化され
るので、全体で１ヶ所だけシールドケースＳＨＤに接続
した場合と比較すると、本実施例の６ヶ所の場合は輻射
の電界強度で５ｄＢ以上の改善が見られた。

【００９６】シールドケースＳＨＤのフレームグランド
ＦＧは、金属の細長い突起部で構成され、折り曲げるこ
とにより容易に表示パネルＰＮＬのフレームグランドパ
ッドＦＧＰに接続でき、接続用の特別のワイヤ（リード
線）が不要である。また、フレームグランドＦＧを介し
てシールドケースＳＨＤと駆動回路基板ＰＣＢ１とを機
械的にも接続できるので、駆動回路基板ＰＣＢ１の機械
的強度も向上できる。

【００９７】《中間フレームＭＦＲ》図２７は、中間フ
レームＭＦＲの上面図、前側面図、後側面図、右側面
図、左側面図、図２８は、中間フレームＭＦＲの下面
図、図２９は、中間フレームＭＦＲの上面側から見た斜
視図である。

【００９８】中間フレームＭＦＲは駆動回路基板ＰＣＢ
１と一体に構成された液晶表示部ＬＣＤ、光拡散板ＳＰ
Ｂ、Ｌ字形の駆動回路基板ＰＣＢ２の保持部材である。

【００９９】ＢＬＷはバックライトＢＬの光を液晶表示
部ＬＣＤへ取り込むためのバックライト光取り入れ窓
で、ここに光拡散板ＳＰＢが載置・保持される。ＳＰＢ
Ｓは、光拡散板ＳＰＢの保持部である。ＲＤＷは放熱
穴、ＣＷは外部と接続されるコネクタ用の切欠きであ
る。ＭＶＨは４個のねじ穴であり、このねじ穴ＭＶＨと
下側ケースＬＣＡの貫通穴ＬＨＬ（図３４〜図３６参
照）を介して図示しないねじにより下側ケースＬＣＡと
中間フレームＭＦＲとが固定される。ＣＬＨはシールド
ケースＳＨＤの固定用爪ＣＬが挿入される固定用爪穴で
ある（図２７の各側面図、図２９参照）。２ＨＬは駆動
回路基板ＰＣＢ２（図３０参照）の固定用穴で、ナイロ
ンリベット等の止め具が挿入される。Ｌ字形の駆動回路
基板ＰＣＢ２は図２７の中間フレームＭＦＲの上面図の
右および下の縁のＬ字領域に配置される。なお、中間フ
レームＭＦＲは、バックライト支持体ＢＬＳ、下側ケー
スＬＣＡと同じ白色の合成樹脂により形成されている。
また、中間フレームＭＦＲは、合成樹脂で作られている
ので、駆動回路基板ＰＣＢ１および駆動回路基板ＰＣＢ
２の絶縁上有利である。

【０１００】《光拡散板ＳＰＢ》光拡散板ＳＰＢ（図２
３参照）は、中間フレームＭＦＲのバックライト光取り
入れ窓ＢＬＷの四方の周縁部に設けられた保持部ＳＰＢ
Ｓ（図２７、図２９参照。中間フレームＭＦＲの上面よ
り低い）上で保持される。光拡散板ＳＰＢを保持部ＳＰ
ＢＳ上に載置すると、光拡散板ＳＰＢの上面と中間フレ
ームＭＦＲの上面とは同一平面になる。光拡散板ＳＰＢ
の上には、駆動回路基板ＰＣＢ１と一体となった液晶表
示部ＬＣＤが載置される。液晶表示部ＬＣＤと光拡散板
ＳＰＢとの間には、液晶表示部ＬＣＤの下面の四方の縁
周囲に配置された４本のゴムスペーサ（図示省略。《シ
ールドケースＳＨＤ》の説明の欄参照）が介在し、液晶
表示部ＬＣＤと光拡散板ＳＰＢとの間がこれらのゴムス
ペーサにより密閉されている。すなわち、光拡散板ＳＰ
Ｂは中間フレームＭＦＲ（枠体）上に載置され、光拡散
板ＳＰＢの上面は、液晶表示部ＬＣＤによって覆われ、
かつ、液晶表示部ＬＣＤと光拡散板ＳＰＢとの間隙はゴ
ムスペーサによって完全に密閉されている（光拡散板Ｓ
ＰＢと液晶表示部ＬＣＤとを中間フレームＭＦＲを用い
てバックライト部と独立に一体化・固定化した）。従っ
て、液晶表示部ＬＣＤと光拡散板ＳＰＢとの間に異物が
侵入したり、表示領域以外に静電気等により付着してい
た異物が表示領域に移動したりして表示品質が低下する
問題を抑制できる。なお、光拡散板ＳＰＢは光拡散シー
トと比較して厚いので、光拡散板ＳＰＢ下面側の異物の
存在は目立たない。また、光拡散板ＳＰＢの下面側に存
在する異物は、液晶表示部ＬＣＤから遠いので、焦点を
結びにくく、像が拡散してしまうので、ほとんど問題と
ならない。さらに、光拡散板ＳＰＢと液晶表示部ＬＣＤ
とを順に中間フレームＭＦＲに保持させる構成なので、
組立性も良い。

【０１０１】《駆動回路基板ＰＣＢ２》図３０は、駆動
回路基板ＰＣＢ２の下面図である。中間フレームＭＦＲ
に保持・収納される液晶表示部ＬＣＤの駆動回路基板Ｐ
ＣＢ２は、図３０に示すように、Ｌ字形をしており、Ｉ
Ｃ、コンデンサ、抵抗等の電子部品が搭載されている。
この駆動回路基板ＰＣＢ２には、１つの電圧源から複数
の分圧した安定化された電圧源を得るための電源回路
や、ホスト（上位演算処理装置）からのＣＲＴ（陰極線
管）用の情報をＴＦＴ液晶表示装置用の情報に変換する
回路を含む回路が搭載されている。ＣＪは外部と接続さ
れる図示しないコネクタが接続されるコネクタ接続部で
ある。なお、駆動回路基板ＰＣＢ２と駆動回路基板ＰＣ
Ｂ１とは、図３１に示すように、フラットケーブルＦＣ
により電気的に接続される（詳細後述）。また、駆動回
路基板ＰＣＢ２とインバータ回路基板ＩＰＣＢとは、駆
動回路基板ＰＣＢ２のバックライト接続部ＢＣ２および
インバータ回路基板ＩＰＣＢのバックライト接続部ＢＣ
Ｉに接続される図示しないバックライトコネクタおよび
バックライトケーブルにより、中間フレームＭＦＲに設
けたコネクタ穴ＣＨＬ（図２７〜図２９参照）を介して
電気的に接続される。

【０１０２】《駆動回路基板ＰＣＢ１と駆動回路基板Ｐ
ＣＢ２との電気的接続》図３１は、液晶表示部ＬＣＤの
駆動回路基板ＰＣＢ１（上面が見える）と中間フレーム
ＭＦＲの駆動回路基板ＰＣＢ２（下面が見える）との接
続状態を示す上面図である。

【０１０３】液晶表示部ＬＣＤと駆動回路基板ＰＣＢ２
とは折り曲げ可能なフラットケーブルＦＣにより電気的
に接続されている。この状態で動作チェックを行うこと
ができる。駆動回路基板ＰＣＢ２は、フラットケーブル
ＦＣを180°折り曲げることにより、液晶表示部ＬＣＤ
の下面側に重ねて配置され、中間フレームＭＦＲの所定
の凹部に嵌合され、ナイロンリベット等の止め具等によ
り固定され、その上に液晶表示部ＬＣＤと一体になった
駆動回路基板ＰＣＢ１が載置・保持される。

【０１０４】《バックライト支持体ＢＬＳ》図３２は、
バックライト支持体ＢＬＳの上面図、後側面図、右側面
図、左側面図、図３３は、バックライト支持体ＢＬＳの
上面側から見た斜視図である。

【０１０５】バックライト支持体ＢＬＳは、４本のバッ
クライト（冷陰極螢光管）ＢＬ（図３７、図２３参照）
を支持する。ＳＰＣは穴（空間）であり、バックライト
支持体ＢＬＳは枠体を成している。

【０１０６】バックライト支持体ＢＬＳは、４本のバッ
クライトＢＬを白色のシリコンゴムＳＧ（図３７、図３
９参照）を介して支持するようになっている。ＳＳはバ
ックライト支持部で、ここにシリコンゴムＳＧを介して
各バックライトＢＬの両端を支持するようになってい
る。なお、シリコンゴムＳＧは、バックライトＢＬの点
燈領域内への異物侵入防止の役目もする。ＲＨはバック
ライトＢＬの両端に接続されたリード線ＬＤ（図３７参
照）が通るリード線穴である。

【０１０７】ＳＨＬはバックライト支持体ＢＬＳに設け
た４個の貫通穴で、下側ケースＬＣＡのねじ穴ＬＶＨと
一致し、図示しないねじによって下側ケースＬＣＡに固
定される。

【０１０８】ＳＲＭはバックライト支持体ＢＬＳの図３
２の左右両内側面に形成されたバックライトＢＬ（４本
のバックライトＢＬのうち外側の２本のバックライトＢ
Ｌ）のバックライト光反射部で、下側ケースＬＣＡのバ
ックライト光反射山ＲＭ（図３４、図３６参照）の上面
と同様にバックライトＢＬの光を液晶表示部ＬＣＤの方
に効率良く反射するための複数の平面の組み合せから構
成されている（《下側ケース》の説明の欄参照）。な
お、バックライト支持体ＢＬＳは、中間フレームＭＦ
Ｒ、下側ケースＬＣＡと同じ白色の合成樹脂により成型
により作られる。

【０１０９】《下側ケースＬＣＡ》図３４は、下側ケー
スＬＣＡの上面図（反射側）、後側面図、右側面図、左
側面図、図３５は、下側ケースＬＣＡの下面図、図３６
は、下側ケースＬＣＡの上面側から見た斜視図、図３８
は、下側ケースＬＣＡの断面図（図３４の３８−３８切
断線における断面図）である。

【０１１０】下側ケースＬＣＡは、バックライトＢＬ、
バックライト支持体ＢＬＳ、バックライトＢＬ点燈用の
インバータ回路基板ＩＰＣＢの保持部材（バックライト
収納ケース）であり、バックライトＢＬのバックライト
光反射板を兼ねており、バックライトＢＬの光を最も効
率良く反射する色である白色の合成樹脂で１個の型で一
体成型することにより作られる。下側ケースＬＣＡの上
面には、この下側ケースＬＣＡと一体に形成された３本
のバックライト光反射山ＲＭが形成され、バックライト
ＢＬのバックライト光反射面を構成している。３本のバ
ックライト光反射山ＲＭは、バックライトＢＬの光を液
晶表示部ＬＣＤの方に効率良く反射するための複数の平
面の組み合せから構成されている。すなわち、バックラ
イト光反射山ＲＭの断面形状は、図３８の断面図に示す
ように、バックライトＢＬの光を最も効率良く、反射す
るように計算により求められた曲線の近似直線で構成さ
れている。なお、バックライト光反射山ＲＭの高さは、
反射光率を上げるため、バックライトＢＬの上面より高
くなっている（図３９参照）。このように、バックライ
トＢＬの収納ケースとバックライトＢＬのバックライト
光反射板とを一体の部材で構成したので、部品点数を少
なくでき、構造を簡略化でき、製造コストを低減でき
る。従って、装置の耐振動衝撃性、耐熱衝撃性を向上で
き、信頼性を向上できる。また、下側ケースＬＣＡは、
合成樹脂で作られているので、インバータ回路基板ＩＰ
ＣＢの絶縁上有利である。

【０１１１】なお、ＬＶＨは４個のねじ穴であり、この
ねじ穴ＬＶＨとバックライト支持体ＢＬＳの貫通穴ＳＨ
Ｌ（図３２、図３３参照）を介して図示しないねじによ
りバックライト支持体ＢＬＳが下側ケースＬＣＡに固定
される。ＬＨＬは４個の貫通穴であり、この貫通穴ＬＨ
Ｌと中間フレームＭＦＲのねじ穴ＭＶＨ（図２８参照）
を介して図示しないねじにより中間フレームＭＦＲと下
側ケースＬＣＡとが固定される。ＩＨＬはナイロンリベ
ット等の止め具が挿入されるインバータ回路基板ＩＰＣ
Ｂの固定用穴、ＣＷは外部と接続されるコネクタ用の切
欠き、ＦＫＰはシールドケースＳＨＤの固定用フックＦ
Ｋが嵌合する固定用突起である（図３４の各側面図、図
３６参照）。

【０１１２】《バックライトＢＬ》図３７は、下側ケー
スＬＣＡにバックライト支持体ＢＬＳ、バックライトＢ
Ｌ、インバータ回路基板ＩＰＣＢを搭載した状態を示す
上面図、後側面図、右側面図、左側面図、図３９は、図
３７の３９−３９切断線における断面図である。

【０１１３】バックライトＢＬは、液晶表示部ＬＣＤの
真下に配置される直下型バックライトである。バックラ
イトＢＬは、４本の冷陰極螢光管により構成され、バッ
クライト支持体ＢＬＳにより支持され、バックライト支
持体ＢＬＳを下側ケースＬＣＡに図示しないねじを用い
バックライト支持体ＢＬＳの貫通穴ＳＨＬおよび下側ケ
ースＬＣＡのねじ穴ＬＶＨを介して固定することにより
バックライト収納ケースである下側ケースＬＣＡに保持
される。

【０１１４】ＥＣＬは冷陰極管の封止側（螢光体を管の
内表面に塗布したり、ガスを引いて真空にしたり、ガス
を封入したりする側のことをいう）である。図３７に示
すように、並んで配置された４本のバックライトＢＬの
封止側ＥＣＬが左右交互（図３７では上下交互）に配置
されている（千鳥配置）。これにより、螢光管における
螢光体塗布に起因して生じる表示画面の色温度の左右傾
斜（封止側の方が色温度が高い）を目立たなくでき、表
示品質を向上できる。

【０１１５】《インバータ回路基板ＩＰＣＢ》インバー
タ回路ＩＰＣＢは、４本のバックライトＢＬの点燈用回
路基板で、図３７に示すように、下側ケースＬＣＡに載
置され、下側ケースＬＣＡの固定用穴ＩＨＬ（図３４〜
図３６参照）を介して図示しないナイロンリベット等の
止め具によって固定される。インバータ回路ＩＰＣＢ上
には２個のトランスＴＦ１、ＴＦ２や、コンデンサ、コ
イル、抵抗等の電子部品が搭載されている。なお、熱源
となるインバータ回路基板ＩＰＣＢは、装置の上部側
（図３７では、上面図の左側に示す）に配置されるの
で、放熱性が良い。また、インバータ回路基板ＩＰＣＢ
は装置の上部側に配置され、Ｌ字形の駆動回路基板ＰＣ
Ｂ２は装置の下部側および左側（図２７の中間フレーム
ＭＦＲの上面図の右および下の縁のＬ字領域）に配置さ
れ、熱源となるインバータ回路基板ＩＰＣＢと駆動回路
基板ＰＣＢ２とは、放熱性の点とモジュール全体の厚さ
を薄くする点から上下に重ならないように配置されてい
る。

【０１１６】《バックライトＢＬ、バックライト支持体
ＢＬＳ、インバータ回路基板ＩＰＣＢ》バックライト支
持体ＢＬＳに、それぞれ両端にリード線ＬＤ（図３７参
照）が付いた４本のバックライトＢＬを嵌め込んだ後、
（バックライト支持体ＢＬＳとインバータ回路基板ＩＰ
ＣＢを下側ケースＬＣＡに収納・固定する前に）各バッ
クライトＢＬのリード線ＬＤをインバータ回路基板ＩＰ
ＣＢに半田付けする。これにより、バックライトＢＬと
バックライト支持体ＢＬＳとインバータ回路基板ＩＰＣ
Ｂとで１個のユニットが構成される（図２３、図３７参
照）。この状態でバックライトＢＬの点燈試験が可能で
ある。従来は、バックライトとインバータ回路基板とを
バックライト収納ケースにそれぞれ固定した後、バック
ライトのリード線をインバータ回路基板に半田付けする
構成だったので、半田付けのためのスペースが非常に狭
く、作業性が悪かったが、本モジュールでは、バックラ
イトＢＬおよびインバータ回路基板ＩＰＣＢを下側ケー
スＬＣＡに固定する前に、バックライトＢＬがバックラ
イト支持体ＢＬＳに支持された状態でバックライトＢＬ
のリード線ＬＤをインバータ回路基板ＩＰＣＢに半田付
けできるので、作業性が良い。また、不良部品が生じた
場合の部品交換も容易である。点燈試験が終了したら、
図３７に示すように、インバータ回路基板ＩＰＣＢをナ
イロンリベット等の止め具を用いて下側ケースＬＣＡの
固定用穴ＩＨＬを介して固定し、バックライト支持体Ｂ
ＬＳを図示しないねじにより４個の貫通穴ＳＨＬとねじ
穴ＬＶＨ（図３６、図３４参照）を介して下側ケースＬ
ＣＡに固定する。

【０１１７】また、従来は、冷陰極管を６本とインバー
タ回路基板２個を用い、（それぞれ２個のトランスを有
する）インバータ回路基板１個当たり冷陰極管３本ずつ
を点燈させる構成で、２個のインバータ回路基板がバッ
クライト収納ケース内のバックライトの上下両側（図３
７で言えば下側ケースＬＣＡの上面図の左右）に配置さ
れていたため、バックライト部全体の寸法が大きくな
り、また、熱源である２個のインバータ回路基板が上下
両側に配置されるため、放熱性の点で問題があった。し
かし、本装置では、インバータ回路基板ＩＰＣＢが１個
だけなので、バックライト部全体の寸法を小さくできる
と共に、放熱性も良い。また、本装置では、インバータ
回路基板ＩＰＣＢは、装置の上部側（図３７では、上面
図の左側に示す）に配置されているので、放熱性が良
い。

【０１１８】

【発明の効果】以上説明したように、本発明の実施例に
よれば、シールドケースの固定用爪と固定用フックは容
易に外すことができ、シールドケースと、液晶表示部を
保持する中間フレームと、バックライトを収納する下側
ケースの分解・組立が容易なので、修理やバックライト
の交換が容易にできる。

【図面の簡単な説明】

【図１】この発明を適用したアクティブ・マトリックス
方式のカラー液晶表示装置の液晶表示部の一画素とその
周辺を示す要部平面図である。

【図２】図１の２−２切断線における１画素とその周辺
を示す断面図である。

【図３】図１の３−３切断線における付加容量Ｃaddの
断面図である。

【図４】図１に示す画素を複数配置した液晶表示部の要
部平面図である。

【図５】図１に示す画素の層ｇ２，ＡＳのみを描いた平
面図である。

【図６】図１に示す画素の層ｄ１，ｄ２，ｄ３のみを描
いた平面図である。

【図７】図１に示す画素の画素電極層、遮光膜およびカ
ラーフィルタ層のみを描いた平面図である。

【図８】図６に示す画素配列の画素電極層、遮光膜およ
びカラーフィルタ層のみを描いた要部平面図である。

【図９】ゲート端子ＧＴＭとゲート配線ＧＬの接続部近
辺を示す平面と断面の図である。

【図１０】ドレイン端子ＤＴＭと映像信号線ＤＬとの接
続部付近を示す平面と断面の図である。

【図１１】アクティブ・マトリックス方式のカラー液晶
表示装置の液晶表示部を示す等価回路図である。

【図１２】図１に示す画素の等価回路図である。

【図１３】基板ＳＵＢ１側の工程Ａ〜Ｃの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１４】基板ＳＵＢ１側の工程Ｄ〜Ｆの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１５】基板ＳＵＢ１側の工程Ｇ〜Ｉの製造工程を示
す画素部とゲート端子部の断面図のフローチャートであ
る。

【図１６】表示パネルのマトリクス周辺部の構成を説明
するための平面図である。

【図１７】図１６の周辺部をやや誇張し更に具体的に説
明するためのパネル平面図である。

【図１８】上下基板の電気的接続部を含む表示パネルの
角部の拡大平面図である。

【図１９】マトリクスの画素部を中央に、両側にパネル
角付近と映像信号端子部付近を示す断面図である。

【図２０】左側に走査信号端子、右側に外部接続端子の
無いパネル縁部分を示す断面図である。

【図２１】駆動回路を構成する集積回路チップＣＨＩが
フレキシブル配線基板に搭載されたテープキャリアパッ
ケージＴＣＰの断面構造を示す図である。

【図２２】テープキャリアパッケージＴＣＰを液晶表示
パネルＰＮＬの映像信号回路用端子ＤＴＭに接続した状
態を示す要部断面図である。

【図２３】液晶表示モジュールの分解斜視図である。

【図２４】液晶表示モジュールのシールドケースの上面
図、前側面図、後側面図、右側面図、左側面図である。

【図２５】シールドケースの上面側から見た斜視図であ
る。

【図２６】液晶表示パネルに周辺の駆動回路を実装した
状態を示す上面図である。

【図２７】中間フレームの上面図、前側面図、後側面
図、右側面図、左側面図である。

【図２８】中間フレームの下面図である。

【図２９】中間フレームの上面側から見た斜視図であ
る。

【図３０】中間フレームに搭載される駆動回路基板の下
面図である。

【図３１】液晶表示部の駆動回路基板（上面が見える）
と中間フレームの駆動回路基板（下面が見える）との接
続状態を示す上面図である。

【図３２】バックライト支持体の上面図、後側面図、右
側面図、左側面図である。

【図３３】バックライト支持体の上面側から見た斜視図
である。

【図３４】下側ケースの上面図（反射側）、後側面図、
右側面図、左側面図である。

【図３５】下側ケースの下面図である。

【図３６】下側ケースの上面側から見た斜視図である。

【図３７】下側ケースにバックライト支持体、バックラ
イト、インバータ回路基板を搭載した状態を示す上面
図、後側面図、右側面図、左側面図である。

【図３８】下側ケースの断面図（図３４の３８−３８切
断線における断面図）である。

【図３９】図３７の３９−３９切断線における断面図で
ある。

【符号の説明】

ＳＵＢ…透明ガラス基板、ＧＬ…走査信号線、ＤＬ…映
像信号線 ＧＩ…絶縁膜、ＧＴ…ゲート電極、ＡＳ…ｉ型半導体層 ＳＤ…ソース電極またはドレイン電極、ＰＳＶ…保護
膜、ＢＭ…遮光膜 ＬＣ…液晶、ＴＦＴ…薄膜トランジスタ、ＩＴＯ…透明
画素電極 ｇ、ｄ…導電膜、Ｃadd…保持容量素子、ＡＯＦ…陽極
酸化膜 ＡＯ…陽極酸化マスク、ＧＴＭ…ゲート端子、ＤＴＭ…
ドレイン端子 ＳＨＤ…シールドケース、ＰＮＬ…液晶表示パネル、Ｓ
ＰＢ…光拡散板、 ＭＦＲ…中間フレーム、ＢＬ…バックライト、ＢＬＳ…
バックライト支持体、 ＬＣＡ…下側ケース、ＲＭ…バックライト光反射山。

フロントページの続き (72)発明者 大和田 淳一 千葉県茂原市早野3300番地 株式会社日 立製作所 茂原工場内 (56)参考文献 特開 平１−237686（ＪＰ，Ａ) 特開 平４−7519（ＪＰ，Ａ) 特開 平２−245789（ＪＰ，Ａ) 特開 平２−29621（ＪＰ，Ａ) 実開 平３−73912（ＪＰ，Ｕ) 実開 平５−75477（ＪＰ，Ｕ) 実開 平１−97318（ＪＰ，Ｕ)

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】液晶表示素子と、該液晶表示素子の周辺部
   に接続された駆動回路基板と、上記液晶表示素子の表示
   部が表示される第１の開口を有する上側ケースと、複数
   の線光源が収納された下側ケースと、上記液晶表示素子
   を保持し、上記駆動回路基板保持部を有する中間フレー
   ムとを有し、該中間フレームは上記下側ケースと上記上
   側ケースとの間に設けられ、上記線光源からの光を上記
   液晶表示素子に照射する第２の開口と、該第２の開口が
   形成される主面の周縁に該主面と交差する第１の側面部
   を有し、上記上側ケースは上記中間フレームの周縁を覆
   う第２の側面部を有し、上記第２の側面部に上記下側ケ
   ースと上記上側ケースとを固定する第１の固定部と、上
   記第１の側面部に上記中間フレームと上記上側ケースと
   を固定する第２の固定部とが設けられたことを特徴とす
   る液晶表示装置。
2. 【請求項２】前記第２の開口の周囲には光拡散板保持部
   が設けられることを特徴とする請求項１記載の液晶表示
   装置。