JP3457535B2 - プロセッサ間通信装置 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、疎結合マルチプロ
セッサシステムにおけるプロセッサ間通信装置に関す
る。 【０００２】 【従来の技術】複数のプロセッサと、これらプロセッサ
によって共有される主記憶とがシステムバスを介して接
続された疎結合マルチプロセッサシステムにおけるプロ
セッサ間通信は、従来、通信元プロセッサが主記憶上の
プロセッサ間通信エリアにメッセージを格納し、通信元
プロセッサが通信先プロセッサにプロセッサ間通信割込
要求を発行し、通信元プロセッサが主記憶上のプロセッ
サ間通信エリアからメッセージを取り出すことにより行
っている。 【０００３】 【発明が解決しようとする課題】しかしながら、上述し
た従来のプロセッサ間通信方法では、通信元プロセッサ
が主記憶上のプロセッサ間通信エリアにメッセージを格
納する時、通信元プロセッサが通信先プロセッサにプロ
セッサ間通信割込要求を発行する時、および通信先プロ
セッサが主記憶上のプロセッサ間通信エリアからメッセ
ージを取り出す時にそれぞれシステムバスにアクセスす
ることになり、システムとしての性能が落ちるという問
題がある。 【０００４】本発明の目的は、システムバスにアクセス
する回数を削減することにより、システム性能を向上さ
せたプロセッサ間通信装置を提供することにある。 【０００５】 【課題を解決するための手段】本発明のプロセッサ間通
信装置は、複数のプロセッサ（１，２）と主記憶（３）
とがシステムバス（４）を介して接続され、システムバ
スコマンドを用いて、メッセージの発行元プロセッサが
主記憶の該メッセージの発行先プロセッサに対するプロ
セッサ間通信エリア（１２，１３）に該メッセージを格
納する疎結合マルチプロセッサシステムにおける、各プ
ロセッサに設けられるプロセッサ間通信装置であって、
発行元プロセッサがシステムバスに送出するシステムバ
スコマンドは、メッセージであるデータ部（５７）と、
プロセッサ間通信エリアへの書込命令を含む命令を指定
するコマンド部（５５）と、メッセージの発行先プロセ
ッサに対するプロセッサ間通信エリアを指定するアドレ
ス部（５６）と、メッセージの発行元プロセッサ情報部
（５８）とから成り、プロセッサ間通信装置は、システ
ムバスコマンドを生成するコマンド生成部（６）と、生
成されたシステムバスコマンドをシステムバスに送出す
るために保持するコマンド送信レジスタ（５）と、シス
テムバス上に送出された各システムバスコマンドを受信
して取り込むコマンド受信レジスタ（５０）と、コマン
ド受信レジスタが取り込んだ各システムバスコマンドを
解析するコマンドアドレス解析部（７）と、コマンド受
信レジスタ内のデータ部（５７）からメッセージを取り
込むためのデータバッファ（８）と、コマンドアドレス
解析部（７）の制御によりデータバッファ（８）からメ
ッセージを取り込み、該メッセージを基にプロセッサ間
通信処理を実行するプロセッサ間通信実行部（９）と、
主記憶のデータの一部を記憶する内蔵キャッシュ（１
１）と、内蔵キャッシュの登録及び無効化処理を行うキ
ャッシュ制御部（１０）とを有し、コマンドアドレス解
析部（７）は、コマンド受信レジスタ（５０）に取り込
まれた各システムバスコマンドのコマンド部（５５）の
内容が書込命令か否かを比較する第１の比較器（５１）
と、アドレス部（５６）の内容が自プロセッサに対する
プロセッサ間通信エリアを指定するアドレスであるか否
かを比較する第２の比較器（５２）と、発行元プロセッ
サ情報部（５８）の内容が自プロセッサ以外のプロセッ
サであるか否かを比較する第３の比較器（５３）と、こ
れら３つの比較器の比較結果がすべて肯定的であるとき
にプロセッサ間通信実行 部にプロセッサ間通信を行わせ
るための出力を発生する論理部とからなり、メッセージ
の発行元プロセッサが主記憶上の発行先プロセッサに対
するプロセッサ間通信エリアに前記メッセージを格納す
る書込命令を示すシステムバスコマンドは、システムバ
スにのった時に他のプロセッサのプロセッサ間通信装置
にも取り込まれるので、プロセッサ間通信の発行先であ
るプロセッサのプロセッサ間通信装置は、コマンドアド
レス解析部により自プロセッサに対するプロセッサ間通
信であることを認識できるため、発行先プロセッサに対
する発行元プロセッサからのプロセッサ間通信割込要求
に相当する要求をしたことになり、発行先プロセッサの
プロセッサ間通信装置はプロセッサ間通信処理を行なう
ことを特徴とする。 【０００６】 【０００７】 【０００８】 【０００９】本発明によるプロセッサ間通信装置は、主
記憶上のプロセッサ間通信エリアにメッセージを格納す
る行為がそのままプロセッサ間通信割込要求となるよう
な構成を採用することにより、プロセッサ間通信の高速
化を実現し、システムバスの使用率を下げることでシス
テムとしての性能を上げるものである。 【００１０】 【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。 【００１１】本発明のプロセッサ間通信装置は、複数の
プロセッサ（１，２）と主記憶（３）とがシステムバス
（４）を介して接続され、システムバスコマンドを用い
て、メッセージの発行元プロセッサが主記憶の該メッセ
ージの発行先プロセッサに対するプロセッサ間通信エリ
ア（１２，１３）に該メッセージを格納する疎結合マル
チプロセッサシステムにおける、各プロセッサに設けら
れるプロセッサ間通信装置であって、発行元プロセッサ
がシステムバスに送出するシステムバスコマンドは、メ
ッセージであるデータ部（５７）と、プロセッサ間通信
エリアへの書込命令を含む命令を指定するコマンド部
（５５）と、メッセージの発行先プロセッサに対するプ
ロセッサ間通信エリアを指定するアドレス部（５６）
と、メッセージの発行元プロセッサ情報部（５８）とか
ら成り、プロセッサ間通信装置は、システムバスコマン
ドを生成するコマンド生成部（６）と、生成されたシス
テムバスコマンドをシステムバスに送出するために保持
するコマンド送信レジスタ（５）と、システムバス上に
送出された各システムバスコマンドを受信して取り込む
コマンド受信レジスタ（５０）と、コマンド受信レジス
タが取り込んだ各システムバスコマンドを解析するコマ
ンドアドレス解析部（７）と、コマンド受信レジスタ内
のデータ部（５７）からメッセージを取り込むためのデ
ータバッファ（８）と、コマンドアドレス解析部（７）
の制御によりデータバッファ（８）からメッセージを取
り込み、該メッセージを基にプロセッサ間通信処理を実
行するプロセッサ間通信実行部（９）と、主記憶のデー
タの一部を記憶する内蔵キャッシュ（１１）と、内蔵キ
ャッシュの登録及び無効化処理を行うキャッシュ制御部
（１０）とを有し、コマンドアドレス解析部（７）は、
コマンド受信レジスタ（５０）に取り込まれた各システ
ムバスコマンドのコマンド部（５５）の内容が書込命令
か否かを比較する第１の比較器（５１）と、アドレス部
（５６）の内容が自プロセッサに対するプロセッサ間通
信エリアを指定するアドレスであるか否かを比較する第
２の比較器（５２）と、発行元プロセッサ情報部（５
８）の内容が自プロセッサ以外のプロセッサであるか否
かを比較する第３の比較器（５３）と、これら３つの比
較器の比較結果がすべて肯定的であるときにプロセッサ
間通信実行部にプロセッサ間通信を行わせるための出力
を発生する論理部とからなり、メッセージの発行元プロ
セッサが主記憶上の発行先プロセッサに対するプロセッ
サ間通信エリアに前記メッセージを格納する書込命令を
示すシステムバスコマンドは、システムバスにのった時
に他のプロセッサのプロセッサ間通信装置にも取り込ま
れるので、プロセッサ間通信の発行先であるプロセッサ
のプロセッサ間通信装置は、コマンドアドレス解析部に
より自プロセッサに対するプロセッサ間通信であること
を認識できるため、発行先プロセッサに対する発行元プ
ロセッサからのプロセッサ間通信割込要求に相当する要
求をしたことになり、発行先プロセッサのプロセッサ間
通信装置はプロセッサ間通信処理を行なうことを特徴と
する。 【００１２】以下、本発明の実施例について図面を参照
しながら説明する。 【００１３】図２は本発明が適用される疎結合マルチプ
ロセッサシステムを示し、２つのプロセッサ１および２
と、主記憶３とがシステムバス４により接続されてい
る。主記憶３はプロセッサ１と２に共有され、またプロ
セッサ１と２はそれぞれキャッシュメモリを内蔵してい
る。 【００１４】図１は、図２におけるプロセッサ１，２の
プロセッサ通信処理部の詳細を示すブロック図であり、
プロセッサ１，２と主記憶３間、またはプロセッサ１と
プロセッサ２の間のやりとり（主記憶のロード／スト
ア）を行う命令（システムバスコマンド）を生成するコ
マンド生成部６と、生成されたシステムバスコマンドを
システムバス４に送出するために保持するコマンド送信
レジスタ５と、システムバス４上のシステムバスコマン
ドを受信して保持するコマンド受信レジスタ５０と、コ
マンド受信レジスタ５０が保持するシステムコマンドを
解析するコマンドアドレス解析部７と、コマンド受信レ
ジスタ５０内のデータ部からメッセージを取り込むため
のデータバッファ８と、コマンドアドレス解析部７の制
御によりプロセッサ間通信を実行するプロセッサ間通信
実行部９と、主記憶３のデータの一部をコピーとして記
憶する内蔵キャッシュ１１と、内蔵キャッシュ１１の登
録および無効化処理を行うキャッシュ制御部１０とを有
する。 【００１５】図３は主記憶３に設けられたプロセッサ間
通信エリアのレイアウトを示し、エリア１２にはプロセ
ッサ１がプロセッサ２にプロセッサ間通信を行うときの
メッセージを格納し、エリア１３にはプロセッサ２がプ
ロセッサ１にプロセッサ間通信を行うときのメッセージ
を格納する。 【００１６】また、図４はシステムバスコマンドの詳細
を示し、書込命令を含むコマンドを指定するコマンド部
５５と、メッセージの発行先プロセッサに対するプロセ
ッサ間通信エリア１２または１３を指定するアドレス部
５６と、メッセージを成すデータ部５７と、システムバ
スコマンドの発行元プロセッサ情報部５８とから成る。
プロセッサ間通信エリア（図３参照）は、主記憶上の一
部が割り当てられる。アドレス部５６（図４参照）がプ
ロセッサ間通信エリア（図３参照）を指している場合、
データ部（図４参照）は、プロセッサ間通信エリア内の
アドレス部で指示されるエリアに書き込まれる。 【００１７】図５はコマンド受信レジスタ５０と、コマ
ンドアドレス解析部７およびデータバッファ８との関係
を示す。コマンドアドレス解析部７は、コマンド部５５
のコマンドが書込命令か否かを比較する第１の比較器５
１と、アドレス部５６のアドレスが自プロセッサに対す
るプロセッサ間通信エリアを指定するか否かを比較する
第２の比較器５２と、発行元５８が自プロセッサでない
ことを比較する第３の比較器５３とを有する。また、デ
ータ部５７はデータバッファ８に入力し、第１の比較器
５１，第２の比較器５２および第３の比較器５３の各出
力の論理積出力とデータバッファ８の出力はプロセッサ
間通信実行部９に入力する。したがって、コマンドが書
込命令であり、かつそのアドレスが自プロセッサに対す
るプロセッサ間通信エリアであり、かつ発行元が自プロ
セッサでないとき、その結果がプロセッサ間通信実行部
９に伝わる。また、データバッファ８は、コマンド受信
レジスタ５０の存在にもかかわらず、システムバス４上
のデータ幅が狭く、データ部５７には収容できない程の
メッセージが複数回にわたって通信されるときに、それ
らのメッセージを蓄える。 【００１８】次に、以上に述べた様に構成されたプロセ
ッサ間通信装置の動作について説明する。プロセッサ１
からプロセッサ２にプロセッサ間通信を行う場合、プロ
セッサ１はエリア１２にプロセッサ間通信メッセージの
書き込み動作を行う。するとシステムバスコマンド生成
部６は、コマンドは書込命令、アドレスはエリア１２の
アドレス、データはプロセッサ間通信メッセージ、発行
元はプロセッサ１、発行先は主記憶３というシステムバ
スコマンド部を生成し、システムバス４上にのせる。な
お、内蔵キャッシュ１１にエリア１２のアドレスが登録
されている場合、キャッシュ制御部１０の内蔵キャッシ
ュ１１の登録処理を行う。 【００１９】システムバスコマンドがプロセッサ２のコ
マンド受信レジスタ５０に取り込まれ、コマンドアドレ
ス解析部７により、コマンドは書込命令、アドレスはエ
リア１２のアドレス、発行元はプロセッサ２でないと判
断されると、プロセッサ間通信処理部９にプロセッサ間
通信処理を行わせる。図６は、この処理を示すフローチ
ャートである。同時にシステムバスコマンド中のデータ
部５７のメッセージがデータバッファ８に蓄えられる。
プロセッサ間通信処理部９は、データバッファ８中のプ
ロセッサ間通信メッセージを基に処理を行う。なお、内
蔵キャッシュ１１にエリア１２のアドレスが登録されて
いる場合、キャッシュ制御部１０は内蔵キャッシュ１１
の無効化処理を行う。 【００２０】 【発明の効果】本発明によれば、通信元プロセッサが発
行したシステムバスコマンドがシステムバスにのった
時、通信先プロセッサがこれを取り込み、コマンドアド
レス解析部は自プロセッサへのプロセッサ間通信である
ことを認識できるため、通信元プロセッサは改めて通信
先プロセッサにプロセッサ間通信割込要求を発行する必
要がなくなり、その分だけシステムバスの使用率が低下
するので、高速なプロセッサ間通信が実現でき、ひいて
はシステム性能が向上することになる。 【００２１】さらに、データバッファを設けることによ
り、自プロセッサ内にメッセージが存在することになる
ため、通信先プロセッサは主記憶までメッセージを取り
にいく必要がなくなるので、システムバスの使用率は一
層低下するという効果がある。

【図面の簡単な説明】 【図１】本発明の一実施例を示すブロック図である。 【図２】本発明が適用される疎結合マルチプロセッサシ
ステムの一例を示すブロック図である。 【図３】本発明におけるプロセッサ間通信エリアのレイ
アウトを示す図である。 【図４】本発明におけるシステムバスコマンドの形式を
示す図である。 【図５】本発明におけるコマンド受信レジスタと、コマ
ンドアドレス解析部およびデータバッファ８との関係を
示す図である。 【図６】本発明におけるコマンドアドレス解析部のフロ
ーチャートである。 【符号の説明】 １，２ プロセッサ ３ 主記憶 ４ システムバス ５ コマンド送信レジスタ ６ コマンド生成部 ７ コマンドアドレス解析部 ８ データバッファ ９ プロセッサ間通信実行部 １０ キャッシュ制御部 １１ 内蔵キャッシュ １２，１３ エリア ５０ コマンド受信レジスタ ５１ 第１の比較器 ５２ 第２の比較器 ５３ 第３の比較器 ５５ コマンド部 ５６ アドレス部 ５７ データ部 ５８ 発行元

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 複数のプロセッサ（１，２）と主記憶
   （３）とがシステムバス（４）を介して接続され、シス
   テムバスコマンドを用いて、メッセージの発行元プロセ
   ッサが主記憶の該メッセージの発行先プロセッサに対す
   るプロセッサ間通信エリア（１２，１３）に該メッセー
   ジを格納する疎結合マルチプロセッサシステムにおけ
   る、各プロセッサに設けられるプロセッサ間通信装置で
   あって、 前記発行元プロセッサが前記システムバスに送出するシ
   ステムバスコマンドは、 前記メッセージであるデータ部（５７）と、 前記プロセッサ間通信エリアへの書込命令を含む命令を
   指定するコマンド部（５５）と、 前記メッセージの前記発行先プロセッサに対する前記プ
   ロセッサ間通信エリアを指定するアドレス部（５６）
   と、 前記メッセージの前記発行元プロセッサ情報部（５８）
   とから成り、 前記プロセッサ間通信装置は、 前記システムバスコマンドを生成するコマンド生成部
   （６）と、 生成されたシステムバスコマンドを前記システムバスに
   送出するために保持するコマンド送信レジスタ（５）
   と、 前記システムバス上に送出された各システムバスコマン
   ドを受信して取り込むコマンド受信レジスタ（５０）
   と、 前記コマンド受信レジスタが取り込んだ各システムバス
   コマンドを解析するコマンドアドレス解析部（７）と、 前記コマンド受信レジスタ内のデータ部（５７）から前
   記メッセージを取り込むためのデータバッファ（８）
   と、 前記コマンドアドレス解析部（７）の制御により前記デ
   ータバッファ（８）からメッセージを取り込み、該メッ
   セージを基にプロセッサ間通信処理を実行するプロセッ
   サ間通信実行部（９）と、 前記主記憶のデータの一部を記憶する内蔵キャッシュ
   （１１）と、 前記内蔵キャッシュの登録及び無効化処理を行うキャッ
   シュ制御部（１０）とを有し、 前記コマンドアドレス解析部（７）は、 前記コマンド受信レジスタ（５０）に取り込まれた各シ
   ステムバスコマンドのコマンド部（５５）の内容が書込
   命令か否かを比較する第１の比較器（５１）と、 アドレス部（５６）の内容が自プロセッサに対する前記
   プロセッサ間通信エリアを指定するアドレスであるか否
   かを比較する第２の比較器（５２）と、 発行元プロセッサ情報部（５８）の内容が自プロセッサ
   以外のプロセッサであるか否かを比較する第３の比較器
   （５３）と、前記３つの比較器の比較 結果がすべて肯定的であるとき
   に前記プロセッサ間通信実行部にプロセッサ間通信を行
   わせるための出力を発生する論理部とからなり、 メッセージの発行元プロセッサが主記憶上の発行先プロ
   セッサに対するプロセッサ間通信エリアに前記メッセー
   ジを格納する書込命令を示すシステムバスコマンドは、
   システムバスにのった時に他のプロセッサのプロセッサ
   間通信装置にも取り込まれるので、プロセッサ間通信の
   発行先であるプロセッサのプロセッサ間通信装置は、コ
   マンドアドレス解析部により自プロセッサに対するプロ
   セッサ間通信であることを認識できるため、発行先プロ
   セッサに対する発行元プロセッサからの前記プロセッサ
   間通信割込要求に相当する要求をしたことになり、発行
   先プロセッサのプロセッサ間通信装置は前記プロセッサ
   間通信処理を行なうことを特徴とするプロセッサ間通信
   装置。