JP3415347B2 - マイクロコンピュータの動作モード設定用入力回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は入力回路に係わり、
特にマイクロコンピュータの動作状態を決定するための
動作モード設定回路に用いられる低消費電力の入力回路
に関する。

【０００２】

【従来の技術】近年の半導体素子の微細化に伴ない半導
体装置の集積度が向上し、例えばマイクロコンピュータ
においては１つのチップに複数の機能をもたせるように
設計されている。これは一つのチップで例えばインサー
キットエミュレータ用の機能および通常動作を行う機能
を一つのチップに取り込むことによって開発コストの低
減および開発日程の短縮化を図るというものである。

【０００３】この種のマイクロコンピュータを実際に使
用する場合、その目的に応じてこれら２つの機能のうち
どちらか一方だけを使用することになる。その選択方法
は、動作モードを選択する入力回路の入力端子に接続す
るためのボンディングパッドをチップ上にあらかじめ設
けておき、マイクロコンピュータの製造工程においてこ
の動作モード選択用ボンディングパッドを電源電位ＶＤ
Ｄあるいは接地電位ＧＮＤにボンディングすることで内
部の動作モードを決定させようとするものである。

【０００４】ただし、この動作モード選択用ボンディン
グパッドの左右に電源電位ＶＤＤおよび接地電位ＧＮＤ
の両配線を配置することは現実的には不可能であるた
め、通常動作モード選択用ボンディングパッドを接地電
位ＧＮＤにボンディングするかどうかでマイクロコンピ
ュータの動作モードの選択を行っている。

【０００５】しかしこの動作モード選択用ボンディング
パッドにボンディングをしない場合は、この端子はハイ
インピーダンス状態となり、このハイインピーダンスレ
ベルを入力する論理回路のＰチャネルトランジスタおよ
びＮチャネルトランジスタのドレインおよびソース間に
電源電位ＶＤＤから接地電位ＧＮＤへ貫通電流が流れて
しまうという大きな問題があった。これを解決する手段
として、入力端子にプルアップ抵抗をもつ動作モード設
定用の入力回路を備えた例の回路図を図５、図６および
図７に示す。

【０００６】この従来の入力回路の一般的な例の回路図
を示した図５を参照すると、このプルアップ回路は、Ｍ
ＯＤＥ信号の入力端子Ｉ１がヒシテリシス特性をもつイ
ンバータ５０１の入力端に接続され、この入力端および
電源電位ＶＤＤ間に抵抗素子Ｒ１が接続され、インバー
タ５０１の出力ＭＯＤＥＯＵＴが内部回路へ供給される
構成になっている。

【０００７】このプルアップ入力回路を参照すると、Ｍ
ＯＤＥ信号の入力端子Ｉ１を接地電位ＧＮＤにボンディ
ングしている場合、抵抗素子Ｒ１とＭＯＤＥ信号の配線
抵抗によって分圧された電圧がインバータ５０１に入力
される。ここでＭＯＤＥ信号の配線抵抗の抵抗値が抵抗
素子Ｒ１の抵抗値に比べ十分小さいのでインバータ５０
１の入力レベルはロウレベル（以下、“Ｌ”レベルと称
す）に近いレベルなり、インバータ５０１の出力ＭＯＤ
ＥＯＵＴはハイレベル（以下、“Ｈ”レベルと称す）と
なる。

【０００８】ＭＯＤＥ信号の入力端子Ｉ１をボンディン
グせずハイインピーダンスとした場合、インバータ５０
１の入力レベルは抵抗素子Ｒ１によりプルアップされ
“Ｈ”レベルとなる。従ってインバータ５０１の出力Ｍ
ＯＤＥＯＵＴは“Ｌ”レベルとなる。

【０００９】この従来例では、入力端子Ｉ１が“Ｌ”レ
ベルのときは、プルアップ抵抗素子Ｒ１を介して回路電
流が流れるので消費電流が大きくなる。この消費電力削
減のために提案された一例が特開平３ー２０３４０９号
公報に記載されている。同公報記載の入力プルアップ回
路の回路図を示した図６を参照すると、このプルアップ
入力回路は、ＭＯＤＥ信号入力端子Ｉ１が抵抗素子Ｒ２
を介してインバータ６０１の入力端に接続され、この入
力端および電源電位ＶＤＤ間に抵抗素子Ｒ３およびＰチ
ャネルＭＯＳトランジスタＰ２が並列接続状態で挿入さ
れ、かつこのトランジスタのゲート電極をインバータ６
０１の出力端に接続するとともにインバータ６０１の出
力をＭＯＤＥ信号として内部回路へ供給するように構成
されている。

【００１０】このプルアップ回路の動作について簡単に
説明すると、ＭＯＤＥ信号の入力端子Ｉ１を接地電位Ｇ
ＮＤにボンディングしている場合は、抵抗素子Ｒ２およ
びＲ３で分圧された電圧がインバータ６０１に入力され
る。ここで抵抗素子Ｒ２の抵抗値が抵抗素子Ｒ３の抵抗
値に比べ十分小さい場合、インバータ６０１の入力レベ
ルは論理レベルの“Ｌ”レベルに近いレベルなり、イン
バータ６０１の出力ＭＯＤＥＯＵＴは“Ｈ”レベルとな
る。ＰチャネルＭＯＳトランジスタＰ２はゲート電極の
入力が“Ｈ”レベルであるので非導通状態になる。

【００１１】ＭＯＤＥ信号の入力端子Ｉ１をボンディン
グせずハイインピーダンス状態とした場合は、インバー
タ６０１の入力レベルは抵抗素子Ｒ３によりプルアップ
され“Ｈ”レベルとなる。従ってインバータ６０１の出
力ＭＯＤＥＯＵＴは“Ｌ”レベルとなる。

【００１２】このときＰチャネルＭＯＳトランジスタＰ
２はゲート電極の入力が“Ｌ”レベルであるので導通す
る。ＰチャネルＭＯＳトランジスタＰ２のドレイン電極
には“Ｈ”レベルが出力し、この“Ｈ”レベルがまたイ
ンバータ６０１に入力するのでインバータ６０１の出力
ＭＯＤＥＯＵＴは“Ｌ”レベル固定となり状態が安定す
る。

【００１３】以上説明したように、ＭＯＤＥ信号設定端
子Ｉ１のレベル設定により内部の動作モードを決定する
ことができ、プルアップ入力回路にヒステリシス特性を
もたせたまま回路電流を低減している。

【００１４】前述した図５の従来例の消費電力削減のた
めに提案された他の例が特開平３ー２０３４０９号公報
に記載されている。同公報記載の入力プルアップ回路の
回路図を示した図７を参照すると、このプルアップ入力
回路は、ＭＯＤＥ信号の入力端子Ｉ１がインバータ７０
１の入力端に接続され、この入力端および電源電位ＶＤ
Ｄ間にパワーセーブ（ＰＳ）信号をゲート電極に入力す
るＰチャネルＭＯＳトランジスタＰ３と抵抗素子Ｒ４と
が直列接続され、インバータ７０１の出力ＭＯＤＥＯＵ
Ｔが内部回路へ供給される構成になっている。

【００１５】このプルアップ入力回路は、ＭＯＤＥ信号
入力端子Ｉ１を接地電位ＧＮＤにボンディングしかつ入
力端子Ｉ２の信号ＰＳが“Ｈ”レベルの場合は、Ｐチャ
ネルＭＯＳトランジスタＰ３は非導通である。

【００１６】従ってＭＯＤＥ信号のレベルすなはち
“Ｌ”レベルがインバータ７０１に入力され、インバー
タ７０１の出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなる。

【００１７】ＭＯＤＥ信号入力端子Ｉ１をボンディング
せずハイインピーダンスとし、かつ信号ＰＳを“Ｌ”レ
ベルとした場合は、ＰチャネルＭＯＳトランジスタＰ３
は導通し、そのドレイン電極には“Ｈ”レベルが出力す
るので、インバータ７０１の入力レベルは抵抗素子Ｒ４
によりプルアップされ“Ｈ”レベルとなる。従ってイン
バータ７０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとな
る。

【００１８】ＭＯＤＥ信号入力端子Ｉ１を接地電位ＧＮ
Ｄにボンディングし、信号ＰＳが“Ｌ”レベルの場合
は、図５の従来例の説明で述べた動作と同様である。

【００１９】ＭＯＤＥ信号入力端子Ｉ１をボンディング
せずハイインピーダンスとし、信号ＰＳを“Ｈ”レベル
とした場合は、インバータ７０１の入力レベルは決定せ
ず入力がハイインピーダンスとなるのでプルアップ入力
回路としては動作しない。

【００２０】

【発明が解決しようとする課題】上述した３つの従来例
はいずれも以下のような欠点がある。

【００２１】（１）図６で示したプルアップ入力回路
は、図５の従来例よりも抵抗素子Ｒ３およびＲ２を介し
て電源電位ＶＤＤから流れ出す電流は低減されるが、抵
抗素子Ｒ２およびＲ３は接続されたままであるから定常
的に電流が流れるという大きな欠点がある。

【００２２】また電流を減少させる目的で抵抗値を大き
くすると、今度は抵抗素子を半導体集積回路上に実現す
るためのレイアウト面積が大きくなるため、チップサイ
ズも大きくなり、その原価が高くなるという欠点もあ
る。

【００２３】（２）上述の（１）項の欠点に鑑みてなさ
れたのが図７に示したプルアップ入力回路であるが、こ
の場合、電源からの電流パスを遮断するために挿入した
ＰチャネルＭＯＳトランジスタＰ３の導通、非道通の制
御を行うために外部から信号ＰＳを供給せねばならず、
専用の入力端子を必要とするという欠点がある。

【００２４】またこの専用のＰＳ信号入力端子のために
ボンディングパッドを用意せねばならないため、余分な
レイアウトが必要となりレイアウト面積が大きくなるた
め、チップサイズも大きくなり、その原価が高くなると
いう欠点がある。

【００２５】また外部から入力するＰＳ信号は前述した
ように複雑な制御が必要で、このＰＳ信号生成のための
回路を外部に設けると、全体的なコストアップになると
いう大きな欠点がある。

【００２６】本発明の目的は、上述した欠点に鑑みなさ
れたものであり、動作モード設定のための入力回路にお
いて、入力端子のプルアップ素子から流れ出る電流パス
を遮断する手段を備えた入力回路を提供することにあ
る。

【００２７】

【課題を解決するための手段】本発明のマイクロコンピ
ュータの動作モード設定用入力回路の特徴は、予め定め
た動作モード選択用ボンディングパッドを接地電位固定
状態またはオープン状態に設定してマイクロコンピュー
タの内部状態を通常動作モードまたは通常動作モード以
外の動作モードにするかを選択するモード設定手段を有
し、このモード設定手段は、前記動作モード選択用ボン
ディングパッドに接続され、かつプルアップ手段で電源
電位にプルアップされる専用のモード信号の入力端子
と、リセット信号の入力端子と、前記リセット信号を予
め定める時間遅らせたディレー信号を出力するディレー
回路と、前記リセット信号のアクティブ期間中は論理レ
ベルの一方レベルを出力し、前記リセット信号のアクテ
ィブ期間終了後でかつ前記ディレー信号がアクティブ期
間中は、前記動作モード選択用ボンディングパッドが接
地電位固定状態の場合であれば前記モード信号の論理レ
ベルである前記一方レベルを、前記動作モード選択用ボ
ンディングパッドがオープン状態の場合であれば前記モ
ード信号の論理レベルである他方レベルを、第１のスイ
ッチ手段を介してデータ入力端から読みとり、前記モー
ド信号の極性を反転してモード設定信号として出力端か
ら出力し、前記ディレー信号のアクティブ期間終了と同
時に、出力中の前記モード設定信号の極性反転信号を第
２のスイッチ手段を介して前記データ入力端に帰還して
ラッチし出力レベルを固定するラッチ回路と、を備え、
前記プルアップ手段は、前記ラッチ回路の出力である前
記モード設定信号の前記一方レベルで導通状態となり、
前記モード設定信号の前記他方レベルで非導通状態とな
るように制御され、前記動作モード選択用ボンディング
パッドが接地電位固定状態の場合には、前記リセット信
号のアクティブ期間中、前記モード設定信号の前記一方
レベルに基づき導通状態となり、前記リセット信号のア
クティブ期間終了後は、前記モード設定信号の前記他方
レベルに基づいて非導通状態になって、電源電位から自
身を介しさらに前記動作モード選択用ボンディングパッ
ドを経て接地電位に流れる貫通電流を遮断し、又、前記
動作モード選択用ボンディングパッドがオープン状態の
場合には、前記リセット信号のアクティブ期間中もリセ
ット信号のアクティブ期間終了後も前記モード設定信号
の前記一方レベルに基づ いて導通状態になることにあ
る。

【００２８】本発明のマイクロコンピュータの動作モー
ド設定用入力回路の他の特徴は、予め定めた動作モード
選択用ボンディングパッドに接続された専用のモード信
号の入力端子を備え、前記動作モード選択用ボンディン
グパッドを接地電位固定状態またはオープン状態に設定
してマイクロコンピュータの内部状態を通常動作モード
または通常動作モード以外の動作モードにするかを選択
するモード設定手段として、前記モード信号の入力端子
がＰチャネルＭＯＳトランジスタで電源電位にプルアッ
プされかつ第１のＮチャネルＭＯＳトランジスタを介し
てＮＯＲ回路の一方の入力端に接続され、このＮＯＲ回
路の他方の入力端はリセット信号の入力端子に接続さ
れ、前記ＮＯＲ回路の出力端をモード設定信号の出力端
とするとともに前記ＰチャネルＭＯＳトランジスタのゲ
ート電極および第１のインバータの入力端にもそれぞれ
接続され、このインバータの出力端は第２のＮチャネル
ＭＯＳトランジスタを介して前記ＮＯＲ回路の前記一方
の入力端に接続され、前記リセット信号の入力端子はさ
らにディレイ回路を介して前記第１のＮチャネルＭＯＳ
トランジスタのゲート電極および第２のインバータの入
力端にも接続され、このインバータの出力端は前記第２
のＮチャネルＭＯＳトランジスタのゲート電極に接続さ
れて構成されることにある。

【００２９】本発明のマイクロコンピュータの動作モー
ド設定用入力回路さらに他の特徴は、予め定めた動作モ
ード選択用ボンディングパッドを電源電位固定状態また
はオープン状態に設定してマイクロコンピュータの内部
状態を通常動作モードまたは通常動作モード以外の動作
モードにするかを選択するモード設定手段を有し、この
モード設定手段は、前記動作モード選択用ボンディング
パッドに接続され、かつプルダウン手段で接地電位にプ
ルダウンされる専用のモード信号の入力端子と、リセッ
ト信号の入力端子と、前記リセット信号を予め定める時
間遅らせたディレー信号を出力するディレー回路と、前
記リセット信号のアクティブ期間中は論理レベルの一方
レベルを出力し、前記リセット信号のアクティブ期間終
了後でかつ前記ディレー信号がアクティブ期間中は、前
記動作モード選択用ボンディングパッドが電源電位固定
状態の場合であれば前記モード信号の論理レベルである
他方レベルを極性反転した前記一方レベルを、前記動作
モード選択用ボンディングパッドがオープン状態の場合
であれば前記モード信号の論理レベルである前記一方レ
ベルを極性反転した前記他方レベルを、第１のスイッチ
手段を介してデータ入力端から読みとり、更に極性反転
してモード設定信号として出力端から出力し、前記ディ
レー信号のアクティブ期間終了と同時に、出力中の前記
モード設定信号の極性反転信号を第２のスイッチ手段を
介して前記データ入力端に帰還してラッチし出力レベル
を固定するラッチ回路と、を備え、前記プルダウン手段
は、前記ラッチ回路の出力である前記モード設定信号の
極性反転信号が前記他方レベルであれば導通状態とな
り、前記モード設定信号の極性反転信号が前記一方レベ
ルであれば非導通状態となるように制御され、前記動作
モード選択用ボンディングパッドが電源電位に固定され
た状態の場合には、前記リセット信号のアクティブ期間
中、前記モード設定信号の極性反転信号に基づいて導通
状態となり、前記リセット信号のアクティブ期間終了後
は、前記モード設定信号の極性反転信号に基づいて非導
通状態になって、前記動作モード選択用ボンディングパ
ッドから自身を介して接地電位に流れる貫通電流を遮断
し、又、前記動作モード選択用ボンディングパッドがオ
ープン状態の場合には、前記リセット信号のアクティブ
期間中もリセット信号のアクティブ期間終了後も前記モ
ード設定信号の極性反転信号に 基づいて導通状態になる
ことにある。

【００３０】本発明のマイクロコンピュータの動作モー
ド設定用入力回路のさらにまた他の特徴は、予め定めた
動作モード選択用ボンディングパッドに接続された専用
のモード信号の入力端子を備え、前記動作モード選択用
ボンディングパッドを電源電位固定状態またはオープン
状態に設定してマイクロコンピュータの内部状態を通常
動作モードまたは通常動作モード以外の動作モードにす
るかを選択するモード設定手段として、前記モード信号
の入力端子が第１のＮチャネルＭＯＳトランジスタで接
地電位にプルダウンされ、かつ第１のインバータおよび
第２のＮチャネルＭＯＳトランジスタを介してＮＯＲ回
路の一方の入力端に接続され、前記ＮＯＲ回路の他方の
入力端は前記リセット信号の入力端子に接続され、前記
ＮＯＲ回路の出力端をモード設定信号の出力端とすると
ともに第２のインバータの入力端にも接続され、このイ
ンバータの出力端は前記第１のＮチャネルＭＯＳトラン
ジスタのゲート電極および第３のＮチャネルＭＯＳトラ
ンジスタのソース電極にそれぞれ接続され、前記第３の
ＮチャネルＭＯＳトランジスタのドレイン電極は前記Ｎ
ＯＲ回路の前記一方の入力端に接続され、前記リセット
信号の入力端子はさらにディレイ回路を介して前記第２
のＮチャネルＭＯＳトランジスタのゲート電極および第
３のインバータの入力端にも接続され、このインバータ
の出力端は前記第３のＮチャネルＭＯＳトランジスタの
ゲート電極に接続されて構成されることにある。

【００３１】

【００３２】

【００３３】

【００３４】

【発明の実施の形態】はじめに本発明の第１の実施の形
態について図面を参照しながら説明する。

【００３５】図１は本発明の入力回路の第１の実施の形
態を示す回路図であり、図２はＭＯＤＥ信号入力端子が
接地電位ＧＮＤにボンディングされ、“Ｌ”レベルのと
きの動作説明用タイミングチャートであり、図３はＭＯ
ＤＥ信号入力端子Ｉ１をボンディングせずオープンにし
てハイインピーダンスにした時の動作説明用タイミング
チャートである。図１を参照すると、この入力回路は、
入力端子Ｉ１はＰチャネルＭＯＳトランジスタＰ１で電
源電位ＶＤＤにプルアップされかつＮチャネルＭＯＳト
ランジスタＮ１を介して２入力ＮＯＲ回路１０１の一方
の入力端に接続される。２入力ＮＯＲ回路１０１の他方
の入力端は入力端子Ｉ２に接続され、２入力ＮＯＲ回路
１０１の出力端はＭＯＤＥＯＵＴ信号の出力端とする一
方、ＰチャネルＭＯＳトランジスタＰ１のゲート電極お
よびインバータ１０２の入力端にそれぞれ接続される。
インバータ１０２の出力端はＮチャネルＭＯＳトランジ
スタＮ２を介して２入力ＮＯＲ回路１０１の一方の入力
端に接続される。入力端子Ｉ２はさらにディレイ回路１
０３を介してＮチャネルＭＯＳトランジスタＮ１のゲー
ト電極およびインバータ１０４の入力端にも接続され、
インバータ１０４の出力端はＮチャネルＭＯＳトランジ
スタＮ２のゲート電極に接続されて構成されている。

【００３６】ここで、ＮチャネルＭＯＳトランジスタＮ
１と２入力ＮＯＲ回路１０１とインバータ１０２とＮチ
ャネルＭＯＳトランジスタＮ２とで構成される回路はス
タティックラッチの機能を有している。

【００３７】図１および図２を併せて参照して、ＭＯＤ
Ｅ信号入力端子Ｉ１を接地電位ＧＮＤにボンディングし
た場合の動作について説明する。

【００３８】ＲＥＳ信号入力端子Ｉ２が“Ｌ”レベルか
ら“Ｈ”レベルに変化すると、２入力ＮＯＲ回路１０１
の出力は“Ｌ”レベルに変化する。２入力ＮＯＲ回路１
０１の出力が“Ｌ”レベルに変化するとＰチャネルＭＯ
ＳトランジスタＰ１は導通し、そのドレイン電極には電
源電位ＶＤＤの“Ｈ”レベルが出力する。

【００３９】ここで、このドレイン電極に接続されてい
るＭＯＤＥ信号入力端子Ｉ１は接地電位ＧＮＤにボンデ
ィングされているので、“Ｈ”レベルと“Ｌ”レベルが
ぶつかることになる。

【００４０】この時の接続部分のレベル（以下、この部
分のレベルをレベルＡとする）を計算する。

【００４１】ここで、ＰチャネルＭＯＳトランジスタＰ
１のオン抵抗をＲ１、ＭＯＤＥ信号入力端子Ｉ１に接続
される配線の抵抗値をＲ２とすると、レベルＡは、 レベルＡ＝（電源レベル）×Ｒ２／（Ｒ１＋Ｒ２）……………………（１） の決算式で表わすことができる。

【００４２】配線抵抗Ｒ２はＰチャネルＭＯＳトランジ
スタのオン抵抗Ｒ１に比べて十分小さいので、Ｒ１＞＞
Ｒ２である。従って上記（１）式は、 レベルＡ≒（電源レベル）×Ｒ２／Ｒ１………………………………（２） で表わすことができる。

【００４３】また、Ｒ２／Ｒ１＝０であるので（２）式
から、レベルＡはほぼ接地電位ＧＮＤレベルとなる。

【００４４】入力端子Ｉ２のＲＥＳ信号が“Ｈ”レベル
へ変化し、この“Ｈ”レベルがディレイ回路１０３によ
り所定の時間遅延され、この遅延された出力ＲＥＳＤの
“Ｈ”レベルによりＮチャネルＭＯＳトランジスタＮ１
が導通する。この導通したＮチャネルＭＯＳトランジス
タＮ１のソース電極のレベルＡが２入力ＮＯＲ回路１０
１の一方の入力端に供給される。

【００４５】２入力ＮＯＲ回路１０１は、他方の入力端
に供給されているＲＥＳ信号が“Ｈ”レベルの間は、
“Ｌ”レベルを維持しているので、この出力信号を入力
するインバータ１０２の出力は“Ｈ”レベルを出力す
る。このときディレイ回路１０３の出力ＲＥＳＤ信号は
“Ｈ”レベルであるから、このレベルを入力するインバ
ータ１０４の出力は“Ｌ”レベルである。したがってこ
の“Ｌ”レベルを入力するＮチャネルＭＯＳトランジス
タＮ２は非道通であり、インバータ１０２の出力は２入
力ＮＯＲ回路１０１の一方の入力側にはまだ伝達されな
い。

【００４６】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化すると、２入力ＮＯＲ回路１０１の２入力がそ
れぞれ“Ｌ”レベルなるので、その出力は“Ｈ”レベル
に変化する。この“Ｈ”レベルによってＰチャネルＭＯ
ＳトランジスタＰ１は非導通となるので、そのドレイン
電極はハイインピーダンスになり、前述したレベルＡは
ＭＯＤＥ信号入力端子Ｉ１の接地電位ＧＮＤ、すなはち
“Ｌ”レベルになる。

【００４７】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化した後、ディレイ回路１０３の遅延時間だけ遅
れて“Ｈ”レベルから“Ｌ”レベルに変化する。ディレ
イ回路１０３の出力が“Ｌ”レベルに変化すると、イン
バータ１０４の出力は“Ｈ”レベルになる。よってＮチ
ャネルＭＯＳトランジスタＮ１は非導通になり、Ｎチャ
ネルＭＯＳトランジスタＮ２は導通する。

【００４８】一方インバータ１０２の出力は２入力ＮＯ
Ｒ回路１０１の出力が“Ｈ”レベルに変化するので、
“Ｌ”レベルとなり、その出力が供給されるＮチャネル
ＭＯＳトランジスタＮ２は、そのゲート電極に供給され
るインバータ１０４の出力が“Ｈ”レベルであるから導
通し、そのドレイン電極には“Ｌ”レベルが出力され
る。

【００４９】この“Ｌ”レベルが２入力ＮＯＲ回路１０
１の一方の入力端に入力され、他方の入力端にはＲＥＳ
信号の“Ｌ”レベルが入力されているから、２入力ＮＯ
Ｒ回路１０１の出力は“Ｈ”レベルのままとなる。

【００５０】次に、図１および図３を参照して、ＭＯＤ
Ｅ信号入力端子Ｉ１を接地電位ＧＮＤにボンディングせ
ずオープンにした場合の動作について説明する。ＲＥＳ
信号が“Ｌ”レベルから“Ｈ”レベルに変化すると、２
入力ＮＯＲ回路１０１の出力は“Ｌ”レベルに変化す
る。この２入力ＮＯＲ回路１０１の出力が“Ｌ”レベル
に変化することにより、ＰチャネルＭＯＳトランジスタ
Ｐ１は導通しドレイン電極には電源電位の“Ｈ”レベル
が出力する。

【００５１】このドレイン電極に接続されているＭＯＤ
Ｅ信号入力端子Ｉ１は、ボンディングしておらずハイイ
ンピーダンスであるのでＭＯＤＥ信号入力端子Ｉ１は
“Ｈ”レベルに引き上げられる。この“Ｈ”レベルがそ
のままＮチャネルＭＯＳトランジスタＮ１のソース電極
の電位になる。

【００５２】“Ｈ”レベルへ変化したＲＥＳ信号はディ
レイ回路１０３により遅延され、この遅延された出力Ｒ
ＥＳＤが“Ｈ”レベルになるとＮチャネルＭＯＳトラン
ジスタＮ１は導通し、このＮチャネルＭＯＳトランジス
タＮ１のドレイン電極の“Ｈ”レベルが２入力ＮＯＲ回
路１０１の一方の入力端に入力される。すなわち、２入
力ＮＯＲ回路１０１の出力は、他方の入力端から入力す
るＲＥＳ信号が“Ｈ”レベルの間は“Ｌ”レベルを出力
し続ける。

【００５３】２入力ＮＯＲ回路１０１の出力“Ｌ”レベ
ルは、インバータ１０２で反転されて“Ｈ”レベルとな
り、ＮチャネルＭＯＳトランジスタＮ２のソース電極に
供給される。このとき、ディレイ回路１０３の出力が
“Ｈ”レベルであるのでこのレベルを入力するインバー
タ１０４の出力は“Ｌ”レベルとなる。インバータ１０
４の出力が“Ｌ”レベルであるので、この“Ｌ”レベル
をゲート電極に入力するＮチャネルＭＯＳトランジスタ
Ｎ２は非導通となり、インバータ１０２で反転された
“Ｈ”レベルは２入力ＮＯＲ回路１０１の入力には伝達
されない。ＲＥＳ信号入力端子Ｉ１が“Ｈ”レベルから
“Ｌ”レベルに変化しても、２入力ＮＯＲ回路１０１の
一方の入力端に接続されるＮチャネルＭＯＳトランジス
タＮ１のドレイン電極は“Ｈ”レベルであるので、結局
２入力ＮＯＲ回路１０１の出力は“Ｌ”レベルのままと
なる。この“Ｌ”レベルがゲート電極に供給されるＰチ
ャネルＭＯＳトランジスタＰ１は、出力が“Ｌ”レベル
のままとなるので導通し続ける。

【００５４】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化した後、ディレイ回路１０３の出力はディレイ
回路１０３の遅延時間だけ遅れて“Ｈ”レベルから
“Ｌ”レベルに変化する。ディレイ回路１０３の遅延出
力ＲＥＳＤが“Ｌ”レベルに変化すると、ＮチャネルＭ
ＯＳトランジスタＮ１が非導通となり、かつインバータ
１０４の出力は“Ｈ”レベルになる。よって、Ｎチャネ
ルＭＯＳトランジスタＮ２も導通するとともに、そのソ
ース電極に供給されているインバータ１０２の出力
“Ｈ”レベルが、ＮチャネルＭＯＳトランジスタＮ２の
ドレイン電極から出力される。

【００５５】この“Ｈ”レベルが２入力ＮＯＲ回路１０
１の一方の入力端に入力され、他方の入力端に入力され
るＲＥＳ信号が“Ｌ”レベルであっても、２入力ＮＯＲ
回路１０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルのまま
となる。

【００５６】以上説明したように、ＭＯＤＥ信号入力端
子Ｉ１が接地電位ＧＮＤにボンディングされ“Ｌ”レベ
ルに設定されている場合は、２入力ＮＯＲ回路１０１の
出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなり、ディレイ回
路１０３の出力の“Ｈ”レベルから“Ｌ”レベルの変化
によって取り込まれ、２入力ＮＯＲ回路１０１の出力は
固定される。

【００５７】またＭＯＤＥ信号入力端子Ｉ１が接地電位
にボンディングされずハイインピーダンスの場合は、Ｐ
チャネルＭＯＳトランジスタＰ１が導通してＭＯＤＥ信
号入力端子Ｉ１が“Ｈ”レベルになり、２入力ＮＯＲ回
路１０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとなり、
この“Ｌ”レベルがインバータ１０２で反転され、ディ
レイ回路１０３の出力ＲＥＳＤが“Ｈ”レベルから
“Ｌ”レベルへ変化するタイミングによってＮチャネル
ＭＯＳトランジスタＮ２を介して再び２入力ＮＯＲ回路
１０１の入力に帰還され、それ以降２入力ＮＯＲ回路１
０１の出力は変化せずラッチされた状態になる。

【００５８】すなわち、ＭＯＤＥ信号入力端子Ｉ１が接
地電位ＧＮＤにボンディングされた状態ではプルアップ
トランジスタＰ１は非導通になり、ＭＯＤＥ信号入力端
子Ｉ１がボンディングされずハイインピーダンス状態の
ときはプルアップトランジスタＰ１は導通してＭＯＤＥ
信号入力端子Ｉ１を“Ｈ”レベルに固定するので、リセ
ット解除後はプルアップトランジスタＰ１を通して接地
電位に不要な貫通電流が流れることはない。

【００５９】本発明の第２の実施の形態の回路図を示し
た図４を参照すると、この例ではＭＯＤＥ信号入力端子
Ｉ１を“Ｈ”レベルにしてモード設定を行う場合につい
て示している。図１に示した第１の実施の形態との相違
点は、ＭＯＤＥ信号入力端子Ｉ１を“Ｌ”レベルにプル
ダウンするように、ＭＯＤＥ信号入力端子Ｉ１および接
地電位ＧＮＤ間にＮチャネルＭＯＳトランジスタＮ３を
挿入し、そのゲート電極に２入力ＮＯＲ回路４０１の出
力ＭＯＤＥＯＵＴをインバータ４０２を介して接続した
ことである。

【００６０】すなわち、この第２の実施を形態の入力回
路は、入力端子Ｉ１はＮチャネルＭＯＳトランジスタＮ
３で接地電位ＧＮＤにプルダウンされ、かつインバータ
４０５およびＮチャネルＭＯＳトランジスタＮ４を介し
て２入力ＮＯＲ回路４０１の一方の入力端に接続され
る。２入力ＮＯＲ回路４０１の他方の入力端はＲＥＳ入
力端子Ｉ２に接続され、２入力ＮＯＲ回路４０１の出力
端はＭＯＤＥＯＵＴ信号の出力端とする一方、インバー
タ４０２の入力端に接続される。

【００６１】インバータ４０２の出力端はＮチャネルＭ
ＯＳトランジスタＮ３のゲート電極およびＮチャネルＭ
ＯＳトランジスタＮ５のソース電極にそれぞれ接続され
る。

【００６２】ＮチャネルＭＯＳトランジスタＮ５のドレ
イン電極は２入力ＮＯＲ回路４０１の一方の入力端に帰
還接続される。

【００６３】入力端子Ｉ２はさらにディレイ回路４０３
を介してＮチャネルＭＯＳトランジスタＮ４のゲート電
極およびインバータ４０４の入力端にも接続され、イン
バータ４０４の出力端はＮチャネルＭＯＳトランジスタ
Ｎ５のゲート電極に接続されて構成されている。

【００６４】ここでも、ＮチャネルＭＯＳトランジスタ
Ｎ４と２入力ＮＯＲ回路４０１とインバータ４０２とＮ
チャネルＭＯＳトランジスタＮ５とで構成される回路は
はスタティックラッチの機能を有している。

【００６５】図２および図４を併せて参照しながら、ま
ず、ＭＯＤＥ信号入力端子Ｉ１を電源電位ＶＤＤにボン
ディングした場合の動作について説明する。

【００６６】ＲＥＳ信号入力端子Ｉ２が“Ｌ”レベルか
ら“Ｈ”レベルに変化すると、２入力ＮＯＲ回路４０１
の出力は“Ｌ”レベルに変化する。２入力ＮＯＲ回路４
０１の出力が“Ｌ”レベルに変化するとインバータ４０
２の出力は“Ｈ”レベルに変化し、ＮチャネルＭＯＳト
ランジスタＮ３は導通してドレイン電極には“Ｌ”レベ
ルが出力される。

【００６７】ＭＯＤＥ信号入力端子Ｉ１は電源電位ＶＤ
Ｄにボンディングしているので、この電源電位ＶＤＤの
“Ｈ”レベルとＮチャネルＭＯＳトランジスタＮ３のド
レイン電極の“Ｌ”レベルがぶつかることになる。

【００６８】この時の接続部分のレベル（以下、この部
分のレベルをレベルＢとする）を計算する。

【００６９】ここで、ＮチャネルＭＯＳトランジスタＮ
３のオン抵抗をＲ３、ＭＯＤＥ信号の配線抵抗をＲ２と
すると、レベルＢは、 レベルＢ＝（電源電位レベル）×Ｒ３／（Ｒ２＋Ｒ３）………………（３） 配線抵抗Ｒ２はＮチャネルＭＯＳトランジスタＮ３のオ
ン抵抗値に比べて十分小さいのでＲ３＞＞Ｒ２である。
従って（３）式は、 レベルＢ＝（電源電位レベル）×Ｒ３／Ｒ３≒電源レベル……………（４） したがって、レベルＢはほぼ電源電位レベルとなる。イ
ンバータ４０５の出力はレベルＢの反転レベル、すなわ
ち“Ｌ”レベルとなる。

【００７０】入力端子Ｉ２のＲＥＳ信号が“Ｈ”レベル
へ変化し、この“Ｈ”レベルがディレイ回路４０３によ
り所定の時間遅延され、この遅延された出力ＲＥＳＤの
“Ｈ”レベルによりＮチャネルＭＯＳトランジスタＮ４
が導通する。この導通したＮチャネルＭＯＳトランジス
タＮ４のドレイン電極のレベルＢが２入力ＮＯＲ回路４
０１の一方の入力端に供給される。

【００７１】２入力ＮＯＲ回路４０１は、他方の入力端
に供給されているＲＥＳ信号が“Ｈ”レベルの間は、
“Ｌ”レベルを維持しているので、この出力信号を入力
するインバータ４０２の出力は“Ｈ”レベルを出力す
る。このときディレイ回路１０３の出力ＲＥＳＤ信号は
“Ｈ”レベルであるから、このレベルを入力するインバ
ータ４０４の出力は“Ｌ”レベルである。したがってこ
の“Ｌ”レベルを入力するＮチャネルＭＯＳトランジス
タＮ４は非導通であり、インバータ４０２の出力は２入
力ＮＯＲ回路４０１の一方の入力側にはまだ伝達されな
い。

【００７２】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化すると、２入力ＮＯＲ回路４０１の２入力がそ
れぞれ“Ｌ”レベルなるので、その出力は“Ｈ”レベル
に変化する。インバータ４０２は入力が“Ｈ”レベルに
なるので出力は“Ｌ”レベルになり、この“Ｌ”レベル
によってＮチャネルＭＯＳトランジスタＮ３は非導通と
なるので、そのドレイン電極はハイインピーダンスにな
り、前述したレベルＢはＭＯＤＥ信号入力端子Ｉ１の電
源電位ＶＤＤ、すなはち“Ｈ”レベルになる。

【００７３】上述したようにＲＥＳ信号が“Ｈ”レベル
から“Ｌ”レベルに変化したので、ディレイ回路４０３
はその所定の遅延時間だけ遅れて“Ｈ”レベルから
“Ｌ”レベルに変化する。ディレイ回路４０３の出力が
“Ｌ”レベルに変化すると、インバータ４０４の出力は
“Ｈ”レベルになる。よってＮチャネルＭＯＳトランジ
スタＮ４は非導通となり、ＮチャネルＭＯＳトランジス
タＮ５は導通する。

【００７４】一方インバータ４０２の出力は２入力ＮＯ
Ｒ回路４０１の出力が“Ｈ”レベルに変化するので、
“Ｌ”レベルとなり、その出力が供給されるＮチャネル
ＭＯＳトランジスタＮ５は、そのゲート電極に供給され
るインバータ４０４の出力が“Ｈ”レベルであるから導
通し、そのドレイン電極には“Ｌ”レベルが出力され
る。

【００７５】この“Ｌ”レベルが２入力ＮＯＲ回路４０
１の一方の入力端に入力され、他方の入力端にはＲＥＳ
信号の“Ｌ”レベルが入力されているから、２入力ＮＯ
Ｒ回路４０１の出力は“Ｈ”レベルのままとなる。

【００７６】次に、図３および図４を参照しながら、Ｍ
ＯＤＥ信号入力端子Ｉ１を電源電位ＶＤＤにボンディン
グせずオープンにした場合の動作について説明する。

【００７７】ＲＥＳ信号が“Ｌ”レベルから“Ｈ”レベ
ルに変化すると、２入力ＮＯＲ回路４０１の出力は
“Ｌ”レベルに変化する。この２入力ＮＯＲ回路４０１
の出力が“Ｌ”レベルに変化することにより、インバー
タ４０２の出力“Ｈ”レベルとなり、ＮチャネルＭＯＳ
トランジスタＮ３は導通してそのドレイン電極は接地電
位ＧＮＤレベルが出力する。

【００７８】このドレイン電極に接続されているＭＯＤ
Ｅ信号入力端子Ｉ１は、ボンディングしておらずハイイ
ンピーダンスであるのでＭＯＤＥ信号入力端子Ｉ１は
“Ｌ”レベルに引き下げられる。この“Ｌ”レベルがイ
ンバータ４０５で“Ｈ”レベルに反転されてＮチャネル
ＭＯＳトランジスタＮ４のソース電極の電位になる。

【００７９】“Ｈ”レベルへ変化したＲＥＳ信号はディ
レイ回路４０３により遅延され、この遅延された出力Ｒ
ＥＳＤが“Ｈ”レベルになるとＮチャネルＭＯＳトラン
ジスタＮ４は導通し、このＮチャネルＭＯＳトランジス
タＮ４のドレイン電極の“Ｈ”レベルが２入力ＮＯＲ回
路４０１の一方の入力端に入力される。すなわち、２入
力ＮＯＲ回路４０１の出力は、他方の入力端から入力す
るＲＥＳ信号が“Ｈ”レベルの間は“Ｌ”レベルを出力
し続ける。

【００８０】２入力ＮＯＲ回路４０１の出力“Ｌ”レベ
ルは、インバータ４０２で反転されて“Ｈ”レベルとな
り、ＮチャネルＭＯＳトランジスタＮ５のソース電極に
供給される。このとき、ディレイ回路４０３の出力が
“Ｈ”レベルであるのでこのレベルを入力するインバー
タ４０４の出力は“Ｌ”レベルとなる。インバータ４０
４の出力が“Ｌ”レベルであるので、この“Ｌ”レベル
をゲート電極に入力するＮチャネルＭＯＳトランジスタ
Ｎ５は非導通となり、インバータ４０２で反転された
“Ｈ”レベルは２入力ＮＯＲ回路１０１の入力には伝達
されない。

【００８１】ＲＥＳ信号入力端子Ｉ１が“Ｈ”レベルか
ら“Ｌ”レベルに変化しても、２入力ＮＯＲ回路４０１
の一方の入力端に接続されるＮチャネルＭＯＳトランジ
スタＮ４のドレイン電極は“Ｈ”レベルであるので、結
局２入力ＮＯＲ回路４０１の出力は“Ｌ”レベルのまま
となる。この“Ｌ”レベルをインバータ４０２が“Ｈ”
レベルに反転するので、ＮチャネルＭＯＳトランジスタ
Ｎ３はゲート電極が“Ｈ”レベルのままとなり、導通状
態を維持する。

【００８２】ＲＥＳ信号が“Ｈ”レベルから“Ｌ”レベ
ルに変化した後、ディレイ回路４０３の出力はディレイ
回路４０３で設定された遅延時間だけ遅れて“Ｈ”レベ
ルから“Ｌ”レベルに変化する。ディレイ回路４０３の
遅延出力ＲＥＳＤが“Ｌ”レベルに変化すると、Ｎチャ
ネルＭＯＳトランジスタＮ４が非導通となり、かつイン
バータ４０４の出力は“Ｈ”レベルになる。よって、Ｎ
チャネルＭＯＳトランジスタＮ５は導通するとともに、
そのソース電極に供給されているインバータ４０２の出
力“Ｈ”レベルが、ＮチャネルＭＯＳトランジスタＮ５
のドレイン電極から出力される。

【００８３】この“Ｈ”レベルが２入力ＮＯＲ回路４０
１の一方の入力端に入力され、他方の入力端に入力され
るＲＥＳ信号が“Ｌ”レベルであっても、２入力ＮＯＲ
回路４０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルのまま
となる。

【００８４】以上説明したように、ＭＯＤＥ信号入力端
子Ｉ１が電源電位ＶＤＤにボンディングされ“Ｈ”レベ
ルに設定されている場合は、２入力ＮＯＲ回路４０１の
出力ＭＯＤＥＯＵＴは“Ｈ”レベルとなり、ディレイ回
路４０３の出力の“Ｈ”レベルから“Ｌ”レベルの変化
によって取り込まれ、２入力ＮＯＲ回路４０１の出力は
固定される。

【００８５】またＭＯＤＥ信号入力端子Ｉ１が電源電位
にボンディングされずハイインピーダンスの場合は、Ｎ
チャネルＭＯＳトランジスタＮ３が導通してＭＯＤＥ信
号入力端子Ｉ１が“Ｌ”レベルになり、２入力ＮＯＲ回
路４０１の出力ＭＯＤＥＯＵＴは“Ｌ”レベルとなり、
この“Ｌ”レベルがインバータ４０２で反転され、ディ
レイ回路４０３の出力ＲＥＳＤが“Ｈ”レベルから
“Ｌ”レベルへ変化するタイミングによってＮチャネル
ＭＯＳトランジスタＮ５を介して再び２入力ＮＯＲ回路
４０１の入力に帰還され、それ以降２入力ＮＯＲ回路４
０１の出力は変化せずラッチされた状態になる。

【００８６】すなわち、ＭＯＤＥ信号入力端子Ｉ１が電
源電位ＶＤＤにボンディングされた状態ではプルダウン
トランジスタＮ３は非導通になり、ＭＯＤＥ信号入力端
子Ｉ１がボンディングされずハイインピーダンス状態の
ときはプルダウントランジスタＮ３は導通してＭＯＤＥ
信号入力端子Ｉ１を“Ｌ”レベルに固定するので、リセ
ット解除後はプルダウントランジスタＮ３を通して接地
電位に不要な貫通電流が流れることはない。

【００８７】なお、従来実施されていたプルアップ手段
の抵抗素子は電流を減少させるために抵抗値を大きくす
るとその素子レイアウト面積を多く必要とするが、本発
明では貫通電流を遮断する手段と兼用するＭＯＳトラン
ジスタを使用するので、このモード設定用入力回路のレ
イアウト面積の方がラッチ回路を含んでいても抵抗素子
を用いる入力回路よりも面積は小さくなる。

【００８８】

【発明の効果】以上説明したように本発明は、モード設
定端子が電源電位または接地電位のいずれかに固定され
た状態のときは前記プルアップ手段を非導通状態にして
貫通電流を遮断し、かつ前記モード設定端子がオープン
状態のときは前記プルアップ手段を導通状態にする機能
をさらに有するとともに、前記状態のいずれの場合であ
っても所定のモード設定信号を出力するモード設定手段
を備えるので、従来のプルアップ抵抗を使用するモード
設定方法では定常的に流れていた電流パスを遮断し、消
費電流を低減できるという大きな効果がある。

【００８９】また従来は定常電流の電流パスを遮断する
ための制御端子を設けていたが、本発明ではマイクロコ
ンピュータで必ず有しているリセット信号を利用し、デ
ィレイ回路によって遅延させたリセット信号で、モード
設定端子が電源電位または接地電位にボンディングされ
ているかどうかを判定して動作モードを決定しているの
で、専用端子を別に設ける必要が無いという効果もあ
る。

【００９０】またモード設定端子を電源電位または接地
電位のどちらにボンディングする場合でも対応すること
が出来るのでモード設定回路を含むチップのレイアウト
設計をする場合の効率向上に寄与する。

【００９１】さらに従来実施されていたプルアップ手段
の抵抗素子は電流を減少させるために抵抗値を大きくす
るとその素子レイアウト面積を多く必要とするが、本発
明では貫通電流を遮断する手段と兼用するＭＯＳトラン
ジスタを使用するので、このモード設定用入力回路のレ
イアウト面積の方が小さくなるという効果もある。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態における入力回路の
回路図である。

【図２】第１の実施の形態におけるＭＯＤＥ信号を
“Ｌ”レベルにした場合の動作説明用タイミングチャー
トである。

【図３】第１の実施の形態におけるＭＯＤＥ信号をハイ
インピーダンスにした場合の動作説明用タイミングチャ
ートである。

【図４】本発明の第２の実施の形態における入力回路の
回路図である。

【図５】従来のプルアップ抵抗を有する入力回路の回路
図である。

【図６】従来のプルアップ抵抗を有する入力回路の他の
例を示す回路図である。

【図７】従来のプルアップ抵抗を有する入力回路のさら
に他の例を示す回路図である。

【符号の説明】

１０３，４０３ ディレイ回路 １０２，１０４，４０２，４０４，４０５，５０１，６
０１，７０１ インバータ １０４，４０１ ２入力ＮＯＲ回路 Ｎ１，Ｎ２，Ｎ３，Ｎ４ ＮチャネルＭＯＳトランジ
スタ Ｐ１，Ｐ２，Ｐ３ ＰチャネルＭＯＳトランジスタ Ｒ１，Ｒ２，Ｒ３，Ｒ４ 抵抗素子

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 予め定めた動作モード選択用ボンディン
   グパッドを接地電位固定状態またはオープン状態に設定
   してマイクロコンピュータの内部状態を通常動作モード
   または通常動作モード以外の動作モードにするかを選択
   するモード設定手段を有し、このモード設定手段は、前
   記動作モード選択用ボンディングパッドに接続され、か
   つプルアップ手段で電源電位にプルアップされる専用の
   モード信号の入力端子と、リセット信号の入力端子と、
   前記リセット信号を予め定める時間遅らせたディレー信
   号を出力するディレー回路と、前記リセット信号のアク
   ティブ期間中は論理レベルの一方レベルを出力し、前記
   リセット信号のアクティブ期間終了後でかつ前記ディレ
   ー信号がアクティブ期間中は、前記動作モード選択用ボ
   ンディングパッドが接地電位固定状態の場合であれば前
   記モード信号の論理レベルである前記一方レベルを、前
   記動作モード選択用ボンディングパッドがオープン状態
   の場合であれば前記モード信号の論理レベルである他方
   レベルを、第１のスイッチ手段を介してデータ入力端か
   ら読みとり、前記モード信号の極性を反転してモード設
   定信号として出力端から出力し、前記ディレー信号のア
   クティブ期間終了と同時に、出力中の前記モード設定信
   号の極性反転信号を第２のスイッチ手段を介して前記デ
   ータ入力端に帰還してラッチし出力レベルを固定するラ
   ッチ回路と、を備え、前記プルアップ手段は、前記ラッ
   チ回路の出力である前記モード設定信号の前記一方レベ
   ルで導通状態となり、前記モード設定信号の前記他方レ
   ベルで非導通状態となるように制御され、前記動作モー
   ド選択用ボンディングパッドが接地電位固定状態の場合
   には、前記リセット信号のアクティブ期間中、前記モー
   ド設定信号の前記一方レベルに基づき導通状態となり、
   前記リセット信号のアクティブ期間終了後は、前記モー
   ド設定信号の前記他方レベルに基づいて非導通状態にな
   って、電源電位から自身を介しさらに前記動作モード選
   択用ボンディングパッドを経て接地電位に流れる貫通電
   流を遮断し、又、前記動作モード選択用ボンディングパ
   ッドがオープン状態の場合には、前記リセット信号のア
   クティブ期間中もリセット信号のアクティブ期間終了後
   も前記モード設定信号の前記一方レベルに基づいて導通
   状態になることを特徴とするマイクロコンピュータの動
   作モード設定用入力回路。
2. 【請求項２】 予め定めた動作モード選択用ボンディン
   グパッドに接続された専用のモード信号の入力端子を備
   え、前記動作モード選択用ボンディングパッドを接地電
   位固定状態またはオープン状態に設定してマイクロコン
   ピュータの内部状態を通常動作モードまたは通常動作モ
   ード以外の動作モードにするかを選択するモード設定手
   段として、前記モード信号の入力端子がＰチャネルＭＯ
   Ｓトランジスタで電源電位にプルアップされかつ第１の
   ＮチャネルＭＯＳトランジスタを介してＮＯＲ回路の一
   方の入力端に接続され、このＮＯＲ回路の他方の入力端
   はリセット信号の入力端子に接続され、前記ＮＯＲ回路
   の出力端をモード設定信号の出力端とするとともに前記
   ＰチャネルＭＯＳトランジスタのゲート電極および第１
   のインバータの入力端にもそれぞれ接続され、このイン
   バータの出力端は第２のＮチャネルＭＯＳトランジスタ
   を介して前記ＮＯＲ回路の前記一方の入力端に接続さ
   れ、前記リセット信号の入力端子はさらにディレイ回路
   を介して前記第１のＮチャネルＭＯＳトランジスタのゲ
   ート電極および第２のインバータの入力端にも接続さ
   れ、このインバータの出力端は前記第２のＮチャネルＭ
   ＯＳトランジスタのゲート電極に接続されて構成される
   ことを特徴とするマイクロコンピュータの動作モード設
   定用入力回路。
3. 【請求項３】 予め定めた動作モード選択用ボンディン
   グパッドを電源電位固定状態またはオープン状態に設定
   してマイクロコンピュータの内部状態を通常動作モード
   または通常動作モード以外の動作モードにするかを選択
   するモード設定手段を有し、このモード設定手段は、前
   記動作モード選択用ボンディングパッドに接続され、か
   つプルダウン手段で接地電位にプルダウンされる専用の
   モード信号の入力端子と、リセット信号の入力端子と、
   前記リセット信号を予め定める時間遅らせたディレー信
   号を出力するディレー回路と、前記リセット信号のアク
   ティブ期間中は論理レベルの一方レベルを出力し、前記
   リセット信号のアクティブ期間終了後でかつ前記ディレ
   ー信号がアクティブ期間中は、前記動作モード選択用ボ
   ンディングパッドが電源電位固定状態の場合であれば前
   記モード信号の論理レベルである他方レベルを極性反転
   した前記一方レベルを、前記動作モード選択用ボンディ
   ングパッドがオープン状態の場合であれば前記モード信
   号の論理レベルである前記一方レベルを極性反転した前
   記他方レベルを、第１のスイッチ手段を介してデータ入
   力端から読みとり、更に極性反転してモード設定信号と
   して出力端から出力し、前記ディレー信号のアクティブ
   期間終了と同時に、出力中の前記モード設定信号の極性
   反転信号を第２のスイッチ手段を介して前記データ入力
   端に帰還してラッチし出力レベルを固定するラッチ回路
   と、を備え、前記プルダウン手段は、前記ラッチ回路の
   出力である前記モード設定信号の極性反転信号が前記他
   方レベルであれば導通状態となり、前記モード設定信号
   の極性反転信号が前記一方レベルであれば非導通状態と
   なるように制御され、前記動作モード選択用ボンディン
   グパッドが電源電位に固定された状態の場合には、前記
   リセット信号のアクティブ期間中、前記モード設定信号
   の極性反転信号に基づいて導通状態となり、前記リセッ
   ト信号のアクティブ期間終了後は、前記モード設定信号
   の極性反転信号に基づいて非導通状態になって、前記動
   作モード選択用ボンディングパッドから自身を介して接
   地電位に流れる貫通電流を遮断し、又、前記動作モード
   選択用ボンディングパッドがオープン状態の場合には、
   前記リセット信号のアクティブ期間中もリセット信号の
   アクティブ期間終了後も前記モード設定信号の極性反転
   信号に基づいて導通状態になることを特徴とするマイク
   ロコンピュータの動作モード設定用入力回路。
4. 【請求項４】 予め定めた動作モード選択用ボンディン
   グパッドに接続された専用のモード信号の入力端子を備
   え、前記動作モード選択用ボンディングパッドを電源電
   位固定状態またはオープン状態に設定してマイクロコン
   ピュータの内部状態を通常動作モードまたは通常動作モ
   ード以外の動作モードにするかを選択するモード設定手
   段として、前記モード信号の入力端子が第１のＮチャネ
   ルＭＯＳトランジスタで接地電位にプルダウンされ、か
   つ第１のインバータおよび第２のＮチャネルＭＯＳトラ
   ンジスタを介してＮＯＲ回路の一方の入力端に接続さ
   れ、前記ＮＯＲ回路の他方の入力端は前記リセット信号
   の入力端子に接続され、前記ＮＯＲ回路の出力端をモー
   ド設定信号の出力端とするとともに第２のインバータの
   入力端にも接続され、このインバータの出力端は前記第
   １のＮチャネルＭＯＳトランジスタのゲート電極および
   第３のＮチャネルＭＯＳトランジスタのソース電極にそ
   れぞれ接続され、前記第３のＮチャネルＭＯＳトランジ
   スタのドレイン電極は前記ＮＯＲ回路の前記一方の入力
   端に接続され、前記リセット信号の入力端子はさらにデ
   ィレイ回路を介して前記第２のＮチャネルＭＯＳトラン
   ジスタのゲート電極および第３のインバータの入力端に
   も接続され、このインバータの出力端は前記第３のＮチ
   ャネルＭＯＳトランジスタのゲート電極に接続されて構
   成されることを特徴とするマイクロコンピュータの動作
   モード設定用入力回路。