JP3385760B2 - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法Info
- Publication number
- JP3385760B2 JP3385760B2 JP29858494A JP29858494A JP3385760B2 JP 3385760 B2 JP3385760 B2 JP 3385760B2 JP 29858494 A JP29858494 A JP 29858494A JP 29858494 A JP29858494 A JP 29858494A JP 3385760 B2 JP3385760 B2 JP 3385760B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- output
- switch
- signal
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
- H04N25/42—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by switching between different modes of operation using different resolutions or aspect ratios, e.g. switching between interlaced and non-interlaced mode
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、固体撮像装置、特に容
量負荷動作方式の増幅型固体撮像装置及びその駆動方法
に関する。
量負荷動作方式の増幅型固体撮像装置及びその駆動方法
に関する。
【０００２】
【従来の技術】固体撮像素子の高解像度化の要求に従っ
て、画素毎に光信号電荷を増幅する内部増幅型固体撮像
素子の開発が進められている。この内部増幅型固体撮像
素子の主なものとしては、静電誘導トランジスタ（ＳＩ
Ｔ）、増幅型ＭＯＳイメージャ（ＡＭＩ）、電荷変調デ
バイス（ＣＭＤ）、バイポーラトランジスタを画素に用
いたＢＡＳＩＳ等の各種撮像デバイス構造が知られてい
る。
て、画素毎に光信号電荷を増幅する内部増幅型固体撮像
素子の開発が進められている。この内部増幅型固体撮像
素子の主なものとしては、静電誘導トランジスタ（ＳＩ
Ｔ）、増幅型ＭＯＳイメージャ（ＡＭＩ）、電荷変調デ
バイス（ＣＭＤ）、バイポーラトランジスタを画素に用
いたＢＡＳＩＳ等の各種撮像デバイス構造が知られてい
る。
【０００３】一方、次のような増幅型固体撮像素子もそ
の１つである。この増幅型固体撮像素子では、光電変換
により得られたホール（信号電荷）をｎチャネルＭＯＳ
トランジスタ（画素ＭＯＳトランジスタ）のｐ型ポテン
シャル井戸に蓄積しておき、このｐ型ポテンシャル井戸
における電位変動（すなわち、バックゲートの電位変
化）に基づくチャネル電流の変化を画素信号として出力
するようにしている。
の１つである。この増幅型固体撮像素子では、光電変換
により得られたホール（信号電荷）をｎチャネルＭＯＳ
トランジスタ（画素ＭＯＳトランジスタ）のｐ型ポテン
シャル井戸に蓄積しておき、このｐ型ポテンシャル井戸
における電位変動（すなわち、バックゲートの電位変
化）に基づくチャネル電流の変化を画素信号として出力
するようにしている。
【０００４】図３１は、従来の増幅型固体撮像装置の一
例を示す。この増幅型固体撮像装置１２は、同図に示す
ように、複数の画素ＭＯＳトランジスタ〔単位画素（セ
ル）〕１が行列状に配列され、各画素ＭＯＳトランジス
タ１のゲートがシフトレジスタ等から構成される垂直走
査回路２にて選択される垂直選択線３に接続され、その
ドレインが電源ＶDDに接続され、そのソースが垂直信号
線５に接続される。各垂直信号線５と接地間には、その
ゲートにバイアス電圧ＶB が印加される負荷ＭＯＳトラ
ンジスタ６が接続され、更に垂直信号線５に画素信号を
サンプルホールドするサンプルホールド回路７が接続さ
れる。８はシフトレジスタ等から構成される水平走査回
路で、この水平走査回路８は水平ＭＯＳスイッチ９のゲ
ートへ順次水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，
φＨn+ 1 ，‥‥〕を供給してサンプルホールド回路７の
画素信号を水平信号線１０を通じて出力するようになさ
れる。
例を示す。この増幅型固体撮像装置１２は、同図に示す
ように、複数の画素ＭＯＳトランジスタ〔単位画素（セ
ル）〕１が行列状に配列され、各画素ＭＯＳトランジス
タ１のゲートがシフトレジスタ等から構成される垂直走
査回路２にて選択される垂直選択線３に接続され、その
ドレインが電源ＶDDに接続され、そのソースが垂直信号
線５に接続される。各垂直信号線５と接地間には、その
ゲートにバイアス電圧ＶB が印加される負荷ＭＯＳトラ
ンジスタ６が接続され、更に垂直信号線５に画素信号を
サンプルホールドするサンプルホールド回路７が接続さ
れる。８はシフトレジスタ等から構成される水平走査回
路で、この水平走査回路８は水平ＭＯＳスイッチ９のゲ
ートへ順次水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，
φＨn+ 1 ，‥‥〕を供給してサンプルホールド回路７の
画素信号を水平信号線１０を通じて出力するようになさ
れる。
【０００５】増幅型固体撮像装置１２では、単位画素、
即ち画素ＭＯＳトランジスタを垂直走査回路２により垂
直選択線３を通じて選択し、画素ＭＯＳトランジスタ１
と信号線５に接続された定電流源として動作する負荷Ｍ
ＯＳトランジスタ６とから構成されるソースフォロワ回
路より得られる信号を、サンプルホールドパルスφＳＨ
によりサンプルホールド回路７に保持し、水平走査回路
８に接続した水平ＭＯＳスイッチ９を順次オンすること
で各画素ＭＯＳトランジスタ１の信号を水平信号線１０
を通じて出力する。
即ち画素ＭＯＳトランジスタを垂直走査回路２により垂
直選択線３を通じて選択し、画素ＭＯＳトランジスタ１
と信号線５に接続された定電流源として動作する負荷Ｍ
ＯＳトランジスタ６とから構成されるソースフォロワ回
路より得られる信号を、サンプルホールドパルスφＳＨ
によりサンプルホールド回路７に保持し、水平走査回路
８に接続した水平ＭＯＳスイッチ９を順次オンすること
で各画素ＭＯＳトランジスタ１の信号を水平信号線１０
を通じて出力する。
【０００６】即ち、選択された画素ＭＯＳトランジスタ
１は、負荷ＭＯＳトランジスタ６によりソースフォロワ
動作をし、画素ＭＯＳトランジスタ１に定常的に電流が
流れている状態でソース電位をサンプルホールド回路７
と水平ＭＯＳスイッチ９を介して出力する。この動作
を、選択する垂直選択線３を変えながら、水平走査線毎
に行うことで固体撮像装置の信号出力を得る。
１は、負荷ＭＯＳトランジスタ６によりソースフォロワ
動作をし、画素ＭＯＳトランジスタ１に定常的に電流が
流れている状態でソース電位をサンプルホールド回路７
と水平ＭＯＳスイッチ９を介して出力する。この動作
を、選択する垂直選択線３を変えながら、水平走査線毎
に行うことで固体撮像装置の信号出力を得る。
【０００７】しかし、上述の場合、垂直信号線５の分布
抵抗により負荷ＭＯＳトランジスタ６より遠い画素ＭＯ
Ｓトランジスタ１と近い画素ＭＯＳトランジスタ１で動
作条件が変わり、垂直方向の感度の傾きを持つなどの不
都合が生ずる。
抵抗により負荷ＭＯＳトランジスタ６より遠い画素ＭＯ
Ｓトランジスタ１と近い画素ＭＯＳトランジスタ１で動
作条件が変わり、垂直方向の感度の傾きを持つなどの不
都合が生ずる。
【０００８】また、負荷ＭＯＳトランジスタの定電流性
が悪いと感度の低下を生じる場合がある。即ち、定電流
源としての負荷ＭＯＳトランジスタ６は、理想的な定電
流源というわけにはいかず、画素ＭＯＳトランジスタ１
のソース電流が変わると、この定電流も僅かながら変動
する。この定電流の変動分が感度の低下につながる。
が悪いと感度の低下を生じる場合がある。即ち、定電流
源としての負荷ＭＯＳトランジスタ６は、理想的な定電
流源というわけにはいかず、画素ＭＯＳトランジスタ１
のソース電流が変わると、この定電流も僅かながら変動
する。この定電流の変動分が感度の低下につながる。
【０００９】また、画素ＭＯＳトランジスタ１の読み出
し時に必ず定電流が流れるので、撮像装置の消費電力が
大きくなる。さらに、負荷ＭＯＳトランジスタ６のバラ
ツキが信号処理では取り除きにくい縦縞状の固定パター
ンノイズ（ＦＰＮ）を発生させる。
し時に必ず定電流が流れるので、撮像装置の消費電力が
大きくなる。さらに、負荷ＭＯＳトランジスタ６のバラ
ツキが信号処理では取り除きにくい縦縞状の固定パター
ンノイズ（ＦＰＮ）を発生させる。
【００１０】尚、フォトダイオードの光電変換素子を用
いたイメージセンサの信号読出回路として、信号読出回
路のプリアンプの帰還部を容量素子及びリセットスイッ
チング素子の並列回路で構成するものが提案されている
（特開昭６１−４９５６２号公報参照）。この信号読出
回路では、リセットスイッチング素子がオフの期間に、
走査回路からの走査パルスで読出トランジスタをオンオ
フさせるものである。
いたイメージセンサの信号読出回路として、信号読出回
路のプリアンプの帰還部を容量素子及びリセットスイッ
チング素子の並列回路で構成するものが提案されている
（特開昭６１−４９５６２号公報参照）。この信号読出
回路では、リセットスイッチング素子がオフの期間に、
走査回路からの走査パルスで読出トランジスタをオンオ
フさせるものである。
【００１１】
【発明が解決しようとする課題】そこで、本発明者は感
度の均一化、高感度化、低消費電力化等を可能にした、
容量負荷動作方式の増幅型固体撮像装置を提案した。
度の均一化、高感度化、低消費電力化等を可能にした、
容量負荷動作方式の増幅型固体撮像装置を提案した。
【００１２】図２９は、容量負荷動作方式の増幅型固体
撮像装置の例を示す。この増幅型固体撮像装置２８は、
同図に示すように、複数の単位画素（セル）を構成する
受光素子、例えば画素トランジスタ、本例では画素ＭＯ
Ｓトランジスタ１が行列状に配列され、各行の画素ＭＯ
Ｓトランジスタ１のゲートがシフトレジスタ等から構成
される垂直走査回路２にて選択される垂直選択線３に接
続され、そのドレインが電源ＶDDに接続され、その各列
毎のソースが垂直信号線５に接続される。
撮像装置の例を示す。この増幅型固体撮像装置２８は、
同図に示すように、複数の単位画素（セル）を構成する
受光素子、例えば画素トランジスタ、本例では画素ＭＯ
Ｓトランジスタ１が行列状に配列され、各行の画素ＭＯ
Ｓトランジスタ１のゲートがシフトレジスタ等から構成
される垂直走査回路２にて選択される垂直選択線３に接
続され、そのドレインが電源ＶDDに接続され、その各列
毎のソースが垂直信号線５に接続される。
【００１３】垂直信号線５には、動作ＭＯＳスイッチ２
３を介して信号電圧（電荷）を保持する負荷容量素子
（負荷キャパシタ）２４が接続される。即ち負荷容量素
子２４は、垂直信号線５と第１の電位、本例では接地電
位との間に接続される。動作ＭＯＳスイッチ２３のゲー
トには動作パルスφRDが印加される。負荷容量素子２４
には、負荷容量リセットＭＯＳスイッチ２５が並列接続
され、負荷容量リセットＭＯＳスイッチ２５のゲートに
リセットパルスφRST が印加される。
３を介して信号電圧（電荷）を保持する負荷容量素子
（負荷キャパシタ）２４が接続される。即ち負荷容量素
子２４は、垂直信号線５と第１の電位、本例では接地電
位との間に接続される。動作ＭＯＳスイッチ２３のゲー
トには動作パルスφRDが印加される。負荷容量素子２４
には、負荷容量リセットＭＯＳスイッチ２５が並列接続
され、負荷容量リセットＭＯＳスイッチ２５のゲートに
リセットパルスφRST が印加される。
【００１４】８は、シフトレジスタ等から構成された水
平走査回路であり、この水平走査回路８は水平信号線１
０に接続された水平ＭＯＳスイッチ９のゲートへ順次水
平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕が供給される。水平信号線１０の出力端子ｔ2 と接
地間に出力抵抗２６及びバイアス電源２７が接続され
る。
平走査回路であり、この水平走査回路８は水平信号線１
０に接続された水平ＭＯＳスイッチ９のゲートへ順次水
平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕が供給される。水平信号線１０の出力端子ｔ2 と接
地間に出力抵抗２６及びバイアス電源２７が接続され
る。
【００１５】この増幅型固体撮像装置２８では、読み出
し動作が行なわれる水平ブランキング期間中に、各行の
選択線３に順次垂直走査回路２からの垂直走査信号（即
ち垂直選択パルス）φＶ〔φＶ1 ，‥‥φＶi ，φＶ
i+1 ，‥‥〕が印加され、各行の画素ＭＯＳトランジス
タ１が順次選択されると共に、動作ＭＯＳスイッチ２３
が動作パルスφRDによりオン状態になることによって、
画素ＭＯＳトランジスタ１と負荷容量素子２４が導通
し、動作ＭＯＳスイッチ２３がオンした瞬間から負荷容
量素子２４に信号電圧がチャージされ始め、信号電圧が
十分安定した後、動作ＭＯＳスイッチ２４がオフになる
と、画素ＭＯＳトランジスタ１に蓄積された信号電荷量
（ホール量）に応じたチャネルポテンシャルに相当する
信号電圧が負荷容量素子２４に保持される。
し動作が行なわれる水平ブランキング期間中に、各行の
選択線３に順次垂直走査回路２からの垂直走査信号（即
ち垂直選択パルス）φＶ〔φＶ1 ，‥‥φＶi ，φＶ
i+1 ，‥‥〕が印加され、各行の画素ＭＯＳトランジス
タ１が順次選択されると共に、動作ＭＯＳスイッチ２３
が動作パルスφRDによりオン状態になることによって、
画素ＭＯＳトランジスタ１と負荷容量素子２４が導通
し、動作ＭＯＳスイッチ２３がオンした瞬間から負荷容
量素子２４に信号電圧がチャージされ始め、信号電圧が
十分安定した後、動作ＭＯＳスイッチ２４がオフになる
と、画素ＭＯＳトランジスタ１に蓄積された信号電荷量
（ホール量）に応じたチャネルポテンシャルに相当する
信号電圧が負荷容量素子２４に保持される。
【００１６】負荷容量素子２４に保持された信号電圧
は、水平走査期間中に、水平走査回路８からの水平走査
信号（即ち水平走査パルス）φＨ〔φＨ1 ，‥‥φ
Ｈn ，φＨ n+1 ，‥‥〕により、水平ＭＯＳスイッチ９
が順次オンすることで、信号が電荷として水平信号線１
０に流れる。流れた信号電荷は出力抵抗２６の電圧降下
で出力端子ｔ2 に信号電圧として出力される。
は、水平走査期間中に、水平走査回路８からの水平走査
信号（即ち水平走査パルス）φＨ〔φＨ1 ，‥‥φ
Ｈn ，φＨ n+1 ，‥‥〕により、水平ＭＯＳスイッチ９
が順次オンすることで、信号が電荷として水平信号線１
０に流れる。流れた信号電荷は出力抵抗２６の電圧降下
で出力端子ｔ2 に信号電圧として出力される。
【００１７】読み出し動作が終了した後は、リセットパ
ルスφRST が印加されてリセットＭＯＳスイッチ２５が
オンすることにより、負荷容量素子２４に蓄積されてい
た古い信号電荷（ホール）がリセットされる。即ち、負
荷容量素子２４が予め所定の電圧（例えば接地電圧）に
リセットされる。
ルスφRST が印加されてリセットＭＯＳスイッチ２５が
オンすることにより、負荷容量素子２４に蓄積されてい
た古い信号電荷（ホール）がリセットされる。即ち、負
荷容量素子２４が予め所定の電圧（例えば接地電圧）に
リセットされる。
【００１８】この増幅型固体撮像装置２８によれば、負
荷容量素子２４に信号電圧が保持されると、垂直信号線
５にはほとんど電流が流れないため、垂直信号線５の抵
抗に大きく影響されることがなく、均一な感度が得られ
る。電荷が容量素子２４であるため、負荷ＭＯＳトラン
ジスタのようなバラツキは少なく、縦縞状の固定パター
ンノイズ（ＦＰＮ）が発生しにくい。
荷容量素子２４に信号電圧が保持されると、垂直信号線
５にはほとんど電流が流れないため、垂直信号線５の抵
抗に大きく影響されることがなく、均一な感度が得られ
る。電荷が容量素子２４であるため、負荷ＭＯＳトラン
ジスタのようなバラツキは少なく、縦縞状の固定パター
ンノイズ（ＦＰＮ）が発生しにくい。
【００１９】画素ＭＯＳトランジスタ１のチャネルポテ
ンシャルがそのまま負荷容量素子２４に保持される電位
になるため、前述の負荷にＭＯＳトランジスタ６を用い
て画素ＭＯＳトランジスタ１を定常状態で即ちチャネル
に一定の電流を流している状態で動作させている場合に
比べて、感度が高くなる。さらに、画素ＭＯＳトランジ
スタ１に定常電流が流れないため、消費電力は低減され
る。
ンシャルがそのまま負荷容量素子２４に保持される電位
になるため、前述の負荷にＭＯＳトランジスタ６を用い
て画素ＭＯＳトランジスタ１を定常状態で即ちチャネル
に一定の電流を流している状態で動作させている場合に
比べて、感度が高くなる。さらに、画素ＭＯＳトランジ
スタ１に定常電流が流れないため、消費電力は低減され
る。
【００２０】しかし、図２９の増幅型固体撮像装置２８
で示す出力方式、即ち水平信号線１０に流れた信号電荷
を、出力抵抗２６の電圧降下で信号電圧として出力する
出力方式は、出力信号電圧が小さいうえにパルス状であ
り、水平ＭＯＳスイッチ９のスイッチングノイズが大き
くＳＮ比が悪くなる。この様子を示した出力波形と水平
走査回路８からの出力パルス、即ち水平走査パルスφＨ
を図３０に示す。出力波形の破線部分１５が信号ゼロレ
ベルであり、信号成分が加算されると実線出力波形１６
になる。
で示す出力方式、即ち水平信号線１０に流れた信号電荷
を、出力抵抗２６の電圧降下で信号電圧として出力する
出力方式は、出力信号電圧が小さいうえにパルス状であ
り、水平ＭＯＳスイッチ９のスイッチングノイズが大き
くＳＮ比が悪くなる。この様子を示した出力波形と水平
走査回路８からの出力パルス、即ち水平走査パルスφＨ
を図３０に示す。出力波形の破線部分１５が信号ゼロレ
ベルであり、信号成分が加算されると実線出力波形１６
になる。
【００２１】本発明は、上述の点に鑑み、容量負荷動作
方式の固体撮像装置において、その負荷容量素子に蓄積
された信号電荷を効率良く検出できるようにした、固体
撮像装置を提供するものである。
方式の固体撮像装置において、その負荷容量素子に蓄積
された信号電荷を効率良く検出できるようにした、固体
撮像装置を提供するものである。
【００２２】本発明は、容量負荷動作方式の固体撮像装
置において、フィールド読み出し可能な固体撮像装置を
提供するものである。
置において、フィールド読み出し可能な固体撮像装置を
提供するものである。
【００２３】さらに、本発明は、高い周波数での動作を
可能にした固体撮像装置の駆動方法を提供するものであ
る。
可能にした固体撮像装置の駆動方法を提供するものであ
る。
【００２４】
【課題を解決するための手段】第１の発明に係る固体撮
像装置は、行列状に配列された複数の受光素子と、同一
列の受光素子を共通に接続した複数の垂直信号線と、垂
直信号線に第１のスイッチを介して接続された第１の蓄
積手段と、垂直信号線に第２のスイッチを介して接続さ
れた第２の蓄積手段と、第１の蓄積手段と第２の蓄積手
段との間に接続された混合用スイッチと、混合スイッチ
に出力スイッチを介して接続された出力信号線と、出力
信号線が接続された反転増幅器と、該反転増幅器に並列
接続された第１のキャパシタとを有して成る。
像装置は、行列状に配列された複数の受光素子と、同一
列の受光素子を共通に接続した複数の垂直信号線と、垂
直信号線に第１のスイッチを介して接続された第１の蓄
積手段と、垂直信号線に第２のスイッチを介して接続さ
れた第２の蓄積手段と、第１の蓄積手段と第２の蓄積手
段との間に接続された混合用スイッチと、混合スイッチ
に出力スイッチを介して接続された出力信号線と、出力
信号線が接続された反転増幅器と、該反転増幅器に並列
接続された第１のキャパシタとを有して成る。
【００２５】第２の発明に係る固体撮像装置は、行列状
に配列された複数の受光素子と、同一列の受光素子を共
通に接続した複数の垂直信号線と、垂直信号線に第１の
スイッチを介して接続された第１の蓄積手段と、垂直信
号線に第２のスイッチを介して接続された第２の蓄積手
段と、第１の蓄積手段と上記第２の蓄積手段にそれぞれ
第３のスイッチ及び第４のスイッチを介して接続された
１本又は２本の出力信号線と、出力信号線の最終的に１
本化された出力端に接続された反転増幅器と、該反転増
幅器に並列接続された第１のキャパシタとを有して成
る。
に配列された複数の受光素子と、同一列の受光素子を共
通に接続した複数の垂直信号線と、垂直信号線に第１の
スイッチを介して接続された第１の蓄積手段と、垂直信
号線に第２のスイッチを介して接続された第２の蓄積手
段と、第１の蓄積手段と上記第２の蓄積手段にそれぞれ
第３のスイッチ及び第４のスイッチを介して接続された
１本又は２本の出力信号線と、出力信号線の最終的に１
本化された出力端に接続された反転増幅器と、該反転増
幅器に並列接続された第１のキャパシタとを有して成
る。
【００２６】第３の発明は、上記固体撮像装置におい
て、その第１及び第２の蓄積手段にそれぞれ列方向に互
いに隣接する受光素子からの信号を蓄積するようにな
す。
て、その第１及び第２の蓄積手段にそれぞれ列方向に互
いに隣接する受光素子からの信号を蓄積するようにな
す。
【００２７】第４の発明に係る固体撮像装置は、行列状
に配された複数の受光素子と、同一列の受光素子を共通
に接続した複数の垂直信号線と、垂直信号線に第１のス
イッチを介して接続された第１の蓄積手段と、垂直信号
線に第２のスイッチを介して接続された第２の蓄積手段
と、第１の蓄積手段に第３のスイッチを介して接続され
た第１の出力信号線と、第２の蓄積手段に第４のスイッ
チを介して接続された第２の出力信号線と、上記第１の
出力信号線が接続された第１の反転増幅器と、第１の反
転増幅器に並列接続された第１のキャパシタと、上記第
２の出力信号線が接続された第２の反転増幅器と、第２
の反転増幅器に並列接続された第２のキャパシタとを有
して成る。
に配された複数の受光素子と、同一列の受光素子を共通
に接続した複数の垂直信号線と、垂直信号線に第１のス
イッチを介して接続された第１の蓄積手段と、垂直信号
線に第２のスイッチを介して接続された第２の蓄積手段
と、第１の蓄積手段に第３のスイッチを介して接続され
た第１の出力信号線と、第２の蓄積手段に第４のスイッ
チを介して接続された第２の出力信号線と、上記第１の
出力信号線が接続された第１の反転増幅器と、第１の反
転増幅器に並列接続された第１のキャパシタと、上記第
２の出力信号線が接続された第２の反転増幅器と、第２
の反転増幅器に並列接続された第２のキャパシタとを有
して成る。
【００２８】第５の発明は、上記固体撮像装置におい
て、全画素読み出し時には、第１の出力信号線が第１の
反転増幅器に、第２の出力信号線が第２の反転増幅器に
接続され、フィールド読み出し時には第１及び第２の出
力信号線が第１又は第２の反転増幅器の一方に接続され
るように第１及び第２の出力信号線と第１及び第２の反
転増幅器との接続関係を制御する手段を備えて成る。
て、全画素読み出し時には、第１の出力信号線が第１の
反転増幅器に、第２の出力信号線が第２の反転増幅器に
接続され、フィールド読み出し時には第１及び第２の出
力信号線が第１又は第２の反転増幅器の一方に接続され
るように第１及び第２の出力信号線と第１及び第２の反
転増幅器との接続関係を制御する手段を備えて成る。
【００２９】第６の発明に係る固体撮像装置は、行列状
に配列された複数の受光素子と、同一列の受光素子を共
通に接続した複数の垂直信号線と、垂直信号線にスイッ
チを介して接続された画素信号に応じた電荷を蓄積する
一の蓄積手段及び画素リセット後の画素信号に応じた電
荷を蓄積する他の蓄積手段と、一の蓄積手段が接続さ
れ、反転増幅器とこれに並列接続されたキャパシタを有
する第１の電荷検出回路と、他の蓄積手段が接続され、
反転増幅器とこれに並列接続されたキャパシタを有する
第２の電荷検出回路と、第１の電荷検出回路で復調され
た画素信号出力から第２の電荷検出回路で復調された画
素リセット後の画素信号出力を減算する減算回路とを有
して成る。
に配列された複数の受光素子と、同一列の受光素子を共
通に接続した複数の垂直信号線と、垂直信号線にスイッ
チを介して接続された画素信号に応じた電荷を蓄積する
一の蓄積手段及び画素リセット後の画素信号に応じた電
荷を蓄積する他の蓄積手段と、一の蓄積手段が接続さ
れ、反転増幅器とこれに並列接続されたキャパシタを有
する第１の電荷検出回路と、他の蓄積手段が接続され、
反転増幅器とこれに並列接続されたキャパシタを有する
第２の電荷検出回路と、第１の電荷検出回路で復調され
た画素信号出力から第２の電荷検出回路で復調された画
素リセット後の画素信号出力を減算する減算回路とを有
して成る。
【００３０】第７の発明は、上記第１、第２又は第３の
発明の固体撮像装置において、第１のキャパシタの電位
を所定電位にリセットする手段を有して成る。
発明の固体撮像装置において、第１のキャパシタの電位
を所定電位にリセットする手段を有して成る。
【００３１】第８の発明は、上記第４又は第５の発明の
固体撮像装置において、第１及び第２のキャパシタの電
位を所定電位にリセットするリセット手段を有して成
る。
固体撮像装置において、第１及び第２のキャパシタの電
位を所定電位にリセットするリセット手段を有して成
る。
【００３２】第９の発明は、上記第６の発明の固体撮像
装置において、キャパシタの電位を所定電位にリセット
するリセット手段を有して成る。
装置において、キャパシタの電位を所定電位にリセット
するリセット手段を有して成る。
【００３３】第１０の発明に係る固体撮像装置は、行列
状に配された複数の受光素子と、同一列の受光素子を共
通に接続した複数の垂直信号線と、垂直信号線に第１の
スイッチを介して接続された第１の蓄積手段と、垂直信
号線に第２のスイッチを介して接続された第２の蓄積手
段と、第１の蓄積手段に第３のスイッチを介して接続さ
れた第１の出力信号線と、第２の蓄積手段に第４のスイ
ッチを介して接続された第２の出力信号線と、第１の出
力信号線が接続された、第１の反転増幅器とこれに並列
接続された第１のキャパシタを有する第１の電荷検出回
路と、第２の出力信号線が接続された、第２の反転増幅
器とこれに並列接続された第２のキャパシタを有する第
２の電荷検出回路と、第１の出力信号線と上記第２の出
力信号線とに接続された、第３の反転増幅器とこれに並
列接続された第３のキャパシタを有する第３の電荷検出
回路とを備えて成る。第１１の発明は、上記固体撮像装
置において、全画素読み出し時には、上記第１の出力信
号線が上記第１の電荷検出回路に、上記第２の出力信号
線が上記第２の電荷出力回路に接続され、フィールド読
み出し時には、上記第１及び第２の出力信号線が上記第
３の電荷検出回路に接続されるように、第１及び第２の
出力信号線と、第１、第２及び第３の電荷検出回路との
接続関係を制御する手段を備えて成る。
状に配された複数の受光素子と、同一列の受光素子を共
通に接続した複数の垂直信号線と、垂直信号線に第１の
スイッチを介して接続された第１の蓄積手段と、垂直信
号線に第２のスイッチを介して接続された第２の蓄積手
段と、第１の蓄積手段に第３のスイッチを介して接続さ
れた第１の出力信号線と、第２の蓄積手段に第４のスイ
ッチを介して接続された第２の出力信号線と、第１の出
力信号線が接続された、第１の反転増幅器とこれに並列
接続された第１のキャパシタを有する第１の電荷検出回
路と、第２の出力信号線が接続された、第２の反転増幅
器とこれに並列接続された第２のキャパシタを有する第
２の電荷検出回路と、第１の出力信号線と上記第２の出
力信号線とに接続された、第３の反転増幅器とこれに並
列接続された第３のキャパシタを有する第３の電荷検出
回路とを備えて成る。第１１の発明は、上記固体撮像装
置において、全画素読み出し時には、上記第１の出力信
号線が上記第１の電荷検出回路に、上記第２の出力信号
線が上記第２の電荷出力回路に接続され、フィールド読
み出し時には、上記第１及び第２の出力信号線が上記第
３の電荷検出回路に接続されるように、第１及び第２の
出力信号線と、第１、第２及び第３の電荷検出回路との
接続関係を制御する手段を備えて成る。
【００３４】第１２の発明は、上記第１、第２、第３、
第４、第５、第６、第７、第８、第９、第１０又は第１
１の発明の固体撮像装置において、蓄積手段をキャパシ
タで構成する。
第４、第５、第６、第７、第８、第９、第１０又は第１
１の発明の固体撮像装置において、蓄積手段をキャパシ
タで構成する。
【００３５】第１３の発明に係る固体撮像装置は、受光
素子からの信号電荷を負荷となる蓄積手段に蓄積し、該
蓄積手段に蓄積された信号電荷を、出力スイッチにより
出力信号線を通して反転増幅器とこれに並列接続された
キャパシタを有する電荷検出回路で信号電荷として復調
するようにした固体撮像装置であって、反転増幅器から
発生するランダムノイズが上記蓄積手段または電荷検出
回路のキャパシタから発生するｋＴＣノイズの１０倍を
越えない程度で、反転増幅器の利得が高く設定されて成
る。
素子からの信号電荷を負荷となる蓄積手段に蓄積し、該
蓄積手段に蓄積された信号電荷を、出力スイッチにより
出力信号線を通して反転増幅器とこれに並列接続された
キャパシタを有する電荷検出回路で信号電荷として復調
するようにした固体撮像装置であって、反転増幅器から
発生するランダムノイズが上記蓄積手段または電荷検出
回路のキャパシタから発生するｋＴＣノイズの１０倍を
越えない程度で、反転増幅器の利得が高く設定されて成
る。
【００３６】第１４の発明に係る固体撮像装置の駆動方
法は、受光素子からの信号電荷を負荷となる蓄積手段に
蓄積し、該蓄積手段に蓄積された信号電荷を、出力スイ
ッチにより出力信号線を通して反転増幅器とこれに並列
接続されたキャパシタ及びリセット手段とから成る電荷
検出回路の該キャパシタで信号電荷として復調するよう
にした固体撮像装置の駆動方法であって、各受光素子に
対応した全ての上記出力スイッチを、可及的にインター
バル期間を生じないように作動させ、出力信号線に流れ
た信号電荷による電位変化と、キャパシタで復調された
信号電圧を、リセット手段により各受光素子毎にリセッ
トし、キャパシタのリセットを、上記出力スイッチがオ
ンしている間に開始し、次に読み出すべき上記受光素子
に対応する上記出力スイッチがオンする前に終了する。
法は、受光素子からの信号電荷を負荷となる蓄積手段に
蓄積し、該蓄積手段に蓄積された信号電荷を、出力スイ
ッチにより出力信号線を通して反転増幅器とこれに並列
接続されたキャパシタ及びリセット手段とから成る電荷
検出回路の該キャパシタで信号電荷として復調するよう
にした固体撮像装置の駆動方法であって、各受光素子に
対応した全ての上記出力スイッチを、可及的にインター
バル期間を生じないように作動させ、出力信号線に流れ
た信号電荷による電位変化と、キャパシタで復調された
信号電圧を、リセット手段により各受光素子毎にリセッ
トし、キャパシタのリセットを、上記出力スイッチがオ
ンしている間に開始し、次に読み出すべき上記受光素子
に対応する上記出力スイッチがオンする前に終了する。
【００３７】
【作用】第１の発明においては、受光素子に対応した信
号電荷が第１の蓄積手段と、大２の蓄積手段に蓄積さ
れ、混合スイッチにより第１及び第２の蓄積手段からの
２つの信号電荷が混合されて、反転増幅器と第１のキャ
パシタを備えたいわゆる電荷検出回路にて混合信号電圧
として復調される。従って、列方向の互いに異なる２画
素（隣り合う２画素）の信号電荷を夫々第１及び第２の
蓄積手段に蓄積し、この２つの信号電荷を混合して上記
電荷検出回路にて復調すれば、インタレース走査に対応
したフィールド読出しが行える。また、列方向の１つ置
きの画素の信号電荷を第１及び第２の蓄積手段に蓄積
し、即ち同一画素の信号電荷を第１及び第２の蓄積手段
に蓄積し、この２つの同じ信号電荷を混合して上記電荷
検出回路にて復調すれば、飛び越し走査であるフレーム
読出しが行える。
号電荷が第１の蓄積手段と、大２の蓄積手段に蓄積さ
れ、混合スイッチにより第１及び第２の蓄積手段からの
２つの信号電荷が混合されて、反転増幅器と第１のキャ
パシタを備えたいわゆる電荷検出回路にて混合信号電圧
として復調される。従って、列方向の互いに異なる２画
素（隣り合う２画素）の信号電荷を夫々第１及び第２の
蓄積手段に蓄積し、この２つの信号電荷を混合して上記
電荷検出回路にて復調すれば、インタレース走査に対応
したフィールド読出しが行える。また、列方向の１つ置
きの画素の信号電荷を第１及び第２の蓄積手段に蓄積
し、即ち同一画素の信号電荷を第１及び第２の蓄積手段
に蓄積し、この２つの同じ信号電荷を混合して上記電荷
検出回路にて復調すれば、飛び越し走査であるフレーム
読出しが行える。
【００３８】第２の発明においては、受光素子に対応し
た信号電荷が第１の蓄積手段と、第２の蓄積手段に蓄積
され、スイッチ手段により、上記第１及び第２の蓄積手
段から２つの信号電荷が混合されて、出力信号線の最終
的に一体化された出力端にお接続された反転増幅器と第
１のキャパシタを備えたいわゆる電荷検出回路にて混合
信号電荷として復調される。従って、列方向の互いに異
なる２画素（隣り合う２画素）の信号電荷を夫々第１及
び第２の蓄積手段に蓄積し、この２つの信号電荷を混合
して上記電荷検出回路にて復調すれば、インタレース走
査に対応したフィールド読み出しが行える。また、列方
向の１つ置きの画素の信号電荷を第１及び第２の蓄積手
段に蓄積し、即ち同一画素の信号電荷を第１及び第２の
蓄積手段に蓄積し、この２つの同じ信号電荷を混合して
上記電荷検出回路にて復調すれば、飛び越し走査である
フレーム読み出しが行える。さらに、第１の蓄積手段の
信号電荷が出力信号線に出力されるまでの回路系と、第
２の蓄積手段の信号電荷が出力信号線に出力されるまで
の回路系とが、対称的であるので、夫々出力信号線に出
力される信号電荷の損失が等しく、加算時の利得差が発
生せず、正確なフィールド読み出しが行える。
た信号電荷が第１の蓄積手段と、第２の蓄積手段に蓄積
され、スイッチ手段により、上記第１及び第２の蓄積手
段から２つの信号電荷が混合されて、出力信号線の最終
的に一体化された出力端にお接続された反転増幅器と第
１のキャパシタを備えたいわゆる電荷検出回路にて混合
信号電荷として復調される。従って、列方向の互いに異
なる２画素（隣り合う２画素）の信号電荷を夫々第１及
び第２の蓄積手段に蓄積し、この２つの信号電荷を混合
して上記電荷検出回路にて復調すれば、インタレース走
査に対応したフィールド読み出しが行える。また、列方
向の１つ置きの画素の信号電荷を第１及び第２の蓄積手
段に蓄積し、即ち同一画素の信号電荷を第１及び第２の
蓄積手段に蓄積し、この２つの同じ信号電荷を混合して
上記電荷検出回路にて復調すれば、飛び越し走査である
フレーム読み出しが行える。さらに、第１の蓄積手段の
信号電荷が出力信号線に出力されるまでの回路系と、第
２の蓄積手段の信号電荷が出力信号線に出力されるまで
の回路系とが、対称的であるので、夫々出力信号線に出
力される信号電荷の損失が等しく、加算時の利得差が発
生せず、正確なフィールド読み出しが行える。
【００３９】第３の発明においては、上記第１又は第２
の発明の固体撮像装置において、第１及び第２の蓄積手
段に列方向に互いに隣接する受光素子からの信号電荷を
蓄積することにより、いわゆるフィールド読み出しが可
能となる。
の発明の固体撮像装置において、第１及び第２の蓄積手
段に列方向に互いに隣接する受光素子からの信号電荷を
蓄積することにより、いわゆるフィールド読み出しが可
能となる。
【００４０】そして、混合された信号出力を読み出した
後は、リセット手段を作動することにより、第１のキャ
パシタの電位は初期状態になり、次の信号出力の読み出
しが可能となる。
後は、リセット手段を作動することにより、第１のキャ
パシタの電位は初期状態になり、次の信号出力の読み出
しが可能となる。
【００４１】第４の発明においては、列方向の異なる受
光素子、例えば隣接する２つの受光素子のうち、一方の
受光素子の信号電荷を第１の蓄積手段に蓄積し、他方の
受光素子の信号電荷を第２の蓄積手段に蓄積し、第１の
蓄積手段の信号電荷を第１の出力信号線を通じて第１の
反転増幅器と第１のキャパシタを備えたいわゆる第１の
電荷検出回路にて信号電圧として復調し、第２の蓄積手
段の信号電荷を第２の出力信号線を通じて第２の反転増
幅器と第２のキャパシタを備えたいわゆる第２の電荷検
出回路にて信号電圧として復調される。これによって、
全画素読み出しが可能となる。
光素子、例えば隣接する２つの受光素子のうち、一方の
受光素子の信号電荷を第１の蓄積手段に蓄積し、他方の
受光素子の信号電荷を第２の蓄積手段に蓄積し、第１の
蓄積手段の信号電荷を第１の出力信号線を通じて第１の
反転増幅器と第１のキャパシタを備えたいわゆる第１の
電荷検出回路にて信号電圧として復調し、第２の蓄積手
段の信号電荷を第２の出力信号線を通じて第２の反転増
幅器と第２のキャパシタを備えたいわゆる第２の電荷検
出回路にて信号電圧として復調される。これによって、
全画素読み出しが可能となる。
【００４２】第５の発明においては、制御手段により、
第１の蓄積手段に接続された第１の出力信号線を第１の
反転増幅器に接続し、第２の蓄積手段に接続された第２
の出力信号線を第２の反転増幅器に接続するときには、
列方向の異なる受光素子のに対応する信号出力が夫々の
上記第１及び第２の電荷検出回路から得られ、全画素読
み出しが行える。また、制御手段により、第１及び第２
の出力信号線を第１又は第２のいずれか一方の反転増幅
器に接続するときには、列方向の異なる受光素子に対応
する信号出力が一方の電荷検出回路から混合されて出力
され、いわゆるフィールド読み出しが行える。
第１の蓄積手段に接続された第１の出力信号線を第１の
反転増幅器に接続し、第２の蓄積手段に接続された第２
の出力信号線を第２の反転増幅器に接続するときには、
列方向の異なる受光素子のに対応する信号出力が夫々の
上記第１及び第２の電荷検出回路から得られ、全画素読
み出しが行える。また、制御手段により、第１及び第２
の出力信号線を第１又は第２のいずれか一方の反転増幅
器に接続するときには、列方向の異なる受光素子に対応
する信号出力が一方の電荷検出回路から混合されて出力
され、いわゆるフィールド読み出しが行える。
【００４３】第６の発明においては、同一受光素子に関
して、画素信号に応じた電荷が一の蓄積手段に蓄積さ
れ、画素リセット後の画素信号に応じた電荷が他の蓄積
手段に蓄積され、夫々の信号電荷が第１及び第２の電荷
検出回路にて復調された後、減算回路で第１の電荷検出
回路による画素信号出力から第２の電荷検出回路による
画素リセット後の画素信号出力を減算することにより、
固定パターンノイズが除去された信号出力が得られる。
して、画素信号に応じた電荷が一の蓄積手段に蓄積さ
れ、画素リセット後の画素信号に応じた電荷が他の蓄積
手段に蓄積され、夫々の信号電荷が第１及び第２の電荷
検出回路にて復調された後、減算回路で第１の電荷検出
回路による画素信号出力から第２の電荷検出回路による
画素リセット後の画素信号出力を減算することにより、
固定パターンノイズが除去された信号出力が得られる。
【００４４】第７の発明においては、上記第１、第２又
は第３の発明において、第１のキャパシタの電位を所定
電位にリセットするリセット手段を有することにより、
信号出力を読み出した後にこのリセット手段を作動する
ことにより、第１のキャパシタの電位が初期状態にな
り、次の信号出力の読み出しが可能になる。
は第３の発明において、第１のキャパシタの電位を所定
電位にリセットするリセット手段を有することにより、
信号出力を読み出した後にこのリセット手段を作動する
ことにより、第１のキャパシタの電位が初期状態にな
り、次の信号出力の読み出しが可能になる。
【００４５】第８の発明においては、上記第４又は第５
の発明の固体撮像装置において、第１及び第２のキャパ
シタの電位を所定電位にリセットするリセット手段を有
することにより、信号出力を読み出した後にこのリセッ
ト手段を作動することにより、第１又は／及び第２のキ
ャパシタの電位が初期状態になり、次の信号出力の読み
出しが可能になる。
の発明の固体撮像装置において、第１及び第２のキャパ
シタの電位を所定電位にリセットするリセット手段を有
することにより、信号出力を読み出した後にこのリセッ
ト手段を作動することにより、第１又は／及び第２のキ
ャパシタの電位が初期状態になり、次の信号出力の読み
出しが可能になる。
【００４６】第９の発明においては、上記第６の発明の
固体撮像装置においては、キャパシタの電位を所定電位
にリセット手段を有することにより、信号出力を読み出
した後にこのリセット手段を作動することにより、電荷
検出回路のキャパシタの電位が初期状態になり、次の信
号出力の読み出しが可能になる。
固体撮像装置においては、キャパシタの電位を所定電位
にリセット手段を有することにより、信号出力を読み出
した後にこのリセット手段を作動することにより、電荷
検出回路のキャパシタの電位が初期状態になり、次の信
号出力の読み出しが可能になる。
【００４７】第１０の発明においては、受光素子に対応
した信号電荷が第１の蓄積手段と、第２の蓄積手段に蓄
積され、読み出し方式に応じて、第１及び第２の蓄積手
段の信号電荷が夫々第１及び第２の電荷検出回路にて復
調され、あるいは第１及び第２の蓄積手段の信号電荷が
混合されて第３の電荷検出回路にて復調される。従っ
て、列方向の互いに異なる２画素の信号電荷を第１及び
第２の蓄積手段に蓄積し、夫々第１及び第２の電荷検出
回路にて復調すれば、全画素読み出しが行える。また、
列方向の互いに異なる２画素の信号電荷を第１及び第２
の蓄積手段に蓄積し、この２つの信号電荷を混合して第
３の電荷検出回路にて復調すれば、フィールド読み出し
が行える。第１１の発明においては、制御手段により、
第１の出力信号線を第１の電荷検出回路の反転増幅器に
接続し、第２の出力信号線を第２の電荷検出回路の反転
増幅器に接続するときは、全画素読み出しが行える。ま
た、制御手段により、第１の出力信号線と第２の出力信
号線を接続して第３の電荷検出回路の反転増幅器に接続
するときは、フィールド読み出しが行える。
した信号電荷が第１の蓄積手段と、第２の蓄積手段に蓄
積され、読み出し方式に応じて、第１及び第２の蓄積手
段の信号電荷が夫々第１及び第２の電荷検出回路にて復
調され、あるいは第１及び第２の蓄積手段の信号電荷が
混合されて第３の電荷検出回路にて復調される。従っ
て、列方向の互いに異なる２画素の信号電荷を第１及び
第２の蓄積手段に蓄積し、夫々第１及び第２の電荷検出
回路にて復調すれば、全画素読み出しが行える。また、
列方向の互いに異なる２画素の信号電荷を第１及び第２
の蓄積手段に蓄積し、この２つの信号電荷を混合して第
３の電荷検出回路にて復調すれば、フィールド読み出し
が行える。第１１の発明においては、制御手段により、
第１の出力信号線を第１の電荷検出回路の反転増幅器に
接続し、第２の出力信号線を第２の電荷検出回路の反転
増幅器に接続するときは、全画素読み出しが行える。ま
た、制御手段により、第１の出力信号線と第２の出力信
号線を接続して第３の電荷検出回路の反転増幅器に接続
するときは、フィールド読み出しが行える。
【００４８】第１２の発明においては、上記第１、第
２、第３、第４、第５、第６、第７、第８、第９、第１
０又は第１１の発明の固体撮像装置において蓄積手段を
キャパシタで構成することにより、容量負荷動作方式の
固体撮像装置が得られる。
２、第３、第４、第５、第６、第７、第８、第９、第１
０又は第１１の発明の固体撮像装置において蓄積手段を
キャパシタで構成することにより、容量負荷動作方式の
固体撮像装置が得られる。
【００４９】第１３の発明においては、蓄積手段、反転
増幅器に並列接続されたキャパシタ、反転増幅器から夫
々ランダムノイズ〔即ち蓄積手段（負荷容量素子）入力
換算ランダムノイズ〕が発生するが、このうち、反転増
幅器から発生するランダムノイズが、他の蓄積手段また
は反転増幅器に並列接続された、キャパシタから発生す
るｋＴＣノイズの１０倍（即ち、いずれか大きい方のｋ
ＴＣノイズの１０倍）を越えない程度で、反転増幅器の
利得を十分に高く設定することにより、ＳＮ比の最も高
い信号出力が得られる。
増幅器に並列接続されたキャパシタ、反転増幅器から夫
々ランダムノイズ〔即ち蓄積手段（負荷容量素子）入力
換算ランダムノイズ〕が発生するが、このうち、反転増
幅器から発生するランダムノイズが、他の蓄積手段また
は反転増幅器に並列接続された、キャパシタから発生す
るｋＴＣノイズの１０倍（即ち、いずれか大きい方のｋ
ＴＣノイズの１０倍）を越えない程度で、反転増幅器の
利得を十分に高く設定することにより、ＳＮ比の最も高
い信号出力が得られる。
【００５０】第１４の発明に係る駆動方法においては、
各受光素子に対応した全ての出力スイッチを、可及的に
インターバル期間を生じないように作動させ、リセット
手段によるキャパシタのリセットを、出力スイッチがオ
ンしている間に開始し、次に読み出すべき受光素子に対
応する出力スイッチがオンする前に終了することによ
り、信号出力が安定する期間が長くなって、より高周波
の動作を行わせることができる。また、水平走査回路を
構成するトランジスタの使用個数の削減が可能になる。
各受光素子に対応した全ての出力スイッチを、可及的に
インターバル期間を生じないように作動させ、リセット
手段によるキャパシタのリセットを、出力スイッチがオ
ンしている間に開始し、次に読み出すべき受光素子に対
応する出力スイッチがオンする前に終了することによ
り、信号出力が安定する期間が長くなって、より高周波
の動作を行わせることができる。また、水平走査回路を
構成するトランジスタの使用個数の削減が可能になる。
【００５１】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００５２】図１は、本発明に係る増幅型固体撮像装置
の一実施例を示す。同図において、１は単位画素（セ
ル）を構成する受光素子、例えば画素トランジスタ、本
例では画素ＭＯＳトランジスタを示し、複数の画素ＭＯ
Ｓトランジスタ１が行列状に配列される。２はシフトレ
ジスタ等から構成された垂直走査回路、３は各行毎の画
素ＭＯＳトランジスタ１のゲートに接続された垂直選択
線で、垂直走査回路２に接続され、垂直走査信号、即ち
垂直走査パルスφＶ〔φＶ1 ，‥‥φＶi ，φＶi+1 ，
‥‥〕が順次与えられる。画素ＭＯＳトランジスタ１の
ソースは各列毎に垂直信号線５に接続され、そのドレイ
ンが電源ＶDDに接続される。
の一実施例を示す。同図において、１は単位画素（セ
ル）を構成する受光素子、例えば画素トランジスタ、本
例では画素ＭＯＳトランジスタを示し、複数の画素ＭＯ
Ｓトランジスタ１が行列状に配列される。２はシフトレ
ジスタ等から構成された垂直走査回路、３は各行毎の画
素ＭＯＳトランジスタ１のゲートに接続された垂直選択
線で、垂直走査回路２に接続され、垂直走査信号、即ち
垂直走査パルスφＶ〔φＶ1 ，‥‥φＶi ，φＶi+1 ，
‥‥〕が順次与えられる。画素ＭＯＳトランジスタ１の
ソースは各列毎に垂直信号線５に接続され、そのドレイ
ンが電源ＶDDに接続される。
【００５３】各垂直信号線５には、動作ＭＯＳスイッチ
２３を介して信号電圧（電荷）を保持する負荷容量素子
（負荷キャパシタ）２４が接続される。即ちこの負荷容
量素子２４は、垂直信号線５と第１の電位、本例では接
地電位との間に接続される。動作ＭＯＳスイッチ２３の
ゲートには動作パルスφRDが印加される。
２３を介して信号電圧（電荷）を保持する負荷容量素子
（負荷キャパシタ）２４が接続される。即ちこの負荷容
量素子２４は、垂直信号線５と第１の電位、本例では接
地電位との間に接続される。動作ＭＯＳスイッチ２３の
ゲートには動作パルスφRDが印加される。
【００５４】負荷容量素子２４は、水平ＭＯＳスイッチ
９のドレインに接続され、この水平ＭＯＳスイッチ９の
ソースが水平信号線１０に接続される。ここで負荷容量
素子２４の容量は垂直信号５のもつ容量よりも大きく設
定される（この構成は以後の各実施例も同様であ
る。）。８はシフトレジスタ等から構成される水平走査
回路である。この水平走査回路８は、水平信号線５に接
続された水平ＭＯＳスイッチ９のゲートへ順次水平走査
信号、即ち水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，
φＨn+1 ，‥‥〕を供給し、負荷容量素子２４に保持さ
れた信号電圧を水平信号線１０に出力する。
９のドレインに接続され、この水平ＭＯＳスイッチ９の
ソースが水平信号線１０に接続される。ここで負荷容量
素子２４の容量は垂直信号５のもつ容量よりも大きく設
定される（この構成は以後の各実施例も同様であ
る。）。８はシフトレジスタ等から構成される水平走査
回路である。この水平走査回路８は、水平信号線５に接
続された水平ＭＯＳスイッチ９のゲートへ順次水平走査
信号、即ち水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，
φＨn+1 ，‥‥〕を供給し、負荷容量素子２４に保持さ
れた信号電圧を水平信号線１０に出力する。
【００５５】そして、水平信号線１０の出力端には、反
転増幅器、例えば差動増幅器等を用いた演算増幅器３１
と検出容量素子３２とリセットスイッチ３３とを備えた
電荷検出回路３５が接続される。
転増幅器、例えば差動増幅器等を用いた演算増幅器３１
と検出容量素子３２とリセットスイッチ３３とを備えた
電荷検出回路３５が接続される。
【００５６】即ち、水平信号線１０が電荷検出回路３５
の演算増幅器３１の反転入力端子に接続され、その非反
転入力端子に所定のバイアス電圧ＶB が与えられる。こ
のバイアス電圧ＶB は、水平信号線１０の電位を決める
ためのものである。この演算増幅器３１に並列に、すな
わち、演算増幅器３１の反転入力端子と出力端子間に検
出容量素子３２が接続され、この検出容量素子３２に、
水平信号線１０と検出容量素子３２をリセットするリセ
ットスイッチ３３が並列接続される。リセットスイッチ
３３は、互いに並列接続されたｐチャネルＭＯＳトラン
ジスタ３３ｐと、ｎチャネルＭＯＳトランジスタ３３ｎ
とで構成され、各トランジスタ３３ｐ及び３３ｎのゲー
トに夫々リセットパルスφR 及びφR * が印加される。
但し、φR * はφR の逆相パルスで図面ではφR の上に
―を付して示す。演算増幅器３１としては、電流が流れ
ないという理由でＭＯＳトランジスタで構成するものが
好ましい。
の演算増幅器３１の反転入力端子に接続され、その非反
転入力端子に所定のバイアス電圧ＶB が与えられる。こ
のバイアス電圧ＶB は、水平信号線１０の電位を決める
ためのものである。この演算増幅器３１に並列に、すな
わち、演算増幅器３１の反転入力端子と出力端子間に検
出容量素子３２が接続され、この検出容量素子３２に、
水平信号線１０と検出容量素子３２をリセットするリセ
ットスイッチ３３が並列接続される。リセットスイッチ
３３は、互いに並列接続されたｐチャネルＭＯＳトラン
ジスタ３３ｐと、ｎチャネルＭＯＳトランジスタ３３ｎ
とで構成され、各トランジスタ３３ｐ及び３３ｎのゲー
トに夫々リセットパルスφR 及びφR * が印加される。
但し、φR * はφR の逆相パルスで図面ではφR の上に
―を付して示す。演算増幅器３１としては、電流が流れ
ないという理由でＭＯＳトランジスタで構成するものが
好ましい。
【００５７】図４は単位画素（即ち画素ＭＯＳトランジ
スタ）１の半導体構造を示す断面図である。この図４に
おいて、１３は第１導電型例えばｐ型のシリコン基板、
１４は第２導電型例えばｎ型のウエル領域、１５は受光
により光電変換されたホール（信号電荷）１６を蓄積す
るｐ型ウエル領域を示す。このｐ型ウエル領域１５にｎ
型のソース領域１７及びドレイン領域１８が形成され、
両領域１７及び１８間上にゲート絶縁膜１９を介して例
えば多結晶シリコン薄膜によるゲート電極２０Ｇが形成
される。ゲート電極２０Ｇ直下のｐ型ウエル領域１５に
光電変換によって蓄積されたホール１６は、読み出し動
作時におけるチャネル電流（ドレイン電流）を制御し、
そのチャネル電流の変化量が信号出力となる。ゲート電
極２０Ｇは垂直選択線３に接続され、ドレイン電極２０
Ｄは電源ＶDDに接続され、ソース電極２０Ｓは垂直信号
線５に接続される。この増幅型固体撮像装置３７の動作
タイミングチャートを図２に示す。
スタ）１の半導体構造を示す断面図である。この図４に
おいて、１３は第１導電型例えばｐ型のシリコン基板、
１４は第２導電型例えばｎ型のウエル領域、１５は受光
により光電変換されたホール（信号電荷）１６を蓄積す
るｐ型ウエル領域を示す。このｐ型ウエル領域１５にｎ
型のソース領域１７及びドレイン領域１８が形成され、
両領域１７及び１８間上にゲート絶縁膜１９を介して例
えば多結晶シリコン薄膜によるゲート電極２０Ｇが形成
される。ゲート電極２０Ｇ直下のｐ型ウエル領域１５に
光電変換によって蓄積されたホール１６は、読み出し動
作時におけるチャネル電流（ドレイン電流）を制御し、
そのチャネル電流の変化量が信号出力となる。ゲート電
極２０Ｇは垂直選択線３に接続され、ドレイン電極２０
Ｄは電源ＶDDに接続され、ソース電極２０Ｓは垂直信号
線５に接続される。この増幅型固体撮像装置３７の動作
タイミングチャートを図２に示す。
【００５８】かかる増幅型固体撮像装置３７において
は、水平ブランキング期間ＨＢＫ中に、負荷容量素子２
４がそれぞれの画素ＭＯＳトランジスタ１に蓄積された
信号電荷量に応じたチャネルポテンシャルに相当するポ
テンシャル即ち電圧に保持され、この電圧が信号電圧と
して、水平走査回路８で走査される水平ＭＯＳスイッチ
９を通じて水平信号線に出力される。
は、水平ブランキング期間ＨＢＫ中に、負荷容量素子２
４がそれぞれの画素ＭＯＳトランジスタ１に蓄積された
信号電荷量に応じたチャネルポテンシャルに相当するポ
テンシャル即ち電圧に保持され、この電圧が信号電圧と
して、水平走査回路８で走査される水平ＭＯＳスイッチ
９を通じて水平信号線に出力される。
【００５９】即ち、各行の選択線３に順次垂直走査回路
２からの垂直選択パルスφｖ〔φＶ 1 ，‥‥φＶi ，φ
Ｖi+1 ，‥‥〕が印加され、各行の画素ＭＯＳトランジ
スタ１が順次選択される。例えばｉ行の選択線３に与え
られた垂直走査パルスφＶiの電位が高レベルになると
ｉ行の画素ＭＯＳトランジスタ１が選択状態になる。な
お、非選択に対応する選択線３の電位は、低レベル状態
となり、この選択線３に接続されている他の行の画素Ｍ
ＯＳトランジスタ１は非選択状態となる。そして、動作
パルスφRDによって動作ＭＯＳスイッチ２３がオンする
と、そのｉ行の画素ＭＯＳトランジスタ１は動作状態に
なり、その画素ＭＯＳトランジスタ１の入射光量に応じ
て蓄積された信号電荷量（ホール）に応じて負荷容量素
子２４の端子に信号が現われ、水平ブランキング期間Ｈ
ＢＫ中に動作ＭＯＳスイッチ２３がオフに変化した時点
で、負荷容量素子２４に画素ＭＯＳトランジスタ１のチ
ャネルポテンシャルに相当する信号電圧が保持される。
この動作を容量負荷動作と称して、通常水平ブランキン
グ期間ＨＢＫに行う。
２からの垂直選択パルスφｖ〔φＶ 1 ，‥‥φＶi ，φ
Ｖi+1 ，‥‥〕が印加され、各行の画素ＭＯＳトランジ
スタ１が順次選択される。例えばｉ行の選択線３に与え
られた垂直走査パルスφＶiの電位が高レベルになると
ｉ行の画素ＭＯＳトランジスタ１が選択状態になる。な
お、非選択に対応する選択線３の電位は、低レベル状態
となり、この選択線３に接続されている他の行の画素Ｍ
ＯＳトランジスタ１は非選択状態となる。そして、動作
パルスφRDによって動作ＭＯＳスイッチ２３がオンする
と、そのｉ行の画素ＭＯＳトランジスタ１は動作状態に
なり、その画素ＭＯＳトランジスタ１の入射光量に応じ
て蓄積された信号電荷量（ホール）に応じて負荷容量素
子２４の端子に信号が現われ、水平ブランキング期間Ｈ
ＢＫ中に動作ＭＯＳスイッチ２３がオフに変化した時点
で、負荷容量素子２４に画素ＭＯＳトランジスタ１のチ
ャネルポテンシャルに相当する信号電圧が保持される。
この動作を容量負荷動作と称して、通常水平ブランキン
グ期間ＨＢＫに行う。
【００６０】水平ブランキング期間ＨＢＫに行われたこ
の容量負荷動作により、画素ＭＯＳトランジスタ１から
負荷容量素子２４に保持された信号電圧（電荷）は、水
平走査期間中に、図３で示す水平走査回路８からの水平
走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕で水平ＭＯＳスイッチ９が順次オンすることによ
り、信号電荷として順次水平信号線１０に流れ出す。
の容量負荷動作により、画素ＭＯＳトランジスタ１から
負荷容量素子２４に保持された信号電圧（電荷）は、水
平走査期間中に、図３で示す水平走査回路８からの水平
走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕で水平ＭＯＳスイッチ９が順次オンすることによ
り、信号電荷として順次水平信号線１０に流れ出す。
【００６１】そして、水平信号線１０に流れ出た信号電
荷は、演算増幅器３１を用いた電荷検出回路３５の検出
容量素子３２に信号電圧として復調され、映像信号とし
て出力端子３６に出力される。電荷検出回路３５の検出
容量素子３２は、次の画素ＭＯＳトランジスタ１に対応
する水平ＭＯＳスイッチ９がオンする前にリセットパル
スφR * 及びφR によりリセットスイッチ３３をオンさ
せてリセットする。このリセット動作により、水平信号
線１０と、検出容量素子３２の両端の電圧はバイアス電
圧ＶB にリセットされる。即ち、電荷検出回路３５の検
出容量は、例えば水平ＭＯＳスイッチ９がオンし出力端
子３６に画素ＭＯＳトランジスタ１の信号出力が出終わ
ったら、リセットスイッチ３３がオンすることでリセッ
トし、検出容量を初期化し、次の画素ＭＯＳトランジス
タ１の信号出力の検出に備える。
荷は、演算増幅器３１を用いた電荷検出回路３５の検出
容量素子３２に信号電圧として復調され、映像信号とし
て出力端子３６に出力される。電荷検出回路３５の検出
容量素子３２は、次の画素ＭＯＳトランジスタ１に対応
する水平ＭＯＳスイッチ９がオンする前にリセットパル
スφR * 及びφR によりリセットスイッチ３３をオンさ
せてリセットする。このリセット動作により、水平信号
線１０と、検出容量素子３２の両端の電圧はバイアス電
圧ＶB にリセットされる。即ち、電荷検出回路３５の検
出容量は、例えば水平ＭＯＳスイッチ９がオンし出力端
子３６に画素ＭＯＳトランジスタ１の信号出力が出終わ
ったら、リセットスイッチ３３がオンすることでリセッ
トし、検出容量を初期化し、次の画素ＭＯＳトランジス
タ１の信号出力の検出に備える。
【００６２】図３は、水平走査期間中に電荷検出回路３
５の出力端子３６から得られる信号出力を水平走査回路
８の水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨ
n+1 ，‥‥〕と、電荷検出回路３５のリセットパルスφ
R * ，φR と合せて示した出力波形図である。出力波形
において、実線ａが出力端子３６の信号出力波形を示
し、破線ｂが水平信号線１０の電圧波形を示している。
５の出力端子３６から得られる信号出力を水平走査回路
８の水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨ
n+1 ，‥‥〕と、電荷検出回路３５のリセットパルスφ
R * ，φR と合せて示した出力波形図である。出力波形
において、実線ａが出力端子３６の信号出力波形を示
し、破線ｂが水平信号線１０の電圧波形を示している。
【００６３】次に、図５の等価回路を用いて上述の容量
負荷動作方式の増幅型撮像装置３７の出力回路解析を説
明する。図５の等価回路において、負荷容量素子２４の
容量をＣS 、水平信号線１０の浮遊容量をＣB 、電荷検
出回路３５の検出容量素子３２の容量をＣD とし、演算
増幅器３１の利得を−Ｇとする。この等価回路において
初期状態では、水平ＭＯＳスイッチ９がオフ状態、リセ
ットスイッチ３３がオン状態であり、負荷容量素子２４
の両端の初期電圧をＶS、水平信号線１０と出力端子の
初期電圧をＶB とする。この初期状態から、リセットス
イッチ３３がオフ状態になり、次に水平ＭＯＳスイッチ
９がオン状態になると、負荷容量素子２４に保持されて
いた電荷が水平信号線１０に流れ出し、ある時間が経過
すると定常状態に落ち着く。この定常状態に至ったとき
の各容量の電荷量の変化をΔＱCS，ΔＱCB，ΔＱCD、水
平信号線１０の電位変化をΔＶSigとすれば、以下の式
が成り立つ。
負荷動作方式の増幅型撮像装置３７の出力回路解析を説
明する。図５の等価回路において、負荷容量素子２４の
容量をＣS 、水平信号線１０の浮遊容量をＣB 、電荷検
出回路３５の検出容量素子３２の容量をＣD とし、演算
増幅器３１の利得を−Ｇとする。この等価回路において
初期状態では、水平ＭＯＳスイッチ９がオフ状態、リセ
ットスイッチ３３がオン状態であり、負荷容量素子２４
の両端の初期電圧をＶS、水平信号線１０と出力端子の
初期電圧をＶB とする。この初期状態から、リセットス
イッチ３３がオフ状態になり、次に水平ＭＯＳスイッチ
９がオン状態になると、負荷容量素子２４に保持されて
いた電荷が水平信号線１０に流れ出し、ある時間が経過
すると定常状態に落ち着く。この定常状態に至ったとき
の各容量の電荷量の変化をΔＱCS，ΔＱCB，ΔＱCD、水
平信号線１０の電位変化をΔＶSigとすれば、以下の式
が成り立つ。
【００６４】
【数１】ΔＱCS＝ＣS ｛（ＶB ＋ΔＶSig ）−ＶS ｝
ΔＱCB＝ＣB ΔＶSig
ΔＱCD＝ＣD ｛ΔＶSig −（−Ｇ）ΔＶSig ｝
【００６５】この系の電荷の総和は一定であるから次の
数２の式
数２の式
【数２】ΔＱCS＋ΔＱCB＋ΔＱCD＝０
から出力端子３６の電圧変化（信号電圧）Ｖout は、数
３のようになる。
３のようになる。
【００６６】
【数３】
【００６７】この数３の式から演算増幅器３１の利得Ｇ
が十分大きければ、画素ＭＯＳトランジスタ１の出力電
圧（ＶS に相当）と出力信号電圧Ｖout の比は、ＣS ／
ＣDで決まり、適正な容量に設定すれば大きな信号出力
が得られる。
が十分大きければ、画素ＭＯＳトランジスタ１の出力電
圧（ＶS に相当）と出力信号電圧Ｖout の比は、ＣS ／
ＣDで決まり、適正な容量に設定すれば大きな信号出力
が得られる。
【００６８】また、図１の例と図２９の例の回路シミュ
レーション結果を図６及び図７に示す。図７の例では、
信号量は信号ゼロレベル（■印）１５に対する信号出力
（□印）１６の差分になり、パルス状の信号出力波形で
しかも信号レベルが小さいことが判る。之に対し、図１
の例では、図６に示すように信号電圧の大きい矩形状の
きれいな信号出力波形ａが得られる。ｂは水平信号線電
圧を示す。
レーション結果を図６及び図７に示す。図７の例では、
信号量は信号ゼロレベル（■印）１５に対する信号出力
（□印）１６の差分になり、パルス状の信号出力波形で
しかも信号レベルが小さいことが判る。之に対し、図１
の例では、図６に示すように信号電圧の大きい矩形状の
きれいな信号出力波形ａが得られる。ｂは水平信号線電
圧を示す。
【００６９】図１の実施例によれば、負荷容量素子２４
に蓄積された画素ＭＯＳトランジスタ１の信号電圧に応
じた電荷を水平信号線１０に流し、その出力端に接続し
た高速の電荷検出回路３５により、その信号電荷を信号
電圧に復調するようにしたので、スパイク状のパルスノ
イズを防止することができ、且つ出力信号量を画期的に
大きくすることができる。
に蓄積された画素ＭＯＳトランジスタ１の信号電圧に応
じた電荷を水平信号線１０に流し、その出力端に接続し
た高速の電荷検出回路３５により、その信号電荷を信号
電圧に復調するようにしたので、スパイク状のパルスノ
イズを防止することができ、且つ出力信号量を画期的に
大きくすることができる。
【００７０】また画素ＭＯＳトランジスタ１と電荷検出
回路３５以外では能動素子がないため、固体パターンノ
イズ（ＦＰＮ）が発生しにくい。さらに、リセットスイ
ッチ３３は検出容量素子３２のリセットと同時に負荷容
量素子２４も初期電圧ＶB にリセットされるので、図２
４に示す負荷容量素子２４に接続したリセットＭＯＳス
イッチ２５を省略することができる。
回路３５以外では能動素子がないため、固体パターンノ
イズ（ＦＰＮ）が発生しにくい。さらに、リセットスイ
ッチ３３は検出容量素子３２のリセットと同時に負荷容
量素子２４も初期電圧ＶB にリセットされるので、図２
４に示す負荷容量素子２４に接続したリセットＭＯＳス
イッチ２５を省略することができる。
【００７１】リセットスイッチ３３を、互いに並列接続
したｐチャネルＭＯＳトランジスタ３３ｐとｎチャネル
ＭＯＳトランジスタ３３ｎで構成するときには、同時に
逆相のリセットパルスφR * ，φR が印加され、リセッ
トパルスの立ち上がり、立ち下がりのカップリングが相
殺されて、きれいな出力信号波形が得られる。なお、リ
セットスイッチ３３を１つのＭＯＳトランジスタで構成
することも可能である。
したｐチャネルＭＯＳトランジスタ３３ｐとｎチャネル
ＭＯＳトランジスタ３３ｎで構成するときには、同時に
逆相のリセットパルスφR * ，φR が印加され、リセッ
トパルスの立ち上がり、立ち下がりのカップリングが相
殺されて、きれいな出力信号波形が得られる。なお、リ
セットスイッチ３３を１つのＭＯＳトランジスタで構成
することも可能である。
【００７２】また、負荷容量素子２４の容量を垂直信号
線５の容量よりも大きくすることにより、ｋＴＣノイズ
が小さくなり、Ｓ／Ｎ比のよい固体撮像装置が得られ
る。
線５の容量よりも大きくすることにより、ｋＴＣノイズ
が小さくなり、Ｓ／Ｎ比のよい固体撮像装置が得られ
る。
【００７３】次に、図８〜図１４を用いて、上述の電荷
検出回路３５で信号を復調するようにした容量負荷動作
方式の増幅型固体撮像装置３７の駆動方法、即ち、その
電荷検出出力回路の動作タイミングの実施例を説明す
る。
検出回路３５で信号を復調するようにした容量負荷動作
方式の増幅型固体撮像装置３７の駆動方法、即ち、その
電荷検出出力回路の動作タイミングの実施例を説明す
る。
【００７４】図８は上述の増幅型固体撮像装置３７の水
平走査回路８を構成する水平シフトレジスタの回路構成
の一例、図９はタイミングチャート、図１０は電荷検出
回路３５の出力端子３６から得られる信号出力波形を夫
々示す。
平走査回路８を構成する水平シフトレジスタの回路構成
の一例、図９はタイミングチャート、図１０は電荷検出
回路３５の出力端子３６から得られる信号出力波形を夫
々示す。
【００７５】図８の水平シフトレジスタ６１は、ＣＭＯ
ＳダイナミックシフトレジスタとＮＡＮＤ回路等による
クロックパスゲートから構成される。即ち、１対のｐチ
ャネルＭＯＳトランジスタＱｐ1 ，Ｑｐ2 と１対のｎチ
ャネルＭＯＳトランジスタＱｎ1 ，Ｑｎ2 とが直列接続
され、その第１のｐチャネルＭＯＳトランジスタＱｐ1
のドレインが電源ＶDDに接続され、第２のｎチャネルＭ
ＯＳトランジスタＱｎ2 のソースが接地されて成る２組
のＣＭＯＳ回路６２〔６２１，６２２〕と、４つのＭＯ
ＳトランジスタからなるＮＡＮＤ回路（即ちクロックパ
スゲート）６３とで１段のシフトレジスタが構成され
る。各ＣＭＯＳ回路６２１，６２２の第１のｐチャネル
ＭＯＳトランジスタＱｐ1のゲートと第２のｎチャネル
ＭＯＳトランジスタＱｎ2 のゲートが共通接続され、前
段のＣＭＯＳ回路の出力端に接続される。
ＳダイナミックシフトレジスタとＮＡＮＤ回路等による
クロックパスゲートから構成される。即ち、１対のｐチ
ャネルＭＯＳトランジスタＱｐ1 ，Ｑｐ2 と１対のｎチ
ャネルＭＯＳトランジスタＱｎ1 ，Ｑｎ2 とが直列接続
され、その第１のｐチャネルＭＯＳトランジスタＱｐ1
のドレインが電源ＶDDに接続され、第２のｎチャネルＭ
ＯＳトランジスタＱｎ2 のソースが接地されて成る２組
のＣＭＯＳ回路６２〔６２１，６２２〕と、４つのＭＯ
ＳトランジスタからなるＮＡＮＤ回路（即ちクロックパ
スゲート）６３とで１段のシフトレジスタが構成され
る。各ＣＭＯＳ回路６２１，６２２の第１のｐチャネル
ＭＯＳトランジスタＱｐ1のゲートと第２のｎチャネル
ＭＯＳトランジスタＱｎ2 のゲートが共通接続され、前
段のＣＭＯＳ回路の出力端に接続される。
【００７６】そして、１段のシフトレジスタを構成する
第１のＣＭＯＳ回路６２１の第１のｎチャネルＭＯＳト
ランジスタＱｎ1 のゲートに２相クロックパルスの一方
のクロックパルスφHCK が、第２のｐチャネルＭＯＳト
ランジスタＱｐ2 のゲートに逆相の他方のクロックパル
スφHCK * が夫々与えられ、第２のＣＭＯＳ回路６２２
の第２のｐチャネルＭＯＳトランジスタＱｐ2 のゲート
には逆に一方のクロックパルスφHCK が、第１のｎチャ
ネルＭＯＳトランジスタＱｎ1 のゲートには逆相の他方
のクロックパルスφHCK * が夫々与えられるようになさ
れる。但し、φ HC * はφHCK の逆相パルスであり図面で
はφHCK の上に―を付して示す。
第１のＣＭＯＳ回路６２１の第１のｎチャネルＭＯＳト
ランジスタＱｎ1 のゲートに２相クロックパルスの一方
のクロックパルスφHCK が、第２のｐチャネルＭＯＳト
ランジスタＱｐ2 のゲートに逆相の他方のクロックパル
スφHCK * が夫々与えられ、第２のＣＭＯＳ回路６２２
の第２のｐチャネルＭＯＳトランジスタＱｐ2 のゲート
には逆に一方のクロックパルスφHCK が、第１のｎチャ
ネルＭＯＳトランジスタＱｎ1 のゲートには逆相の他方
のクロックパルスφHCK * が夫々与えられるようになさ
れる。但し、φ HC * はφHCK の逆相パルスであり図面で
はφHCK の上に―を付して示す。
【００７７】ＮＡＮＤ回路６３には、第１の入力端子に
第２のＣＭＯＳ回路６２２の出力〔‥‥Ｎ，Ｎ＋１，‥
‥〕が、第２の入力端子にクロックパルスφHCK * が夫
々入力される。このような回路構成のシフトレジスタが
水平画素数に応じて複数段設けられる。なお、初段の第
１のＣＭＯＳ回路６２１における互いに共通接続された
第１のｐチャネルＭＯＳトランジスタＱｐ1 及び第２の
ｎチャネルＭＯＳトランジスタＱｎ2 のゲートにはスタ
ートパルスφHST が印加される。
第２のＣＭＯＳ回路６２２の出力〔‥‥Ｎ，Ｎ＋１，‥
‥〕が、第２の入力端子にクロックパルスφHCK * が夫
々入力される。このような回路構成のシフトレジスタが
水平画素数に応じて複数段設けられる。なお、初段の第
１のＣＭＯＳ回路６２１における互いに共通接続された
第１のｐチャネルＭＯＳトランジスタＱｐ1 及び第２の
ｎチャネルＭＯＳトランジスタＱｎ2 のゲートにはスタ
ートパルスφHST が印加される。
【００７８】この水平シフトレジスタ６１では、図９の
タイミングチャートで示すように、各段のＮＡＮＤ回路
６３から順次所定のインターバルを置いて出力パルス、
即ち水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨ
n+1 ，‥‥〕が出力される。これによって、電荷検出回
路３５の出力端子３６からは、図１０に示すパルス状で
ない信号出力ａ1 が得られる。ｂ1 は水平信号線電圧を
示す。この動作タイミングでは、水平信号線１０と検出
容量素子３２のリセットが水平パルスφＨ〔φＨ1 ，‥
‥φＨn ，φＨn+1 ，‥‥〕のインターバル（休止期
間）内で行われる。
タイミングチャートで示すように、各段のＮＡＮＤ回路
６３から順次所定のインターバルを置いて出力パルス、
即ち水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨ
n+1 ，‥‥〕が出力される。これによって、電荷検出回
路３５の出力端子３６からは、図１０に示すパルス状で
ない信号出力ａ1 が得られる。ｂ1 は水平信号線電圧を
示す。この動作タイミングでは、水平信号線１０と検出
容量素子３２のリセットが水平パルスφＨ〔φＨ1 ，‥
‥φＨn ，φＨn+1 ，‥‥〕のインターバル（休止期
間）内で行われる。
【００７９】ところで図８〜図１０に示す例では、水平
シフトレジスタ６１から得られる水平走査パルスφＨ
〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥‥〕がインターバ
ルＴINをもって立つため、このようなタイミングを作り
出す回路のトランジスタ数が多くなる。図８の水平シフ
トレジスタ６１の場合、シフトレジスタ１段当り１２個
のトランジスタが必要になり、そのうちクロックパスゲ
ート（ＮＡＮＤ回路）６３だけで４個のトランジスタを
使っており、回路構成が複雑になる。しかも、水平走査
パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥‥〕の
夫々の立ち下がりと、リセットパルスφR の立ち上が
り、およびφR * の立ち下がりの位相がずれると、その
分、出力端子３６の信号が安定する期間が短くなり、高
い周波数で動作するのが困難になる懼れがある。図１０
において、水平走査パルスφＨの立ち下がりからリセッ
トパルスφR の立ち上がりまでの期間は無効領域ｘ1 と
なる。
シフトレジスタ６１から得られる水平走査パルスφＨ
〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥‥〕がインターバ
ルＴINをもって立つため、このようなタイミングを作り
出す回路のトランジスタ数が多くなる。図８の水平シフ
トレジスタ６１の場合、シフトレジスタ１段当り１２個
のトランジスタが必要になり、そのうちクロックパスゲ
ート（ＮＡＮＤ回路）６３だけで４個のトランジスタを
使っており、回路構成が複雑になる。しかも、水平走査
パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥‥〕の
夫々の立ち下がりと、リセットパルスφR の立ち上が
り、およびφR * の立ち下がりの位相がずれると、その
分、出力端子３６の信号が安定する期間が短くなり、高
い周波数で動作するのが困難になる懼れがある。図１０
において、水平走査パルスφＨの立ち下がりからリセッ
トパルスφR の立ち上がりまでの期間は無効領域ｘ1 と
なる。
【００８０】図１１〜図１３は上記の点を改善した動作
タイミングの他の例であり、図１１は水平走査回路８を
構成する水平シフトレジスタの回路構成の他の例、図１
２はタイミングチャート、図１３は電荷検出回路３５の
出力端子３６から得られる信号出力波形を夫々示す。本
例では、水平信号線１０と検出容量素子３２のリセット
を、水平ＭＯＳスイッチ９がオンしている間に開始し、
次に読み出しすべき画素に対応する水平ＭＯＳスイッチ
９がオンする前に終了するようになす。
タイミングの他の例であり、図１１は水平走査回路８を
構成する水平シフトレジスタの回路構成の他の例、図１
２はタイミングチャート、図１３は電荷検出回路３５の
出力端子３６から得られる信号出力波形を夫々示す。本
例では、水平信号線１０と検出容量素子３２のリセット
を、水平ＭＯＳスイッチ９がオンしている間に開始し、
次に読み出しすべき画素に対応する水平ＭＯＳスイッチ
９がオンする前に終了するようになす。
【００８１】図１１の水平シフトレジスタ６５は、ＣＭ
ＯＳダイナミックシフトレジスタで構成される。即ち、
１対のｐチャネルＭＯＳトランジスタＱｐ1 ，Ｑｐ2 と
１対のｎチャネルＭＯＳトランジスタＱｎ1 ，Ｑｎ2 が
直列接続され、その第１のｐチャネルＭＯＳトランジス
タＱｐ1 のドレインが電源ＶDDに接続され、第２のｎチ
ャネルＭＯＳトランジスタＱｎ2 のソースが接地されて
成る２組のＣＭＯＳ回路６２〔６２１，６２２〕で、１
段のシフトレジスタが構成される。各ＣＭＯＳ回路６２
１，６２２の第１のｐチャネルＭＯＳトランジスタＱｐ
1のゲートと第２のｎチャネルにＭＯＳトランジスタＱ
ｎ2 のゲートが共通接続され、前段のＣＭＯＳ回路の出
力端に接続される。
ＯＳダイナミックシフトレジスタで構成される。即ち、
１対のｐチャネルＭＯＳトランジスタＱｐ1 ，Ｑｐ2 と
１対のｎチャネルＭＯＳトランジスタＱｎ1 ，Ｑｎ2 が
直列接続され、その第１のｐチャネルＭＯＳトランジス
タＱｐ1 のドレインが電源ＶDDに接続され、第２のｎチ
ャネルＭＯＳトランジスタＱｎ2 のソースが接地されて
成る２組のＣＭＯＳ回路６２〔６２１，６２２〕で、１
段のシフトレジスタが構成される。各ＣＭＯＳ回路６２
１，６２２の第１のｐチャネルＭＯＳトランジスタＱｐ
1のゲートと第２のｎチャネルにＭＯＳトランジスタＱ
ｎ2 のゲートが共通接続され、前段のＣＭＯＳ回路の出
力端に接続される。
【００８２】そして、１段のシフトレジスタを構成する
第１のＣＭＯＳ回路６２１の第１のｎチャネルＭＯＳト
ランジスタＱｎ1 のゲートに２相クロックパルスの一方
のクロックパルスφHCK が、第２のｐチャネルＭＯＳト
ランジスタＱｐ2 のゲートに逆相の他方のクロックパル
スφHCK * が、夫々与えられる。第２のＣＭＯＳ回路６
２２の第２のｐチャネルＭＯＳトランジスタＱｐ2 のゲ
ートには逆に一方のクロックパルスφHCK が、第１のｎ
チャネルＭＯＳトランジスタＱｎ1 のゲートには他方の
クロックパルスφHCK * が、夫々与えられるようになさ
れる。そして、各段の第２のＣＭＯＳ回路６２２の出力
が、夫々対応する水平ＭＯＳスイッチ９のゲートに与え
られるようになされる。
第１のＣＭＯＳ回路６２１の第１のｎチャネルＭＯＳト
ランジスタＱｎ1 のゲートに２相クロックパルスの一方
のクロックパルスφHCK が、第２のｐチャネルＭＯＳト
ランジスタＱｐ2 のゲートに逆相の他方のクロックパル
スφHCK * が、夫々与えられる。第２のＣＭＯＳ回路６
２２の第２のｐチャネルＭＯＳトランジスタＱｐ2 のゲ
ートには逆に一方のクロックパルスφHCK が、第１のｎ
チャネルＭＯＳトランジスタＱｎ1 のゲートには他方の
クロックパルスφHCK * が、夫々与えられるようになさ
れる。そして、各段の第２のＣＭＯＳ回路６２２の出力
が、夫々対応する水平ＭＯＳスイッチ９のゲートに与え
られるようになされる。
【００８３】この水平シフトレジスタ６５では、図１２
のタイミングチャートで示すように各段のシフトレジス
タの第２のＣＭＯＳ回路６２２の出力端からインターバ
ルを置かずに、順次出力パルス、即ち水平走査パルスφ
Ｈ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥‥〕が出力され
る。これによって、電荷検出回路３５の出力端子３６か
らは図１３に示す、信号の安定する期間が長い信号出力
ａ2 が得られる。ｂ2は水平信号線電圧を示す。
のタイミングチャートで示すように各段のシフトレジス
タの第２のＣＭＯＳ回路６２２の出力端からインターバ
ルを置かずに、順次出力パルス、即ち水平走査パルスφ
Ｈ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥‥〕が出力され
る。これによって、電荷検出回路３５の出力端子３６か
らは図１３に示す、信号の安定する期間が長い信号出力
ａ2 が得られる。ｂ2は水平信号線電圧を示す。
【００８４】従って、本例の水平シフトレジスタ６５で
はシフトレジスタ１段当り、８個のトランジスタで済
み、図８の場合の２／３に削減できる。さらに、図１２
で示すように、水平信号線１０と検出容量素子３２のリ
セットは、水平ＭＯＳスイッチ９がオンしている間に行
われ、リセットパルスφR の立ち上がり、φR * の立ち
下がりの位相を厳密に合せる対象がないため位相の余裕
が大きくなる。従って、出力端子３６の信号出力が安定
する期間が長くなり、高い周波数の動作が可能となる。
はシフトレジスタ１段当り、８個のトランジスタで済
み、図８の場合の２／３に削減できる。さらに、図１２
で示すように、水平信号線１０と検出容量素子３２のリ
セットは、水平ＭＯＳスイッチ９がオンしている間に行
われ、リセットパルスφR の立ち上がり、φR * の立ち
下がりの位相を厳密に合せる対象がないため位相の余裕
が大きくなる。従って、出力端子３６の信号出力が安定
する期間が長くなり、高い周波数の動作が可能となる。
【００８５】ただし、基本的な動作としては、図８〜図
１０の例と同様にリセットパルスφ R の立ち下がり、お
よびφR の立ち上がりが、夫々の水平シフトレジスタか
ら出力される水平走査パルスφＨ〔φＨ1 ，‥‥φ
Ｈn ，φＨn+1 ，‥‥〕の立ち上がりにかからないよう
に位相を決める必要がある。
１０の例と同様にリセットパルスφ R の立ち下がり、お
よびφR の立ち上がりが、夫々の水平シフトレジスタか
ら出力される水平走査パルスφＨ〔φＨ1 ，‥‥φ
Ｈn ，φＨn+1 ，‥‥〕の立ち上がりにかからないよう
に位相を決める必要がある。
【００８６】さらに、動作タイミングとしては、図１４
に示すように、水平走査パルスφＨ〔φＨ1 ，‥‥φＨ
n ，φＨn+1 ，‥‥〕に多少のインターバルがあるも、
水平ＭＯＳスイッチ９がオンしている間にリセットパル
スが立ち上がり、次に読み出すべき画素に対応する水平
ＭＯＳスイッチ９がオンする前にリセットパルス立ち下
がるような動作タイミングも可能である。
に示すように、水平走査パルスφＨ〔φＨ1 ，‥‥φＨ
n ，φＨn+1 ，‥‥〕に多少のインターバルがあるも、
水平ＭＯＳスイッチ９がオンしている間にリセットパル
スが立ち上がり、次に読み出すべき画素に対応する水平
ＭＯＳスイッチ９がオンする前にリセットパルス立ち下
がるような動作タイミングも可能である。
【００８７】次に、上述の増幅型固体撮像装置３７では
その基本的な動作について説明したが、負荷容量素子２
４から電荷検出回路３５までの動作について注目するた
めに、図５の等価回路において、負荷容量素子２４に保
持された信号電圧に対して出力端子３６の出力信号電圧
がどれだけの利得をもって出てくるかを解析する。
その基本的な動作について説明したが、負荷容量素子２
４から電荷検出回路３５までの動作について注目するた
めに、図５の等価回路において、負荷容量素子２４に保
持された信号電圧に対して出力端子３６の出力信号電圧
がどれだけの利得をもって出てくるかを解析する。
【００８８】負荷容量素子２４に保持された画素ＭＯＳ
トランジスタ１の信号電圧に対する出力端子３６の信号
出力電圧は、電荷検出回路３５の反転増幅器３１の利得
−Ｇにより決まる。即ち、前述の数３の電荷検出回路の
出力信号ΔＶout の式から、画素ＭＯＳトランジスタ１
の出力に対する電荷検出回路３５の検出利得Ａは、数４
の式で表わされる。
トランジスタ１の信号電圧に対する出力端子３６の信号
出力電圧は、電荷検出回路３５の反転増幅器３１の利得
−Ｇにより決まる。即ち、前述の数３の電荷検出回路の
出力信号ΔＶout の式から、画素ＭＯＳトランジスタ１
の出力に対する電荷検出回路３５の検出利得Ａは、数４
の式で表わされる。
【００８９】
【数４】
【００９０】通常であれば、なるべく電荷検出回路３５
の検出利得Ａを上げるために、数４の式の反転増幅器３
１の利得−Ｇが取りうる最大となるよう設計し、以下の
数５の式で示される反転増幅器３１の利得−Ｇが無限大
の場合の検出利得Ａに近付けるようにすることが考えら
れる。
の検出利得Ａを上げるために、数４の式の反転増幅器３
１の利得−Ｇが取りうる最大となるよう設計し、以下の
数５の式で示される反転増幅器３１の利得−Ｇが無限大
の場合の検出利得Ａに近付けるようにすることが考えら
れる。
【００９１】
【数５】
【００９２】しかし、この場合、検出利得Ａが数５の式
で上限が決まるのに対して、特に、反転増幅器３１の入
力段のトランジスタから発生するランダムノイズを利得
−Ｇ分だけ増幅してしまい、結果として、逆にＳＮ比の
劣下を引き起こしてしまう。この様子を具体的に示した
のが次の数６の式である。
で上限が決まるのに対して、特に、反転増幅器３１の入
力段のトランジスタから発生するランダムノイズを利得
−Ｇ分だけ増幅してしまい、結果として、逆にＳＮ比の
劣下を引き起こしてしまう。この様子を具体的に示した
のが次の数６の式である。
【００９３】
【数６】
【００９４】ここで、*Ｖn 2 はＶn の２乗平均値であ
り、電荷検出回路３５の出力端におけるランダムノイズ
の総和、*Ｖn・CS 2 はＶn・CSの２乗平均値であり、動作
ＭＯＳスイッチ２３のスイッチングによって負荷容量素
子２４から発生するｋＴＣノイズ、*Ｖn・CD 2 はＶn・CD
の２乗平均値であり、リセットスイッチ３３のスイッチ
ングによって検出容量素子３２から発生するｋＴＣノイ
ズ、Ｒeqは反転増幅器３１の入力換算等価雑音抵抗、Ｂ
Ｗは反転増幅器３１の周波数帯域幅、ＦL は低域のカッ
トオフ周波数である。但し、数６の２段目の式は電荷検
出回路出力端の総和ランダムノイズを負荷容量端でのノ
イズに換算して表わしてある。
り、電荷検出回路３５の出力端におけるランダムノイズ
の総和、*Ｖn・CS 2 はＶn・CSの２乗平均値であり、動作
ＭＯＳスイッチ２３のスイッチングによって負荷容量素
子２４から発生するｋＴＣノイズ、*Ｖn・CD 2 はＶn・CD
の２乗平均値であり、リセットスイッチ３３のスイッチ
ングによって検出容量素子３２から発生するｋＴＣノイ
ズ、Ｒeqは反転増幅器３１の入力換算等価雑音抵抗、Ｂ
Ｗは反転増幅器３１の周波数帯域幅、ＦL は低域のカッ
トオフ周波数である。但し、数６の２段目の式は電荷検
出回路出力端の総和ランダムノイズを負荷容量端でのノ
イズに換算して表わしてある。
【００９５】負荷容量端換算でのランダムノイズのう
ち、反転増幅器３１から発生するランダムノイズ*Ｖ
n・Amp 2 は、反転増幅器３１の利得−Ｇに比例している
ことが判る。即ち、反転増幅器３１の利得−Ｇを上げて
も、数５の式で与えられる上限の検出利得Ａまでしか上
がらず、それに反して反転増幅器３１から発生するラン
ダムノイズ*Ｖn・Amp 2 は、利得−Ｇに比例して大きくな
るため、電荷検出回路３５の出力端子３６から得られる
信号出力のＳＮ比は逆に劣下してしまう。
ち、反転増幅器３１から発生するランダムノイズ*Ｖ
n・Amp 2 は、反転増幅器３１の利得−Ｇに比例している
ことが判る。即ち、反転増幅器３１の利得−Ｇを上げて
も、数５の式で与えられる上限の検出利得Ａまでしか上
がらず、それに反して反転増幅器３１から発生するラン
ダムノイズ*Ｖn・Amp 2 は、利得−Ｇに比例して大きくな
るため、電荷検出回路３５の出力端子３６から得られる
信号出力のＳＮ比は逆に劣下してしまう。
【００９６】図１５は、数６に示すノイズ*Ｖn 2 を模式
的に表わしたものである。曲線Ｉは検出容量素子３２で
発生するノイズ、直線ＩＩは負荷容量素子２４で発生す
るノイズ、曲線ＩＩＩは反転増幅器３１で発生するノイ
ズ、曲線ＩＶはこれらの総和のノイズであり、横軸に反
転増幅器３１の利得−Ｇをとり、縦軸にノイズパワー *
Ｖn 2 をとって示す。
的に表わしたものである。曲線Ｉは検出容量素子３２で
発生するノイズ、直線ＩＩは負荷容量素子２４で発生す
るノイズ、曲線ＩＩＩは反転増幅器３１で発生するノイ
ズ、曲線ＩＶはこれらの総和のノイズであり、横軸に反
転増幅器３１の利得−Ｇをとり、縦軸にノイズパワー *
Ｖn 2 をとって示す。
【００９７】この図１５のグラフから明らかなように、
反転増幅器３１の利得−Ｇが上がれば見掛け上、検出容
量素子３２のｋＴＣノイズが減少するが、反転増幅器３
１のノイズが浮き上がってくる。
反転増幅器３１の利得−Ｇが上がれば見掛け上、検出容
量素子３２のｋＴＣノイズが減少するが、反転増幅器３
１のノイズが浮き上がってくる。
【００９８】そこで、本発明の実施例では、図１の増幅
型固体撮像装置３７において、電荷検出回路３５に使わ
れている反転増幅器３１の利得−Ｇを最適化して電荷検
出回路３５の出力端子３６から得られる信号出力のＳＮ
比を最大化するようになす。
型固体撮像装置３７において、電荷検出回路３５に使わ
れている反転増幅器３１の利得−Ｇを最適化して電荷検
出回路３５の出力端子３６から得られる信号出力のＳＮ
比を最大化するようになす。
【００９９】画素ＭＯＳトランジスタ１の負荷容量素子
２４、電荷検出回路３５の検出容量素子３２、電荷検出
回路３５に使われる反転増幅器３１のそれぞれから発生
する負荷容量端換算ランダムノイズについて、電荷検出
回路３５に使われる反転増幅器からのランダムノイズ
が、負荷容量素子２４又は検出容量素子３２から発生す
るｋＴＣノイズのうちの大きい方のｋＴＣノイズの１０
倍を越えない程度で反転増幅器３１の利得−Ｇを最大に
設定する。この条件は近似的に
２４、電荷検出回路３５の検出容量素子３２、電荷検出
回路３５に使われる反転増幅器３１のそれぞれから発生
する負荷容量端換算ランダムノイズについて、電荷検出
回路３５に使われる反転増幅器からのランダムノイズ
が、負荷容量素子２４又は検出容量素子３２から発生す
るｋＴＣノイズのうちの大きい方のｋＴＣノイズの１０
倍を越えない程度で反転増幅器３１の利得−Ｇを最大に
設定する。この条件は近似的に
【０１００】
【数７】
で表わされる。
【０１０１】より好ましくは、反転増幅器３１からのラ
ンダムノイズが、負荷容量素子２４または検出容量素子
３２から発生するｋＴＣノイズを上回らないように、反
転増幅器３１の利得−Ｇを最大に設定する。この条件は
近似的に
ンダムノイズが、負荷容量素子２４または検出容量素子
３２から発生するｋＴＣノイズを上回らないように、反
転増幅器３１の利得−Ｇを最大に設定する。この条件は
近似的に
【０１０２】
【数８】
として表わされる。
【０１０３】このように、数７、より好ましくは数８の
条件を満たすようにして反転増幅器３１の利得−Ｇを最
大にすることにより、電荷検出回路３５の出力端子３６
から得られる信号出力のＳＮ比を最大にすることができ
る。
条件を満たすようにして反転増幅器３１の利得−Ｇを最
大にすることにより、電荷検出回路３５の出力端子３６
から得られる信号出力のＳＮ比を最大にすることができ
る。
【０１０４】反転増幅器３１の利得を制御する方法は幾
つか考えられるが、回路形式を変更せずに利得を制御す
る方法を次に示す。ＭＯＳトランジスタを基本にした増
幅型固体撮像装置では、反転増幅器３１に図１７に示す
ような一般的な差動増幅器を用いる。
つか考えられるが、回路形式を変更せずに利得を制御す
る方法を次に示す。ＭＯＳトランジスタを基本にした増
幅型固体撮像装置では、反転増幅器３１に図１７に示す
ような一般的な差動増幅器を用いる。
【０１０５】この差動増幅器は、２つのＭＯＳトランジ
スタＭ1 ，Ｍ2 のソース同士を接続し、これに定電流源
となるＭＯＳトランジスタＭ5 を接続して接地し、他
方、２つのＭＯＳトランジスタＭ1 ，Ｍ2 のドレインに
夫々負荷となるＭＯＳトランジスタＭ3 ，Ｍ4 を接続し
て構成される。ＭＯＳトランジスタＭ3 ，Ｍ4 のドレイ
ンは共通接続されて電源電圧ＶDDが供給される。夫々の
ＭＯＳトランジスタＭ1，Ｍ2 のゲートに入力電圧
Ｖi1，Ｖi2が供給され、ＭＯＳトランジスタＭ1 ，Ｍ 2
の負荷ＭＯＳトランジスタＭ3 ，Ｍ4 を接続したドレイ
ンより出力電圧Ｖ01，Ｖ02がとり出される。この差動増
幅器の差動利得は、数９の式で与えられ、
スタＭ1 ，Ｍ2 のソース同士を接続し、これに定電流源
となるＭＯＳトランジスタＭ5 を接続して接地し、他
方、２つのＭＯＳトランジスタＭ1 ，Ｍ2 のドレインに
夫々負荷となるＭＯＳトランジスタＭ3 ，Ｍ4 を接続し
て構成される。ＭＯＳトランジスタＭ3 ，Ｍ4 のドレイ
ンは共通接続されて電源電圧ＶDDが供給される。夫々の
ＭＯＳトランジスタＭ1，Ｍ2 のゲートに入力電圧
Ｖi1，Ｖi2が供給され、ＭＯＳトランジスタＭ1 ，Ｍ 2
の負荷ＭＯＳトランジスタＭ3 ，Ｍ4 を接続したドレイ
ンより出力電圧Ｖ01，Ｖ02がとり出される。この差動増
幅器の差動利得は、数９の式で与えられ、
【０１０６】
【数９】
【０１０７】主に差動ペアＭＯＳトランジスタＭ1 ，Ｍ
2 の相互コンダクタンスｇｍとその負荷に当たるＭＯＳ
トランジスタＭ3 ，Ｍ4 のドレインコンダクタンスｇdL
の比で決まる。
2 の相互コンダクタンスｇｍとその負荷に当たるＭＯＳ
トランジスタＭ3 ，Ｍ4 のドレインコンダクタンスｇdL
の比で決まる。
【０１０８】すなわち、差動増幅器に使われているＭＯ
ＳトランジスタのＩ−Ｖ特性について、飽和領域の短チ
ャンネル効果をチャネル長Ｌを変えることにより、ドレ
インコンダクタンス特にｇdLを変化させ、回路形式を変
えることなく反転利得をある程度制御することができ、
反転増幅器３１からのランダムノイズが負荷容量素子２
４、または検出容量素子３２からのランダムノイズ、即
ち、ｋＴＣノイズの１０倍を上回らないように利得−Ｇ
を最大化することができる。
ＳトランジスタのＩ−Ｖ特性について、飽和領域の短チ
ャンネル効果をチャネル長Ｌを変えることにより、ドレ
インコンダクタンス特にｇdLを変化させ、回路形式を変
えることなく反転利得をある程度制御することができ、
反転増幅器３１からのランダムノイズが負荷容量素子２
４、または検出容量素子３２からのランダムノイズ、即
ち、ｋＴＣノイズの１０倍を上回らないように利得−Ｇ
を最大化することができる。
【０１０９】その他、差動増幅器のカスケード接続など
利得を制御する方法がほかにもあることは言うまでもな
い。以上の方法で、反転増幅器からのノイズが負荷容量
素子２４または検出容量素子３２から発生するｋＴＣノ
イズの１０倍を上回らないように、反転増幅器の利得を
最大にすることを具体化できる。
利得を制御する方法がほかにもあることは言うまでもな
い。以上の方法で、反転増幅器からのノイズが負荷容量
素子２４または検出容量素子３２から発生するｋＴＣノ
イズの１０倍を上回らないように、反転増幅器の利得を
最大にすることを具体化できる。
【０１１０】なお、反転増幅器３１、即ち差動増幅器の
ノイズ曲線ＩＩＩを、図１６に示すように下方にシフト
して行くと（曲線ＩＩＩ−１，ＩＩＩ−２，ＩＩＩ−３
参照）、結果として、曲線（ＩＩＩ−１）から曲線（Ｉ
ＩＩ−３）に行くに従って差動増幅器のＭＯＳトランジ
スタＭ1 のゲート幅Ｗを大きくすることなり、消費電力
が大きくなる傾向となる。なお、曲線（ＩＶ−１），
（ＩＶ−２），（ＩＶ−３）は、夫々差動増幅器３１の
ノイズ曲線（ＩＩＩ−１），（ＩＩＩ−２），（ＩＩＩ
−３）に対応した総和ノイズを示す。従って、消費電力
を小さくするよう考慮したときには、差動増幅器の利得
は低い方に設定されることになる。
ノイズ曲線ＩＩＩを、図１６に示すように下方にシフト
して行くと（曲線ＩＩＩ−１，ＩＩＩ−２，ＩＩＩ−３
参照）、結果として、曲線（ＩＩＩ−１）から曲線（Ｉ
ＩＩ−３）に行くに従って差動増幅器のＭＯＳトランジ
スタＭ1 のゲート幅Ｗを大きくすることなり、消費電力
が大きくなる傾向となる。なお、曲線（ＩＶ−１），
（ＩＶ−２），（ＩＶ−３）は、夫々差動増幅器３１の
ノイズ曲線（ＩＩＩ−１），（ＩＩＩ−２），（ＩＩＩ
−３）に対応した総和ノイズを示す。従って、消費電力
を小さくするよう考慮したときには、差動増幅器の利得
は低い方に設定されることになる。
【０１１１】上述した電荷検出回路３５の一部を構成す
る差動増幅器等の反転増幅器３１から発生するランダム
ノイズが負荷容量素子２４または電荷検出回路の検出容
量素子３２から発生するｋＴＣノイズ、もしくはそのｋ
ＴＣの１０倍を越えない程度で反転増幅器３１の利得−
Ｇを十分高くしてＳＮ比を最大にする構成は、以下に示
す他の実施例の固体撮像装置にも適用されるものであ
る。
る差動増幅器等の反転増幅器３１から発生するランダム
ノイズが負荷容量素子２４または電荷検出回路の検出容
量素子３２から発生するｋＴＣノイズ、もしくはそのｋ
ＴＣの１０倍を越えない程度で反転増幅器３１の利得−
Ｇを十分高くしてＳＮ比を最大にする構成は、以下に示
す他の実施例の固体撮像装置にも適用されるものであ
る。
【０１１２】次に、本発明において、インタレース走査
に対応した２行混合読み出し、所謂フィールド読み出し
を可能にした容量負荷動作方式の増幅型固体撮像装置の
実施例を説明する。
に対応した２行混合読み出し、所謂フィールド読み出し
を可能にした容量負荷動作方式の増幅型固体撮像装置の
実施例を説明する。
【０１１３】図１８はフィールド読み出しの増幅型固体
撮像装置の一例である。同図において、１は単位画素
（セル）を構成する受光素子、例えば画素トランジス
タ、本例では画素ＭＯＳトランジスタを示し、複数の画
素ＭＯＳトランジスタ１が行列状に配列される。２はシ
フトレジスタ等から構成された垂直走査回路、３は各行
毎の画素ＭＯＳトランジスタ１のゲートに接続された垂
直選択線で、垂直走査回路２に接続され、垂直走査信
号、すなわち垂直走査パルスφＶ〔φＶ 1 ，‥‥φ
Ｖi ，φＶi+1 ，‥‥〕が順次与えられる。画素ＭＯＳ
トランジスタ１のソースは各列毎に垂直信号線５に接続
され、そのドレインが電源ＶDDに接続される。
撮像装置の一例である。同図において、１は単位画素
（セル）を構成する受光素子、例えば画素トランジス
タ、本例では画素ＭＯＳトランジスタを示し、複数の画
素ＭＯＳトランジスタ１が行列状に配列される。２はシ
フトレジスタ等から構成された垂直走査回路、３は各行
毎の画素ＭＯＳトランジスタ１のゲートに接続された垂
直選択線で、垂直走査回路２に接続され、垂直走査信
号、すなわち垂直走査パルスφＶ〔φＶ 1 ，‥‥φ
Ｖi ，φＶi+1 ，‥‥〕が順次与えられる。画素ＭＯＳ
トランジスタ１のソースは各列毎に垂直信号線５に接続
され、そのドレインが電源ＶDDに接続される。
【０１１４】８はシフトレジスタ等から構成される水平
走査回路である。この水平走査回路８は、後述する水平
信号線５に接続された水平ＭＯＳスイッチ９のゲートへ
順次水平走査信号、即ち水平走査パルスφＨ〔φＨ1 ，
‥‥φＨn ，φＨn+1 ，‥‥〕を供給するようになされ
る。
走査回路である。この水平走査回路８は、後述する水平
信号線５に接続された水平ＭＯＳスイッチ９のゲートへ
順次水平走査信号、即ち水平走査パルスφＨ〔φＨ1 ，
‥‥φＨn ，φＨn+1 ，‥‥〕を供給するようになされ
る。
【０１１５】各垂直信号線５には夫々第１の動作ＭＯＳ
スイッチ４１１を介して第１の負荷容量素子４２１が接
続されると共に、これに並列に第２の動作ＭＯＳスイッ
チ４１２を介して第２の負荷容量素子４２２が接続され
る。第１及び第２の負荷容量素子４２１，４２２の他端
は所定電位、本例では接地電位とされる。各対応する第
１の動作ＭＯＳスイッチ４１１のゲートには第１の動作
パルスφOP1 が印加され、第２の動作ＭＯＳスイッチ４
１２のゲートには第２の動作パルスφOP2 が印加される
ようになされる。
スイッチ４１１を介して第１の負荷容量素子４２１が接
続されると共に、これに並列に第２の動作ＭＯＳスイッ
チ４１２を介して第２の負荷容量素子４２２が接続され
る。第１及び第２の負荷容量素子４２１，４２２の他端
は所定電位、本例では接地電位とされる。各対応する第
１の動作ＭＯＳスイッチ４１１のゲートには第１の動作
パルスφOP1 が印加され、第２の動作ＭＯＳスイッチ４
１２のゲートには第２の動作パルスφOP2 が印加される
ようになされる。
【０１１６】第１の負荷容量素子４２１及び第１の動作
ＭＯＳスイッチ４１１の接続点と、第２の負荷容量素子
４２２及び第２の動作ＭＯＳスイッチ４１２の接続点と
の間には、混合用ＭＯＳスイッチ３３が接続され、さら
に第２の負荷容量素子４２２及び第２の動作ＭＯＳスイ
ッチ４１２の接続点が水平ＭＯＳスイッチ９を介して水
平信号線１０に接続される。混合用ＭＯＳスイッチ３３
のゲートには混合動作パルスφM が印加される。
ＭＯＳスイッチ４１１の接続点と、第２の負荷容量素子
４２２及び第２の動作ＭＯＳスイッチ４１２の接続点と
の間には、混合用ＭＯＳスイッチ３３が接続され、さら
に第２の負荷容量素子４２２及び第２の動作ＭＯＳスイ
ッチ４１２の接続点が水平ＭＯＳスイッチ９を介して水
平信号線１０に接続される。混合用ＭＯＳスイッチ３３
のゲートには混合動作パルスφM が印加される。
【０１１７】水平信号線１０の出力端には、反転増幅
器、例えば前述と同様の例えば差動増幅器等を用いた演
算増幅器３１と、検出容量素子３２と、リセットスイッ
チ３３とを備えた電荷検出回路３５が接続される。即
ち、水平信号線１０が電荷検出回路３５の演算増幅器３
１の反転入力端子に接続され、その非反転入力端子に所
定のバイアス電圧ＶB が与えられる。このバイアス電圧
ＶB は水平信号線１０の電位を決めるためのものであ
る。この演算増幅器３１に並列に、すなわち、演算増幅
器３１の反転入力端子と出力端子間に検出容量素子３２
が接続され、この検出容量素子３２に、水平信号線１０
と検出容量素子３２をリセットするリセットスイッチ３
３が並列接続される。リセットスイッチ３３は、本例で
はｎチャネルＭＯＳトランジスタを用いて構成したが、
前述のように、互いに並列接続されたｐチャネルＭＯＳ
トランジスタ３３ｐとｎチャネルＭＯＳトランジスタ３
３ｎで構成することもできる。
器、例えば前述と同様の例えば差動増幅器等を用いた演
算増幅器３１と、検出容量素子３２と、リセットスイッ
チ３３とを備えた電荷検出回路３５が接続される。即
ち、水平信号線１０が電荷検出回路３５の演算増幅器３
１の反転入力端子に接続され、その非反転入力端子に所
定のバイアス電圧ＶB が与えられる。このバイアス電圧
ＶB は水平信号線１０の電位を決めるためのものであ
る。この演算増幅器３１に並列に、すなわち、演算増幅
器３１の反転入力端子と出力端子間に検出容量素子３２
が接続され、この検出容量素子３２に、水平信号線１０
と検出容量素子３２をリセットするリセットスイッチ３
３が並列接続される。リセットスイッチ３３は、本例で
はｎチャネルＭＯＳトランジスタを用いて構成したが、
前述のように、互いに並列接続されたｐチャネルＭＯＳ
トランジスタ３３ｐとｎチャネルＭＯＳトランジスタ３
３ｎで構成することもできる。
【０１１８】この増幅型固体撮像装置４５の動作タイミ
ングを図１９に示す。
ングを図１９に示す。
【０１１９】この増幅型固体撮像装置４５では、水平ブ
ランキング期間ＨＢＫの前半で、例えばｉ行の選択線３
に与えられた垂直走査パルスφＶi が高レベルとなる
と、ｉ行の画素ＭＯＳトランジスタ１が選択され、之に
同期して第１の動作パルスφOP 1 で第１の動作ＭＯＳス
イッチ４１１がオンすることで、ｉ行の画素ＭＯＳトラ
ンジスタ１が動作状態にはいる。そして、第１の動作パ
ルスφOP1 が立ち下がって第１の動作ＭＯＳスイッチ４
１１がオフになるとｉ行の画素ＭＯＳトランジスタ１に
蓄積された信号電荷量に応じた信号電圧（電荷）が第１
の負荷容量素子４２１に保持される。
ランキング期間ＨＢＫの前半で、例えばｉ行の選択線３
に与えられた垂直走査パルスφＶi が高レベルとなる
と、ｉ行の画素ＭＯＳトランジスタ１が選択され、之に
同期して第１の動作パルスφOP 1 で第１の動作ＭＯＳス
イッチ４１１がオンすることで、ｉ行の画素ＭＯＳトラ
ンジスタ１が動作状態にはいる。そして、第１の動作パ
ルスφOP1 が立ち下がって第１の動作ＭＯＳスイッチ４
１１がオフになるとｉ行の画素ＭＯＳトランジスタ１に
蓄積された信号電荷量に応じた信号電圧（電荷）が第１
の負荷容量素子４２１に保持される。
【０１２０】第１の負荷容量素子４２１に信号電圧が保
持された後、基板にリセット電圧φＶSub が印加され、
画素ＭＯＳトランジスタ１のゲート電極下のｐ型ウエル
領域に蓄積された信号電荷（ホール）が基板側に排出さ
れ、ｉ行の画素ＭＯＳトランジスタ１がリセットされ
る。なお、非選択画素ＭＯＳトランジスタは、ゲートに
低レベルの電位が印加されるため、リセットされない。
持された後、基板にリセット電圧φＶSub が印加され、
画素ＭＯＳトランジスタ１のゲート電極下のｐ型ウエル
領域に蓄積された信号電荷（ホール）が基板側に排出さ
れ、ｉ行の画素ＭＯＳトランジスタ１がリセットされ
る。なお、非選択画素ＭＯＳトランジスタは、ゲートに
低レベルの電位が印加されるため、リセットされない。
【０１２１】次いで、水平ブランキング期間ＨＢＫの後
半で、ｉ＋１行の選択線３に与えられた垂直走査パルス
φＶi+1 が高レベルとなり、ｉ＋１行の画素ＭＯＳトラ
ンジスタ１が選択され、之に同期して第２の動作パルス
φOP2 で第２の動作ＭＯＳスイッチ４１２がオンするこ
とで、ｉ＋１行の画素ＭＯＳトランジスタ１が動作状態
にはいる。そして、第２の動作パルスφOP2 が立ち下が
って第２の動作ＭＯＳスイッチ４１２がオフになると、
ｉ＋１行の画素ＭＯＳトランジスタ１に蓄積された信号
電荷量に応じた信号電圧（電荷）が第２の負荷容量素子
４２２に保持される。
半で、ｉ＋１行の選択線３に与えられた垂直走査パルス
φＶi+1 が高レベルとなり、ｉ＋１行の画素ＭＯＳトラ
ンジスタ１が選択され、之に同期して第２の動作パルス
φOP2 で第２の動作ＭＯＳスイッチ４１２がオンするこ
とで、ｉ＋１行の画素ＭＯＳトランジスタ１が動作状態
にはいる。そして、第２の動作パルスφOP2 が立ち下が
って第２の動作ＭＯＳスイッチ４１２がオフになると、
ｉ＋１行の画素ＭＯＳトランジスタ１に蓄積された信号
電荷量に応じた信号電圧（電荷）が第２の負荷容量素子
４２２に保持される。
【０１２２】第２の負荷容量素子４２２に信号電荷が保
持された後、基板にリセット電圧φＶSub が印加され、
画素ＭＯＳトランジスタに蓄積された信号電荷（ホー
ル）が基板側に排出され、ｉ＋１行の画素ＭＯＳトラン
ジスタ１がリセットされる。
持された後、基板にリセット電圧φＶSub が印加され、
画素ＭＯＳトランジスタに蓄積された信号電荷（ホー
ル）が基板側に排出され、ｉ＋１行の画素ＭＯＳトラン
ジスタ１がリセットされる。
【０１２３】次いで、水平走査期間で混合用ＭＯＳスイ
ッチ４３のゲートに混合動作パルスφM が印加されるこ
とにより、混合用ＭＯＳスイッチ４３がオンし、第１及
び第２の負荷容量素子４２１及び４２２に保持されてい
たｉ行及びｉ＋１行の画素の信号電荷が混合される。即
ち、垂直方向の隣り合う２行画素ＭＯＳトランジスタ１
の信号電荷が混合される。
ッチ４３のゲートに混合動作パルスφM が印加されるこ
とにより、混合用ＭＯＳスイッチ４３がオンし、第１及
び第２の負荷容量素子４２１及び４２２に保持されてい
たｉ行及びｉ＋１行の画素の信号電荷が混合される。即
ち、垂直方向の隣り合う２行画素ＭＯＳトランジスタ１
の信号電荷が混合される。
【０１２４】混合用ＭＯＳスイッチ４３は、１水平走査
期間中オン状態にしたまま、水平走査回路８からの水平
走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕により順次水平ＭＯＳトランジスタ９をオンし、混
合後の信号電荷を順次水平信号線１０に出力し、水平信
号線１０の出力端に接続された電荷検出回路３５で前述
したと同様に２画素混合の信号電荷を信号電圧に復調し
て出力する。
期間中オン状態にしたまま、水平走査回路８からの水平
走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕により順次水平ＭＯＳトランジスタ９をオンし、混
合後の信号電荷を順次水平信号線１０に出力し、水平信
号線１０の出力端に接続された電荷検出回路３５で前述
したと同様に２画素混合の信号電荷を信号電圧に復調し
て出力する。
【０１２５】加算復調された検出容量素子３２の信号電
圧は、リセットパルスφR でリセットスイッチ３５がオ
ンすることでリセットされる。
圧は、リセットパルスφR でリセットスイッチ３５がオ
ンすることでリセットされる。
【０１２６】この増幅型固体撮像装置４５によれば、同
じ列の隣り合う２画素の画素ＭＯＳトランジスタ１の信
号電荷をそれぞれ独立の第１及び第２の負荷容量素子４
２１，４２２に保持した後、混合用ＭＯＳスイッチ４３
にて信号電荷を加算してフィールド読み出しすることに
より、インタレース動作を実現することができる。そし
て、第１及び第２の負荷容量素子４２１及び４２２に蓄
積された信号電荷を加算して水平信号線１０に流すの
で、信号出力が２倍になり、Ｓ／Ｎ比が良好になる。
じ列の隣り合う２画素の画素ＭＯＳトランジスタ１の信
号電荷をそれぞれ独立の第１及び第２の負荷容量素子４
２１，４２２に保持した後、混合用ＭＯＳスイッチ４３
にて信号電荷を加算してフィールド読み出しすることに
より、インタレース動作を実現することができる。そし
て、第１及び第２の負荷容量素子４２１及び４２２に蓄
積された信号電荷を加算して水平信号線１０に流すの
で、信号出力が２倍になり、Ｓ／Ｎ比が良好になる。
【０１２７】図１８の増幅型固体撮像装置４５において
は、水平ＭＯＳスイッチ９だけを介して水平信号線１０
に出力される負荷容量素子４２２の信号電荷と、混合用
ＭＯＳスイッチ４３と水平ＭＯＳスイッチ９の両方のト
ランジスタを直列に介して水平信号線１０に出力される
負荷容量素子４２１の信号電荷とは、それぞれ信号電荷
の損失が異なり、即ち、混合用ＭＯＳスイッチ４３と水
平ＭＯＳスイッチ９の両方を通る信号電荷の方が損失が
大きく、正確なフィールド読み出しが行えない懼れがあ
る。
は、水平ＭＯＳスイッチ９だけを介して水平信号線１０
に出力される負荷容量素子４２２の信号電荷と、混合用
ＭＯＳスイッチ４３と水平ＭＯＳスイッチ９の両方のト
ランジスタを直列に介して水平信号線１０に出力される
負荷容量素子４２１の信号電荷とは、それぞれ信号電荷
の損失が異なり、即ち、混合用ＭＯＳスイッチ４３と水
平ＭＯＳスイッチ９の両方を通る信号電荷の方が損失が
大きく、正確なフィールド読み出しが行えない懼れがあ
る。
【０１２８】また、図１８に示すように、混合用ＭＯＳ
スイッチ４３を挟んで負荷容量素子４２１を含む系と、
負荷容量素子４２２を含む系とは回路的に対称でない。
即ち、負荷容量素子４２２を含む系には水平ＭＯＳスイ
ッチ９が含まれる。このため、配線容量と、水平ＭＯＳ
スイッチ９のドレイン・ウエル間容量及びドレイン・ゲ
ート間容量が負荷容量素子４２２の加算分になり、夫々
の負荷容量素子４２１，４２２を同じ容量に設定して
も、両負荷容量素子４２１，４２２の見かけ上の容量が
不平等となり、正確な混合ができない。
スイッチ４３を挟んで負荷容量素子４２１を含む系と、
負荷容量素子４２２を含む系とは回路的に対称でない。
即ち、負荷容量素子４２２を含む系には水平ＭＯＳスイ
ッチ９が含まれる。このため、配線容量と、水平ＭＯＳ
スイッチ９のドレイン・ウエル間容量及びドレイン・ゲ
ート間容量が負荷容量素子４２２の加算分になり、夫々
の負荷容量素子４２１，４２２を同じ容量に設定して
も、両負荷容量素子４２１，４２２の見かけ上の容量が
不平等となり、正確な混合ができない。
【０１２９】図２０は、上記の問題点を改善した本発明
に係るフィールド読み出しの増幅型固体撮像装置の他の
実施例を示す。同図において、１は単位画素（セル）を
構成する受光素子、例えは画素トランジスタ、本例では
画素ＭＯＳトランジスタを示し、複数の画素ＭＯＳトラ
ンジスタ１が行列状に配列される。２はシフトレジスタ
等から構成された垂直走査回路、３は各行毎の画素ＭＯ
Ｓトランジスタ１のゲートに接続された垂直選択線で、
垂直走査回路２に接続され、垂直走査信号、即ち垂直走
査パルスφＶ〔φＶ1 ，‥‥φＶi ，φＶi+1 ，‥‥〕
が順次与えられる。画素ＭＯＳトランジスタ１のソース
は各列毎に垂直信号線５に接続され、そのドレインが電
源ＶDDに接続される。８は、シフトレジスタ等から構成
される水平走査回路である。この水平走査回路８に後述
する水平信号線に接続された水平ＭＯＳスイッチのゲー
トの順次水平走査信号、即ち水平走査パルスφＨ〔φＨ
1 ，‥‥φＨn ，φＨn+1 ，‥‥〕を供給するようにな
される。
に係るフィールド読み出しの増幅型固体撮像装置の他の
実施例を示す。同図において、１は単位画素（セル）を
構成する受光素子、例えは画素トランジスタ、本例では
画素ＭＯＳトランジスタを示し、複数の画素ＭＯＳトラ
ンジスタ１が行列状に配列される。２はシフトレジスタ
等から構成された垂直走査回路、３は各行毎の画素ＭＯ
Ｓトランジスタ１のゲートに接続された垂直選択線で、
垂直走査回路２に接続され、垂直走査信号、即ち垂直走
査パルスφＶ〔φＶ1 ，‥‥φＶi ，φＶi+1 ，‥‥〕
が順次与えられる。画素ＭＯＳトランジスタ１のソース
は各列毎に垂直信号線５に接続され、そのドレインが電
源ＶDDに接続される。８は、シフトレジスタ等から構成
される水平走査回路である。この水平走査回路８に後述
する水平信号線に接続された水平ＭＯＳスイッチのゲー
トの順次水平走査信号、即ち水平走査パルスφＨ〔φＨ
1 ，‥‥φＨn ，φＨn+1 ，‥‥〕を供給するようにな
される。
【０１３０】各垂直信号線５には、夫々第１の動作ＭＯ
Ｓスイッチ５１１を介して第１の負荷容量素子５２１が
接続され、その接続点が第１の水平ＭＯＳスイッチ５３
１を介して第１の水平信号線５４１に接続される。さら
に各垂直信号線５に、上記接続回路に並列に、第２の動
作ＭＯＳスイッチ５１２を介して第２の負荷容量素子５
２２が接続され、その接続点が第２の水平ＭＯＳスイッ
チ５３２を介して第２の水平信号線５４２に接続され
る。
Ｓスイッチ５１１を介して第１の負荷容量素子５２１が
接続され、その接続点が第１の水平ＭＯＳスイッチ５３
１を介して第１の水平信号線５４１に接続される。さら
に各垂直信号線５に、上記接続回路に並列に、第２の動
作ＭＯＳスイッチ５１２を介して第２の負荷容量素子５
２２が接続され、その接続点が第２の水平ＭＯＳスイッ
チ５３２を介して第２の水平信号線５４２に接続され
る。
【０１３１】第１の動作ＭＯＳスイッチ５１１のゲート
には、第１の動作パルスφOP1 が、第２の動作ＭＯＳス
イッチ５１２には第２の動作パルスφOP2 が、夫々印加
される。第１及び第２の水平ＭＯＳスイッチ５３１及び
５３２のゲートは、共通接続されて水平走査回路８に接
続される。
には、第１の動作パルスφOP1 が、第２の動作ＭＯＳス
イッチ５１２には第２の動作パルスφOP2 が、夫々印加
される。第１及び第２の水平ＭＯＳスイッチ５３１及び
５３２のゲートは、共通接続されて水平走査回路８に接
続される。
【０１３２】第１及び第２の水平信号線５４１，５４２
は出力端で共通接続されて反転増幅器、例えば前述と同
様の例えば差動増幅器等を用いた演算増幅器３１と、検
出容量素子３２と、リセットスイッチ３３とを備えた電
荷検出回路３５に接続される。即ち、水平信号線５４１
及び５４２の接続点が電荷検出回路３５の演算増幅器３
１の反転入力端子に接続され、その非反転入力端子に所
定のバイアス電圧ＶBが与えられる。このバイアス電圧
ＶB は水平信号線５４１，５４２の電位を決めるための
ものである。この演算増幅器３１に並列に、すなわち、
演算増幅器３１の反転入力端子と出力端子間に検出容量
素子３２が接続され、この検出容量素子３２に、水平信
号線５４１，５４２と検出容量素子３２をリセットする
リセットスイッチ３３が並列接続される。リセットスイ
ッチ３３は、本例ではｎチャネルＭＯＳトランジスタを
用いて構成したが、前述のように、互いに並列接続され
たｐチャネルＭＯＳトランジスタ３３ｐとｎチャネルＭ
ＯＳトランジスタ３３ｎとで構成することもできる。
は出力端で共通接続されて反転増幅器、例えば前述と同
様の例えば差動増幅器等を用いた演算増幅器３１と、検
出容量素子３２と、リセットスイッチ３３とを備えた電
荷検出回路３５に接続される。即ち、水平信号線５４１
及び５４２の接続点が電荷検出回路３５の演算増幅器３
１の反転入力端子に接続され、その非反転入力端子に所
定のバイアス電圧ＶBが与えられる。このバイアス電圧
ＶB は水平信号線５４１，５４２の電位を決めるための
ものである。この演算増幅器３１に並列に、すなわち、
演算増幅器３１の反転入力端子と出力端子間に検出容量
素子３２が接続され、この検出容量素子３２に、水平信
号線５４１，５４２と検出容量素子３２をリセットする
リセットスイッチ３３が並列接続される。リセットスイ
ッチ３３は、本例ではｎチャネルＭＯＳトランジスタを
用いて構成したが、前述のように、互いに並列接続され
たｐチャネルＭＯＳトランジスタ３３ｐとｎチャネルＭ
ＯＳトランジスタ３３ｎとで構成することもできる。
【０１３３】この増幅器型固体撮像装置５６の動作タイ
ミングを図２１に示す。
ミングを図２１に示す。
【０１３４】この増幅型固体撮像装置５６では、水平ブ
ランキング期間ＨＢＫの前半で、例えばｉ行の選択線３
に与えられた垂直走査パルスφＶi が高レベルとなる
と、ｉ行の画素ＭＯＳトランジスタ１が選択され、之に
同期して第１の動作パルスφOP 1 で第１の動作ＭＯＳス
イッチ５１１がオンすることで、ｉ行の画素ＭＯＳトラ
ンジスタ１が動作状態にはいる。そして、第１の動作パ
ルスφOP1 が立ち下がって第１の動作ＭＯＳスイッチ５
１１がオフになるとｉ行の画素ＭＯＳトランジスタ１に
蓄積された信号電荷量に応じた信号電圧（電荷）が第１
の負荷容量素子５２１に保持される。
ランキング期間ＨＢＫの前半で、例えばｉ行の選択線３
に与えられた垂直走査パルスφＶi が高レベルとなる
と、ｉ行の画素ＭＯＳトランジスタ１が選択され、之に
同期して第１の動作パルスφOP 1 で第１の動作ＭＯＳス
イッチ５１１がオンすることで、ｉ行の画素ＭＯＳトラ
ンジスタ１が動作状態にはいる。そして、第１の動作パ
ルスφOP1 が立ち下がって第１の動作ＭＯＳスイッチ５
１１がオフになるとｉ行の画素ＭＯＳトランジスタ１に
蓄積された信号電荷量に応じた信号電圧（電荷）が第１
の負荷容量素子５２１に保持される。
【０１３５】第１の負荷容量素子５２１に信号電圧が保
持された後、基板にリセット電圧φＶSub が印加され、
画素ＭＯＳトランジスタ１のゲート電極下のｐ型ウエル
領域に蓄積された信号電荷（ホール）が基板側に排出さ
れ、ｉ行の画素ＭＯＳトランジスタ１がリセットされ
る。なお、非選択画素ＭＯＳトランジスタは、ゲートに
低レベルの電位が印加されるため、リセットされない。
持された後、基板にリセット電圧φＶSub が印加され、
画素ＭＯＳトランジスタ１のゲート電極下のｐ型ウエル
領域に蓄積された信号電荷（ホール）が基板側に排出さ
れ、ｉ行の画素ＭＯＳトランジスタ１がリセットされ
る。なお、非選択画素ＭＯＳトランジスタは、ゲートに
低レベルの電位が印加されるため、リセットされない。
【０１３６】次いで、水平ブランキング期間ＨＢＫの後
半で、ｉ＋１行の選択線３に与えられた垂直走査パルス
φＶi+1 が高レベルとなり、ｉ＋１行の画素ＭＯＳトラ
ンジスタ１が選択され、之に同期して第１の動作パルス
φOP2 で第２の動作ＭＯＳスイッチ５１２がオンするこ
とで、ｉ＋１行の画素ＭＯＳトランジスタ１が動作状態
にはいる。そして、第２の動作パルスφOP2 が立ち下が
って第２の動作ＭＯＳスイッチ５１２がオフになると、
ｉ＋１行の画素ＭＯＳトランジスタ１に蓄積された信号
電荷量に応じた信号電圧（電荷）が第２の負荷容量素子
５２２に保持される。
半で、ｉ＋１行の選択線３に与えられた垂直走査パルス
φＶi+1 が高レベルとなり、ｉ＋１行の画素ＭＯＳトラ
ンジスタ１が選択され、之に同期して第１の動作パルス
φOP2 で第２の動作ＭＯＳスイッチ５１２がオンするこ
とで、ｉ＋１行の画素ＭＯＳトランジスタ１が動作状態
にはいる。そして、第２の動作パルスφOP2 が立ち下が
って第２の動作ＭＯＳスイッチ５１２がオフになると、
ｉ＋１行の画素ＭＯＳトランジスタ１に蓄積された信号
電荷量に応じた信号電圧（電荷）が第２の負荷容量素子
５２２に保持される。
【０１３７】第２の負荷容量素子５２２に信号電荷が保
持された後、基板にリセット電圧φＶSub が印加され、
画素ＭＯＳトランジスタに蓄積された信号電荷（ホー
ル）が基板側に排出され、ｉ＋１行の画素ＭＯＳトラン
ジスタ１がリセットされる。
持された後、基板にリセット電圧φＶSub が印加され、
画素ＭＯＳトランジスタに蓄積された信号電荷（ホー
ル）が基板側に排出され、ｉ＋１行の画素ＭＯＳトラン
ジスタ１がリセットされる。
【０１３８】次いで、１水平走査期間中に水平走査回路
８からの水平走査パルスφＨが第１及び第２の水平ＭＯ
Ｓスイッチ５３１及び５３２に同時に印加されて、第１
及び第２の水平ＭＯＳスイッチ５３１及び５３２が同時
にオンすることによって、第１及び第２の負荷容量素子
５２１及び５２２に保持された信号電圧が夫々第１及び
第２の水平信号線５４１及び５４２を通じて加算され、
この加算された信号が電荷検出回路３５で前述と同時に
復調されて出力される。そして、水平走査回路８からの
水平走査パルスにより順次、垂直方向の２画素に対応す
る画素ＭＯＳトランジスタの信号が混合された出力信号
が読み出される。
８からの水平走査パルスφＨが第１及び第２の水平ＭＯ
Ｓスイッチ５３１及び５３２に同時に印加されて、第１
及び第２の水平ＭＯＳスイッチ５３１及び５３２が同時
にオンすることによって、第１及び第２の負荷容量素子
５２１及び５２２に保持された信号電圧が夫々第１及び
第２の水平信号線５４１及び５４２を通じて加算され、
この加算された信号が電荷検出回路３５で前述と同時に
復調されて出力される。そして、水平走査回路８からの
水平走査パルスにより順次、垂直方向の２画素に対応す
る画素ＭＯＳトランジスタの信号が混合された出力信号
が読み出される。
【０１３９】加算復調された検出容量素子３２の信号電
圧は、リセットパルスφR でリセットスイッチ３３がオ
ンすることでリセットされる。
圧は、リセットパルスφR でリセットスイッチ３３がオ
ンすることでリセットされる。
【０１４０】次に、図２２の等価回路を用いて、上記し
た負荷容量素子５２１及び５２２に保持された信号電圧
が電荷検出回路３５で加算復調（フィールド読み出し）
される原理を説明する。
た負荷容量素子５２１及び５２２に保持された信号電圧
が電荷検出回路３５で加算復調（フィールド読み出し）
される原理を説明する。
【０１４１】負荷容量素子５２１及び５２２の容量を夫
々Ｃ1n，Ｃ2n、負荷容量素子５２１及び５２２に保持さ
れた信号電圧を夫々ＶC1n ，ＶC2n とする。いま、初期
状態として、第１及び第２の水平ＭＯＳスイッチ５３１
及び５３２はオフ状態で、第１及び第２の水平信号線５
４１及び５４２と電荷検出回路３５の検出容量素子３２
の両端の電圧とは、リセットスイッチ３３によりバイア
ス電圧ＶB にリセットされ、リセットスイッチ３３もオ
フ状態になっているものとする。
々Ｃ1n，Ｃ2n、負荷容量素子５２１及び５２２に保持さ
れた信号電圧を夫々ＶC1n ，ＶC2n とする。いま、初期
状態として、第１及び第２の水平ＭＯＳスイッチ５３１
及び５３２はオフ状態で、第１及び第２の水平信号線５
４１及び５４２と電荷検出回路３５の検出容量素子３２
の両端の電圧とは、リセットスイッチ３３によりバイア
ス電圧ＶB にリセットされ、リセットスイッチ３３もオ
フ状態になっているものとする。
【０１４２】この初期状態から第１及び第２の水平ＭＯ
Ｓスイッチ５３１及び５３２が同時にオンになり、保持
されている信号電荷が夫々第１及び第２の水平信号線５
４１及び５４２に流れ、しばらく時間（数ｎｓ〜数十ｎ
ｓ）が経過して定常状態になると、水平信号線５４１及
び５４２、即ち電荷検出回路３５の演算増幅器３１の反
転入力端子の電位がΔＶSig 変化したとして数１０が成
り立つ。
Ｓスイッチ５３１及び５３２が同時にオンになり、保持
されている信号電荷が夫々第１及び第２の水平信号線５
４１及び５４２に流れ、しばらく時間（数ｎｓ〜数十ｎ
ｓ）が経過して定常状態になると、水平信号線５４１及
び５４２、即ち電荷検出回路３５の演算増幅器３１の反
転入力端子の電位がΔＶSig 変化したとして数１０が成
り立つ。
【０１４３】
【数１０】
ΔＱC1n ＝Ｃ1n｛（ＶB ＋ΔＶSig ）−ＶC1n ｝
ΔＱC2n ＝Ｃ2n｛（ＶB ＋ΔＶSig ）−ＶC2n ｝
ΔＱCB1 ＝ＣB1ΔＶSig
ΔＱCB2 ＝ＣB2ΔＶSig
ΔＱCD＝ＣD ｛（ΔＶSig −ΔＶout ｝
＝｛（ΔＶSig ＋ＧΔＶSig ｝
∵Ｖout ＝−ＧΔＶSig
【０１４４】ただし、ΔＱC1n ，ΔＱC2n ，ΔＱCB1 ，
ΔＱCB2 ，ΔＱCDは、夫々、負荷容量素子５２１，５２
２の容量Ｃ1n，Ｃ2n、水平信号線５４１，５４２の浮遊
容量ＣB1，ＣB2、検出容量素子３２の容量ＣD が水平Ｍ
ＯＳスイッチ５３１，５３２のオンした後に変化した電
荷量である。
ΔＱCB2 ，ΔＱCDは、夫々、負荷容量素子５２１，５２
２の容量Ｃ1n，Ｃ2n、水平信号線５４１，５４２の浮遊
容量ＣB1，ＣB2、検出容量素子３２の容量ＣD が水平Ｍ
ＯＳスイッチ５３１，５３２のオンした後に変化した電
荷量である。
【０１４５】この等価回路の全体では、電荷量が保存さ
れるので、
れるので、
【０１４６】
【数１１】
ΔＱC1n ＋ΔＱC2n ＋ΔＱCB1 ＋ΔＱCB2 ＋ΔＱCD＝０
さらに、設計上各容量は、
【数１２】Ｃ1n＝Ｃ2n＝ＣL
ＣB1＝ＣB2＝ＣB
【０１４７】にするので、信号電圧ΔＶout は、
【数１３】
【０１４８】が得られ、さらに演算増幅器３１の利得が
十分高ければ、
十分高ければ、
【０１４９】
【数１４】
になる。
【０１５０】このように、夫々の負荷容量素子５２１，
５２２に保持された信号電圧ＶC1n，ＶC2n が検出容量
ＣD に加算されて復調され、フィールド読み出しが実現
する。
５２２に保持された信号電圧ＶC1n，ＶC2n が検出容量
ＣD に加算されて復調され、フィールド読み出しが実現
する。
【０１５１】以上はインタレースの第１フィールドでの
動作を説明したが、第２フィールドでも１画素ずれた例
えばｉ−１行、ｉ行の選択線３に対応した画素ＭＯＳト
ランジスタ１で同様の動作が行われることは言うまでも
ない。
動作を説明したが、第２フィールドでも１画素ずれた例
えばｉ−１行、ｉ行の選択線３に対応した画素ＭＯＳト
ランジスタ１で同様の動作が行われることは言うまでも
ない。
【０１５２】上述の図２０の増幅型固体撮像装置５６に
よれば、同じ列の隣り合う２画素の画素ＭＯＳトランジ
スタ１の信号電荷をそれぞれ独立の第１及び第２の負荷
容量素子５２１，５２２に保持した後、同時にオンする
夫々の第１及び第２の水平信号線５４１，５４２に流
し、両信号電荷を加算してフィールド読み出しすること
によりインタレース動作を実現することができる。信号
出力も２倍になりＳ／Ｎ比が良くなる。
よれば、同じ列の隣り合う２画素の画素ＭＯＳトランジ
スタ１の信号電荷をそれぞれ独立の第１及び第２の負荷
容量素子５２１，５２２に保持した後、同時にオンする
夫々の第１及び第２の水平信号線５４１，５４２に流
し、両信号電荷を加算してフィールド読み出しすること
によりインタレース動作を実現することができる。信号
出力も２倍になりＳ／Ｎ比が良くなる。
【０１５３】そして、第１の負荷容量素子５２１の信号
電荷が第１の水平信号線５４１に出力されるまでの回路
系と、第２の負荷容量素子５２２の信号電荷が第２の水
平信号線５４２に出力されるまでの回路系が対称的ある
ので、夫々の水平信号線５４１，５４２に出力される信
号電荷の損失は等しく、加算時の利得差が発生せず、正
確なフィールド読みだしが行える。
電荷が第１の水平信号線５４１に出力されるまでの回路
系と、第２の負荷容量素子５２２の信号電荷が第２の水
平信号線５４２に出力されるまでの回路系が対称的ある
ので、夫々の水平信号線５４１，５４２に出力される信
号電荷の損失は等しく、加算時の利得差が発生せず、正
確なフィールド読みだしが行える。
【０１５４】また、上記のように両回路系が対称である
ので、配線容量、水平ＭＯＳスイッチのドレイン・ウエ
ル間容量及びドレイン・ゲート間容量の加算分も等しく
なり、両負荷容量素子５２１，５２２の見かけ上の容量
が等しくなり、正確な混合ができる。
ので、配線容量、水平ＭＯＳスイッチのドレイン・ウエ
ル間容量及びドレイン・ゲート間容量の加算分も等しく
なり、両負荷容量素子５２１，５２２の見かけ上の容量
が等しくなり、正確な混合ができる。
【０１５５】さらに、図１８の増幅型固体撮像装置４５
に比べて、混合用ＭＯＳスイッチが必要なくなり、且つ
製造の際のマスクレイアウトが単純化される。
に比べて、混合用ＭＯＳスイッチが必要なくなり、且つ
製造の際のマスクレイアウトが単純化される。
【０１５６】図２３はフィールド読み出しの増幅型固体
撮像装置のさらに他の実施例である。なお、図２０と対
応する部分には同一符号を付して示す。同図において、
１は単位画素（セル）を構成する受光素子、例えば画素
トランジスタ、本例では画素ＭＯＳトランジスタを示
し、複数の画素ＭＯＳトランジスタ１が行列状に配列さ
れる。２はシフトレジスタ等から構成された垂直走査回
路、３は各行毎の画素ＭＯＳトランジスタ１のゲートに
接続された垂直選択線で、垂直走査回路２に接続され、
垂直走査信号、即ち垂直走査パルスφＶ〔φＶ1 ，‥‥
φＶi ，φＶi+1 ，‥‥〕が順次与えられる。画素ＭＯ
Ｓトランジスタ１のソースは各列毎に垂直信号線５に接
続され、そのドレインが電源ＶDDに接続される。８はシ
フトレジスタ等から構成される水平走査回路である。こ
の水平走査回路８に後述する水平信号線に接続された水
平ＭＯＳスイッチのゲートへ順次水平走査信号、即ち水
平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕を供給するようになされる。
撮像装置のさらに他の実施例である。なお、図２０と対
応する部分には同一符号を付して示す。同図において、
１は単位画素（セル）を構成する受光素子、例えば画素
トランジスタ、本例では画素ＭＯＳトランジスタを示
し、複数の画素ＭＯＳトランジスタ１が行列状に配列さ
れる。２はシフトレジスタ等から構成された垂直走査回
路、３は各行毎の画素ＭＯＳトランジスタ１のゲートに
接続された垂直選択線で、垂直走査回路２に接続され、
垂直走査信号、即ち垂直走査パルスφＶ〔φＶ1 ，‥‥
φＶi ，φＶi+1 ，‥‥〕が順次与えられる。画素ＭＯ
Ｓトランジスタ１のソースは各列毎に垂直信号線５に接
続され、そのドレインが電源ＶDDに接続される。８はシ
フトレジスタ等から構成される水平走査回路である。こ
の水平走査回路８に後述する水平信号線に接続された水
平ＭＯＳスイッチのゲートへ順次水平走査信号、即ち水
平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕を供給するようになされる。
【０１５７】各垂直信号線５には、第１の動作ＭＯＳス
イッチ５１１を介して第１の負荷容量素子５２１が接続
され、その接続点が第１の水平ＭＯＳスイッチ５３１を
介して水平信号線５４に接続されると共に、この接続回
路に並列に、第２の動作ＭＯＳスイッチ５１２を介して
第２の負荷容量素子５２２が接続され、その接続点が第
２の水平ＭＯＳスイッチ５３２を介して上記水平信号線
５４に接続される。
イッチ５１１を介して第１の負荷容量素子５２１が接続
され、その接続点が第１の水平ＭＯＳスイッチ５３１を
介して水平信号線５４に接続されると共に、この接続回
路に並列に、第２の動作ＭＯＳスイッチ５１２を介して
第２の負荷容量素子５２２が接続され、その接続点が第
２の水平ＭＯＳスイッチ５３２を介して上記水平信号線
５４に接続される。
【０１５８】即ち、本例は、水平信号線５４を１本と
し、この１本の水平信号線５４を挟んで、上記の第１の
動作ＭＯＳスイッチ５１１、第１の負荷容量素子５２１
及び第１の水平ＭＯＳスイッチ５３１からなる接続回路
と、第２の動作ＭＯＳスイッチ５１２、第２の負荷容量
素子５２２及び第２の水平ＭＯＳスイッチ５３２からな
る接続回路とが対称的にレイアウトされた構成となされ
る。
し、この１本の水平信号線５４を挟んで、上記の第１の
動作ＭＯＳスイッチ５１１、第１の負荷容量素子５２１
及び第１の水平ＭＯＳスイッチ５３１からなる接続回路
と、第２の動作ＭＯＳスイッチ５１２、第２の負荷容量
素子５２２及び第２の水平ＭＯＳスイッチ５３２からな
る接続回路とが対称的にレイアウトされた構成となされ
る。
【０１５９】第１の動作ＭＯＳスイッチ５１１のゲート
には第１の動作パルスφOP1 が、第２の動作ＭＯＳスイ
ッチ５１２のゲートには第２の動作パルスφOP2 が、夫
々印加される。第１及び第２の水平ＭＯＳスイッチ５３
１及び５３２のゲートは、共通接続されて水平走査回路
８に接続される。
には第１の動作パルスφOP1 が、第２の動作ＭＯＳスイ
ッチ５１２のゲートには第２の動作パルスφOP2 が、夫
々印加される。第１及び第２の水平ＭＯＳスイッチ５３
１及び５３２のゲートは、共通接続されて水平走査回路
８に接続される。
【０１６０】水平信号線５４の出力端は、反転増幅器、
例えば前述と同様の例えば差動増幅器等を用いた演算増
幅器３１と検出容量素子３２と、リセットスイッチ３３
とを備えた電荷検出回路３５に接続される。即ち、水平
信号線５４が電荷検出回路３５の演算増幅器３１の反転
入力端子に接続され、その非反転入力端子に所定のバイ
アス電圧ＶB が与えられる。このバイアス電圧ＶB は水
平信号線１０の電位を決めるためのものである。この演
算増幅器３１に並列に、すなわち、演算増幅器３１の反
転入力端子と出力端子間に検出容量素子３２が接続さ
れ、この検出容量素子３２に、水平信号線５４と検出容
量素子３２をリセットするリセットスイッチ３３が並列
接続される。リセットスイッチ３３は、本例ではｎチャ
ネルＭＯＳトランジスタを用いて構成したが、前述のよ
うに、互いに並列接続されたｐチャネルＭＯＳトランジ
スタ３３ｐとｎチャネルＭＯＳトランジスタ３３ｎとで
構成することもできる。
例えば前述と同様の例えば差動増幅器等を用いた演算増
幅器３１と検出容量素子３２と、リセットスイッチ３３
とを備えた電荷検出回路３５に接続される。即ち、水平
信号線５４が電荷検出回路３５の演算増幅器３１の反転
入力端子に接続され、その非反転入力端子に所定のバイ
アス電圧ＶB が与えられる。このバイアス電圧ＶB は水
平信号線１０の電位を決めるためのものである。この演
算増幅器３１に並列に、すなわち、演算増幅器３１の反
転入力端子と出力端子間に検出容量素子３２が接続さ
れ、この検出容量素子３２に、水平信号線５４と検出容
量素子３２をリセットするリセットスイッチ３３が並列
接続される。リセットスイッチ３３は、本例ではｎチャ
ネルＭＯＳトランジスタを用いて構成したが、前述のよ
うに、互いに並列接続されたｐチャネルＭＯＳトランジ
スタ３３ｐとｎチャネルＭＯＳトランジスタ３３ｎとで
構成することもできる。
【０１６１】この増幅型固体撮像装置５８の動作タイミ
ングは前述の図２１と同様である。
ングは前述の図２１と同様である。
【０１６２】かかる増幅型固体撮像装置５８の動作は、
前述の図２０の増幅型固体撮像装置５６と実質的に同様
である。ただし、図２０の増幅型固体撮像装置５６は第
１の負荷容量素子５２１に保持された信号電圧と第２の
負荷容量素子５２２に保持された信号電圧を、夫々第１
及び第２の水平信号線５４１及び５４２に出力した後、
加算したのに対し、本例の増幅型固体撮像装置５８で
は、第１の負荷容量素子５２１と第２の負荷容量素子５
２２に夫々保持された信号電圧を、共に１本の水平信号
線５４に出力して加算するようにしている点が異なる。
前述の図２０の増幅型固体撮像装置５６と実質的に同様
である。ただし、図２０の増幅型固体撮像装置５６は第
１の負荷容量素子５２１に保持された信号電圧と第２の
負荷容量素子５２２に保持された信号電圧を、夫々第１
及び第２の水平信号線５４１及び５４２に出力した後、
加算したのに対し、本例の増幅型固体撮像装置５８で
は、第１の負荷容量素子５２１と第２の負荷容量素子５
２２に夫々保持された信号電圧を、共に１本の水平信号
線５４に出力して加算するようにしている点が異なる。
【０１６３】従って、かかる図２３の増幅型固体撮像装
置５８によれば、図２０の増幅型固体撮像装置５６に比
べて水平信号線５４が１本削減することができるため、
水平信号線の容量、即ち利得低下の要素を少なくするこ
とができる。その他は図２０の増幅型固体撮像装置５６
で述べたと同様の効果を奏する。
置５８によれば、図２０の増幅型固体撮像装置５６に比
べて水平信号線５４が１本削減することができるため、
水平信号線の容量、即ち利得低下の要素を少なくするこ
とができる。その他は図２０の増幅型固体撮像装置５６
で述べたと同様の効果を奏する。
【０１６４】図２４及び図２５は夫々本発明に係る容量
負荷動作方式の増幅型固体撮像装置のさらに他の実施例
である。本例は、フィールド読み出しと、全画素読み出
しを選択的に行えるようにした増幅型固体撮像装置であ
る。なお、図２４及び図２５は、夫々前述の図２０の構
成に適用した例であり、第１及び第２の水平信号線５４
１，５４２の出力端ｔ11，ｔ12以後の出力回路のみを示
す。第１及び第２の水平信号線５４１，５４２の出力端
ｔ11，ｔ12までの画素ＭＯＳトランジスタ１、垂直走査
回路２、水平走査回路８、第１及び第２の動作ＭＯＳス
イッチ５１１、５１２、第１及び第２の負荷容量素子５
２１，５２２、第１及び第２の水平ＭＯＳスイッチ５３
１，５３２及び第１及び第２の水平信号線５４１，５４
２等の構成及び接続関係は、図示せざるも、図２０と同
様であるので詳細説明は省略する。
負荷動作方式の増幅型固体撮像装置のさらに他の実施例
である。本例は、フィールド読み出しと、全画素読み出
しを選択的に行えるようにした増幅型固体撮像装置であ
る。なお、図２４及び図２５は、夫々前述の図２０の構
成に適用した例であり、第１及び第２の水平信号線５４
１，５４２の出力端ｔ11，ｔ12以後の出力回路のみを示
す。第１及び第２の水平信号線５４１，５４２の出力端
ｔ11，ｔ12までの画素ＭＯＳトランジスタ１、垂直走査
回路２、水平走査回路８、第１及び第２の動作ＭＯＳス
イッチ５１１、５１２、第１及び第２の負荷容量素子５
２１，５２２、第１及び第２の水平ＭＯＳスイッチ５３
１，５３２及び第１及び第２の水平信号線５４１，５４
２等の構成及び接続関係は、図示せざるも、図２０と同
様であるので詳細説明は省略する。
【０１６５】図２４の実施例においては、第１の水平信
号線５４１の出力端ｔ11が第１のスイッチ手段（例えば
ＭＯＳトランジスタからなるスイッチ手段）ＳＷ1 を介
して第１の電荷検出回路３５Ａに接続され、第２の水平
信号線５４２の出力端ｔ12が第２のスイッチ手段（例え
ばＭＯＳトランジスタからなるスイッチ手段）ＳＷ2を
介して第２の電荷検出回路３５Ｂに接続され、更に、出
力端ｔ11と第１のスイッチ手段ＳＷ1 の接続点と、出力
端ｔ12と第２のスイッチ手段ＳＷ2 の接続点とが夫々第
３のスイッチ手段（例えばＭＯＳトランジスタからなる
スイッチ手段）ＳＷ3 及び第４のスイッチ手段（例えば
ＭＯＳトランジスタからなるスイッチ手段）ＳＷ4 を介
して第３の電荷検出回路３５Ｃに接続される。
号線５４１の出力端ｔ11が第１のスイッチ手段（例えば
ＭＯＳトランジスタからなるスイッチ手段）ＳＷ1 を介
して第１の電荷検出回路３５Ａに接続され、第２の水平
信号線５４２の出力端ｔ12が第２のスイッチ手段（例え
ばＭＯＳトランジスタからなるスイッチ手段）ＳＷ2を
介して第２の電荷検出回路３５Ｂに接続され、更に、出
力端ｔ11と第１のスイッチ手段ＳＷ1 の接続点と、出力
端ｔ12と第２のスイッチ手段ＳＷ2 の接続点とが夫々第
３のスイッチ手段（例えばＭＯＳトランジスタからなる
スイッチ手段）ＳＷ3 及び第４のスイッチ手段（例えば
ＭＯＳトランジスタからなるスイッチ手段）ＳＷ4 を介
して第３の電荷検出回路３５Ｃに接続される。
【０１６６】第１、第２及び第３の電荷検出回路３５
Ａ，３５Ｂ及び３５Ｃは、前述と同様の例えば差動増幅
器等を用いた演算増幅器３１と、検出容量素子３２と、
リセットスイッチ３３とを備えて構成される。そして、
第１の水平信号線５４１が第１のスイッチ手段ＳＷ1 を
介して第１の電荷検出回路３５Ａの演算増幅器３１の反
転入力端子に接続され、第２の水平信号線５４２が第２
のスイッチ手段ＳＷ2 を介して第２の電荷検出回路３５
Ｂの演算増幅器３１の反転入力端子に接続され、さら
に、両水平信号線５４１，５４２が第３及び第４のスイ
ッチ手段ＳＷ3 及びＳＷ4 を介して共通接続されて第３
の電荷検出回路３５Ｃの演算増幅器３１の反転入力端子
に接続される。
Ａ，３５Ｂ及び３５Ｃは、前述と同様の例えば差動増幅
器等を用いた演算増幅器３１と、検出容量素子３２と、
リセットスイッチ３３とを備えて構成される。そして、
第１の水平信号線５４１が第１のスイッチ手段ＳＷ1 を
介して第１の電荷検出回路３５Ａの演算増幅器３１の反
転入力端子に接続され、第２の水平信号線５４２が第２
のスイッチ手段ＳＷ2 を介して第２の電荷検出回路３５
Ｂの演算増幅器３１の反転入力端子に接続され、さら
に、両水平信号線５４１，５４２が第３及び第４のスイ
ッチ手段ＳＷ3 及びＳＷ4 を介して共通接続されて第３
の電荷検出回路３５Ｃの演算増幅器３１の反転入力端子
に接続される。
【０１６７】ｔａ，ｔｂ及びｔｃは、第１、第２及び第
３の電荷検出回路３５Ａ，３５Ｂ及び３５Ｃの出力端子
を示す。
３の電荷検出回路３５Ａ，３５Ｂ及び３５Ｃの出力端子
を示す。
【０１６８】かかる図２４の増幅型固体撮像装置６０に
おいては、図２０で説明したように、列方向の隣り合う
２画素、例えばｉ行の画素ＭＯＳトランジスタ１の信号
電圧が第１の負荷容量素子５２１に保持され、ｉ＋１行
の画素ＭＯＳトランジスタ１の信号電圧が第２の負荷容
量素子５２２に保持される。
おいては、図２０で説明したように、列方向の隣り合う
２画素、例えばｉ行の画素ＭＯＳトランジスタ１の信号
電圧が第１の負荷容量素子５２１に保持され、ｉ＋１行
の画素ＭＯＳトランジスタ１の信号電圧が第２の負荷容
量素子５２２に保持される。
【０１６９】そして、フィールド読み出しを行うときに
は、第１及び第２のスイッチ手段ＳＷ1 及びＳＷ2 をオ
フ状態とし、第３及び第４のスイッチ手段ＳＷ3 及びＳ
Ｗ4をオン状態とし、水平走査回路８からの水平走査パ
ルスφＨ〔φＨ1 ，‥‥φＨ n ，φＨn+1 ，‥‥〕によ
り第１及び第２の水平ＭＯＳスイッチ５３１及び５３２
を同時にオンすることにより、夫々第１及び第２の水平
信号線５４１及び５４２に出力された第１及び第２の負
荷容量素子５２１及び５２２の信号電圧が、加算され、
この加算された信号電圧が第３の電荷検出回路３５Ｃに
入力されて復調され、その出力端子ｔｃから垂直２画素
分が混合された出力信号が得られ、フィールド読み出し
が行われる。
は、第１及び第２のスイッチ手段ＳＷ1 及びＳＷ2 をオ
フ状態とし、第３及び第４のスイッチ手段ＳＷ3 及びＳ
Ｗ4をオン状態とし、水平走査回路８からの水平走査パ
ルスφＨ〔φＨ1 ，‥‥φＨ n ，φＨn+1 ，‥‥〕によ
り第１及び第２の水平ＭＯＳスイッチ５３１及び５３２
を同時にオンすることにより、夫々第１及び第２の水平
信号線５４１及び５４２に出力された第１及び第２の負
荷容量素子５２１及び５２２の信号電圧が、加算され、
この加算された信号電圧が第３の電荷検出回路３５Ｃに
入力されて復調され、その出力端子ｔｃから垂直２画素
分が混合された出力信号が得られ、フィールド読み出し
が行われる。
【０１７０】次に、全画素読み出しを行うときには、第
１及び第２のスイッチ手段ＳＷ1 及びＳＷ2 をオン状態
とし、第３及び第４のスイッチ手段ＳＷ3 及びＳＷ4 を
オフ状態にし、水平走査回路８からの水平走査パルスφ
Ｈ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥‥〕により第１
及び第２の水平ＭＯＳスイッチ５３１及び５３２を同時
にオンする。これにより、第１の水平信号線５４１に出
力された第１の負荷容量素子５２１の例えばｉ行の画素
に対応する信号電荷が第１の電荷検出回路３５Ａに入力
されて復調され、その出力端子ｔａからｉ行の画素に対
応する出力信号が得られ、第２の水平信号線５４２に出
力された第２の負荷容量素子５２２の例えばｉ＋１行の
画素に対応する信号電荷が第２の電荷検出回路３５Ｂに
入力されて復調され、その出力端子ｔｂからｉ＋１行の
画素に対応する出力信号が得られ、全画素読み出しが行
われる。
１及び第２のスイッチ手段ＳＷ1 及びＳＷ2 をオン状態
とし、第３及び第４のスイッチ手段ＳＷ3 及びＳＷ4 を
オフ状態にし、水平走査回路８からの水平走査パルスφ
Ｈ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥‥〕により第１
及び第２の水平ＭＯＳスイッチ５３１及び５３２を同時
にオンする。これにより、第１の水平信号線５４１に出
力された第１の負荷容量素子５２１の例えばｉ行の画素
に対応する信号電荷が第１の電荷検出回路３５Ａに入力
されて復調され、その出力端子ｔａからｉ行の画素に対
応する出力信号が得られ、第２の水平信号線５４２に出
力された第２の負荷容量素子５２２の例えばｉ＋１行の
画素に対応する信号電荷が第２の電荷検出回路３５Ｂに
入力されて復調され、その出力端子ｔｂからｉ＋１行の
画素に対応する出力信号が得られ、全画素読み出しが行
われる。
【０１７１】図２５の実施例においては、第１の水平信
号線５４１の出力端ｔ11が第１の電荷検出回路３５Ａに
接続され、第２の水平信号線５４２の出力端ｔ12が第１
のスイッチ手段（例えばＭＯＳトランジスタからなるス
イッチ手段）ＳＷ5 を介して第２の電荷検出回路３５Ｂ
に接続され、水平信号線の出力端ｔ11及びｔ12間に第２
のスイッチ手段（例えばＭＯＳトランジスタからなるス
イッチ手段）ＳＷ6 が接続される。第１及び第２の電荷
検出回路３５Ａ，３５Ｂは前述と同様に例えば差動増幅
器等を用いた演算増幅器３１と、検出容量素子３２と、
リセットスイッチ３３とを備えて構成される。
号線５４１の出力端ｔ11が第１の電荷検出回路３５Ａに
接続され、第２の水平信号線５４２の出力端ｔ12が第１
のスイッチ手段（例えばＭＯＳトランジスタからなるス
イッチ手段）ＳＷ5 を介して第２の電荷検出回路３５Ｂ
に接続され、水平信号線の出力端ｔ11及びｔ12間に第２
のスイッチ手段（例えばＭＯＳトランジスタからなるス
イッチ手段）ＳＷ6 が接続される。第１及び第２の電荷
検出回路３５Ａ，３５Ｂは前述と同様に例えば差動増幅
器等を用いた演算増幅器３１と、検出容量素子３２と、
リセットスイッチ３３とを備えて構成される。
【０１７２】かかる図２５の増幅型固体撮像装置６１に
おいては、図２０で説明したように、列方向の隣り合う
２画素、例えばｉ行の画素ＭＯＳトランジスタ１の信号
電荷が第１の負荷容量素子５２１に保持され、ｉ＋１行
の画素ＭＯＳトランジスタが第２の負荷容量素子５２２
に保持される。
おいては、図２０で説明したように、列方向の隣り合う
２画素、例えばｉ行の画素ＭＯＳトランジスタ１の信号
電荷が第１の負荷容量素子５２１に保持され、ｉ＋１行
の画素ＭＯＳトランジスタが第２の負荷容量素子５２２
に保持される。
【０１７３】そしてフィールド読み出しを行うときに
は、第１のスイッチ手段ＳＷ5 をオフ状態とし、第２の
スイッチ手段ＳＷ6 をオンし、水平走査回路８からの水
平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕により第１及び第２の水平ＭＯＳスイッチ５３１及
び５３２を同時にオンする。之により、第１及び第２の
水平信号線５４１及び５４２に夫々出力された第１及び
第２の負荷容量素子５２１及び５２２の信号電荷が加算
され、第１の電荷検出回路３５Ａに入力されて復調さ
れ、出力端子ｔａから垂直２画素分が混合された出力信
号が得られ、フィールド読み出しが行われる。
は、第１のスイッチ手段ＳＷ5 をオフ状態とし、第２の
スイッチ手段ＳＷ6 をオンし、水平走査回路８からの水
平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕により第１及び第２の水平ＭＯＳスイッチ５３１及
び５３２を同時にオンする。之により、第１及び第２の
水平信号線５４１及び５４２に夫々出力された第１及び
第２の負荷容量素子５２１及び５２２の信号電荷が加算
され、第１の電荷検出回路３５Ａに入力されて復調さ
れ、出力端子ｔａから垂直２画素分が混合された出力信
号が得られ、フィールド読み出しが行われる。
【０１７４】次に、全画素読み出しを行うときには、第
１のスイッチ手段ＳＷ5 をオン状態にし、第２のスイッ
チ手段ＳＷ6 をオフ状態にし、水平走査回路８からの水
平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕により第１及び第２の水平ＭＯＳスイッチ５３１及
び５３２を同時にオンする。之により、第１の水平信号
線５４１に出力された第１の負荷容量素子５２１の例え
ばｉ行の画素に対応する信号電荷が第１の電荷検出回路
３５Ａに入力されて復調され、出力端子ｔａからｉ行の
画素の出力信号が得られ、また、第２の水平信号線５４
２に出力された第２の負荷容量素子５２２の例えばｉ＋
１行の画素に対応する信号電荷が第２の電荷検出回路３
５Ｂに入力されて復調され、出力端子ｔｂからｉ＋１行
の画素の出力信号が得られ、全画素読み出しが行われ
る。
１のスイッチ手段ＳＷ5 をオン状態にし、第２のスイッ
チ手段ＳＷ6 をオフ状態にし、水平走査回路８からの水
平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨn+1 ，‥
‥〕により第１及び第２の水平ＭＯＳスイッチ５３１及
び５３２を同時にオンする。之により、第１の水平信号
線５４１に出力された第１の負荷容量素子５２１の例え
ばｉ行の画素に対応する信号電荷が第１の電荷検出回路
３５Ａに入力されて復調され、出力端子ｔａからｉ行の
画素の出力信号が得られ、また、第２の水平信号線５４
２に出力された第２の負荷容量素子５２２の例えばｉ＋
１行の画素に対応する信号電荷が第２の電荷検出回路３
５Ｂに入力されて復調され、出力端子ｔｂからｉ＋１行
の画素の出力信号が得られ、全画素読み出しが行われ
る。
【０１７５】上述の図２４及び図２５の増幅型固体撮像
装置６０及び６１によれば、夫々スイッチ手段ＳＷ1 〜
ＳＷ4 、スイッチ手段ＳＷ5 〜ＳＷ6 を制御することに
より、フィールド読み出し、全画素読み出しのいずれに
も対応することができる。なお、本例においても、図２
０の増幅型固体撮像装置５６で説明したと同様の効果が
得られるのは勿論である。
装置６０及び６１によれば、夫々スイッチ手段ＳＷ1 〜
ＳＷ4 、スイッチ手段ＳＷ5 〜ＳＷ6 を制御することに
より、フィールド読み出し、全画素読み出しのいずれに
も対応することができる。なお、本例においても、図２
０の増幅型固体撮像装置５６で説明したと同様の効果が
得られるのは勿論である。
【０１７６】上述の図２４において、スイッチ手段ＳＷ
1 及びＳＷ2 をなくして直接第１及び第２の水平信号線
５４１及び５４２を夫々第１及び第２の電荷検出回路３
５Ａ及び３５Ｂに接続すると共に、出力端ｔ11及びｔ12
間の接続をなくし、即ち第３の電荷検出回路３５Ｃ、第
３及び第４のスイッチ手段ＳＷ3 及びＳＷ4 を省略する
ことにより、全画素読み出しの増幅型固体撮像装置を構
成することができる。
1 及びＳＷ2 をなくして直接第１及び第２の水平信号線
５４１及び５４２を夫々第１及び第２の電荷検出回路３
５Ａ及び３５Ｂに接続すると共に、出力端ｔ11及びｔ12
間の接続をなくし、即ち第３の電荷検出回路３５Ｃ、第
３及び第４のスイッチ手段ＳＷ3 及びＳＷ4 を省略する
ことにより、全画素読み出しの増幅型固体撮像装置を構
成することができる。
【０１７７】また、図２５において、第１のスイッチ手
段ＳＷ5 をなくして直接第２の水平信号線５４２を第２
の電荷検出回路３５Ｂに接続すると共に、出力端ｔ11及
びｔ 12間の接続をなくし、即ち第２のスイッチ手段を省
略することにより、全画素読み出しの増幅型固体撮像装
置を構成することができる。
段ＳＷ5 をなくして直接第２の水平信号線５４２を第２
の電荷検出回路３５Ｂに接続すると共に、出力端ｔ11及
びｔ 12間の接続をなくし、即ち第２のスイッチ手段を省
略することにより、全画素読み出しの増幅型固体撮像装
置を構成することができる。
【０１７８】図２０、図２３、図２４及び図２５の増幅
型固体撮像装置５６，５８，６０及び６１では、フレー
ム読み出しも可能である。フレーム読み出しするときに
は、画素を１行置きに飛び越し走査で読み出すので、特
に本実施例では例えばｉ行の画素ＭＯＳトランジスタ１
の読み出し動作する際、第１及び第２の動作ＭＯＳスイ
ッチ５１１及び５１２を同時にオン状態として、第１及
び第２の負荷容量素子５２１及び５２２に夫々同じｉ行
の画素ＭＯＳトランジスタ１の信号電圧（電荷）を保持
させ、信号電圧を第１及び第２の水平信号線５４１，５
４２を通して加算し、又は１本の水平信号線５４を通し
て加算し、電荷検出回路３５（図２０，図２３の場合）
又は３５Ｃ（図２４の場合）、又は３５Ａ（図２５の場
合）で復調して出力端子より出力信号を得るようにな
す。このときには、出力信号が２倍になり、Ｓ／Ｎ比が
向上する。
型固体撮像装置５６，５８，６０及び６１では、フレー
ム読み出しも可能である。フレーム読み出しするときに
は、画素を１行置きに飛び越し走査で読み出すので、特
に本実施例では例えばｉ行の画素ＭＯＳトランジスタ１
の読み出し動作する際、第１及び第２の動作ＭＯＳスイ
ッチ５１１及び５１２を同時にオン状態として、第１及
び第２の負荷容量素子５２１及び５２２に夫々同じｉ行
の画素ＭＯＳトランジスタ１の信号電圧（電荷）を保持
させ、信号電圧を第１及び第２の水平信号線５４１，５
４２を通して加算し、又は１本の水平信号線５４を通し
て加算し、電荷検出回路３５（図２０，図２３の場合）
又は３５Ｃ（図２４の場合）、又は３５Ａ（図２５の場
合）で復調して出力端子より出力信号を得るようにな
す。このときには、出力信号が２倍になり、Ｓ／Ｎ比が
向上する。
【０１７９】図２６は本発明の更に他の実施例を示す。
各画素に増幅作用を持たせた増幅型固体撮像装置では、
画素トランジスタ特有の固定パターンノイズ（ＦＰＮ）
が発生する。本実施例は、この固定パターンノイズをも
除去できるようにした例である。
各画素に増幅作用を持たせた増幅型固体撮像装置では、
画素トランジスタ特有の固定パターンノイズ（ＦＰＮ）
が発生する。本実施例は、この固定パターンノイズをも
除去できるようにした例である。
【０１８０】なお、図２６は前述の図２３の構成に適用
した例であり、同図において、図２３と対応する部分に
は同一符号にａ及びｂのサフィックスを付して重複説明
を省略する。また、図２６はｎ＋１列の垂直信号線５に
接続された水平出力回路部のみを示すが、他の構成即
ち、画素ＭＯＳトランジスタ１、垂直走査回路２等の構
成及び接続関係は図示せざるも図１９と同様であるので
詳細説明は省略する。
した例であり、同図において、図２３と対応する部分に
は同一符号にａ及びｂのサフィックスを付して重複説明
を省略する。また、図２６はｎ＋１列の垂直信号線５に
接続された水平出力回路部のみを示すが、他の構成即
ち、画素ＭＯＳトランジスタ１、垂直走査回路２等の構
成及び接続関係は図示せざるも図１９と同様であるので
詳細説明は省略する。
【０１８１】図２６の実施例は、各垂直信号線５に前述
の図２３で示した垂直２画素の混合出力信号を読み出す
水平出力回路を２組、即ち第１及び第２の水平出力回路
部６２〔６２ａ，６２ｂ〕を並列接続し、その出力端子
ｔ21及びｔ22を差動増幅器等の減算回路６３に接続して
成る。
の図２３で示した垂直２画素の混合出力信号を読み出す
水平出力回路を２組、即ち第１及び第２の水平出力回路
部６２〔６２ａ，６２ｂ〕を並列接続し、その出力端子
ｔ21及びｔ22を差動増幅器等の減算回路６３に接続して
成る。
【０１８２】即ち、第１の水平出力回路部６２ａは、垂
直信号線５に、第１の動作ＭＯＳトランジスタ５１１ａ
を介して第１の負荷容量素子５２１ａを接続し、その接
続点を第１の水平ＭＯＳスイッチ５３１ａを介して第１
の水平信号線５４ａに接続すると共に、之に並列に、第
２の動作ＭＯＳトランジスタ５１２ａを介して第２の負
荷容量素子５２２ａを接続し、その接続点を第２の水平
ＭＯＳスイッチ５３２ａを介して第１の水平信号線５４
ａに接続し、この第１の水平信号線５４ａを演算増幅器
３１、検出容量素子３２及びリセットスイッチ３３から
なる第１の電荷検出回路３５ａに接続して構成される。
第１の動作ＭＯＳスイッチ５１１ａのゲートにはφOP1
が印加され、第２の動作ＭＯＳスイッチ５１２ａのゲー
トにはφOP2 が印加される。
直信号線５に、第１の動作ＭＯＳトランジスタ５１１ａ
を介して第１の負荷容量素子５２１ａを接続し、その接
続点を第１の水平ＭＯＳスイッチ５３１ａを介して第１
の水平信号線５４ａに接続すると共に、之に並列に、第
２の動作ＭＯＳトランジスタ５１２ａを介して第２の負
荷容量素子５２２ａを接続し、その接続点を第２の水平
ＭＯＳスイッチ５３２ａを介して第１の水平信号線５４
ａに接続し、この第１の水平信号線５４ａを演算増幅器
３１、検出容量素子３２及びリセットスイッチ３３から
なる第１の電荷検出回路３５ａに接続して構成される。
第１の動作ＭＯＳスイッチ５１１ａのゲートにはφOP1
が印加され、第２の動作ＭＯＳスイッチ５１２ａのゲー
トにはφOP2 が印加される。
【０１８３】第２の水平出力回路部６２ｂは、上記同じ
列の垂直信号線５に、第３の動作ＭＯＳスイッチ５１１
ｂを介して第３の負荷容量素子５２１ｂを接続し、その
接続点を第３の水平ＭＯＳスイッチ５３１ｂを介して第
２の水平信号線５４ｂに接続すると共に、之に並列に第
４の動作ＭＯＳスイッチ５１２ｂを介して第４の負荷容
量素子５２２ｂを接続し、その接続点を第４の水平ＭＯ
Ｓスイッチ５３２ｂを介して第２の水平信号線５４ｂに
接続し、この第２の水平信号線５４ｂを演算増幅器３
１、検出容量素子３２及びリセットスイッチ３３からな
る第２の電荷検出回路３５ｂに接続して構成される。第
３の動作ＭＯＳトランジスタ５１１ｂのゲートにはφ
OP3 が印加され、第４の動作ＭＯＳトランジスタ５１２
ｂのゲートにはφOP4 が印加される。
列の垂直信号線５に、第３の動作ＭＯＳスイッチ５１１
ｂを介して第３の負荷容量素子５２１ｂを接続し、その
接続点を第３の水平ＭＯＳスイッチ５３１ｂを介して第
２の水平信号線５４ｂに接続すると共に、之に並列に第
４の動作ＭＯＳスイッチ５１２ｂを介して第４の負荷容
量素子５２２ｂを接続し、その接続点を第４の水平ＭＯ
Ｓスイッチ５３２ｂを介して第２の水平信号線５４ｂに
接続し、この第２の水平信号線５４ｂを演算増幅器３
１、検出容量素子３２及びリセットスイッチ３３からな
る第２の電荷検出回路３５ｂに接続して構成される。第
３の動作ＭＯＳトランジスタ５１１ｂのゲートにはφ
OP3 が印加され、第４の動作ＭＯＳトランジスタ５１２
ｂのゲートにはφOP4 が印加される。
【０１８４】そして、第１及び第２の水平出力回路部６
２ａ及び６２ｂの各第１、第２、第３及び第４の水平Ｍ
ＯＳスイッチ５３１ａ，５３２ａ，５３１ｂ及び５３２
ｂの各ゲートが共通接続されて水平走査回路８に接続さ
れる。また第１及び第２の水平出力回路部６２ａ及び６
２ｂの電荷検出回路３５ａ及び３５ｂの各出力端子ｔ21
及びｔ22が減算回路６３の各入力端子に接続される。
２ａ及び６２ｂの各第１、第２、第３及び第４の水平Ｍ
ＯＳスイッチ５３１ａ，５３２ａ，５３１ｂ及び５３２
ｂの各ゲートが共通接続されて水平走査回路８に接続さ
れる。また第１及び第２の水平出力回路部６２ａ及び６
２ｂの電荷検出回路３５ａ及び３５ｂの各出力端子ｔ21
及びｔ22が減算回路６３の各入力端子に接続される。
【０１８５】次に、かかる図２６の増幅型固体撮像装置
６４の動作を図２７のタイミングチャートを参照して説
明する。
６４の動作を図２７のタイミングチャートを参照して説
明する。
【０１８６】先ず、水平ブランキング期間ＨＢＫの前半
の期間ＴA で２回読み出し動作がなされる。即ち、前半
期間ＴA に垂直選択パルスφＶi （高レベル）が印加さ
れてｉ行の画素ＭＯＳトランジスタ１が選択される。そ
して前半期間ＴA の第１の読み出し期間ＴA1に同期して
第１の動作パルスφOP1 により第１の動作ＭＯＳスイッ
チ５１１ａがオンし、ｉ行の画素ＭＯＳトランジスタ１
が動作状態に入り、第１の動作ＭＯＳスイッチ５１１ａ
のオフで第１の負荷容量素子５２１ａにｉ行の画素ＭＯ
Ｓトランジスタ１の画素信号電圧（正規の信号成分とＦ
ＰＮ成分を含む画素信号電圧）が保持される。次の画素
リセット期間ＴA2で、基板リセットパルスφＶSub が与
えられて基板電位がリセット電位になり、ｉ行の画素Ｍ
ＯＳトランジスタ１に蓄積されていた信号電荷（ホー
ル）が基板側に排除され、ｉ行の画素ＭＯＳトランジス
タ１がリセットされる。次いで、第２の読み出し期間Ｔ
A3において、之に同期した第３の動作パルスφ OP3 で第
３の動作ＭＯＳスイッチ５１１ｂがオンし、再びｉ行の
画素ＭＯＳトランジスタ１が動作状態に入り、第３の動
作ＭＯＳスイッチ５１１ｂのオフで第３の負荷容量素子
５２１ｂにｉ行の画素ＭＯＳトランジスタ１の画素リセ
ット後の画素信号電圧、即ちＦＰＮ成分電圧が保持され
る。
の期間ＴA で２回読み出し動作がなされる。即ち、前半
期間ＴA に垂直選択パルスφＶi （高レベル）が印加さ
れてｉ行の画素ＭＯＳトランジスタ１が選択される。そ
して前半期間ＴA の第１の読み出し期間ＴA1に同期して
第１の動作パルスφOP1 により第１の動作ＭＯＳスイッ
チ５１１ａがオンし、ｉ行の画素ＭＯＳトランジスタ１
が動作状態に入り、第１の動作ＭＯＳスイッチ５１１ａ
のオフで第１の負荷容量素子５２１ａにｉ行の画素ＭＯ
Ｓトランジスタ１の画素信号電圧（正規の信号成分とＦ
ＰＮ成分を含む画素信号電圧）が保持される。次の画素
リセット期間ＴA2で、基板リセットパルスφＶSub が与
えられて基板電位がリセット電位になり、ｉ行の画素Ｍ
ＯＳトランジスタ１に蓄積されていた信号電荷（ホー
ル）が基板側に排除され、ｉ行の画素ＭＯＳトランジス
タ１がリセットされる。次いで、第２の読み出し期間Ｔ
A3において、之に同期した第３の動作パルスφ OP3 で第
３の動作ＭＯＳスイッチ５１１ｂがオンし、再びｉ行の
画素ＭＯＳトランジスタ１が動作状態に入り、第３の動
作ＭＯＳスイッチ５１１ｂのオフで第３の負荷容量素子
５２１ｂにｉ行の画素ＭＯＳトランジスタ１の画素リセ
ット後の画素信号電圧、即ちＦＰＮ成分電圧が保持され
る。
【０１８７】次に、水平ブランキング期間ＨＢＫの後半
の期間ＴB に垂直選択パルスφＶi+ 1 が印加されてｉ＋
１行の画素ＭＯＳトランジスタ１が選択される。そし
て、後半期間ＴB の第１の読み出し期間ＴB1に同期した
第２の動作パルスφOP2 で第２の動作ＭＯＳスイッチ５
１２ａがオンし、ｉ＋１行の画素ＭＯＳトランジスタ１
が動作状態に入り、第２の動作ＭＯＳスイッチ５１２ａ
のオフで第２の負荷容量素子５２２ａにｉ＋１行の画素
ＭＯＳトランジスタ１の画素信号電圧（正規の信号成分
とＦＰＮ成分を含む画素信号電圧）が保持される。次の
画素リセット期間ＴB2で基板リセットパルスφＶSub に
より基板電位がリセット電位となり、ｉ＋１行の画素Ｍ
ＯＳトランジスタ１に蓄積されていた信号電荷（ホー
ル）が基板側に排除され、ｉ＋１行の画素ＭＯＳトラン
ジスタ１がリセットされる。次いで、第２の読み出し期
間ＴB3において、之に同期した第４の動作パネルφ OP4
で第４の動作ＭＯＳスイッチ５１２ｂがオンし、再びｉ
＋１行の画素ＭＯＳトランジスタ１が動作状態に入り、
第４の動作ＭＯＳスイッチ５１２ｂがオフすることによ
って、第４の負荷容量素子５２２ｂにｉ＋１行の画素Ｍ
ＯＳトランジスタ１の画素リセット後の画素信号電圧、
即ちＦＰＮ成分電圧が保持される。
の期間ＴB に垂直選択パルスφＶi+ 1 が印加されてｉ＋
１行の画素ＭＯＳトランジスタ１が選択される。そし
て、後半期間ＴB の第１の読み出し期間ＴB1に同期した
第２の動作パルスφOP2 で第２の動作ＭＯＳスイッチ５
１２ａがオンし、ｉ＋１行の画素ＭＯＳトランジスタ１
が動作状態に入り、第２の動作ＭＯＳスイッチ５１２ａ
のオフで第２の負荷容量素子５２２ａにｉ＋１行の画素
ＭＯＳトランジスタ１の画素信号電圧（正規の信号成分
とＦＰＮ成分を含む画素信号電圧）が保持される。次の
画素リセット期間ＴB2で基板リセットパルスφＶSub に
より基板電位がリセット電位となり、ｉ＋１行の画素Ｍ
ＯＳトランジスタ１に蓄積されていた信号電荷（ホー
ル）が基板側に排除され、ｉ＋１行の画素ＭＯＳトラン
ジスタ１がリセットされる。次いで、第２の読み出し期
間ＴB3において、之に同期した第４の動作パネルφ OP4
で第４の動作ＭＯＳスイッチ５１２ｂがオンし、再びｉ
＋１行の画素ＭＯＳトランジスタ１が動作状態に入り、
第４の動作ＭＯＳスイッチ５１２ｂがオフすることによ
って、第４の負荷容量素子５２２ｂにｉ＋１行の画素Ｍ
ＯＳトランジスタ１の画素リセット後の画素信号電圧、
即ちＦＰＮ成分電圧が保持される。
【０１８８】次に、有効走査期間中に水平走査回路８か
らの水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨ
n+1 ，‥‥〕が第１、第２、第３及び第４の水平ＭＯＳ
スイッチ５３１ａ，５３２ａ，５３１ｂ及び５３２ｂの
ゲートに同時に印加され、水平ＭＯＳスイッチ５３１
ａ，５３２ａ，５３１ｂ及び５３２ｂが同時にオンす
る。之によって、第１の水平出力回路部６２ａでは第１
及び第２の負荷容量素子５２１ａ及び５２２ａに保持さ
れたｉ行とｉ＋１行の画素信号電圧が加算されて第１の
水平信号線５４１ａに出力され、この加算された画素信
号電圧が第１の電荷検出回路３５ａに入力されて復調さ
れる。また、第２の水平出力回路部６２ｂでは、第３及
び第４の負荷容量素子５２１ｂ及び５２２ｂに保持され
たｉ行とｉ＋１行の画素リセット後のＦＰＮ成分電圧が
加算されて第２の水平信号線５４１ｂに出力され、この
加算されたＦＰＮ成分電圧が第２の電荷検出回路に入力
されて復調される。
らの水平走査パルスφＨ〔φＨ1 ，‥‥φＨn ，φＨ
n+1 ，‥‥〕が第１、第２、第３及び第４の水平ＭＯＳ
スイッチ５３１ａ，５３２ａ，５３１ｂ及び５３２ｂの
ゲートに同時に印加され、水平ＭＯＳスイッチ５３１
ａ，５３２ａ，５３１ｂ及び５３２ｂが同時にオンす
る。之によって、第１の水平出力回路部６２ａでは第１
及び第２の負荷容量素子５２１ａ及び５２２ａに保持さ
れたｉ行とｉ＋１行の画素信号電圧が加算されて第１の
水平信号線５４１ａに出力され、この加算された画素信
号電圧が第１の電荷検出回路３５ａに入力されて復調さ
れる。また、第２の水平出力回路部６２ｂでは、第３及
び第４の負荷容量素子５２１ｂ及び５２２ｂに保持され
たｉ行とｉ＋１行の画素リセット後のＦＰＮ成分電圧が
加算されて第２の水平信号線５４１ｂに出力され、この
加算されたＦＰＮ成分電圧が第２の電荷検出回路に入力
されて復調される。
【０１８９】そして、夫々加算復調された第１及び第２
の電荷検出回路３５ａ，３５ｂの出力端子ｔ21及びｔ22
に出力された画素信号とＦＰＮ成分が、減算回路６３に
入力されることにより、画素信号から画素リセット後の
ＦＰＮ成分が減算され、減算回路６３の出力端子ｔ23に
固定パターンノイズ（ＦＰＮ）の除去されたフィールド
読み出しの出力信号が得られる。
の電荷検出回路３５ａ，３５ｂの出力端子ｔ21及びｔ22
に出力された画素信号とＦＰＮ成分が、減算回路６３に
入力されることにより、画素信号から画素リセット後の
ＦＰＮ成分が減算され、減算回路６３の出力端子ｔ23に
固定パターンノイズ（ＦＰＮ）の除去されたフィールド
読み出しの出力信号が得られる。
【０１９０】かかる図２６の増幅型固体撮像装置６４に
よれば、フィールド読み出しにおいて、固定パターンノ
イズ（ＦＰＮ）の除去された画素出力信号が得られ、こ
の種の増幅型固体撮像装置の信頼性を向上することがで
きる。
よれば、フィールド読み出しにおいて、固定パターンノ
イズ（ＦＰＮ）の除去された画素出力信号が得られ、こ
の種の増幅型固体撮像装置の信頼性を向上することがで
きる。
【０１９１】尚、上述した固定パターンノイズを除去す
る構成は、その他、図示せざるも、図１、図１８、図２
０、図２４、図２５等の固体撮像装置にも適用できる。
る構成は、その他、図示せざるも、図１、図１８、図２
０、図２４、図２５等の固体撮像装置にも適用できる。
【０１９２】上述した各実施例の固体撮像装置では、単
位画素として図４に示すＭＯＳ構造による画素トランジ
スタ、即ち画素ＭＯＳトランジスタ１を用いたが、之に
代えてバイポーラ構造の画素トランジスタ、即ち画素バ
イポーラトランジスタを用いて構成することもできる。
位画素として図４に示すＭＯＳ構造による画素トランジ
スタ、即ち画素ＭＯＳトランジスタ１を用いたが、之に
代えてバイポーラ構造の画素トランジスタ、即ち画素バ
イポーラトランジスタを用いて構成することもできる。
【０１９３】図２８Ａに単位画素となる画素バイポーラ
トランジスタの半導体構造、図２８Ｂはその等価回路を
示す。この画素バイポーラトランジスタ７１は、第１導
電型例えばｎ型の高濃度シリコン基板７２の一端に、順
次、同導電型、即ちｎ型のコレクタ領域７３、光電変換
された信号電荷（本例ではホール）７６を蓄積する第２
導電型、即ちｐ型のベース領域７４及びｎ型のエミッタ
領域７５が形成され、ベース領域７４上に例えばＳｉＯ
2 等による絶縁膜７７を介して制御電極７８が形成さ
れ、また、エミッタ領域７５にエミッタ電極７９が、基
板７２の裏面にコレクタ電極８０が、夫々形成されて成
る。８１は各単位画素を分離するための例えば絶縁層か
らなる素子分離領域である。
トランジスタの半導体構造、図２８Ｂはその等価回路を
示す。この画素バイポーラトランジスタ７１は、第１導
電型例えばｎ型の高濃度シリコン基板７２の一端に、順
次、同導電型、即ちｎ型のコレクタ領域７３、光電変換
された信号電荷（本例ではホール）７６を蓄積する第２
導電型、即ちｐ型のベース領域７４及びｎ型のエミッタ
領域７５が形成され、ベース領域７４上に例えばＳｉＯ
2 等による絶縁膜７７を介して制御電極７８が形成さ
れ、また、エミッタ領域７５にエミッタ電極７９が、基
板７２の裏面にコレクタ電極８０が、夫々形成されて成
る。８１は各単位画素を分離するための例えば絶縁層か
らなる素子分離領域である。
【０１９４】この画素バイポーラトランジスタ７１で
は、入射光によって発生した電子、ホールのうちのホー
ル７６がベース領域７４に蓄積され、ベース電位が変化
する。次いで、制御電極７８に読み出し用パルスが印加
され、ベース電位変化分に対応した読み出し信号がエミ
ッタ電極７９から出力される。読み出し後、ベース領域
７４に蓄積されている信号電荷７６は、エミッタ電極７
９を接地し、制御電極７８に正電圧のリセットパルスを
印加することにより、基板８０側に除去される。
は、入射光によって発生した電子、ホールのうちのホー
ル７６がベース領域７４に蓄積され、ベース電位が変化
する。次いで、制御電極７８に読み出し用パルスが印加
され、ベース電位変化分に対応した読み出し信号がエミ
ッタ電極７９から出力される。読み出し後、ベース領域
７４に蓄積されている信号電荷７６は、エミッタ電極７
９を接地し、制御電極７８に正電圧のリセットパルスを
印加することにより、基板８０側に除去される。
【０１９５】尚、上述した実施例の画素ＭＯＳトランジ
スタ１では、ｎチャネルＭＯＳトランジスタの画素構造
としたが、不純物のｎ型／ｐ型を反転させたｐチャネル
ＭＯＳトランジスタの画素構造のものにしても適用であ
る。また、上述した実施例の画素バイポーラトランジス
タ７１では、ｎｐｎバイポーラトランジスタの画素構造
としたが、不純物のｎ型／ｐ型を反転させたｐｎｐバイ
ポーラトランジスタの画素構造のものについても適用可
能である。上例の場合、印加電圧の極性を反転させるだ
けで、上述に全く同様に適用することができる。
スタ１では、ｎチャネルＭＯＳトランジスタの画素構造
としたが、不純物のｎ型／ｐ型を反転させたｐチャネル
ＭＯＳトランジスタの画素構造のものにしても適用であ
る。また、上述した実施例の画素バイポーラトランジス
タ７１では、ｎｐｎバイポーラトランジスタの画素構造
としたが、不純物のｎ型／ｐ型を反転させたｐｎｐバイ
ポーラトランジスタの画素構造のものについても適用可
能である。上例の場合、印加電圧の極性を反転させるだ
けで、上述に全く同様に適用することができる。
【０１９６】上記各実施例においては、電荷検出回路を
構成する反転増幅器として演算増幅器を用いたが、その
他の反転増幅器を用いることもできる。
構成する反転増幅器として演算増幅器を用いたが、その
他の反転増幅器を用いることもできる。
【０１９７】
【発明の効果】第１の発明によれば、固体撮像装置にお
いて、列方向の互いに異なる２画素（隣り合う２画素）
の信号電荷を夫々第１及び第２の蓄積手段に蓄積し、こ
の２つの信号電荷を混合して上記電荷検出回路にて復調
するときは、インタレース走査に対応したフィールド読
出しを行うことができる。また、列方向の１つ置きの画
素の信号電荷を第１及び第２の蓄積手段に蓄積し、即ち
同一画素の信号電荷を第１及び第２の蓄積手段に蓄積
し、両蓄積手段から信号電荷を混合して電荷検出回路に
て復調するときは、いわゆる飛び越し走査であるフレー
ム読出しを行うことができる。
いて、列方向の互いに異なる２画素（隣り合う２画素）
の信号電荷を夫々第１及び第２の蓄積手段に蓄積し、こ
の２つの信号電荷を混合して上記電荷検出回路にて復調
するときは、インタレース走査に対応したフィールド読
出しを行うことができる。また、列方向の１つ置きの画
素の信号電荷を第１及び第２の蓄積手段に蓄積し、即ち
同一画素の信号電荷を第１及び第２の蓄積手段に蓄積
し、両蓄積手段から信号電荷を混合して電荷検出回路に
て復調するときは、いわゆる飛び越し走査であるフレー
ム読出しを行うことができる。
【０１９８】第２の発明によれば、固体撮像装置におい
て、列方向の互いに異なる２画素の信号電荷を第１及び
第２の蓄積手段に蓄積し、この２つの信号電荷を混合し
て反転増幅器及び検出用の第１のキャパシタを備えた所
謂電荷検出回路にて復調するときには、インタレース走
査に対応したフィールド読み出しを行うことができる。
また、列方向の１つ置きの画素の信号電荷を第１及び第
２の蓄積手段に蓄積し、即ち同一画素の信号電荷を第１
及び第２の蓄積手段に蓄積し、両蓄積手段からの信号電
荷を混合して上記電荷検出回路で復調するときは、いわ
ゆる飛び越し走査であるフレーム読み出しを行うことが
できる。さらに、第１の蓄積手段の信号電荷が出力信号
線に出力されるまでの回路系と、第２の蓄積手段の信号
電荷が出力信号線に出力されるまでの回路系とが、対称
的であるので、夫々出力信号線に出力される信号電荷の
損失が等しく、加算時の利得差が発生せず、正確なフィ
ールド読み出しを行うことができる。
て、列方向の互いに異なる２画素の信号電荷を第１及び
第２の蓄積手段に蓄積し、この２つの信号電荷を混合し
て反転増幅器及び検出用の第１のキャパシタを備えた所
謂電荷検出回路にて復調するときには、インタレース走
査に対応したフィールド読み出しを行うことができる。
また、列方向の１つ置きの画素の信号電荷を第１及び第
２の蓄積手段に蓄積し、即ち同一画素の信号電荷を第１
及び第２の蓄積手段に蓄積し、両蓄積手段からの信号電
荷を混合して上記電荷検出回路で復調するときは、いわ
ゆる飛び越し走査であるフレーム読み出しを行うことが
できる。さらに、第１の蓄積手段の信号電荷が出力信号
線に出力されるまでの回路系と、第２の蓄積手段の信号
電荷が出力信号線に出力されるまでの回路系とが、対称
的であるので、夫々出力信号線に出力される信号電荷の
損失が等しく、加算時の利得差が発生せず、正確なフィ
ールド読み出しを行うことができる。
【０１９９】第３の発明によれば、第１又は第２の発明
の固体撮像装置において、第１及び第２の蓄積手段に列
方向に互いに隣接する受光素子からの信号電荷を蓄積す
るので、フィールド読み出しを行うことができる。
の固体撮像装置において、第１及び第２の蓄積手段に列
方向に互いに隣接する受光素子からの信号電荷を蓄積す
るので、フィールド読み出しを行うことができる。
【０２００】第４の発明によれば、固体撮像装置におい
て、全画素読み出しを行うことができる。
て、全画素読み出しを行うことができる。
【０２０１】第５の発明によれば、固体撮像装置におい
て、選択的にフィールド読み出し又は、全画素読み出し
を行うことができる。
て、選択的にフィールド読み出し又は、全画素読み出し
を行うことができる。
【０２０２】第６の発明によれば、固体撮像装置におい
て、信号出力における固定パターンノイズを除去するこ
とができる。
て、信号出力における固定パターンノイズを除去するこ
とができる。
【０２０３】第７の発明によれば、第１、第２又は第３
の発明の固体撮像装置において、信号出力読み出し後、
上記電荷検出回路を構成する第１のキャパシタがリセッ
トされるので、順次、次の信号出力の読み出しを行うこ
とができる。
の発明の固体撮像装置において、信号出力読み出し後、
上記電荷検出回路を構成する第１のキャパシタがリセッ
トされるので、順次、次の信号出力の読み出しを行うこ
とができる。
【０２０４】第８の発明によれば、第４又は第５の発明
の固体撮像装置において、信号出力読み出し後、上記電
荷検出回路を構成する第１及び第２のキャパシタがリセ
ットされるので、順次、次の信号出力の読み出しを行う
ことができる。
の固体撮像装置において、信号出力読み出し後、上記電
荷検出回路を構成する第１及び第２のキャパシタがリセ
ットされるので、順次、次の信号出力の読み出しを行う
ことができる。
【０２０５】第９の発明によれば、第６の発明の固体撮
像装置において、信号出力読み出し後、上記電荷検出回
路を構成するキャパシタがリセットされるので、順次、
次の信号出力の読み出しを行うことができる。
像装置において、信号出力読み出し後、上記電荷検出回
路を構成するキャパシタがリセットされるので、順次、
次の信号出力の読み出しを行うことができる。
【０２０６】第１０の発明によれば、列方向の互いに異
なる２画素の信号電荷を第１及び第２の蓄積手段に蓄積
し、夫々第１及び第２の電荷検出回路にて復調するとき
は、全画素読み出しを行うことができる。また、列方向
の互いに異なる２画素の信号電荷を第１及び第２の蓄積
手段に蓄積し、この２つの信号電荷を混合して第３の電
荷検出回路にて復調するときは、フィールド読み出しを
行うことができる。第１１の発明によれば、固体撮像装
置において、選択的に全画素読み出し又はフィールド読
み出しを行うことができる。
なる２画素の信号電荷を第１及び第２の蓄積手段に蓄積
し、夫々第１及び第２の電荷検出回路にて復調するとき
は、全画素読み出しを行うことができる。また、列方向
の互いに異なる２画素の信号電荷を第１及び第２の蓄積
手段に蓄積し、この２つの信号電荷を混合して第３の電
荷検出回路にて復調するときは、フィールド読み出しを
行うことができる。第１１の発明によれば、固体撮像装
置において、選択的に全画素読み出し又はフィールド読
み出しを行うことができる。
【０２０７】第１２の発明によれば、上記第１、第２、
第３、第４、第５、第６、第７、第８、第９、第１０又
は第１１の発明の固体撮像装置において、蓄積手段をキ
ャパシタで構成することにより、容量負荷動作方式の固
体撮像装置を構成することができる。
第３、第４、第５、第６、第７、第８、第９、第１０又
は第１１の発明の固体撮像装置において、蓄積手段をキ
ャパシタで構成することにより、容量負荷動作方式の固
体撮像装置を構成することができる。
【０２０８】第１３の発明によれば、いわゆる負荷容量
動作方式の固体撮像装置において、電荷検出回路の一部
を構成する反転増幅器から発生するランダムノイズが蓄
積手段または反転増幅器に並列接続されたキャパシタか
ら発生するｋＴＣノイズの１０倍を越えない程度で、反
転増幅器の利得を高く設定することにより、信号出力の
ＳＮ比の最大にすることができる。
動作方式の固体撮像装置において、電荷検出回路の一部
を構成する反転増幅器から発生するランダムノイズが蓄
積手段または反転増幅器に並列接続されたキャパシタか
ら発生するｋＴＣノイズの１０倍を越えない程度で、反
転増幅器の利得を高く設定することにより、信号出力の
ＳＮ比の最大にすることができる。
【０２０９】第１４の発明に係る駆動方法によれば、各
受光素子に対応した全ての出力スイッチを、可及的にイ
ンターバル期間を生じないように作動させ、リセット手
段によるキャパシタのリセットを、出力スイッチがオン
している間に開始し、次に読み出すべき受光素子に対応
する出力スイッチがオンする前に終了することにより、
信号出力が安定する期間が長くなって、より高周波の動
作を行わせることができる。また、水平走査回路を構成
するトランジスタの使用個数を削減することができる。
従って、高品質の固体撮像装置に適用して好適ならしめ
る。
受光素子に対応した全ての出力スイッチを、可及的にイ
ンターバル期間を生じないように作動させ、リセット手
段によるキャパシタのリセットを、出力スイッチがオン
している間に開始し、次に読み出すべき受光素子に対応
する出力スイッチがオンする前に終了することにより、
信号出力が安定する期間が長くなって、より高周波の動
作を行わせることができる。また、水平走査回路を構成
するトランジスタの使用個数を削減することができる。
従って、高品質の固体撮像装置に適用して好適ならしめ
る。
【図１】本発明に係る増幅型固体撮像装置の一例を示す
構成図である。
構成図である。
【図２】図１の増幅型固体撮像装置の動作タイミングチ
ャートである。
ャートである。
【図３】図１の増幅型固体撮像装置の説明に供する信号
波形図である。
波形図である。
【図４】画素ＭＯＳトランジスタの半導体構造を示す断
面図である。
面図である。
【図５】本発明に係る電荷検出回路の動作説明に供する
等価回路図である。
等価回路図である。
【図６】図１の増幅型固体撮像装置の説明に供するシミ
ュレーション結果を示す信号波形図である。
ュレーション結果を示す信号波形図である。
【図７】図２９の増幅型固体撮像装置の説明に供するシ
ミュレーション結果を示す信号波形図である。
ミュレーション結果を示す信号波形図である。
【図８】水平走査回路を構成する水平シフトレジスタの
一例を示す回路図である。
一例を示す回路図である。
【図９】図８の水平シフトレジスタのタイミングチャー
トである。
トである。
【図１０】図８の水平シフトレジスタの信号波形図であ
る。
る。
【図１１】水平走査回路を構成する水平シフトレジスタ
の他の例を示す回路図である。
の他の例を示す回路図である。
【図１２】図１０の水平シフトレジスタのタイミングチ
ャートである。
ャートである。
【図１３】図１０の水平シフトレジスタの信号波形図で
ある。
ある。
【図１４】本発明に係る動作タイミングの他の例を示す
タイミングチャートである。
タイミングチャートである。
【図１５】電荷検出回路の出力端におけるランダムノイ
ズの総和*Ｖn 2 を模式的に表わしたグラフである。
ズの総和*Ｖn 2 を模式的に表わしたグラフである。
【図１６】本発明の説明に供するグラフである。
【図１７】反転増幅器の一例である差動増幅器の等価回
路図である。
路図である。
【図１８】本発明に係る増幅型固体撮像装置の他の例を
示す構成図である。
示す構成図である。
【図１９】図１４の増幅型固体撮像装置の動作タイミン
グチャートである。
グチャートである。
【図２０】本発明に係る増幅型固体撮像装置の他の例を
示す構成図である。
示す構成図である。
【図２１】図１６の増幅型固体撮像装置の動作タイミン
グチャートである。
グチャートである。
【図２２】本発明に係る増幅型固体撮像装置の他の例を
示す要部、即ち出力回路部を示す構成図であ。
示す要部、即ち出力回路部を示す構成図であ。
【図２３】本発明に係る増幅型固体撮像装置の他の例を
示す要部、即ち出力回路部を示す構成図である。
示す要部、即ち出力回路部を示す構成図である。
【図２４】本発明に係る増幅型固体撮像装置の他の例を
示す要部、即ち出力回路部を示す構成図である。
示す要部、即ち出力回路部を示す構成図である。
【図２５】本発明に係る増幅型固体撮像装置の他の例を
示す要部、即ち出力回路部を示す構成図である。
示す要部、即ち出力回路部を示す構成図である。
【図２６】本発明に係る増幅型固体撮像装置の他の例を
示す要部、即ち出力回路部を示す構成図である。
示す要部、即ち出力回路部を示す構成図である。
【図２７】図２６の増幅型固体撮像装置の動作タイミン
グチャートである。
グチャートである。
【図２８】Ａ 画素バイポーラトランジスタの半導体構
造の断面図である。Ｂ 画素バイポーラトランジスタの
等価回路図である。
造の断面図である。Ｂ 画素バイポーラトランジスタの
等価回路図である。
【図２９】比較例に係る増幅型固体撮像装置の構成図で
ある。
ある。
【図３０】図２９の増幅型固体撮像装置信号の波形図で
ある。
ある。
【図３１】従来例の増幅型固体撮像装置の構成図であ
る。
る。
１ 画素ＭＯＳトランジスタ
２ 垂直走査回路
３ 垂直選択線
５ 垂直信号線
６，２３，４１１，４１２，５１１，５１２ 動作ＭＯ
Ｓスイッチ ７ サンプルホールド回路 ８ 水平走査回路 ９，５３１，５３２ 水平ＭＯＳスイッチ ５４，５４１，５４２ 水平信号線 ２４，４２１，４２２，５２１，５２２ 負荷容量素子 ３１ 演算増幅器 ３２ 検出容量素子 ３３ リセットスイッチ ３５ 電荷検出回路 ４３ 混合用ＭＯＳスイッチ
Ｓスイッチ ７ サンプルホールド回路 ８ 水平走査回路 ９，５３１，５３２ 水平ＭＯＳスイッチ ５４，５４１，５４２ 水平信号線 ２４，４２１，４２２，５２１，５２２ 負荷容量素子 ３１ 演算増幅器 ３２ 検出容量素子 ３３ リセットスイッチ ３５ 電荷検出回路 ４３ 混合用ＭＯＳスイッチ
Claims (14)
- 【請求項１】 行列状に配列された複数の受光素子と、 同一列の受光素子を共通に接続した複数の垂直信号線
と、 上記垂直信号線に第１のスイッチを介して接続された第
１の蓄積手段と、 垂直信号線に第２のスイッチを介して接続された第２の
蓄積手段と、 上記第１の蓄積手段と上記第２の蓄積手段との間に接続
された混合用スイッチと、 上記混合スイッチに出力スイッチを介して接続された出
力信号線と、 上記出力信号線が接続された反転増幅器と、該反転増幅
器に並列接続された第１のキャパシタとを有して成る こ
とを特徴とする固体撮像装置。 - 【請求項２】 行列状に配列された複数の受光素子と、 同一列の受光素子を共通に接続した複数の垂直信号線
と、 上記垂直信号線に第１のスイッチを介して接続された第
１の蓄積手段と、 上記垂直信号線に第２のスイッチを介して接続された第
２の蓄積手段と、上記第１の蓄積手段と上記第２の蓄積手段にそれぞれ第
３のスイッチ及び第４のスイッチを介して接続された１
本又は２本の出力信号線と、 上記出力信号線の最終的に１本化された出力端に 接続さ
れた反転増幅器と、該反転増幅器に並列接続された第１
のキャパシタとを有して成る ことを特徴とする固体撮像
装置。 - 【請求項３】 上記第１及び第２の蓄積手段はそれぞれ
列方向に互いに隣接する受光素子からの信号を蓄積する
請求項１又は２記載の固体撮像装置。 - 【請求項４】 行列状に配列された複数の受光素子と、 同一列の受光素子を共通に接続した複数の垂直信号線
と、 上記垂直信号線に第１のスイッチを介して接続された第
１の蓄積手段と、 上記垂直信号線に第２のスイッチを介して接続された第
２の蓄積手段と、 上記第１の蓄積手段に第３のスイッチを介して接続され
た第１の出力信号線と、 上記第２の蓄積手段に第４のスイッチを介して接続され
た第２の出力信号線と、 上記第１の出力信号線が接続された第１の反転増幅器
と、該第１の反転増幅器に並列接続された第１のキャパ
シタと、 上記第２の出力信号線が接続された第２の反転増幅器
と、該第２の反転増幅器に並列接続された第２のキャパ
シタとを有して成る ことを特徴とする固体撮像装置。 - 【請求項５】 全画素読み出し時には、上記第１の出力
信号線が上記第１の反転増幅器に、上記第２の出力信号
線が上記第２の反転増幅器に接続され、フィールド読み
出し時には上記第１及び第２の出力信号線が上記第１又
は第２の反転増幅器の一方に接続されるように上記第１
及び第２の出力信号線と上記第１及び第２の反転増幅器
との接続関係を制御する手段を備えて成る ことを特徴と
する請求項４記載の固体撮像装置。 - 【請求項６】 行列状に配列された複数の受光素子と、 同一列の受光素子を共通に接続した複数の垂直信号線
と、 上記垂直信号線にスイッチを介して接続された画素信号
に応じた電荷を蓄積する一の蓄積手段及び画素リセット
後の画素信号に応じた電荷を蓄積する他の蓄積手段と、 上記一の蓄積手段が接続され、反転増幅器とこれに並列
接続されたキャパシタを有する第１の電荷検出回路と、 上記他の蓄積手段が接続され、反転増幅器とこれに並列
接続されたキャパシタを有する第２の電荷検出回路と、 上記第１の電荷検出回路で復調された画素信号出力から
上記第２の電荷検出回路で復調された画素リセット後の
画素信号出力を減算する減算回路とを有して成る ことを
特徴とする固体撮像装置。 - 【請求項７】 上記第１のキャパシタの電位を所定電位
にリセットする手段を有して成る請求項１、２又は３記
載の固体撮像装置。 - 【請求項８】 上記第１及び第２のキャパシタの電位を
所定出ににリセットするリセット手段を有して成ること
を特徴とする請求項４又は５記載の固体撮像装置。 - 【請求項９】 上記キャパシタの電位を所定電位にリセ
ットするリセット手段を有して成ることを特徴とする請
求項６記載の固体撮像装置。 - 【請求項１０】 行列状に配された複数の受光素子と、 同一列の受光素子を共通に接続した複数の垂直信号線
と、 上記垂直信号線に第１のスイッチを介して接続された第
１の蓄積手段と、 上記垂直信号線に第２のスイッチを介して接続された第
２の蓄積手段と、 上記第１の蓄積手段に第３のスイッチを介して接続され
た第１の出力信号線と、 上記第２の蓄積手段に第４のスイッチを介して接続され
た第２の出力信号線と、 上記第１の出力信号線が接続された、第１の反転増幅器
とこれに並列接続された第１のキャパシタを有する第１
の電荷検出回路と、 上記第２の出力信号線が接続された、第２の反転増幅器
とこれに並列接続された第２のキャパシタを有する第２
の電荷検出回路と、 上記第１の出力信号線と上記第２の出力信号線とに接続
された、第３の反転増幅器とこれに並列接続された第３
のキャパシタを有する第３の電荷検出回路とを備えて成
る ことを特徴とする 固体撮像装置。 - 【請求項１１】 全画素読み出し時には、上記第１の出
力信号線が上記第１の電荷検出回路に、上記第２の出力
信号線が上記第２の電荷出力回路に接続され、 フィールド読み出し時には、上記第１及び第２の出力信
号線が上記第３の電荷検出回路に接続されるように、 上記第１及び第２の出力信号線と、上記第１、第２及び
第３の電荷検出回路との接続関係を制御する手段を備え
て成る ことを特徴とする請求項１０記載の 固体撮像装
置。 - 【請求項１２】 上記蓄積手段はキャパシタからなるこ
とを特徴とする請求項１、２、３、４、５、６、７、
８、９、１０又は１１記載の固体撮像装置。 - 【請求項１３】 受光素子からの信号電荷を負荷となる
蓄積手段に蓄積し、該蓄積手段に蓄積された信号電荷
を、出力スイッチにより出力信号線を通して反転増幅器
とこれに並列接続されたキャパシタを有する電荷検出回
路で信号電荷として復調するようにした固体撮像装置で
あって、 上記反転増幅器から発生するランダムノイズが上記蓄積
手段または上記電荷検出回路のキャパシタから発生する
ｋＴＣノイズの１０倍を越えない程度で、上記反転増幅
器の利得が高く設定されて成ることを特徴とする固体撮
像装置。 - 【請求項１４】 受光素子からの信号電荷を負荷となる
蓄積手段に蓄積し、該蓄積手段に蓄積された信号電荷
を、出力スイッチにより出力信号線を通して反転増幅器
とこれに並列接続されたキャパシタ及びリセット手段と
から成る電荷検出回路の該キャパシタで信号電荷として
復調するようにした固体撮像装置の駆動方法であって、 各受光素子に対応した全ての上記出力スイッチを、可及
的にインターバル期間を生じないように作動させ、 上記出力信号線に流れた信号電荷による電位変化と、上
記キャパシタで復調された信号電圧を、上記リセット手
段により各受光素子毎にリセットし、 上記キャパシタのリセットを、上記出力スイッチがオン
している間に開始し、次に読み出すべき上記受光素子に
対応する上記出力スイッチがオンする前に終了する こと
を特徴とする 固体撮像装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29858494A JP3385760B2 (ja) | 1994-02-21 | 1994-12-01 | 固体撮像装置及びその駆動方法 |
| US08/390,772 US5717458A (en) | 1994-02-21 | 1995-02-17 | Solid-state imager having capacitors connected to vertical signal lines and a charge detection circuit |
| KR1019950003304A KR950034813A (ko) | 1994-02-21 | 1995-02-21 | 고체촬상장치 |
| US08/941,290 US6061093A (en) | 1994-02-21 | 1997-09-30 | Solid-state imager having capacitors connected to vertical signal lines and a charge detection circuit |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-22803 | 1994-02-21 | ||
| JP2280394 | 1994-02-21 | ||
| JP29858494A JP3385760B2 (ja) | 1994-02-21 | 1994-12-01 | 固体撮像装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283386A JPH07283386A (ja) | 1995-10-27 |
| JP3385760B2 true JP3385760B2 (ja) | 2003-03-10 |
Family
ID=26360077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29858494A Expired - Fee Related JP3385760B2 (ja) | 1994-02-21 | 1994-12-01 | 固体撮像装置及びその駆動方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5717458A (ja) |
| JP (1) | JP3385760B2 (ja) |
| KR (1) | KR950034813A (ja) |
Families Citing this family (52)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3845449B2 (ja) * | 1995-08-11 | 2006-11-15 | 株式会社東芝 | Ｍｏｓ型固体撮像装置 |
| EP0793380A2 (en) * | 1996-02-29 | 1997-09-03 | Kabushiki Kaisha Toshiba | A noise cancelling circuit for pixel signals and an image pickup device using the noise cancelling circuit |
| KR970072990A (ko) * | 1996-04-10 | 1997-11-07 | 이데이 노부유끼 | 고체 화상 장치 |
| GB9619088D0 (en) * | 1996-09-12 | 1996-10-23 | Vlsi Vision Ltd | Ofset cancellation in array image sensors |
| GB2318473B (en) * | 1996-10-17 | 2000-11-29 | Sony Corp | Solid state imaging device,signal processing method and camera |
| JP3495866B2 (ja) * | 1996-12-24 | 2004-02-09 | キヤノン株式会社 | 光電変換装置 |
| JP4036956B2 (ja) * | 1997-04-25 | 2008-01-23 | セイコーインスツル株式会社 | リニアイメージセンサ |
| JP3320335B2 (ja) * | 1997-05-30 | 2002-09-03 | キヤノン株式会社 | 光電変換装置及び密着型イメージセンサ |
| US6133952A (en) * | 1997-09-22 | 2000-10-17 | Xerox Corporation | System for detecting defective photosensors in an image sensor array |
| JPH11103418A (ja) * | 1997-09-29 | 1999-04-13 | Canon Inc | 光電変換装置 |
| US5986510A (en) * | 1998-01-09 | 1999-11-16 | Reticon Corporation | Method and apparatus for amplifying input signals in one of multiple modes of resolution |
| JPH11252465A (ja) * | 1998-03-03 | 1999-09-17 | Citizen Watch Co Ltd | 固体撮像装置とその駆動方法 |
| JP2916620B1 (ja) * | 1998-03-19 | 1999-07-05 | 東京大学長 | サンプリング制御機構搭載型イメージセンサ |
| KR100464955B1 (ko) * | 1998-06-29 | 2005-04-06 | 매그나칩 반도체 유한회사 | 메모리소자와 함께 집적화된 씨모스 이미지센서 |
| JP2000078473A (ja) * | 1998-08-31 | 2000-03-14 | Canon Inc | 光電変換装置 |
| US6717616B1 (en) * | 1999-08-16 | 2004-04-06 | Intel Corporation | Amplifier assisted active pixel read out structure |
| JP2001085660A (ja) * | 1999-09-10 | 2001-03-30 | Toshiba Corp | 固体撮像装置及びその制御方法 |
| JP2001189893A (ja) * | 1999-12-28 | 2001-07-10 | Toshiba Corp | 固体撮像装置 |
| JP3578037B2 (ja) * | 2000-03-01 | 2004-10-20 | 日本電気株式会社 | 半導体装置及びその制御方法 |
| US6873364B1 (en) * | 2000-06-08 | 2005-03-29 | Micron Technology, Inc. | Low-power signal chain for image sensors |
| US6541794B1 (en) * | 2000-08-31 | 2003-04-01 | Motorola, Inc. | Imaging device and method |
| JP3844699B2 (ja) * | 2001-02-19 | 2006-11-15 | イノテック株式会社 | 可変利得アンプ |
| US7429764B2 (en) * | 2002-02-27 | 2008-09-30 | Canon Kabushiki Kaisha | Signal processing device and image pickup apparatus using the same |
| JP3940618B2 (ja) * | 2002-03-01 | 2007-07-04 | 株式会社東芝 | 固体撮像装置 |
| US20030223003A1 (en) * | 2002-03-21 | 2003-12-04 | Guy Meynants | Fast and low-power multiplexing circuit and use thereof in imaging devices |
| US6903670B1 (en) | 2002-10-04 | 2005-06-07 | Smal Camera Technologies | Circuit and method for cancellation of column pattern noise in CMOS imagers |
| JP3988189B2 (ja) * | 2002-11-20 | 2007-10-10 | ソニー株式会社 | 固体撮像装置 |
| JP4355148B2 (ja) * | 2003-02-28 | 2009-10-28 | パナソニック株式会社 | 固体撮像装置の駆動方法 |
| JP4322562B2 (ja) * | 2003-06-09 | 2009-09-02 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| KR100871687B1 (ko) * | 2004-02-11 | 2008-12-05 | 삼성전자주식회사 | 서브 샘플링 모드에서 디스플레이 품질을 개선한 고체촬상 소자 및 그 구동 방법 |
| JP2005348041A (ja) * | 2004-06-02 | 2005-12-15 | Canon Inc | 固体撮像装置および撮像システム |
| JP4298685B2 (ja) * | 2004-09-02 | 2009-07-22 | キヤノン株式会社 | シフトレジスタ、及び同シフトレジスタを用いた固体撮像装置、カメラ |
| JP2006109377A (ja) * | 2004-10-08 | 2006-04-20 | Rohm Co Ltd | イメージセンサ、及び画像処理装置 |
| US7443331B2 (en) * | 2006-08-22 | 2008-10-28 | Texas Instruments Incorporated | Multiple-bank CMOS image sensor system and method |
| US7944020B1 (en) | 2006-12-22 | 2011-05-17 | Cypress Semiconductor Corporation | Reverse MIM capacitor |
| JP5094248B2 (ja) * | 2007-07-06 | 2012-12-12 | キヤノン株式会社 | 光電変換装置の駆動方法及び撮像システム |
| JP4788782B2 (ja) * | 2009-01-30 | 2011-10-05 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| CN102725637B (zh) | 2010-01-25 | 2015-02-25 | 松下健康医疗控股株式会社 | 在自组装单层上固定a蛋白的方法 |
| US8736733B2 (en) * | 2010-03-19 | 2014-05-27 | Invisage Technologies, Inc. | Dark current reduction in image sensors via dynamic electrical biasing |
| US8320403B2 (en) * | 2010-06-29 | 2012-11-27 | Excelitas Canada, Inc. | Multiplexed sensor array |
| JP5149992B2 (ja) | 2010-08-30 | 2013-02-20 | パナソニック株式会社 | ストレプトアビジンを自己組織化膜上に固定する方法 |
| JP5108166B2 (ja) | 2010-10-19 | 2012-12-26 | パナソニック株式会社 | グルコースオキシダーゼを自己組織化膜上に固定する方法 |
| JP5448207B2 (ja) | 2011-12-13 | 2014-03-19 | 国立大学法人東北大学 | 固体撮像装置 |
| JP5448208B2 (ja) | 2011-12-13 | 2014-03-19 | 国立大学法人東北大学 | 固体撮像装置 |
| JP5967406B2 (ja) * | 2012-01-19 | 2016-08-10 | 国立研究開発法人産業技術総合研究所 | センス回路とその動作方法および光電変換アレイ |
| JP5462928B2 (ja) * | 2012-12-06 | 2014-04-02 | キヤノン株式会社 | 撮像装置および撮像システム |
| JP2014222863A (ja) * | 2013-05-14 | 2014-11-27 | キヤノン株式会社 | 撮像装置 |
| US10104322B2 (en) | 2014-07-31 | 2018-10-16 | Invisage Technologies, Inc. | Image sensors with noise reduction |
| US10425601B1 (en) | 2017-05-05 | 2019-09-24 | Invisage Technologies, Inc. | Three-transistor active reset pixel |
| JP2020072316A (ja) * | 2018-10-30 | 2020-05-07 | ソニーセミコンダクタソリューションズ株式会社 | 電子回路、固体撮像素子、および、電子回路の制御方法 |
| WO2021029937A1 (en) * | 2019-08-15 | 2021-02-18 | Brigham Young University | Solid-state charge detector |
| JP7336320B2 (ja) | 2019-09-04 | 2023-08-31 | キヤノン株式会社 | 撮像装置及びその制御方法、プログラム、記憶媒体 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6149562A (ja) * | 1984-08-16 | 1986-03-11 | Seiko Epson Corp | イメ−ジセンサ信号読出回路 |
| JPS6276547A (ja) * | 1985-09-28 | 1987-04-08 | Hitachi Ltd | 固体撮像素子 |
| US4922138A (en) * | 1987-05-25 | 1990-05-01 | Canon Kabushiki Kaisha | Scan circuit using a plural bootstrap effect for forming scan pulses |
| US5144447A (en) * | 1988-03-31 | 1992-09-01 | Hitachi, Ltd. | Solid-state image array with simultaneously activated line drivers |
| US5122881A (en) * | 1988-08-10 | 1992-06-16 | Hitachi, Ltd. | Solid-state imaging device with an amplifying FET in each pixel and an output capacitor in each row |
| JP3050583B2 (ja) * | 1990-10-17 | 2000-06-12 | ソニー株式会社 | 固体撮像装置 |
| JP2913876B2 (ja) * | 1991-03-08 | 1999-06-28 | ソニー株式会社 | 固体撮像装置 |
| JPH05316431A (ja) * | 1992-05-06 | 1993-11-26 | Sony Corp | 固体撮像装置 |
| US5453783A (en) * | 1992-09-02 | 1995-09-26 | Martin Marietta Corporation | General absolute value circuit |
| EP0616464B1 (en) * | 1993-03-15 | 1999-06-02 | Canon Kabushiki Kaisha | Signal processor |
| JPH06334920A (ja) * | 1993-03-23 | 1994-12-02 | Nippon Hoso Kyokai <Nhk> | 固体撮像素子とその駆動方法 |
| JPH0946597A (ja) * | 1995-07-31 | 1997-02-14 | Sony Corp | 固体撮像装置およびその駆動方法 |
| JP3432051B2 (ja) * | 1995-08-02 | 2003-07-28 | キヤノン株式会社 | 光電変換装置 |
| DE69631356T2 (de) * | 1995-08-02 | 2004-07-15 | Canon K.K. | Halbleiter-Bildaufnehmer mit gemeinsamer Ausgangsleistung |
-
1994
- 1994-12-01 JP JP29858494A patent/JP3385760B2/ja not_active Expired - Fee Related
-
1995
- 1995-02-17 US US08/390,772 patent/US5717458A/en not_active Expired - Lifetime
- 1995-02-21 KR KR1019950003304A patent/KR950034813A/ko not_active Withdrawn
-
1997
- 1997-09-30 US US08/941,290 patent/US6061093A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5717458A (en) | 1998-02-10 |
| JPH07283386A (ja) | 1995-10-27 |
| KR950034813A (ko) | 1995-12-28 |
| US6061093A (en) | 2000-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3385760B2 (ja) | 固体撮像装置及びその駆動方法 | |
| EP1178673B1 (en) | Solid state image pickup apparatus | |
| EP0665685B1 (en) | Solid-state imager having photo fets and storage capacitors | |
| JP2965777B2 (ja) | 固体撮像装置 | |
| JP2021141621A (ja) | 固体撮像素子、電子機器、および、固体撮像素子の制御方法 | |
| US6512546B1 (en) | Image sensor using multiple array readout lines | |
| US5952659A (en) | Thermal infrared image sensor | |
| US20060108506A1 (en) | Column averaging/row binning circuit for image sensor resolution adjustment in lower intensity light environment | |
| US20060113459A1 (en) | Image sensor having resolution adjustment employing an analog column averaging/row averaging for high intensity light or row binning for low intensity light | |
| CN101803368A (zh) | 具有无开关有源像素的电流/电压模式图像传感器 | |
| JP2002507340A (ja) | 改善された充填比を有するｃｍｏｓ画像センサ | |
| JPH11103418A (ja) | 光電変換装置 | |
| US8120687B2 (en) | Signal reading method, signal reading circuit, and image sensor | |
| US20040095494A1 (en) | Sampling image signals generated by pixel circuits of an active pixel sensor (APS) image sensor in a sub-sampling mode | |
| JP3798462B2 (ja) | 固体撮像装置 | |
| US5825056A (en) | Scanning switch transistor for solid state imaging device | |
| JP4433702B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP2004186790A (ja) | 固体撮像装置及びその駆動方法 | |
| JP3563971B2 (ja) | 信号処理装置及びそれを用いた撮像装置 | |
| JPH0461573A (ja) | 画素増幅型固体撮像素子 | |
| JPH10233964A (ja) | ２値化信号形成用固体撮像装置 | |
| JP4363496B2 (ja) | 固体撮像装置およびその駆動方法 | |
| JP3395481B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JPH1169231A (ja) | センサ出力読み出し回路 | |
| US20050168609A1 (en) | Scanning switch transistor for solid-state imaging device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |