[go: up one dir, main page]

JP3362079B2 - はんだ粉末定着方法 - Google Patents

はんだ粉末定着方法

Info

Publication number
JP3362079B2
JP3362079B2 JP11950494A JP11950494A JP3362079B2 JP 3362079 B2 JP3362079 B2 JP 3362079B2 JP 11950494 A JP11950494 A JP 11950494A JP 11950494 A JP11950494 A JP 11950494A JP 3362079 B2 JP3362079 B2 JP 3362079B2
Authority
JP
Japan
Prior art keywords
solder
solder powder
metal
tackiness
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11950494A
Other languages
English (en)
Other versions
JPH0730243A (ja
Inventor
武夫 倉本
孝志 荘司
丈和 堺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP11950494A priority Critical patent/JP3362079B2/ja
Publication of JPH0730243A publication Critical patent/JPH0730243A/ja
Application granted granted Critical
Publication of JP3362079B2 publication Critical patent/JP3362079B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子部品類の配線回路部
金属表面に、均一かつ高精細なはんだ粉末の回路(例え
ば、プリント回路板に電子部品を取りつけるため、金属
回路のパッド面にあらかじめはんだ薄層を形成したも
の)を定着する及び該はんだ粉末を定着した電子部品に
他の電子部品を効率よく搭載する方法に関する。
【0002】
【従来の技術】近年電子部品類、例えばプラスチック基
板(フィルムもある。)、セラミック基板、あるいはプ
ラスチック等をコートした金属基板等の絶縁基板上に、
適当な方法により電子回路を形成したプリント配線板
(プリント基板あるいは印刷配線板とも言う。)が開発
され、その配線面上にIC素子、半導体チップ、抵抗、
コンデンサー等の電子部品をはんだ付けして電子機器を
構成させる手段が広く採用されている。
【0003】ところで上記実装回路装置の製造におい
て、電子部品のリード端子を所定のパッドにはんだ付け
するためには、前記パッド面にあらかじめフラックスを
含む所謂はんだクリームを印刷しておき、所要の電子部
品を位置決め配置した後、はんだクリームをリフローさ
せてはんだ付けを行うのが普通である。一方、あらかじ
めパッド面にはんだ薄層を形成させる要求が実装密度の
向上と共に高まっている。この理由は前記はんだクリー
ムでははんだブリッジ等の不良が避けられないからであ
る。
【0004】電子部品等におけるはんだ回路(はんだ薄
層)を形成するためには、メッキ法、はんだ浴ディップ
法(浸漬法)などが行われてきたが、実装密度の向上に
伴い、要求されるはんだ回路のパターンはますます微細
となり、作業効率、オンスペック率の向上と共に回路パ
ターンの縮小の要求のためこれらの方法では対応が困難
になりつつある。
【0005】これら従来のはんだ回路形成法の中で高精
細なパターンのはんだ回路に適用可能な方法としてはメ
ッキ法があるが、電子部品類のはんだ回路部となる対象
部分が独立したパターンとして存在する場合が多く、電
解メッキの適用は電気導通の点で困難を伴う。一方、無
電解メッキは上記電解メッキにおける電気導通の問題点
は解決されるが、はんだ薄層の厚さが必要な厚さを得る
ことが困難であるという技術上の問題がある。
【0006】また表面をフラックスでコーティングした
はんだ粉末を静電塗装法により回路部分に塗布する方法
(特開平3−50853号)、回路部分にフラックスを
印刷、塗布し、その上にはんだ粉末を付着させた後、は
んだの融点以上に加熱して溶融させ、このはんだ溶融面
上に気体を吹きつけてレベリングを行い、はんだ回路を
形成する方法(特開平4−10694号)等、数多くの
提案があるが、高精細なパターンのはんだ回路形成には
問題がある。
【0007】本発明者らはこれらの問題を金属露出部を
粘着性とすることによりはんだ粉末を正確にその部分に
のみ付着させることに成功し、先に特願平5−1936
6号として先に出願した。この方法によるときは、高精
細なはんだパターンを得ることは容易である。しかし粒
径の小さいはんだ粉末を使用することが必要となり、こ
の粒径の小さいはんだ粉末は表面積が極めて大で、表面
が酸化され易く、円滑なはんだ溶融のためにはフラック
スを塗布しなければならない。このため高精細なパター
ンに正確に付着したはんだ粉末がフラックス塗布により
乱されることがあり、微細なパターンであるほど、はん
だブリッジの形成あるいははんだ膜厚バラツキの原因と
なり易い。
【0008】
【発明が解決しようとする課題】本発明は、極めて微細
なパターンである電子部品類のはんだ被覆を必要とする
金属露出部のみにはんだ粉末を付着させ、これをフラッ
クス塗布または電子部品類の位置合せ、配置などの工程
においても金属露出部に付着したはんだ粉末が乱され、
その結果はんだブリッジやはんだ膜厚のバラツキがおこ
ることのないはんだパターンを維持したまま、フラック
ス処理可能なはんだ粉末定着方法並びに高精細なはんだ
回路形成法及び他の電子部品類の搭載方法の開発を目的
とする。
【0009】
【課題を解決するための手段】本発明は、 [1]電子部品類の金属回路露出部に、金属と作用して
粘着性を発現する粘着性付与化合物(以下単に「粘着性
付与化合物」という。)の少なくとも一種を含む組成物
で処理することにより粘着性を付与し、該粘着性付与部
にはんだ粉末を付着させた後、加熱し、定着することを
特徴とするはんだ粉末定着方法、 [2]電子部品類の金属回路露出部に、粘着性付与化合
物の少なくとも一種を含む組成物で処理して粘着性を付
与し、はんだ粉末を付着させ、次いでこれを加熱定着し
た後、該はんだ粉末定着部にフラックスを塗布し、次に
はんだ粉末をリフローさせることを特徴とするはんだ回
路形成法、および [3]電子部品類の金属回路露出部に、粘着性付与化合
物の少なくとも一種を含む組成物で処理して粘着性を付
与し、はんだ粉末を付着させ、次いで加熱定着した後、
該はんだ粉末定着部に対応して、他の実装用部品類を位
置合せ配置し、フラックスを該他の実装用部品類の配置
の前又は後に塗布し、リフローを行うことを特徴とする
電子部品を搭載する方法、を開発することにより上記の
目的を達成した。
【0010】本発明の対象とする電子部品類としては、
例えばプリント配線板、各種実装用部品類があり、プリ
ント配線板の例としては、プラスチック基板、プラスチ
ックフィルム基板、ガラス布基板、紙基材エポキシ樹脂
基板、セラミックス基板等に金属版を積層した基板ある
いは金属基材にプラスチックあるいはセラミックス等を
被覆した絶縁基板上に適当な方法により回路を形成した
片面電子部品類、両面プリント配線板、多層プリント配
線板あるいはフレキシブルプリント配線板に適用でき
る。又各種実装用部品類としては、例えばIC素子類
(ベアチップ、各種パッケージ類)、抵抗、コンデンサ
ー等をあげることができる。
【0011】電子部品類の回路を形成する金属としては
ほとんどの場合銅が主として用いられており、本発明の
粘着性付与化合物に対してもっとも好ましい金属材料で
あるが、他の金属であっても良い。他の金属にあっては
該粘着性が銅に比して弱い傾向がある。
【0012】本発明で使用する粘着性付与化合物として
は金属と作用して粘着性を発現する化合物であれば特に
限定はないが、例えば一般式(1)で表されるベンゾト
リアゾール系誘導体、
【化1】 一般式(2)で表されるナフトトリアゾール系誘導体、
【化2】 一般式(3)で表されるイミダゾール系誘導体、
【化3】 一般式(4)で表されるベンゾイミダゾール系誘導体、
【化4】 一般式(5)で表されるメルカプトベンゾチアゾール系
誘導体、
【化5】 一般式(6)で表されるベンゾチアゾールチオ脂肪酸系
誘導体など、N,S,O,Pなどの元素を有する有機化
合物が特に好ましい。
【化6】
【0013】これら粘着性付与化合物を処理する方法と
して水溶液の形で浸漬またはスプレー法などを適用する
場合、該粘着性付与化合物の少なくとも一つを水に溶解
する為に、酸性、好ましくはpH3〜5程度の微酸性に
調整した組成物を用いる。塗布法を適用する場合におい
ては、浸漬またはスプレー法で用いる組成物にカルボキ
シメチルセルローズ誘導体の如き増粘剤を添加し、イン
キ状にして用いると使い易い。この際溶液の濃度は、好
ましくは全体として0.05重量%乃至20重量%くら
いのものが使用し易い。
【0014】処理温度は室温よりは若干加温したほうが
粘着成膜の生成速度、生成量もよく、粘着性付与化合物
濃度、金属の種類になどにより変わり限定的でないが、
一般的には30℃乃至60℃くらいの範囲が好適であ
る。浸漬時間は限定的でないが、作業効率から5秒乃至
5分間位の範囲になるように他の条件を調整することが
好ましい。
【0015】なおこの場合、はんだ回路形成用組成物中
に銅イオンとして100〜1000ppmを共存させる
ときは粘着性膜の生成速度、生成量などの生成効率が高
まるので好ましい。
【0016】処理すべき電子部品類は他の金属回路部分
はレジストまたは樹脂等で覆われはんだ回路の部分の金
属回路のみが露出した状態にしておき、はんだ回路形成
用組成物で処理する。
【0017】ここで使用する前述の粘着性付与化合物を
含む組成物中に浸漬、スプレーまたは塗布し、これを適
宜溶媒による洗浄、乾燥を経て金属露出面のみに粘着性
を付与する。次にこの電子部品類にはんだ粉末をふりか
け、粘着面に付着させ、余分のはんだ粉末を除いた後、
加熱処理をする。然る後、フラックスを塗布し、次いで
リフローを行いはんだ回路を形成させる。更には、該は
んだ粉末の定着処理後、他の電子部品類を該はんだ粉末
パターンに対応して位置合せ後配置し、フラックスの塗
布は該他の電子部品類の配置前又は後で行い、これをリ
フローすることにより効率よく精密に他の電子部品類を
搭載できる。この際に使用するはんだの材質としては共
晶、銀入り、ビスマス入り等用途により任意に選択でき
る。
【0018】はんだを定着するための加熱処理温度は、
好ましくは50〜250℃に設定されるが、加熱定着温
度が低いときは、時間を長く設定し、加熱定着温度が高
いときは短くすることは必要であって、はんだ粉末が溶
融し流出しない条件を選ぶことが必要である。使用する
フラックスは使用するはんだ粉末に適合したフラックス
であれば良く、好ましくは塩素を含まないロジン系など
のフラックスが好ましい。
【0019】フラックスを塗布した後、リフロー炉等を
用いてはんだ粉末を溶融し、電子部品類回路の金属露出
面に高精細かつ均一な厚みを有するはんだ回路を形成さ
せることができる。また、はんだブリッジなどのおそれ
なく、高実装密度で他の電子部品類を搭載することがで
きる。
【0020】
【作用】本発明は電子部品類のはんだ回路を形成する
際、回路を形成する金属露出部を粘着性付与化合物を含
有する組成物で処理することにより、金属と粘着性付与
化合物との間で配位結合あるいは錯体が形成されその表
面に粘着性物質が生成すると推定しており、そこにはん
だ粉末を付着させることにより精確微細なはんだ粉末パ
ターンを形成させ、リフローするに先立って、はんだ粉
末を加熱することにより定着させ、フラックス塗布後リ
フローすることにより、はんだブリッジやはんだ膜厚の
バラツキが少ないはんだ回路を得るものである。また、
はんだ粉末を定着することにより、他の電子部品をはん
だブリッジを生起させずに正しく搭載できるものであ
る。
【0021】加熱定着する反応機構は完全に解明してい
ないが、粘着性付与化合物処理により粘着性が付与され
た金属露出面上に付着されたはんだ粉末は、粘着剤層と
の間の接着力が高まり、フラックス塗布に際してもはん
だ粉末が移動せず、初期の高精細パターンを維持可能と
なると共にはんだブリッジやはんだ膜厚のバラツキが防
止できるのでないかと推定している。
【0022】この加熱定着はフラックス処理時のみでな
く、余分のはんだ粉末の除去をハケ等の物理的手段で行
う時においても有効である。フラックス処理をするとき
は酸化皮膜が存在しても円滑なはんだ溶融ができる効果
がある。即ち、強力な接着が可能であるので、微細粉と
することにより表面積が大きくなるはんだ粉末の利用が
できるため高精細なはんだパターンの形成が容易とな
る。また、このことは他の電子部品を搭載する場合にお
いても微細なパターンが可能となる。
【0023】
【実施例】(実施例1)0.25mmピッチのTAB部
品を接続するため、対応する0.25mmピッチ銅パッ
ド部の銅を露出させたプリント配線板を、酢酸によりp
Hを約4に調整した2−ドデシルイミダゾール1重量%
水溶液中に40℃、30sec浸漬し、水洗、乾燥し、
銅パッド部表面に選択的に粘着性物質層を形成させた。
該プリント配線板に平均粒径約50μmの共晶はんだ粉
末をふりかけ、余分のはんだ粉末をエアで飛ばして粘着
性物質部分に選択的に付着させ高精細なはんだパターン
を得た。
【0024】該電子部品類を170℃、30sec、加
熱定着した後、微量な不必要部のはんだ粉末をハケで除
去し、市販ロジン系フラックスを塗布した後230℃、
1分間リフロー炉に入れはんだ粉末を溶融してはんだ回
路を形成し、銅パッド部表面に均一かつ高精細な厚さ3
0μmのはんだコートプリント配線板が得られた。得ら
れた配線板50ケをランダムサンプリングしてはんだブ
リッジの検査をしたところ、すべて問題はなかった。
【0025】(比較例1)加熱定着を行わずに、リフロ
ーしたほかはすべて実施例1と同じ操作を行った。加熱
定着をしなかったため微量な不必要部のはんだ粉末除去
時に必要部のはんだ粉末が一部脱落した。更に、正確で
あったはんだ粉末パターンはフラックス塗布によりはん
だ粉末の移動があったためかはんだ粉末をリフローした
はんだコートプリント配線板をランダムサンプリング
し、はんだブリッジの検査をしたところ、50ケ中2ケ
のプリント配線板にブリッジが認められた。また、はん
だ厚みもバラツキが大きかった。
【0026】(実施例2)実施例1と同様にして、加熱
定着後のはんだ粉末定着プリント配線板に対して、該は
んだ粉末定着部ロジン系フラックスを塗布した後、該パ
ターンに対応した0.25mmピッチTAB部品を位置
合せをして配置した。その後250℃に加熱したホット
バーによる圧着によってはんだ粉末を溶融し、TAB部
品をプリント配線板上に搭載した。この製品ははんだブ
リッジも全くなく、正確に搭載できていた。
【0027】(比較例2)実施例2において、加熱定着
を行わない以外は全て同様に行ったところ、フラックス
塗布時に付着したはんだ粉末の一部が移動した。さらに
TAB部品を搭載接合後の検査では、製品の約10%に
はんだブリッジが認められた。
【0028】(実施例3)0.3mmピッチQFP部品
をステンレス製メッシュ容器に収納し、該容器を、酢酸
によりpHを約4に調整した2−ペプタデシル−4−メ
チルイミダゾールの1重量%水溶液中に40℃、1分間
浸漬した後、水洗、乾燥した。QFPは金属露出部であ
るリード部だけに粘着性が発現した。QFPの該粘着部
に平均粒径30μmのはんだ粉末を付着させ、150
℃、1分間加熱して定着した。該はんだ粉末定着後にロ
ジン系フラックスを塗布し、250℃、1分間リフロー
を行ったところ、リード部にバラツキの少ない膜厚15
μm、かつブリッジのない良好なはんだ皮膜が形成でき
た。
【0029】(比較例3)加熱定着を行わない以外は実
施例3と全く同様にしてリフローを行ったところ、リー
ド部の一部にはんだ皮膜のない金属表面の露出が認めら
れ、はんだ皮膜の膜厚もバラツキが大きかった。この原
因は、フラックス塗布の際にはんだ粉末が移動した為発
生したと考えられる。
【0030】
【発明の効果】電子部品類のはんだ回路の形成には細い
はんだ粉末を用いると高精細なパターンの形成ができる
メリットがある反面、はんだ粉末の酸化表面積が増大す
る問題がある。
【0031】酸化物が多く含まれるはんだ粉末を使用す
る場合には、フラックスを使用し、酸化皮膜の影響を排
除すると共に、はんだ接合力を強固にすることができる
が、はんだパターンにフラックスを塗布するときは極め
て微細なはんだ粉末パターンを崩し易いため得られたは
んだコート配線板の微細なパターンのはんだブリッジを
起こし易く、またはんだ膜厚のバラツキの原因ともな
る。
【0032】本発明はこれを粘着物質面に付着したはん
だ粉末パターンを加熱定着させることによりはんだ粉末
パターンを定着し、はんだパターンを崩すことなくフラ
ックス塗布を可能としたものである。
【0033】このためはんだブリッジが起こらないか大
幅にかかる現象を抑制でき、またフラックス塗布に際し
はんだ粉末の移動を抑制できたためはんだ膜厚のバラツ
キを少なくすることができ、更にフラックスを使用する
ためはんだの接着力を充分に発揮可能なはんだ回路を形
成できた。
【0034】更には、加熱定着後は、はんだ粉末がフラ
ックス塗布などの外因により容易に移動しなくなったた
め、定着したはんだ粉末回路上に電子部品を直接搭載接
合が可能となり、工程の省略、生産性を向上させること
が可能となった。
フロントページの続き (56)参考文献 特開 平4−230095(JP,A) 特開 平1−227491(JP,A) 特開 平3−116994(JP,A) 特開 平6−61636(JP,A) (58)調査した分野(Int.Cl.7,DB名) H05K 3/34 B23K 3/06

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 電子部品類の金属回路露出部に、金属と
    作用して粘着性を発現する粘着性付与化合物の少なくと
    も一種を含む組成物で処理することにより粘着性を付与
    し、該粘着性付与部にはんだ粉末を付着させた後、加熱
    し、定着することを特徴とするはんだ粉末定着方法。
  2. 【請求項2】 電子部品類の金属回路露出部に、金属と
    作用して粘着性を発現する粘着性付与化合物の少なくと
    も一種を含む組成物で処理して粘着性を付与し、はんだ
    粉末を付着させ、次いでこれを加熱定着した後、該はん
    だ粉末定着部にフラックスを塗布し、次にはんだ粉末を
    リフローさせることを特徴とするはんだ回路形成法。
  3. 【請求項3】 電子部品類の金属回路露出部に、金属と
    作用して粘着性を発現する粘着性付与化合物の少なくと
    も一種を含む組成物で処理して粘着性を付与し、はんだ
    粉末を付着させ、次いで加熱定着した後、該はんだ粉末
    定着部に対応して、他の実装用部品類を位置合せ配置
    し、フラックスを該他の実装用部品類の配置の前又は後
    に塗布し、リフローを行うことを特徴とする電子部品を
    搭載する方法。
JP11950494A 1993-05-12 1994-05-09 はんだ粉末定着方法 Expired - Lifetime JP3362079B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11950494A JP3362079B2 (ja) 1993-05-12 1994-05-09 はんだ粉末定着方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-133914 1993-05-12
JP13391493 1993-05-12
JP11950494A JP3362079B2 (ja) 1993-05-12 1994-05-09 はんだ粉末定着方法

Publications (2)

Publication Number Publication Date
JPH0730243A JPH0730243A (ja) 1995-01-31
JP3362079B2 true JP3362079B2 (ja) 2003-01-07

Family

ID=26457225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11950494A Expired - Lifetime JP3362079B2 (ja) 1993-05-12 1994-05-09 はんだ粉末定着方法

Country Status (1)

Country Link
JP (1) JP3362079B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9918388B2 (en) 2013-01-09 2018-03-13 Sony Corporation Circuit substrate, method of manufacturing circuit substrate, and electronic component

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002335066A (ja) * 2001-05-10 2002-11-22 Showa Denko Kk ハンダ回路基板の形成方法
JP5562550B2 (ja) * 2008-11-19 2014-07-30 新光電気工業株式会社 はんだ被着方法
JP5238598B2 (ja) * 2009-04-30 2013-07-17 昭和電工株式会社 回路基板の製造方法
JP2013214734A (ja) * 2012-03-08 2013-10-17 Sumitomo Electric Ind Ltd 基板付き多心ケーブルの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9918388B2 (en) 2013-01-09 2018-03-13 Sony Corporation Circuit substrate, method of manufacturing circuit substrate, and electronic component

Also Published As

Publication number Publication date
JPH0730243A (ja) 1995-01-31

Similar Documents

Publication Publication Date Title
US5750271A (en) Method of forming solder film
EP0595343B1 (en) Method of forming solder film
JP4920401B2 (ja) 導電性回路基板の製造方法
JP3537871B2 (ja) はんだコートおよびその形成方法
KR20090039740A (ko) 땜납 회로 기판의 제조 방법
JP3362079B2 (ja) はんだ粉末定着方法
KR101062706B1 (ko) 땜납 분말의 부착 방법 및 납땜 전자 회로 기판의 제조 방법
JP4576286B2 (ja) 電子回路基板の製造方法および電子部品の実装方法
CN100536639C (zh) 焊接基板处理用夹具以及对电子电路基板附着焊料粉末的方法
JP3563500B2 (ja) 粉末はんだ付きシート及びはんだ回路の形成方法
JP2681738B2 (ja) 連続的はんだ回路形成法
JP3838672B2 (ja) はんだ回路基板の形成方法
JP4409990B2 (ja) ハンダ回路基板の製造方法。
JP2008041803A (ja) ハンダ回路基板の製造方法
JP4000606B2 (ja) はんだコート形成方法
TWI328415B (en) Method for attachment of solder powder to electronic circuit board and solder-attached electronic circuit board
JPH06342968A (ja) プリント配線板、その製造方法及びその実装方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081018

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091018

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111018

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121018

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131018

Year of fee payment: 11

EXPY Cancellation because of completion of term