JP3359942B2

JP3359942B2 - メモリカード装置

Info

Publication number: JP3359942B2
Application number: JP29172092A
Authority: JP
Inventors: 和夫小西
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1992-10-29
Filing date: 1992-10-29
Publication date: 2002-12-24
Anticipated expiration: 2017-12-24
Also published as: JPH06139143A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えばＥＥＰＲＯＭ
（エレクトリカリィ・イレーサブル・アンド・プログラ
マブル・リード・オンリー・メモリ）等のように、デー
タ書き込み時に書き込みベリファイを必要とする半導体
メモリを備えたメモリカード装置の改良に関する。

【０００２】

【従来の技術】周知のように、ＥＥＰＲＯＭは、現在、
磁気ディスクに代わるデータ記録媒体として注目を浴び
ているもので、データ保持のためのバックアップ電池が
不要であるとともに、チップ自体のコストを安くするこ
とができる等、ＳＲＡＭ（スタティック・ランダム・ア
クセス・メモリ）やＤ（ダイナミック）ＲＡＭの持たな
い特有な利点を有することから、特にメモリカード用と
して使用するための開発が盛んに行なわれている。

【０００３】そして、このメモリカードは、例えば撮影
した被写体の光学像を固体撮像素子を用いて電気的な画
像信号に変換し、この画像信号をデジタル画像データに
変換して半導体メモリに記録する電子スチルカメラ等に
使用して好適するもので、ＥＥＰＲＯＭをカード状のケ
ースに内蔵してなるメモリカードを、カメラ本体に着脱
自在となるように構成することによって、通常のカメラ
におけるフィルムと等価な取り扱いができるようにした
ものである。

【０００４】ここで、ＥＥＰＲＯＭは、複数の連続する
バイト（例えば５１２バイト等）でなるページを指定す
ることにより、ページ単位で一括してデータの書き込み
及び読み出しを行なうページモードを有しており、１ペ
ージ分の大量のデータを一斉に書き込み及び読み出しす
ることで、データの書き込み速度及び読み出し速度を向
上させることができるという利点を有する反面、データ
の書き込み時に書き込みベリファイを必要とするという
問題を有している。

【０００５】すなわち、ＥＥＰＲＯＭは、データ書き込
みを行なう場合、通常１回の書き込み動作では完全な書
き込みが行なわれない。このため、ＥＥＰＲＯＭに対し
て、１回の書き込み動作を行なう毎にＥＥＰＲＯＭの書
き込み内容を読み出し、正確に書き込まれているか否か
をチェックする必要があり、これが書き込みベリファイ
である。

【０００６】具体的には、ＥＥＰＲＯＭに書き込むべき
１ページ分のデータをバッファメモリに記録しておき、
バッファメモリからＥＥＰＲＯＭにデータを転送して書
き込んだ後、ＥＥＰＲＯＭの書き込み内容を読み出し、
バッファメモリの内容と比較して一致しているか否かを
判別している。そして、書き込みベリファイの結果、不
一致（エラー）と判定された場合には、再度バッファメ
モリの内容をＥＥＰＲＯＭに書き込む動作を繰り返すよ
うにしている。このため、書き込みベリファイの回数が
多くなるほど、再書き込みの回数が多くなるので、デー
タ書き込みに時間を要しデータ書き込み速度の劣化を招
くことになる。

【０００７】図６は、ＥＥＰＲＯＭにページ単位でデー
タ書き込みを行なう場合の、従来のデータ書き込み処理
動作を示すフローチャートである。ここで、データ書き
込み処理動作は、図示しないＣＰＵ（中央演算処理装
置）によって制御されるとすれば、まず、開始（ステッ
プＳ１）されると、ＣＰＵは、ステップＳ２で、ベリフ
ァイ回数Ｎを１に設定するとともに、ページ番号を０に
設定して、そのＥＥＰＲＯＭの１ページ目から書き込み
を開始するように制御する。

【０００８】そして、ＣＰＵは、ステップＳ３で、ペー
ジ内アドレスを０に設定する。すなわち、前述したよう
に１ページが５１２バイトで構成されるとすると、その
１バイト目のアドレスを設定する。その後、ＣＰＵは、
ステップＳ４で、データ書き込みを行なうための書き込
み命令をＥＥＰＲＯＭに設定し、ステップＳ５で、１ペ
ージ分のアドレス及びデータをＥＥＰＲＯＭに転送し、
データの書き込みを実行させる。

【０００９】ここで、ＥＥＰＲＯＭは、トランジスタの
ゲートに２０Ｖ以上の高電圧を印加し、チャネル内の電
子を移動させてトンネル現象を起こさせることにより、
メモリセルへのデータの書き込みを行なっている。この
ため、ＣＰＵは、データの書き込みを実行させてから、
ステップＳ６で、トンネル現象が起こるのを待つため
に、予め設定された基準単位時間である４０μｓ（プロ
グラム時間）をベリファイ回数Ｎ倍した電圧印加時間待
った後、ステップＳ７で、ベリファイ動作に移るための
命令をＥＥＰＲＯＭに設定する。

【００１０】すると、ＣＰＵは、ステップＳ８で、ＥＥ
ＰＲＯＭから書き込んだデータを読み出し、ステップＳ
９で、読み出したデータが書き込んだデータに一致して
いるか否かを判別するベリファイを実行する。そして、
ベリファイの結果、一致していると判定されれば（Ｏ
Ｋ）、ＣＰＵは、ステップＳ１０で、ページ内アドレス
が５１１か否か、つまり１ページの最終バイトか否かを
判別し、最終バイトでなければ（ＮＯ）、ステップＳ１
１で、ページ内アドレスを＋１してステップＳ８の処理
に戻される。

【００１１】また、最終バイトであれば（ＹＥＳ）、Ｃ
ＰＵは、ステップＳ１２で、最終ページであるか否かを
判別し、最終ページでなければ（ＮＯ）、ステップＳ１
３で、ページ番号を＋１してステップＳ３の処理に戻さ
れる。さらに、最終ページであれば（ＹＥＳ）、ＣＰＵ
は、ステップＳ１４で、リセット命令をＥＥＰＲＯＭに
設定し、ここに、ＥＥＰＲＯＭに対するページ単位での
データ書き込み動作が終了（ステップＳ１５）される。

【００１２】一方、ステップＳ９で一致していないと判
定されると（ＮＧ）、ＣＰＵは、ステップＳ１６で、ベ
リファイ回数Ｎが１００を越えたか否かを判別し、１０
０以下であれば（ＮＯ）、ステップＳ１７で、ベリファ
イ回数Ｎを＋１し、ステップＳ１８で、ページ内アドレ
スを０に設定し、ステップＳ１９で、書き込み命令をＥ
ＥＰＲＯＭに設定し、ステップＳ２０で、１ページ分の
アドレス及びデータをＥＥＰＲＯＭに転送し、再度、デ
ータの書き込みを実行させた後、ステップＳ２１で、４
０μｓの電圧印加時間待った後、ステップＳ７の処理に
戻される。

【００１３】また、ステップＳ１６で、１００を越えた
（ＹＥＳ）と判定されると、ＣＰＵは、ステップＳ２２
で、リセット命令をＥＥＰＲＯＭに設定しそのページ領
域を不良と判定して終了（ステップＳ２３）される。

【００１４】ところで、ＥＥＰＲＯＭのそれぞれのメモ
リセルに対するデータ書き込み時間は、チャネル内の電
子の移動速度つまりトンネル現象が起こるまでの電圧印
加時間によって左右される。すなわち、短時間の電圧印
加でトンネル現象が発生するメモリセルは、ベリファイ
回数が少なくて済み、長時間電圧印加しないとトンネル
現象が発生しないメモリセルは、必然的にベリファイ回
数が多くなりデータ書き込み速度が遅くなる。

【００１５】そして、各メモリセルがデータの書き込み
に必要とするベリファイ回数は、同じＥＥＰＲＯＭチッ
プ内でも大幅なばらつきがあり、このために、ページ単
位でのデータ書き込みに際しても、ページ毎にベリファ
イ回数にばらつきが生じ、ベリファイ回数が少なく短時
間でデータ書き込みが終了するページと、ベリファイ回
数が多く長時間を要しなければデータが書き込めないペ
ージとが存在することになる。

【００１６】また、このようなベリファイ回数のばらつ
きは、ＥＥＰＲＯＭチップ内だけでなく、ＥＥＰＲＯＭ
チップ毎にも存在する。このため、ＥＥＰＲＯＭチップ
を搭載したメモリカード毎にも、ベリファイ回数が少な
く短時間でデータ書き込みが終了するメモリカードと、
ベリファイ回数が多く長時間を要しなければデータが書
き込めないメモリカードとが存在することになり、同じ
種類のメモリカードでありながらデータ書き込み速度に
ばらつきが生じ、品質を平均化させることが困難である
という問題が生じている。

【００１７】

【発明が解決しようとする課題】以上のように、半導体
メモリとしてＥＥＰＲＯＭを搭載したメモリカードは、
ＥＥＰＲＯＭの各メモリセルが必要とするデータ書き込
み時間が大幅にばらつくことから、カード毎にデータ書
き込み速度が異なりカードの品質を平均化させることが
困難であるという問題を有している。

【００１８】そこで、この発明は上記事情を考慮してな
されたもので、カード毎のデータ書き込み速度のばらつ
きを吸収し、データ書き込み速度を均一化することがで
きる極めて良好なメモリカード装置を提供することを目
的とする。

【００１９】

【課題を解決するための手段】この発明に係るメモリカ
ード装置は、データ書き込み動作を予め設定された単位
時間実行した後、書き込んだデータを読み出して元のデ
ータと比較し、不一致である場合再度データの書き込み
を繰り返すことによりデータ書き込みが行なわれる半導
体メモリを備えたものを対象としている。そして、半導
体メモリの記憶領域を所定の基準領域に分割し、各基準
領域に対してそのデータ書き込みに要する時間の短い順
に優先順位を付したテーブルが形成されたメモリと、こ
のメモリに形成されたテーブルの優先順位に基づいて半
導体メモリの各基準領域に順次データの書き込みを行な
わせる制御手段とを備えるようにしたものである。

【００２０】

【作用】上記のような構成によれば、半導体メモリの各
基準領域に対して予めデータ書き込み時間の短い順に優
先順位を付しておき、半導体メモリへのデータ書き込み
が要求された状態で、その時点で最もデータ書き込み時
間の短い基準領域からデータの書き込みが開始されるよ
うになるので、カード毎のデータ書き込み速度のばらつ
きを吸収し、データ書き込み速度を均一化することがで
きる。

【００２１】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１において、１１はメモリカ
ード本体で、その一端部に設置されたコネクタ１２を介
して、例えば電子スチルカメラ本体等の図示しないホス
ト機器に接続されるようになされている。このコネクタ
１２には、ホスト機器から、メモリカード本体１１内の
ＥＥＰＲＯＭ１３に書き込むべきデジタルデータや、そ
の書き込み場所を示すアドレスデータ等が供給されてお
り、これらデジタルデータ及びアドレスデータは、バス
ライン１４を介してメモリコントロールゲートアレイ１
５に供給されている。

【００２２】また、上記ホスト機器からは、コネクタ１
２に対して、ＥＥＰＲＯＭ１３に対するデータの書き込
み及び読み出しを行なうために必要な各種のコントロー
ル信号ＣＴが供給されており、このコントロール信号Ｃ
Ｔもメモリコントロールゲートアレイ１５に供給されて
いる。さらに、このメモリコントロールゲートアレイ１
５からは、ホスト機器からのデジタルデータの入力を許
可するか否かを指定するレディ／ビジィ切替信号ＲＤＹ
／ＢＳＹが発生され、コネクタ１２を介してホスト機器
に供給されるようになされている。

【００２３】ここで、メモリコントロールゲートアレイ
１５は、その内部に図示しないバッファメモリを有して
おり、このバッファメモリに対するデジタルデータの書
き込み及び読み出し動作が、マイクロコンピュータ１６
によって制御される。すなわち、ホスト機器から出力さ
れコネクタ１２に供給されたデジタルデータは、一旦バ
ッファメモリに取り込まれ記録される。このときのバッ
ファメモリのデジタルデータの取り込みタイミングは、
上記コントロール信号ＣＴの１つでアドレスデータに同
期したバスクロックＢＣＫに基づいてマイクロコンピュ
ータ１６で生成されるアドレスデータによって制御され
る。

【００２４】そして、バッファメモリに対するデジタル
データの書き込みが終了すると、マイクロコンピュータ
１６は、内部発振回路１７から発生される内部クロック
ＣＫに基づいてアドレスデータを生成し、このアドレス
データによってバッファメモリからデジタルデータが読
み出され、バスライン１８を介してＥＥＰＲＯＭ１３に
出力される。このとき、マイクロコンピュータ１６は、
メモリコントロールゲートアレイ１５を介してＥＥＰＲ
ＯＭ１３にアドレスデータＡＤを出力させ、バッファメ
モリから読み出したデジタルデータを、ＥＥＰＲＯＭ１
３に例えば５１２バイトのページ単位で書き込むように
制御する。

【００２５】次に、マイクロコンピュータ１６は、ＥＥ
ＰＲＯＭ１３にデジタルデータが書き込まれた状態で、
メモリコントロールゲートアレイ１５からＥＥＰＲＯＭ
１３に対して、先にデータの書き込みを指定したアドレ
スデータＡＤを出力させ、ＥＥＰＲＯＭ１３から書き込
んだデジタルデータを読み出させて、それがバッファメ
モリに記録されたデジタルデータと一致しているか否か
を判別する、書き込みベリファイを実行する。

【００２６】そして、ＥＥＰＲＯＭ１３から読み出した
デジタルデータと、バッファメモリに記録されたデジタ
ルデータとが一致していないと、マイクロコンピュータ
１６は、再度、バッファメモリからＥＥＰＲＯＭ１３に
デジタルデータを転送して書き込みを行ない、この動作
が、ＥＥＰＲＯＭ１３から読み出したデジタルデータ
と、バッファメモリに記録されたデジタルデータとが完
全に一致するまで繰り返され、一致したときデジタルデ
ータのＥＥＰＲＯＭ１３への書き込み動作が終了され
る。

【００２７】また、ＥＥＰＲＯＭ１３に記録されたデジ
タルデータをホスト機器に読み出す場合には、ホスト機
器からコネクタ１２を介して読み出し要求がなされると
ともに、読み出すべきデジタルデータの記録されたアド
レスが指定される。すると、マイクロコンピュータ１６
は、内部発振回路１７から発生される内部クロックＣＫ
に基づいて生成されたアドレスデータＡＤによって、Ｅ
ＥＰＲＯＭ１３からデジタルデータを読み出し、バスラ
イン１８を介してメモリコントロールゲートアレイ１５
のバッファメモリに書き込ませる。

【００２８】その後、マイクロコンピュータ１６は、ホ
スト機器から与えられたバスクロックＢＣＫに基づいて
アドレスデータを生成し、このアドレスデータによって
バッファメモリからデジタルデータを読み出し、バスラ
イン１４及びコネクタ１２を介してホスト機器に導出さ
せ、ここに、ＥＥＰＲＯＭ１３からのデジタルデータの
読み出しが行なわれる。

【００２９】さらに、ホスト機器において、メモリカー
ド本体１１を初期化する操作がなされたとすると、ホス
ト機器は、ＥＥＰＲＯＭ１３の全データ記憶領域に０を
書き込ませるようなアドレスデータ，デジタルデータ及
びコントロール信号ＣＴをコネクタ１２に与えることに
より、メモリカード本体１１の初期化を行なうようにし
ている。

【００３０】ここで、上記マイクロコンピュータ１６に
は、ＥＥＰＲＯＭ１９が接続されており、このＥＥＰＲ
ＯＭ１９には、ＥＥＰＲＯＭ１３に書き込まれたデータ
の属性情報等を含む各種管理情報が記憶されている。そ
して、このＥＥＰＲＯＭ１９の管理情報記憶領域の一部
には、図２に示すように、優先順位管理テーブルが形成
されている。この優先順位管理テーブルには、図３に示
すように、優先順位１，２，３，……にそれぞれ対応し
てブロック番号記憶領域１９₁，１９₂，１９₃，……
が設けられている。

【００３１】そして、ＥＥＰＲＯＭ１３は、そのデータ
記憶領域が連続する複数のページでなるブロック（数ｋ
バイト）単位に分割されており、ブロック番号記憶領域
１９₁，１９₂，１９₃，……には、書き込みベリファ
イ回数の少ないつまりデータ書き込みに要する時間の短
いブロック番号から順次書き込まれている。すなわち、
優先順位が１のブロック番号記憶領域１９₁には、ＥＥ
ＰＲＯＭ１３の各ブロックの中で最もデータ書き込み時
間の短いブロックの番号が書き込まれており、優先順位
が２のブロック番号記憶領域１９₂には、ＥＥＰＲＯＭ
１３の各ブロックの中で２番目にデータ書き込み時間の
短いブロックの番号が書き込まれるというようになって
いる。

【００３２】この優先順位管理テーブルは、メモリカー
ド本体１１の製造工場で、出荷時にＥＥＰＲＯＭ１３に
対するデータ書き込み試験を行なう際に、ブロック単位
でデータ書き込みに要する時間が測定されるので、その
測定データに基づいて優先順位管理領域にブロック番号
を書き込むことで作成される。そして、各ブロック番号
記憶領域１９₁，１９₂，１９₃，……は、ポインタに
よって選択的に指示されている。

【００３３】ここで、今、メモリカード本体１１が初期
化されＥＥＰＲＯＭ１３の全データ記憶領域が０になっ
ている状態では、ポインタはブロック番号記憶領域１９
₁を指示している。このような状態で、ホスト機器から
データの書き込みが要求されると、マイクロコンピュー
タ１６は、ポインタの位置をみて優先順位が１のブロッ
ク番号記憶領域１９₁に書き込まれているブロック番号
を読み取り、そのブロック番号に対応するアドレスデー
タＡＤをメモリコントロールゲートアレイ１５を介して
ＥＥＰＲＯＭ１３に出力し、データを書き込ませる。

【００３４】このようにして、ブロック番号記憶領域１
９₁に書き込まれているブロック番号のブロック、つま
りＥＥＰＲＯＭ１３の各ブロックの中で最もデータ書き
込み時間の短いブロックに対するデータ書き込みが終了
されると、マイクロコンピュータ１６は、ブロック番号
記憶領域１９₂を指示するようにポインタの位置を移動
させ、以後、ホスト機器から書き込み要求されたデータ
は、ブロック番号記憶領域１９₂に書き込まれているブ
ロック番号のブロック、つまりＥＥＰＲＯＭ１３の各ブ
ロックの中で２番目にデータ書き込み時間の短いブロッ
クに書き込まれるように制御される。

【００３５】したがって、上記実施例のような構成によ
れば、ＥＥＰＲＯＭ１３の各ブロックに対して予めデー
タ書き込み時間の短い順に優先順位を付しておき、ＥＥ
ＰＲＯＭ１３へのデータ書き込みが要求された状態で、
その時点で最もデータ書き込み時間の短いブロックから
データの書き込みが開始されるようにしているので、カ
ード毎のデータ書き込み速度のばらつきを吸収し、デー
タ書き込み速度を均一化することができる。この場合、
優先順位に基づいたデータの書き込みは、メモリカード
本体１１内のマイクロコンピュータ１６がＥＥＰＲＯＭ
１９に記憶された優先順位管理領域を参照するという、
ホスト機器に無関係にメモリカード本体１１内部だけの
処理によって実行されるので、ホスト機器からみた場合
には、全くＳＲＡＭカードライクに使用することができ
る。

【００３６】ここで、ＥＥＰＲＯＭ１３には、そのペー
ジ単位でデータ書き込み時間にばらつきがあることを先
に述べたが、データ書き込み時間のばらつきは、ページ
を構成するバイト単位でも発生している。ここで、問題
となることは、ＥＥＰＲＯＭ１３へのデータ書き込みは
ページ単位で行なわれるため、例えば同じページの中に
１つでもデータ書き込み時間の極端に長いバイトが存在
すると、そのバイトのために既に正常にデータが書き込
まれた他のバイトに対してもデータの書き込みが繰り返
し行なわれることになり、いわゆる過剰書き込みとな
る。

【００３７】この場合、ＥＥＰＲＯＭ１３へのデータ書
き込みは、前述したように電子の移動によるトンネル現
象を利用しているので、データの書き込みが繰り返され
て電圧印加時間が必要以上に長くなると、電子の移動が
極端になりメモリセルのしきい値が変化し読み出しがで
きなくなる現象が発生する。このため、極端な過剰書き
込みは避ける必要があるにもかかわらず、ページ単位で
データの書き込みが行なわれることから、バイト単位で
過剰書き込みが発生することを防止することができない
ことになる。

【００３８】図４は、このような問題を解決するための
手段を示している。この図４に示す手段は、ＥＥＰＲＯ
Ｍのもつ特殊な性質を利用したものである。すなわち、
ＥＥＰＲＯＭのメモリセルは、論理値１の状態で論理値
０を書き込むと論理値０に反転するが、論理値０の状態
で論理値１を書き込んでも論理値１には反転せず論理値
０のままであり、論理値０の状態から論理値１の状態に
反転させるには、消去動作を行なわなければならないと
いう性質を持っている。なお、論理値１の状態で消去動
作を行なっても論理値１のままである。つまり、ＥＥＰ
ＲＯＭにとって消去とは、消去すべき記憶領域を論理値
１にすることである。

【００３９】このため、ＥＥＰＲＯＭにデータの書き込
みを行なう場合には、ＳＲＡＭのように上書きすること
ができないため、データの書き込みを行なう記憶領域を
一旦消去して論理値１に設定してから、改めてデータを
書き込む必要がある。このようなＥＥＰＲＯＭの性質
は、消去された状態で、メモリセルに電圧を印加し電子
を移動させてしまった状態を論理値０の書き込みとし、
メモリセルに電圧を印加せず電子を移動させないつまり
なにもしない状態を論理値１の書き込みとするというＥ
ＥＰＲＯＭのセル構造に起因しており、周知の事項であ
るから詳細な説明は省略する。

【００４０】そこで、図４において、入力端子２０に
は、ＥＥＰＲＯＭ１３に書き込むべきデジタルデータが
供給されている。このデジタルデータは、説明の都合
上、図５（ａ）に示すように１ページの長さを８バイト
で示し、またデータも便宜上０及び１にしている。そし
て、このデジタルデータは、バッファメモリ２１に一旦
書き込まれた後読み出され、オア回路２２及びバッファ
回路２３を介してＥＥＰＲＯＭ１３に書き込まれる。こ
のようにしてＥＥＰＲＯＭ１３に書き込まれた１ページ
分のデジタルデータは、ＥＥＰＲＯＭ１３から読み出さ
れて比較回路２４により、バッファメモリ２１から読み
出されたデジタルデータと比較される。

【００４１】この比較回路２４は、ＥＥＰＲＯＭ１３か
ら読み出されたデジタルデータとバッファメモリ２１か
ら読み出されたデジタルデータとをバイト単位で比較
し、両デジタルデータが一致しているときＬレベル（論
理値０）で不一致のときＨレベル（論理値１）となる比
較出力を発生する。このため、ＥＥＰＲＯＭ１３から読
み出されたデジタルデータが、図５（ｂ）に示すような
ものであったとすると、比較回路２４からは、図５
（ｃ）に示すように、図中左側から２バイト目と８バイ
ト目がＨレベルとなる比較出力が発生される。

【００４２】この比較回路２４の比較出力は、１ビット
ＲＡＭ２５に供給され１ページ分の比較結果が保持され
る。そして、バッファメモリ２１から読み出されたデジ
タルデータと１ビットＲＡＭ２５の出力をノット回路２
６で反転させたデータとを、オア回路２２で論理和演算
したデジタルデータが、ＥＥＰＲＯＭ１３に２度目に書
き込まれるデータとなる。このＥＥＰＲＯＭ１３に２度
目に書き込まれるデジタルデータは、図５（ｄ）に示す
ように、比較回路２４の比較結果が不一致となったバイ
トのみが論理値０となり、比較結果が一致したつまり正
常に書き込みが行なわれたバイトが論理値１となってい
る。

【００４３】換言すれば、ＥＥＰＲＯＭ１３への２度目
のデータ書き込み時には、比較回路２４の比較結果が不
一致となったバイトに論理値０が書き込まれ、比較結果
が一致したバイトに論理値１が書き込まれるようにな
る。すなわち、論理値１を書き込むということは、上述
したように、メモリセルに電圧を印加しないつまりなに
もしないことであるため、比較結果が一致したバイトに
論理値１を書き込むということは、そのバイトのメモリ
セルに今以上に電圧が印加されることをなくし、過剰書
き込みを防止していることになる。

【００４４】そして、ＥＥＰＲＯＭ１３に書き込まれた
デジタルデータは、ＥＥＰＲＯＭ１３から読み出されて
比較回路２４により、バッファメモリ２１から読み出さ
れたデジタルデータと再度比較される。この場合、ＥＥ
ＰＲＯＭ１３から読み出されたデジタルデータが、図５
（ｅ）に示すようなものであったとすると、比較回路２
４からは、図５（ｆ）に示すように、図中左側から２バ
イト目がＨレベルとなる比較出力が発生される。そし
て、この比較回路２４の比較出力が１ビットＲＡＭ２５
に供給され、その出力をノット回路２６で反転させたデ
ータとバッファメモリ２１から読み出されたデジタルデ
ータとをオア回路２２で論理和演算した図５（ｇ）に示
すようなデジタルデータが、ＥＥＰＲＯＭ１３に３度目
に書き込まれるデータとなる。

【００４５】その後、ＥＥＰＲＯＭ１３に書き込まれた
デジタルデータを読み出した結果が、図５（ｈ）に示す
ように元の図５（ａ）に示すデジタルデータに完全に一
致し、比較回路２４からＨレベルの出力が発生されなく
なったとき、ＥＥＰＲＯＭ１３に対するデジタルデータ
の書き込みが完了される。なお、１ビットＲＡＭ２５
は、マイクロコンピュータ１６からのクリア信号が入力
端子２７を介して供給されることによりクリアされる。

【００４６】したがって、１ページ分の同じデジタルデ
ータを比較回路２４による比較結果が一致するまで繰り
返しＥＥＰＲＯＭ１３に書き込むのではなく、比較結果
が一致したバイトには論理値１を書き込むというよう
に、ＥＥＰＲＯＭ１３に書き込むべきデジタルデータを
変更させるようにしたので、正常にデータが書き込まれ
たバイトのメモリセルには今以上に電圧が印加されるこ
とがなくなり、バイト単位での過剰書き込みの発生を防
止することができる。なお、この発明は上記実施例に限
定されるものではなく、この外その要旨を逸脱しない範
囲で種々変形して実施することができる。

【００４７】

【発明の効果】以上詳述したようにこの発明によれば、
カード毎のデータ書き込み速度のばらつきを吸収し、デ
ータ書き込み速度を均一化することができる極めて良好
なメモリカード装置を提供することができる。

【図面の簡単な説明】

【図１】この発明に係るメモリカード装置の一実施例を
示すブロック構成図。

【図２】同実施例の優先順位管理テーブルを示す図。

【図３】同優先順位管理テーブルの詳細を示す図。

【図４】バイト単位での過剰書き込みの発生を防止する
手段を示すブロック構成図。

【図５】同手段の動作を説明するために示す図。

【図６】ＥＥＰＲＯＭへのデータ書き込み動作を示すフ
ローチャート。

【符号の説明】

１１…メモリカード本体、１２…コネクタ、１３…ＥＥ
ＰＲＯＭ、１４…バスライン、１５…メモリコントロー
ルゲートアレイ、１６…マイクロコンピュータ、１７…
内部発振回路、１８…バスライン、１９…ＥＥＰＲＯ
Ｍ、２０…入力端子、２１…バッファメモリ、２２…オ
ア回路、２３…バッファ回路、２４…比較回路、２５…
１ビットＲＡＭ、２６…ノット回路、２７…入力端子。

Claims

(57)【特許請求の範囲】

【請求項１】データ書き込み動作を予め設定された単
位時間実行した後、書き込んだデータを読み出して元の
データと比較し、不一致である場合再度データの書き込
みを繰り返すことによりデータ書き込みが行なわれる半
導体メモリを備えたメモリカード装置において、前記半導体メモリの記憶領域を所定の基準領域に分割
し、各基準領域に対してそのデータ書き込みに要する時
間の短い順に優先順位を付したテーブルが形成されたメ
モリと、このメモリに形成されたテーブルの優先順位に基づいて
前記半導体メモリの各基準領域に順次データの書き込み
を行なわせる制御手段とを具備してなることを特徴とす
るメモリカード装置。
【請求項２】前記半導体メモリは、データ書き込み時
に第１の論理状態から第２の論理状態に反転可能で第２
の論理状態から第１の論理状態に反転不可能であり、第
２の論理状態から第１の論理状態には消去処理によって
反転させるセルを有し、前記制御手段は、前記テーブルの優先順位に基づいて前
記半導体メモリに各基準領域単位でデータの書き込みを
行なう場合、書き込んだデータを読み出して元のデータ
と比較し不一致である場合再度データの書き込みを繰り
返す際に、書き込むべきデータの一致している部分を第
１の論理状態に設定することを特徴とする請求項１記載
のメモリカード装置。