[go: up one dir, main page]

JP3349475B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3349475B2
JP3349475B2 JP20878399A JP20878399A JP3349475B2 JP 3349475 B2 JP3349475 B2 JP 3349475B2 JP 20878399 A JP20878399 A JP 20878399A JP 20878399 A JP20878399 A JP 20878399A JP 3349475 B2 JP3349475 B2 JP 3349475B2
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
oxide
gas
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20878399A
Other languages
Japanese (ja)
Other versions
JP2000058794A (en
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP20878399A priority Critical patent/JP3349475B2/en
Publication of JP2000058794A publication Critical patent/JP2000058794A/en
Application granted granted Critical
Publication of JP3349475B2 publication Critical patent/JP3349475B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、半導体集積回路の
キャパシタの誘電体膜をスパッタ法で形成する作製方法
に関する。
The present invention relates to a method for forming a dielectric film of a capacitor of a semiconductor integrated circuit by a sputtering method.

【0002】[0002]

【従来の技術】化学的気相法等によって作製された絶縁
体膜を利用してアクティブ素子または半導体集積回路、
または誘電体膜を利用したキャパシタが広く注目されて
いる。
2. Description of the Related Art An active element or a semiconductor integrated circuit using an insulator film formed by a chemical vapor method or the like,
Alternatively, a capacitor using a dielectric film has attracted widespread attention.

【0003】かかる低温にて絶縁物を作製する他の方法
として、プラズマCVD 法や100%〜80%のAr原子をスパッ
タ用気体として用いたスパッタリング法が知られてい
る。
As another method for producing an insulator at such a low temperature, a plasma CVD method and a sputtering method using 100% to 80% of Ar atoms as a sputtering gas are known.

【0004】これはAr等の不活性ガスがタ−ゲット材料
をたたきだす確率(スパッタリングイ−ルド)が高い為
であった。本発明者らが、スパッタリング法によって作
製された絶縁膜の特性について鋭意検討した結果、絶縁
膜の性能を示す下側の被形成面すなわち下側電極活性層
と成膜された絶縁膜界面との界面準位がアルゴンの量で
きわめて大きく変化していることがわかった。特にその
極端な例として、キャパシタまたはゲイト絶縁物として
酸化タンタルを用いる場合、タンタルが安定のためこの
成分の金属成分(Ta 成分) がクラスタ(5〜50Åの粒径の
粒の群) を発生する。このクラスタおよび下地表面の損
傷による絶縁膜中の固定電荷の数を反映するフラットバ
ンド電圧の理想値よりのズレ(悪化) が、また絶縁耐圧
の低下がスパッタリング時のArガスの割合に大きく依存
することを見出した。
This is because the probability that an inert gas such as Ar or the like strikes the target material (sputtering yield) is high. The present inventors have conducted extensive studies on the characteristics of an insulating film formed by a sputtering method, and as a result, the lower formed surface showing the performance of the insulating film, that is, the lower electrode active layer and the formed insulating film interface It was found that the interface states varied greatly with the amount of argon. As an extreme example, when tantalum oxide is used as a capacitor or gate insulator, the metal component (Ta component) of this component generates clusters (groups of particles having a particle size of 5 to 50 mm) because tantalum is stable. . The deviation (deterioration) of the flat band voltage from the ideal value which reflects the number of fixed charges in the insulating film due to the damage of the cluster and the underlying surface largely depends on the ratio of Ar gas at the time of sputtering. I found that.

【0005】更に光CVD 法によってキャパシタの誘電体
膜を作製することが試みられている。下地材料の半導体
または電極材料との反応損傷がなく、2×1010eV-1cm-2
程度の界面準位密度が得られているが、膜作製に必要と
する時間が長く( 成膜速度が非常に遅い) 、工業的な応
用には不向きであった。また水素が用いられ、ホットエ
レクトロン効果を誘発するため、長期特性に問題があっ
た。
Further, it has been attempted to produce a dielectric film of a capacitor by a photo-CVD method. 2 × 10 10 eV -1 cm -2 with no reaction damage with the underlying semiconductor or electrode material
Although the interface state density of the order was obtained, the time required for film formation was long (the film formation speed was very slow), and thus it was not suitable for industrial applications. Further, since hydrogen is used to induce a hot electron effect, there is a problem in long-term characteristics.

【0006】[0006]

【発明が解決しようとする課題】本発明は従来の問題点
を解決する方法であり、良好な特性の酸化タンタル、酸
化チタン、チタン酸バリウム、チタン酸鉛等の金属酸化
物絶縁膜を膜中に金属のクラスタ、ピンホ−ル等がな
く、かつ低温プロセスで水素を用いることなく作製する
方法を提供するものである。
SUMMARY OF THE INVENTION The present invention is a method for solving the conventional problems, in which a metal oxide insulating film such as tantalum oxide, titanium oxide, barium titanate or lead titanate having good characteristics is formed in a film. Another object of the present invention is to provide a method for manufacturing a semiconductor device without using metal clusters and pinholes and using a low-temperature process without using hydrogen.

【0007】[0007]

【課題を解決するための手段】本発明の構成は、酸化タ
ンタル、酸化チタン等の誘電体、チタン酸バリウム等の
強誘電体等の金属酸化膜を半導体集積回路におけるキャ
パシタの誘電体膜とした半導体集積回路の一部に用いる
ための作製方法に関する。
According to the structure of the present invention, a metal oxide film such as a dielectric such as tantalum oxide or titanium oxide or a ferroelectric such as barium titanate is used as a dielectric film of a capacitor in a semiconductor integrated circuit. The present invention relates to a manufacturing method used for part of a semiconductor integrated circuit.

【0008】[0008]

【発明の実施の形態】本発明は、かかる絶縁膜をスパッ
タリング法にて行う。スパッタリングに用いる気体を酸
化物、例えば酸素がアルゴン等の不活性ガスに対し75体
積%以上さらに好ましくは不活性気体をまったく用いな
い酸化物気体、特に酸素のみの条件下で金属酸化物のタ
−ゲットのスパッタリングを行い、酸化物絶縁膜を半導
体基板に作られたMIS FET を覆ってスタックト型(積層
法) で作製することを特徴とするものである。
In the present invention, such an insulating film is formed by a sputtering method. The gas used for sputtering is an oxide, for example, 75% by volume or more of oxygen relative to an inert gas such as argon, more preferably an oxide gas containing no inert gas at all, especially a metal oxide under the condition of only oxygen. Get sputtering is performed, and an oxide insulating film is formed by a stacked type (lamination method) covering an MIS FET formed on a semiconductor substrate.

【0009】またスパッタリングはスパッタガスを成膜
された被膜の成分の一部とする気体、例えば酸化タンタ
ル膜にあっては、酸素を100%または80〜100 体積%とし
て、酸化タンタルのタ−ゲットを高周波(RF)スパッタ法
を用いて行う。するとタ−ゲット材料が飛翔中にこのス
パッタ用気体である酸素と酸化反応をより完全に行わし
めることができる。
In sputtering, a gas containing a sputtering gas as a part of a component of a formed film, for example, in a tantalum oxide film, oxygen is set to 100% or 80 to 100% by volume, and a target of tantalum oxide is formed. Is performed using a radio frequency (RF) sputtering method. Then, while the target material is flying, the oxidation reaction with oxygen as the sputtering gas can be more completely performed.

【0010】更にこれを助長するため、これに加えてハ
ロゲン元素を含む気体を酸化物気体に対し0.2 〜20体積
%同時に混入することにより、酸化珪化物に同時に不本
意で導入されるアルカリイオンの中和、不対結合手の中
和をも可能としたものである。
In order to further promote this, in addition to this, a gas containing a halogen element is simultaneously mixed in an amount of 0.2 to 20% by volume with respect to the oxide gas, so that alkali ions introduced at the same time to the silicide are unintentionally introduced. It also enables neutralization and neutralization of unpaired bonds.

【0011】本発明に用いられるスパッタリング法とし
てRFスパッタ、直流スパッタ等いずれの方法も使用でき
るが、スパッタリングタ−ゲットが導電率の悪い酸化
物、例えばTa2O5 等の金属酸化物の場合、安定した放電
を持続するために13.56MHzの高周波RFマグネトロンスパ
ッタ法を用いることが好ましい。
As the sputtering method used in the present invention, any method such as RF sputtering and DC sputtering can be used. However, when the sputtering target is an oxide having poor conductivity, for example, a metal oxide such as Ta 2 O 5 , It is preferable to use a 13.56 MHz high frequency RF magnetron sputtering method to maintain stable discharge.

【0012】以下に実施例により本発明を詳しく説明す
る。
Hereinafter, the present invention will be described in detail with reference to examples.

【0013】[0013]

【実施例】〔実施例1〕図1に本発明の実施例を示す。[Embodiment 1] FIG. 1 shows an embodiment of the present invention.

【0014】この実施例の1Tr/Cell のDRAM(ダイナミ
ックメモリ) の1つのセルの作製に本発明を用いたもの
である。図面において、半導体基板には1つの ゲイト
型電界効果トランジスタ(20)がソ−スまたはドレイン
(8),ドレインまたはソ−ス(9),ゲイト電極(7),ゲイト絶
縁膜(6) として構成されている。
The present invention is used for manufacturing one cell of a 1 Tr / Cell DRAM (dynamic memory) of this embodiment. In the drawing, one gate type field effect transistor (20) is provided on a semiconductor substrate as a source or a drain.
(8), a drain or source (9), a gate electrode (7), and a gate insulating film (6).

【0015】更にこのトランジスタの一方のドレインま
たはソ−ス(9) には下側電極(10)、酸化タンタルの誘電
体膜(11)、上側電極(12)よりなるキャパシタ(21)を直列
させて設けている。これらの外周辺には埋置した絶縁膜
(5) を有せしめている。この構造はスタックド型DRAMの
メモリセルの形状を示している。
Further, a capacitor (21) comprising a lower electrode (10), a tantalum oxide dielectric film (11), and an upper electrode (12) is connected in series to one drain or source (9) of the transistor. Provided. Buried insulating film around these outside
(5) This structure shows the shape of the memory cell of the stacked DRAM.

【0016】この図面でキャパシタの誘電体膜(11)は本
発明の酸化タンタルのタ−ゲットを酸素のスパッタ法で
被膜形成した。
In this drawing, the dielectric film (11) of the capacitor is formed by coating the target of tantalum oxide of the present invention by an oxygen sputtering method.

【0017】この上に本発明方法による酸化タンタルの
絶縁膜を作製した。その条件を以下に示す。
On this, an insulating film of tantalum oxide was formed by the method of the present invention. The conditions are shown below.

【0018】次に、上側電極■としてAlを電子ビ−ム蒸
着法により形成し、キャパシタを完成させた。
Next, Al was formed as an upper electrode に よ り by electron beam evaporation to complete a capacitor.

【0019】Arガスを25%以下の割合で混合した雰囲気
下で絶縁膜を作成する場合には、タ−ゲットと基板との
距離をArガス0%で作製する場合より長くすることで、Ar
ガス0%で作製する場合とほぼ同様の膜質の絶縁膜を得る
ことが可能である。さらにArガス25%以下の割合で混合
して形成したゲイト絶縁膜に対し、エキシマレ−ザ光を
照射し、フラッシュアニ−ルを施し、膜中に取り入れた
弗素等のハロゲン元素を活性化し、珪素の不完全結合手
と中和させ、膜中の固定電荷の発生原因を取り除くこと
も可能であった。
In the case where an insulating film is formed in an atmosphere in which Ar gas is mixed at a ratio of 25% or less, the distance between the target and the substrate is set to be longer than that in the case where Ar gas is formed at 0%.
It is possible to obtain an insulating film having substantially the same film quality as in the case of manufacturing with 0% gas. Further, the gate insulating film formed by mixing at a ratio of Ar gas of 25% or less is irradiated with excimer laser light and flash annealed to activate a halogen element such as fluorine introduced into the film, thereby reducing the silicon content. It was also possible to eliminate the cause of the generation of fixed charges in the membrane by neutralizing with the incomplete bonds of.

【0020】また、スパッタリングに用いる材料は全て
高純度のものが好ましい。例えば、スパッタリングタ−
ゲットは4N以上の酸化タンタル、酸化チタン、チタン酸
バリウム、チタン酸鉛が最も好ましい。 この酸化タン
タルの比誘電率が27もあり、周波数特性が高周波まで優
れているため、酸化珪素被膜 (比誘電数3.8)と比べて大
きい蓄積容量を得ることができる。
It is preferable that all materials used for sputtering have high purity. For example, a sputtering target
The get is most preferably 4N or more of tantalum oxide, titanium oxide, barium titanate, and lead titanate. Since the tantalum oxide has a relative dielectric constant of 27 and has excellent frequency characteristics up to high frequencies, a large storage capacity can be obtained as compared with a silicon oxide film (relative dielectric constant: 3.8).

【0021】また、この絶縁ゲイト型電界効果トランジ
スタ(20)のゲイト絶縁膜は熱酸化法による酸化珪素、ま
たは100%酸素を用いたスパッタ法の酸化珪素を用いた。
しかしこのゲイト絶縁膜を酸化タンタルまたはこれと酸
化珪素との多層膜にしても、シリコン半導体との界面凖
位は2×1010cm-2しかなく良好であった。
The gate insulating film of the insulated gate field effect transistor (20) is made of silicon oxide formed by thermal oxidation or silicon oxide formed by sputtering using 100% oxygen.
However, even if this gate insulating film was made of tantalum oxide or a multilayer film of silicon oxide and tantalum oxide, the interface state with the silicon semiconductor was only 2 × 10 10 cm −2 , which was good.

【0022】また、このキャパシタ(21)の下側電極(10)
はリンが添加されたシリコン半導体を用いて形成した。
しかしこの電極材料は金属タンタル、タングステン、チ
タン、モリブデンであっても、これらのシリサイドであ
ってもよい。
The lower electrode (10) of the capacitor (21)
Was formed using a silicon semiconductor to which phosphorus was added.
However, this electrode material may be metal tantalum, tungsten, titanium, molybdenum, or a silicide thereof.

【0023】更にこの上に上側電極(12)をアルミニウム
または金属タンタルとアルミニウムの多層膜で形成して
キャパシタ(21)を構成させた。酸化タンタルの厚さは30
0 〜3000Åとした。代表的には、500 〜1500Å、例えば
1000Åとした。しかしこれは酸化珪素等では比誘電率が
小さいため、メモリセルとしては厚さを約30Åに薄くし
なければならない。しかし本発明方法で形成した酸化タ
ンタルは比誘電率が大きいため、その厚さは例えば1000
Åとすることができる。結果として絶縁性に優れ、また
ピンホ−ルの存在を少なくすることが可能となった。
Further, an upper electrode (12) was formed of aluminum or a multilayer film of metal tantalum and aluminum to form a capacitor (21). Tantalum oxide thickness is 30
0 to 3000 mm. Typically, 500-1500Å, for example
1000 mm. However, since the relative permittivity of silicon oxide or the like is small, the thickness of the memory cell must be reduced to about 30 °. However, since tantalum oxide formed by the method of the present invention has a large relative dielectric constant, its thickness is, for example, 1000.
Å. As a result, the insulating properties were excellent, and the presence of pinholes could be reduced.

【0024】このため図1において、絶縁ゲイト型電界
効果トランジスタのチャネル長を0.1〜1μm例えば0.5
μmとしてもよく、さらに1Tr/Cellの大きさで20μm
□の中に1つのメモリ(1ビット)を作製することがで
きた。
Therefore, in FIG. 1, the channel length of the insulated gate field effect transistor is set to 0.1 to 1 μm, for example, 0.5
μm, and 20 μm for the size of 1Tr / Cell
One memory (1 bit) could be manufactured in the box.

【0025】また、この酸化タンタルの形成の際、水素
をまったく含まないスパッタ法で形成し、加えてその上
下の電極をも水素を含まないスパッタ法で形成するた
め、その成膜中の水素がその後の熱処理でゲイト絶縁膜
にまでドリフト(拡散)し、ホットキャリアのトラップ
センタになってしまうことを防ぐことも可能となった。
In forming the tantalum oxide, a sputtering method containing no hydrogen is used, and the upper and lower electrodes are formed by a sputtering method containing no hydrogen. It is also possible to prevent drift (diffusion) to the gate insulating film by the subsequent heat treatment and to become a hot carrier trap center.

【0026】〔実施例2〕図2はダイナミックメモリの
セルを一対(2ビット)を構成して設けたものである。
[Embodiment 2] FIG. 2 shows a configuration in which cells of a dynamic memory are provided in a pair (2 bits).

【0027】図面において、半導体基板(1),埋置したフ
ィ−ルド絶縁膜(5),半導体表面に凸状に形成したドレイ
ンまたはソ−ス(9) およびその上に導体の電極・リ−ド
(19)を有する。この側面に、酸化珪素膜(6) をゲイト絶
縁膜として構成せしめた。異方性エッチングにより一対
のゲイト電極(7),(7')を有せしめ、ソ−スまたはドレイ
ン(8),(8')を設けている。チャネル形成領域(15),(15')
へのホウ素のイオン注入は、ゲイト電極(7),(7')の形成
の前に凸状の領域(9),(19)とフィ−ルド絶縁膜(5) とを
マスクとして1×1015〜5×1016cm-3の濃度に形成し
た。そしてその後ソ−スまたはドレイン(8),(8')を1×
1019〜1×1021cm-3の濃度にイオン注入法により作製し
た。キャパシタ(21)は下側電極(10)、酸化タンタルの誘
電体(11), 上側電極(12)を実施例1と同様に形成した。
In the drawing, a semiconductor substrate (1), a buried field insulating film (5), a drain or source (9) formed in a convex shape on a semiconductor surface, and a conductor electrode / leaf formed thereon are provided. Do
(19). On this side, a silicon oxide film (6) was formed as a gate insulating film. A pair of gate electrodes (7) and (7 ') are provided by anisotropic etching, and sources or drains (8) and (8') are provided. Channel formation area (15), (15 ')
Before the formation of the gate electrodes (7) and (7 '), boron ions are implanted into the substrate by using the convex regions (9) and (19) and the field insulating film (5) as masks. It was formed to a concentration of 15 ~5 × 10 16 cm -3. Then, the source or drain (8), (8 ') is 1 ×
It was manufactured by ion implantation at a concentration of 10 19 to 1 × 10 21 cm −3 . As the capacitor (21), a lower electrode (10), a tantalum oxide dielectric (11), and an upper electrode (12) were formed in the same manner as in Example 1.

【0028】10〜20μm □の大きさに2つのビットを構
成する1Tr/Cell を作ることができた。
A 1Tr / Cell having two bits in a size of 10 to 20 μm □ was successfully formed.

【0029】また、ホットキャリアのトラップセンタを
ゲイト絶縁膜中に形成させる要因の水素を用いないため
に、0.1 〜1μm のチャネル長でも安定にトランジスタ
特性を得ることができた。
Further, since hydrogen, which is a factor for forming a hot carrier trap center in the gate insulating film, is not used, stable transistor characteristics can be obtained even with a channel length of 0.1 to 1 μm.

【0030】更に本発明の実施例に酸化タンタルとした
が、そのかわりに発明の構成で示した酸化チタン、チタ
ン酸バリウム、チタン酸鉛を用いて1Tr/Cellの誘電体と
してもよい。
Further, although tantalum oxide is used in the embodiment of the present invention, a 1Tr / Cell dielectric may be used instead of the titanium oxide, barium titanate, and lead titanate shown in the constitution of the present invention.

【0031】[0031]

【発明の効果】これらはすべてスパッタにより酸素また
は酸化物気体を従来知られているアルゴンが主たる気体
の逆にアルゴンを零または25%以下にすることにより、
良質な絶縁膜を作ることができることを実験的に発見し
た事実に基づく。
All of these can be achieved by reducing the oxygen or oxide gas by sputtering to zero or less than 25% of argon, which is the reverse of the conventionally known main gas of argon.
It is based on the fact that it has been experimentally discovered that a high-quality insulating film can be formed.

【0032】本発明方法により、低温プロセスのみであ
ってかつキャパシタを構成する電極および誘電体として
水素を用いることなく成膜したため、非常に特性の良い
薄膜トランジスタを容易に形成することができた。
According to the method of the present invention, a thin film transistor having very good characteristics could be easily formed because the film was formed only by a low-temperature process and without using hydrogen as an electrode and a dielectric constituting a capacitor.

【0033】また、ゲイト絶縁膜中に存在するホットキ
ャリアおよび固定電荷の発生原因を減らすことができた
ので、長期的な使用において特性変化の少ない信頼性の
良いトランジスタ、キャパシタを提供することが可能と
なった。
Further, since the generation of hot carriers and fixed charges in the gate insulating film can be reduced, it is possible to provide a highly reliable transistor and capacitor with little characteristic change in long-term use. It became.

【0034】本発明に用いるキャパシタまたは絶縁ゲイ
ト型トランジスタの形状はスタガ−型を用いず、逆スタ
ガ−型または縦チャネル型のトランジスタを用いてもよ
い。またトランジスタの珪素に非単結晶ではなく単結晶
を用いたモノリシックICの一部に用いられる絶縁ゲイト
型電界効果トランジスタとしてもよい。
The shape of the capacitor or the insulating gate type transistor used in the present invention is not limited to the staggered type, but may be an inverted staggered type or a vertical channel type transistor. Further, an insulated gate field effect transistor used as a part of a monolithic IC using single crystal instead of non-single crystal for silicon of the transistor may be used.

【0035】また、キャパシタもー層の誘電体のキャパ
シタではなく積層型の多層構造としてもよく、また電極
を上下で挟む構造ではなく左右で挟む横並べ方式にして
もよい。
Also, the capacitor may be a multilayered multilayer structure instead of a single-layer dielectric capacitor, or may be a side-by-side system in which electrodes are sandwiched between left and right rather than vertically.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明方法を用いたダイナミックメモリセ
ルである半導体装置の実施例を示す。
FIG. 1 shows an embodiment of a semiconductor device which is a dynamic memory cell using the method of the present invention.

【図2】 本発明方法を用いたダイナミックメモリセ
ルである半導体装置の実施例を示す。
FIG. 2 shows an embodiment of a semiconductor device which is a dynamic memory cell using the method of the present invention.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−135777(JP,A) 特開 平1−119055(JP,A) 特開 平2−76257(JP,A) 特開 平2−60157(JP,A) 特開 平2−47256(JP,A) 特開 平2−94209(JP,A) 特開 昭59−52526(JP,A) 特開 昭59−211854(JP,A) 特開 昭62−23117(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/8242 H01L 21/316 H01L 27/108 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-135777 (JP, A) JP-A-1-19055 (JP, A) JP-A-2-76257 (JP, A) JP-A-2- 60157 (JP, A) JP-A-2-47256 (JP, A) JP-A-2-94209 (JP, A) JP-A-59-52526 (JP, A) JP-A-59-211854 (JP, A) JP-A-62-23117 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/8242 H01L 21/316 H01L 27/108

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 半導体基板に形成された凸状の領域の側
面にゲイト電極が形成された絶縁ゲイト型電界効果トラ
ンジスタと、前記絶縁ゲイト型電界効果トランジスタに
接続されたキャパシタとを有する半導体装置の作製方法
において、前記キャパシタの誘電体として金属酸化物絶
縁膜をスパッタリング法により形成する際のスパッタガ
スは、不活性気体、75体積%以上の酸化物気体、及び
前記酸化物気体に対して0.2〜20体積%のハロゲン
元素を含む気体を有することを特徴とする半導体装置の
作製方法。。
1. A semiconductor device comprising: an insulated gate field effect transistor having a gate electrode formed on a side surface of a convex region formed in a semiconductor substrate; and a capacitor connected to the insulated gate field effect transistor. In the manufacturing method, when a metal oxide insulating film is formed as a dielectric of the capacitor by a sputtering method, an inert gas, an oxide gas of 75% by volume or more, and 0. A method for manufacturing a semiconductor device, comprising a gas containing 2 to 20% by volume of a halogen element. .
【請求項2】 請求項1において、前記金属酸化物絶縁
膜は、酸化タンタルまたは酸化チタンからなることを特
徴とする半導体装置の作製方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the metal oxide insulating film is made of tantalum oxide or titanium oxide.
【請求項3】 請求項1において、前記金属酸化物絶縁
膜は、チタン酸バリウムまたはチタン酸鉛からなること
を特徴とする半導体装置の作製方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the metal oxide insulating film is made of barium titanate or lead titanate.
【請求項4】 請求項1乃至3のいずれか一において、
前記酸化物気体は酸素であることを特徴とする半導体装
置の作製方法。
4. The method according to claim 1, wherein
The method for manufacturing a semiconductor device, wherein the oxide gas is oxygen.
JP20878399A 1999-07-23 1999-07-23 Method for manufacturing semiconductor device Expired - Lifetime JP3349475B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20878399A JP3349475B2 (en) 1999-07-23 1999-07-23 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20878399A JP3349475B2 (en) 1999-07-23 1999-07-23 Method for manufacturing semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19517690A Division JP3155270B2 (en) 1990-07-24 1990-07-24 Method for manufacturing metal oxide insulating film

Publications (2)

Publication Number Publication Date
JP2000058794A JP2000058794A (en) 2000-02-25
JP3349475B2 true JP3349475B2 (en) 2002-11-25

Family

ID=16562040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20878399A Expired - Lifetime JP3349475B2 (en) 1999-07-23 1999-07-23 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3349475B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6088152B2 (en) 2012-04-13 2017-03-01 ラピスセミコンダクタ株式会社 Nonvolatile memory and semiconductor device

Also Published As

Publication number Publication date
JP2000058794A (en) 2000-02-25

Similar Documents

Publication Publication Date Title
US6144057A (en) Semiconductor memory device including a field effect transistor
JP3649917B2 (en) Dielectric film for capacitors
US6458645B2 (en) Capacitor having tantalum oxynitride film and method for making same
JPH09121035A (en) Semiconductor device capacitor manufacturing method
JPH04192526A (en) Film formation method
JP2903134B2 (en) Semiconductor device
KR100753777B1 (en) Article comprising a dielectric material of Zr-Ge-Ti-O or Hf-Ge-Ti-O and method of making the same
JP2502789B2 (en) Method for manufacturing thin film transistor
TW471161B (en) Method of manufacturing capacitor of semiconductor device
US6777740B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP3349475B2 (en) Method for manufacturing semiconductor device
JP2000022105A (en) Method for manufacturing semiconductor device
JP3350652B2 (en) Method for manufacturing dynamic memory
JP3179779B2 (en) Method for manufacturing nitride insulating film
JP3108797B2 (en) Method for manufacturing high dielectric constant dielectric thin film
JP3308513B2 (en) Method for manufacturing insulating gate type semiconductor device
JP3155270B2 (en) Method for manufacturing metal oxide insulating film
JP3308512B2 (en) Insulated gate semiconductor device and method of manufacturing the same
JP3197531B2 (en) Method for manufacturing semiconductor device
JP2945946B2 (en) Method for manufacturing oxide insulating film
KR100342873B1 (en) Method for forming capacitor of semiconductor device
JPH06140570A (en) Electronic component having high dielectric constant dielectric thin film and manufacturing method thereof
JP3143610B2 (en) Thin film insulated gate type semiconductor device and method of manufacturing the same
US7335570B1 (en) Method of forming insulating films, capacitances, and semiconductor devices
JP3658254B2 (en) Insulated gate type semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080913

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090913

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100913

Year of fee payment: 8

EXPY Cancellation because of completion of term