[go: up one dir, main page]

JP3326382B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3326382B2
JP3326382B2 JP07963298A JP7963298A JP3326382B2 JP 3326382 B2 JP3326382 B2 JP 3326382B2 JP 07963298 A JP07963298 A JP 07963298A JP 7963298 A JP7963298 A JP 7963298A JP 3326382 B2 JP3326382 B2 JP 3326382B2
Authority
JP
Japan
Prior art keywords
circuit board
semiconductor device
manufacturing
electrode
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07963298A
Other languages
Japanese (ja)
Other versions
JPH11274241A (en
Inventor
太 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP07963298A priority Critical patent/JP3326382B2/en
Publication of JPH11274241A publication Critical patent/JPH11274241A/en
Application granted granted Critical
Publication of JP3326382B2 publication Critical patent/JP3326382B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10W72/01225
    • H10W72/01331
    • H10W72/0198
    • H10W72/07141
    • H10W72/072
    • H10W72/07251
    • H10W72/073
    • H10W72/20
    • H10W72/241
    • H10W72/5522
    • H10W74/15
    • H10W90/724
    • H10W90/734

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、回路基板上に半導
体チップを実装してなる半導体装置の製造方法に関する
ものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device having a semiconductor chip mounted on a circuit board.

【0002】[0002]

【従来の技術】近年、半導体装置の製造方法において各
種半導体チップを回路基板に実装する場合には、ベアチ
ップを用いた実装が行われるようになってきた。以下、
従来の半導体装置の製造方法の代表的な2種類につい
て、図9〜図11を参照しながら説明する。
2. Description of the Related Art In recent years, when various semiconductor chips are mounted on a circuit board in a method of manufacturing a semiconductor device, mounting using a bare chip has been performed. Less than,
Two typical methods of manufacturing a conventional semiconductor device will be described with reference to FIGS.

【0003】第1に、従来の実装方法の代表的な1つで
あるSBB方式(スタッド・バンプ・ボンディング方
式)を、図9及び図10を参照しながら説明する。図9
は、SBB方式により半導体チップが実装された回路基
板、つまり実装基板を示す断面図である。図9におい
て、100は半導体チップ、110は半導体チップ10
0の主面に形成されたボンディング用のパッド、120
はパッド110上に形成された金バンプ、130は金バ
ンプ120の先端に形成された導電性接着剤、140は
回路基板、150は回路基板140の上面に形成された
電極、160は半導体チップ100と回路基板140と
を固定するために設けられたアンダーフィル樹脂であ
る。
First, an SBB method (stud bump bonding method), which is a typical one of the conventional mounting methods, will be described with reference to FIGS. FIG.
FIG. 2 is a sectional view showing a circuit board on which a semiconductor chip is mounted by the SBB method, that is, a mounting board. 9, reference numeral 100 denotes a semiconductor chip, and 110 denotes a semiconductor chip 10.
0, a bonding pad formed on the main surface of
Is a gold bump formed on the pad 110, 130 is a conductive adhesive formed on the tip of the gold bump 120, 140 is a circuit board, 150 is an electrode formed on the upper surface of the circuit board 140, 160 is a semiconductor chip 100 And an underfill resin provided for fixing the circuit board 140 to the substrate.

【0004】SBB方式の具体的な実装方法を、図10
(a)〜(g)を参照しながら説明する。図10(a)
〜(g)は、SBB方式の各工程を示す断面図である。
A specific mounting method of the SBB method is shown in FIG.
This will be described with reference to (a) to (g). FIG. 10 (a)
(G) is sectional drawing which shows each process of SBB system.

【0005】まず、図10(a)に示すように、ウェハ
ー200に設けられた複数のチップ領域210の主面に
パッド110を形成し、各チップ領域210を完成させ
る。次に、図10(b)に示すように、ダイシング工程
によりウェハー200を分割し、各チップ領域210か
らなる複数の半導体チップ100を完成させる。次に、
図10(c)に示すように、分割された半導体チップ1
00に対し、金線と一般的なボールボンディングワイヤ
ーボンド工法とを用いて、パッド110上に突起付電極
115を形成する。次に、図10(d)に示すように、
形成された全ての突起付電極115に対し、パッド11
0の表面からの高さを均一に揃えるためにレベリングを
行って、金バンプ120を形成する。次に、図10
(e)に示すように、レベリングを施された金バンプ1
20の先端へ導電性接着剤130を転写し、圧着ツール
300により半導体チップ100を保持し、金バンプ1
20と回路基板140の電極150とを対向させて位置
合わせしフェースダウンで圧着した後に、導電性接着剤
130を硬化させる。これにより、導電性接着剤130
を介して、パッド110と電極150とを電気的に接続
する。次に、図10(f)に示すように、ディスペンサ
ー310を用いて、アンダーフィル樹脂160により半
導体チップ100と回路基板140との間の空間を充填
する。次に、図10(g)に示すように、充填されたア
ンダーフィル樹脂160を硬化させることにより、半導
体チップ100を回路基板140へ接着して固定する。
First, as shown in FIG. 10A, pads 110 are formed on the main surfaces of a plurality of chip areas 210 provided on a wafer 200, and each chip area 210 is completed. Next, as shown in FIG. 10B, the wafer 200 is divided by a dicing process, and a plurality of semiconductor chips 100 including the respective chip regions 210 are completed. next,
As shown in FIG. 10C, the divided semiconductor chip 1
On the other hand, an electrode 115 with a projection is formed on the pad 110 by using a gold wire and a general ball bonding wire bonding method. Next, as shown in FIG.
The pad 11 is provided for all the formed protruding electrodes 115.
The gold bumps 120 are formed by performing leveling in order to make the heights from the surface of 0 uniform. Next, FIG.
As shown in (e), leveled gold bump 1
The conductive adhesive 130 is transferred to the tip of the semiconductor chip 100, and the semiconductor chip 100 is held by the crimping tool 300.
The conductive adhesive 130 is cured after the electrode 20 of the circuit board 140 and the electrode 20 of the circuit board 140 are opposed to each other and positioned and pressed down face down. Thereby, the conductive adhesive 130
, The pad 110 and the electrode 150 are electrically connected. Next, as shown in FIG. 10F, the space between the semiconductor chip 100 and the circuit board 140 is filled with the underfill resin 160 using the dispenser 310. Next, as shown in FIG. 10G, the semiconductor chip 100 is adhered and fixed to the circuit board 140 by curing the filled underfill resin 160.

【0006】第2に、もう1つの代表的な従来の半導体
装置の製造方法である、異方導電性フィルムを用いた半
導体装置の製造方法を、図11及び図12を参照しなが
ら説明する。図11は、異方導電性フィルムを用いた半
導体装置の製造方法により半導体チップが実装された回
路基板、つまり実装基板を示す断面図である。図11に
おいて、100は半導体チップ、110は半導体チップ
100の主面に形成されたボンディング用のパッド、1
20はパッド110上に形成された金バンプ、140は
回路基板、150は回路基板140の上面に形成された
電極、170は金バンプ120と電極150とを電気的
に接続し、かつ半導体チップ100と回路基板140と
を固定するための異方導電性フィルムである。
Second, a method for manufacturing a semiconductor device using an anisotropic conductive film, which is another typical conventional method for manufacturing a semiconductor device, will be described with reference to FIGS. FIG. 11 is a cross-sectional view showing a circuit board on which a semiconductor chip is mounted by a method for manufacturing a semiconductor device using an anisotropic conductive film, that is, a mounting board. In FIG. 11, reference numeral 100 denotes a semiconductor chip; 110, bonding pads formed on the main surface of the semiconductor chip 100;
Reference numeral 20 denotes a gold bump formed on the pad 110; 140, a circuit board; 150, an electrode formed on the upper surface of the circuit board 140; 170, an electrical connection between the gold bump 120 and the electrode 150; And an anisotropic conductive film for fixing the substrate and the circuit board 140.

【0007】異方導電性フィルムを用いた半導体チップ
の具体的な実装方法を、図12(a)〜(f)を参照し
ながら説明する。図12(a)〜(f)は、異方導電性
フィルムを用いた実装方法の各工程を示す断面図であ
る。
A specific method for mounting a semiconductor chip using an anisotropic conductive film will be described with reference to FIGS. FIGS. 12A to 12F are cross-sectional views showing steps of a mounting method using an anisotropic conductive film.

【0008】まず、SBB方式の場合と同様に、図12
(a)〜(d)において、半導体チップ100の電極1
10上に金バンプ120を形成する。次に、図12
(e)に示すように、圧着ツール300により半導体チ
ップ100を保持し、金バンプ120と回路基板140
の電極150とを対向させて位置合わせし、異方導電性
フィルム170を介して半導体チップ100を回路基板
140へフェースダウンで熱圧着する。ここで、異方導
電性フィルム170は、導電粒子とバインダーとから構
成されている。導電粒子としては、銀やニッケル等の電
気抵抗が低い金属からなる粒子や、これらの金属を表面
にコーティングした樹脂粒子等が用いられ、バインダー
としては熱可塑性又は熱硬化性の樹脂が用いられる。次
に、図12(f)に示すように、熱圧着によりバインダ
ーを溶融又は軟化させ、金バンプ120と電極150と
の間においてのみ導電粒子同士を接触させて、パッド1
10と電極150とを電気的に接続する。そして、異方
導電性フィルム170のバインダーを硬化させることに
より、半導体チップ100を回路基板140へ接着して
固定する。
First, as in the case of the SBB system, FIG.
1A to 1D, the electrode 1 of the semiconductor chip 100
A gold bump 120 is formed on 10. Next, FIG.
As shown in (e), the semiconductor chip 100 is held by the crimping tool 300, and the gold bump 120 and the circuit board 140 are held.
The semiconductor chip 100 is thermocompression-bonded face down to the circuit board 140 via the anisotropic conductive film 170. Here, the anisotropic conductive film 170 is composed of conductive particles and a binder. As the conductive particles, particles made of a metal having a low electric resistance such as silver or nickel, resin particles coated on the surface with such a metal, or the like is used. As the binder, a thermoplastic or thermosetting resin is used. Next, as shown in FIG. 12F, the binder is melted or softened by thermocompression bonding, and the conductive particles are brought into contact with each other only between the gold bump 120 and the electrode 150.
10 and the electrode 150 are electrically connected. Then, the semiconductor chip 100 is adhered and fixed to the circuit board 140 by curing the binder of the anisotropic conductive film 170.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、上記従
来の実装方法によれば、不可欠な工程である金バンプ1
20のレベリング工程において、ウェハー200の反り
やレベリング装置の機械的精度の不足等から、ウェハー
状態で一括して金バンプ120の高さを均一にすること
が困難である。したがって、ダイシング後の半導体チッ
プ100毎に金バンプ120のレベリングを行う必要が
あるので、レベリング工程のスループットが低下して製
造コストが上昇する。
However, according to the above-mentioned conventional mounting method, the gold bump 1 which is an essential step
In the leveling process of No. 20, it is difficult to make the heights of the gold bumps 120 uniform at once in the wafer state due to the warpage of the wafer 200 and the lack of mechanical accuracy of the leveling device. Therefore, the gold bumps 120 need to be leveled for each of the semiconductor chips 100 after dicing, so that the throughput of the leveling step is reduced and the manufacturing cost is increased.

【0010】また、SBB方式の場合には、アンダーフ
ィル樹脂160を充填するために一般的には1チップ当
たり20〜90秒程度必要で、かつアンダーフィル樹脂
160の硬化にも時間を要するので、スループットが更
に低下する。一方、異方導電性フィルム170を用いる
場合には、異方性導電フィルム170を、予め整形して
回路基板140の所定の場所へ設置する工程を要するの
で、スループットが更に低下する。したがって、これら
の2方式とも、スループットが低いので大量生産には不
向きであり、かつ製造コストが高いという問題を有す
る。
In the case of the SBB method, it generally takes about 20 to 90 seconds per chip to fill the underfill resin 160, and it takes time to cure the underfill resin 160. Throughput is further reduced. On the other hand, when the anisotropic conductive film 170 is used, a process of shaping the anisotropic conductive film 170 in advance and installing the anisotropic conductive film 170 at a predetermined location on the circuit board 140 is required, so that the throughput is further reduced. Therefore, these two methods have problems that they are unsuitable for mass production due to low throughput and that the manufacturing cost is high.

【0011】本発明は、上記従来の問題を解決するため
に、金バンプの高さの均一化と、半導体チップを回路基
板へ固定するための接着層の形成とを、ウェハー状態で
一括して行うことによって、高スループットでベアチッ
プを回路基板へ実装できる半導体装置の製造方法を提供
することを目的とする。
According to the present invention, in order to solve the above-mentioned conventional problems, the uniformization of the height of gold bumps and the formation of an adhesive layer for fixing a semiconductor chip to a circuit board are collectively performed in a wafer state. An object of the present invention is to provide a method for manufacturing a semiconductor device which can perform a bare chip on a circuit board with high throughput by performing the method.

【0012】上記の目的を達成するために、本発明の第
1の半導体装置の製造方法は、請求項1に記載されてい
るように、回路基板上に半導体チップを実装してなり,
スタッド・バンプ・ボンディング方式を用いた半導体装
置の製造方法であって、ウェハーが有する複数のチップ
領域の主面に各々形成されたパッド上にボールボンディ
ングワイヤーボンド工法を用いて突起付電極を形成する
工程と、前記ウェハー上において少なくとも前記突起付
電極の上部を露出して前記突起付き電極の間を埋める樹
脂層を形成する工程と、前記樹脂層及び前記突起付電極
の上面が同じ高さになるまで前記樹脂層と前記突起付電
極とを研磨して、前記突起付電極からバンプを形成する
工程と、前記ウェハーを各々前記チップ領域毎に切り離
して複数の半導体チップに分割する工程と、前記半導体
チップ上のバンプと前記回路基板上の電極とを互いに対
向させて位置合わせする工程と、前記半導体チップを前
記回路基板上へ載置し、前記バンプと前記回路基板上の
電極とを電気的に接続する工程とを備えている。
In order to achieve the above object, a first method of manufacturing a semiconductor device of the present invention, as described in claim 1, Ri name by mounting a semiconductor chip on a circuit board,
A method of manufacturing a semiconductor device using a stud bump bonding method, ball Bondi on pads which are respectively formed on the main surface of the plurality of chip regions with the wafer
Forming a protruding electrode by using a bonding wire bonding method, and forming at least the protruding electrode on the wafer .
Forming a resin layer to expose the upper portion of the electrode fill between the protruding electrodes having the projection and said resin layer to said resin layer and the upper surface of the protrusion with electrodes <br/> is flush Charging
Polishing a pole to form a bump from the protruding electrode; separating the wafer into a plurality of semiconductor chips by separating the wafer into chip regions ; and forming a bump on the semiconductor chip. And positioning the electrodes on the circuit board so as to face each other, placing the semiconductor chip on the circuit board, and electrically connecting the bumps and the electrodes on the circuit board; It has.

【0013】これにより、ウェハー状態で一括して突起
付電極の高さの均一化と半導体チップ主面への樹脂層の
形成とを行い、半導体チップに分割した後にフェイスダ
ウンで半導体チップを回路基板へ実装する。したがっ
て、半導体装置の製造を高スループットで行うことがで
きる。
Thus, the projections are collectively formed in the wafer state.
The height of the electrodes is made uniform and the resin layer is formed on the main surface of the semiconductor chip. After dividing the semiconductor chip, the semiconductor chip is mounted face down on the circuit board. Therefore, a semiconductor device can be manufactured with high throughput.

【0014】請求項2に記載されているように、請求項
1の半導体装置の製造方法において、電気的に接続する
工程では、バンプの上面と回路基板上の電極とを熱圧着
して合金層を形成することにより、バンプと回路基板上
の電極とを電気的に接続することができる。
According to a second aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, in the step of electrically connecting, the upper surface of the bump and the electrode on the circuit board are thermocompression bonded. Is formed, the bumps and the electrodes on the circuit board can be electrically connected.

【0015】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後に、合金層によっ
て確実にバンプと回路基板の電極とを接続する。したが
って、高スループットで確実に半導体装置を製造するこ
とができる。
Thus, the height of the bumps is made uniform and the resin layer is formed on the main surface of the semiconductor chip in a batch at the wafer state. After the semiconductor chips are divided, the bumps and the circuit board are surely formed by the alloy layer. To the electrode of Therefore, a semiconductor device can be reliably manufactured with high throughput.

【0016】請求項3に記載されているように、請求項
1の半導体装置の製造方法において、電気的に接続する
工程では、バンプの上面と回路基板上の電極との接触部
に超音波を印加しつつ熱圧着して合金層を形成してもよ
い。
According to a third aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, in the step of electrically connecting, the ultrasonic wave is applied to a contact portion between the upper surface of the bump and the electrode on the circuit board. The alloy layer may be formed by thermocompression while applying the pressure.

【0017】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後に、より低い熱エ
ネルギーで形成した合金層によって確実にバンプと回路
基板の電極とを接続する。したがって、高スループット
で確実に、かつ高温を印加することなく半導体装置を製
造することができる。
In this way, the bump height is made uniform and the resin layer is formed on the main surface of the semiconductor chip in a lump in the wafer state, and after dividing into semiconductor chips, the alloy layer formed with lower thermal energy Thus, the bumps and the electrodes of the circuit board are securely connected. Therefore, a semiconductor device can be manufactured with high throughput and without applying a high temperature.

【0018】請求項4に記載されているように、請求項
1の半導体装置の製造方法において、位置合わせする工
程は、バンプと回路基板上の電極との間に導電性物質を
形成する工程を更に備え、電気的に接続する工程では、
導電性物質を硬化させることとしてもよい。
According to a fourth aspect of the present invention, in the method of manufacturing a semiconductor device according to the first aspect, the step of aligning includes the step of forming a conductive material between the bump and the electrode on the circuit board. Further, in the step of electrically connecting,
The conductive material may be cured.

【0019】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後に、導電性物質を
硬化させて確実にバンプと回路基板の電極とを接続す
る。したがって、高スループットで確実に半導体装置を
製造することができる。
In this way, the height of the bumps is made uniform and the resin layer is formed on the main surface of the semiconductor chip in a lump in the wafer state. The bumps are connected to the electrodes of the circuit board. Therefore, a semiconductor device can be reliably manufactured with high throughput.

【0020】請求項5に記載されているように、請求項
4の半導体装置の製造方法において、導電性物質は導電
性接着剤であり、電気的に接続する工程では、バンプの
上面と回路基板上の電極とを導電性接着剤を介して熱圧
着することとしてもよい。
According to a fifth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fourth aspect, the conductive material is a conductive adhesive, and in the step of electrically connecting, the upper surface of the bump and the circuit board are electrically connected. The upper electrode may be thermocompression-bonded via a conductive adhesive.

【0021】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後にフェイスダウン
で半導体チップを回路基板へ実装する際に、導電性接着
剤を硬化させて確実にバンプと回路基板の電極とを接続
する。したがって、高スループットで確実に半導体装置
を製造することができる。
In this way, the heights of the bumps are made uniform and the resin layer is formed on the main surface of the semiconductor chip in a batch at the wafer state, and after dividing into semiconductor chips, the semiconductor chip is mounted face down on the circuit board. At this time, the conductive adhesive is cured to securely connect the bumps to the electrodes of the circuit board. Therefore, a semiconductor device can be reliably manufactured with high throughput.

【0022】請求項6に記載されているように、請求項
4の半導体装置の製造方法において、導電性物質は半田
を含む物質であり、電気的に接続する工程では、バンプ
と回路基板上の電極との間に半田を含む物質を介在させ
て半田リフローすることとしてもよい。
According to a sixth aspect of the present invention, in the method of manufacturing a semiconductor device according to the fourth aspect, the conductive material is a material containing solder, and in the step of electrically connecting, the conductive material is formed between the bump and the surface of the circuit board. Solder reflow may be performed by interposing a material containing solder between the electrodes.

【0023】これにより、ウェハー状態で一括してバン
プの高さの均一化と半導体チップ主面への樹脂層の形成
とを行い、半導体チップに分割した後に、半田リフロー
によって、半田を含む物質を硬化させて確実にバンプと
回路基板の電極とを接続する。したがって、複数の半導
体チップを一括して回路基板へ実装できるので、より高
スループットで確実に半導体装置を製造することができ
る。
In this way, the height of the bumps is made uniform and the resin layer is formed on the main surface of the semiconductor chip in a lump in the wafer state, and after dividing into semiconductor chips, the material containing solder is reflowed by solder reflow. After curing, the bumps are securely connected to the electrodes of the circuit board. Therefore, since a plurality of semiconductor chips can be mounted on the circuit board at a time, a semiconductor device can be manufactured with higher throughput and higher reliability.

【0024】請求項7に記載されているように、請求項
1〜6のうちいずれか1つの半導体装置の製造方法にお
いて、樹脂層を形成する工程では、該樹脂層の材料とし
て熱可塑性樹脂又は熱硬化性樹脂のうちのいずれかを用
いて、電気的に接続する工程では、樹脂層を接着剤とし
て硬化させることが好ましい。
According to a seventh aspect of the present invention, in the method of manufacturing a semiconductor device according to any one of the first to sixth aspects, in the step of forming the resin layer, a thermoplastic resin or a thermoplastic resin is used as a material of the resin layer. In the step of electrically connecting using any of the thermosetting resins, it is preferable to cure the resin layer as an adhesive.

【0025】これにより、バンプと回路基板の電極とを
電気的に接続するのと同じ工程で半導体チップと回路基
板との固定を強化できるので、強度を向上させた半導体
装置を更に高いスループットで製造できる。また、熱可
塑性樹脂又は熱硬化性樹脂の特性に応じた温度を印加し
て、バンプと回路基板の電極とを接続するとともに樹脂
層を硬化させるので、接続のための最適な条件を選んで
半導体チップを実装することができる。
With this, the fixing of the semiconductor chip and the circuit board can be strengthened in the same process as the step of electrically connecting the bumps and the electrodes of the circuit board, so that a semiconductor device with improved strength can be manufactured with higher throughput. it can. In addition, by applying a temperature according to the characteristics of the thermoplastic resin or the thermosetting resin to connect the bumps to the electrodes of the circuit board and to cure the resin layer, select the optimal conditions for the connection to the semiconductor. Chips can be mounted.

【0026】[0026]

【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態について、図1と図2とを参照しなが
ら説明する。図1(a)〜(g)は、本実施形態に係る
半導体装置の製造方法の各工程を示す断面図である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS (First Embodiment) A first embodiment of the present invention will be described below with reference to FIGS. 1A to 1G are cross-sectional views illustrating each step of the method for manufacturing a semiconductor device according to the present embodiment.

【0027】まず、図1(a)に示すように、ウェハー
20の複数のチップ領域22において、主面上にボンデ
ィング用のパッド21を形成する。
First, as shown in FIG. 1A, pads 21 for bonding are formed on the main surface in a plurality of chip areas 22 of a wafer 20.

【0028】次に、図1(b)に示すように、各チップ
領域22において、金線と一般的なボールボンディング
ワイヤーボンド工法とを用いて、パッド21上に突起付
電極23を形成する。
Next, as shown in FIG. 1B, in each chip area 22, an electrode 23 with a projection is formed on the pad 21 by using a gold wire and a general ball bonding wire bonding method.

【0029】次に、図1(c)に示すように、ウェハー
20の主面上、つまり各チップ領域22の主面上に、熱
可塑性樹脂からなる樹脂層24Aを、各突起付電極23
を完全に覆うように形成する。ここでは、溶剤に希釈し
た熱可塑性樹脂をスピンコートにより塗布し、脱溶剤処
理を施すことにより樹脂層24Aを形成する。また、半
導体チップ実装後の実装基板の応力偏在による反りや吸
湿による悪影響等を回避するために、熱可塑性樹脂に対
しては、熱履歴による残留応力が小さく、つまりガラス
転移温度が高く、かつ低吸水性であることが要求され
る。このことから、熱可塑性樹脂としては、ポリイミド
系高分子樹脂を用いることが好ましい。
Next, as shown in FIG. 1 (c), a resin layer 24A made of a thermoplastic resin is provided on the main surface of the wafer 20, that is, on the main surface of each chip region 22, by each of the electrodes 23 with projections.
Is formed so as to cover completely. Here, the resin layer 24A is formed by applying a thermoplastic resin diluted in a solvent by spin coating and performing a solvent removing process. In addition, in order to avoid warpage due to uneven distribution of stress on the mounting substrate after mounting the semiconductor chip and adverse effects due to moisture absorption, for a thermoplastic resin, residual stress due to heat history is small, that is, the glass transition temperature is high and low. It is required to be water absorbent. For this reason, it is preferable to use a polyimide polymer resin as the thermoplastic resin.

【0030】次に、図1(d)に示すように、樹脂層2
4Aの表面を研磨し、樹脂研磨面25を有する膜厚の小
さい樹脂層24Bを形成し、これにより、樹脂層24A
に覆われていた突起付電極23をも同時に研磨して、ウ
ェハー20の主面から均一な高さ位置において露出した
金バンプ露出面26を有する金バンプ27を形成する。
このように、周囲を樹脂層24Aにより保持された突起
付電極23を研磨するので、突起付電極23の突起の倒
れや変形等の発生を抑制できる。また、突起付電極23
と樹脂層24Aとを同時に研磨するので、均一な高さを
有する金バンプ27を安定して形成できる。
Next, as shown in FIG.
4A is polished to form a thin resin layer 24B having a resin polished surface 25, thereby forming a resin layer 24A.
The bumped electrode 23 covered with the bumps is also polished at the same time to form a gold bump 27 having a gold bump exposed surface 26 exposed at a uniform height from the main surface of the wafer 20.
As described above, since the protrusion-provided electrode 23 whose periphery is held by the resin layer 24A is polished, it is possible to prevent the protrusion of the protrusion-provided electrode 23 from falling or deforming. In addition, the protruding electrode 23
And the resin layer 24A are simultaneously polished, so that the gold bumps 27 having a uniform height can be formed stably.

【0031】その後に、通常の製造工程と同様に、ウェ
ハー20の主面に保護シートを貼付し、バックグライン
ド技術を用いて主面に対向する面を研磨する。ここで、
バックグラインド技術においては、ウェハー破損の防止
と安定したバックグラインドとを目的として、ウェハー
20の主面と保護シートとの間における気泡の混入を防
ぐ必要がある。このために、ウェハー20の非研磨面の
上、つまり主面の上へ保護シートを重ね、互いに逆の回
転方向を有する1対のローラーの間にウェハー20の端
から投入して、ウェハー20と保護シートとを均一に加
圧する。本実施形態によれば、それぞれ研磨された樹脂
研磨面25と金バンプ露出面26とを同じ高さ位置に形
成するので、ローラーで均一に加圧した際に気泡を生じ
ることなく、主面へ均一に保護シートを貼付できる。こ
のことにより、気泡に起因するウェハー20の局所的な
うねりを抑制するので、安定したバックグラインドを可
能にし、かつ、ウェハー破損を防止できる。
Thereafter, as in the normal manufacturing process, a protective sheet is attached to the main surface of the wafer 20, and the surface facing the main surface is polished by using a back grinding technique. here,
In the back grinding technique, it is necessary to prevent air bubbles from being mixed between the main surface of the wafer 20 and the protective sheet for the purpose of preventing wafer breakage and achieving stable back grinding. For this purpose, a protective sheet is superimposed on the non-polished surface of the wafer 20, that is, on the main surface, and is inserted from the end of the wafer 20 between a pair of rollers having rotation directions opposite to each other. Press the protective sheet uniformly. According to the present embodiment, the polished resin polished surface 25 and the gold bump exposed surface 26 are formed at the same height position, so that when pressed uniformly with a roller, bubbles are not generated, and The protective sheet can be applied uniformly. This suppresses local undulation of the wafer 20 due to bubbles, thereby enabling stable back grinding and preventing damage to the wafer.

【0032】次に、図1(e)に示すように、ダイシン
グ工程によりウェハー20を分割し、各チップ領域22
からなる複数の半導体チップ10を完成させる。
Next, as shown in FIG. 1E, the wafer 20 is divided by a dicing process,
Are completed.

【0033】次に、図1(f)に示すように、ボンディ
ングツール30により半導体チップ10を保持して回路
基板40に対向させ、金バンプ27と回路基板40の電
極41とを正しく接続できるように位置合わせし、ボン
ディングツール30により半導体チップ10を回路基板
40上に載置する。ここで、ボンディングツール30を
予め加熱しておくことにより半導体チップ10を加熱
し、かつ、予め加熱したボンディングステージ31に接
触させることにより回路基板40を加熱して、樹脂層2
4Bを溶融させる。そして、ボンディングツール30に
より半導体チップ10を回路基板40に圧接して、金バ
ンプ27と電極41とを熱圧着する。この場合において
は、樹脂層24Bを構成する熱可塑性樹脂が溶融するよ
うに半導体チップ10を加熱し、かつ、溶融している樹
脂層24Bが回路基板40に接触しても硬化しないよう
に回路基板40を加熱しておく必要がある。そして、熱
圧着する際には、金バンプ27の表面と電極41の表面
とを接触させて加圧するので、ボンディングツール30
により供給される熱エネルギーにより、金バンプ27の
表面と電極41の表面の金属層との間に合金層が形成さ
れる。この合金層によって、金バンプ27と電極41と
の間を電気的に接続することができる。
Next, as shown in FIG. 1F, the semiconductor chip 10 is held by the bonding tool 30 so as to face the circuit board 40, and the gold bump 27 and the electrode 41 of the circuit board 40 can be correctly connected. The semiconductor chip 10 is placed on the circuit board 40 by the bonding tool 30. Here, the semiconductor chip 10 is heated by heating the bonding tool 30 in advance, and the circuit board 40 is heated by being brought into contact with the bonding stage 31 that has been heated beforehand, so that the resin layer 2 is heated.
4B is melted. Then, the semiconductor chip 10 is pressed against the circuit board 40 by the bonding tool 30, and the gold bump 27 and the electrode 41 are thermocompression bonded. In this case, the semiconductor chip 10 is heated so that the thermoplastic resin constituting the resin layer 24B is melted, and the circuit board is not cured even when the melted resin layer 24B contacts the circuit board 40. 40 needs to be heated. When performing thermocompression bonding, the surface of the gold bump 27 and the surface of the electrode 41 are brought into contact with each other and pressurized.
An alloy layer is formed between the surface of the gold bump 27 and the metal layer on the surface of the electrode 41 by the thermal energy supplied by the above. With this alloy layer, the gold bump 27 and the electrode 41 can be electrically connected.

【0034】次に、図1(g)に示すように、ボンディ
ングツール30による加熱と加圧とから半導体チップ1
0を解放した後に、回路基板40をボンディングステー
ジ31から解放する。そして、冷却することにより再度
硬化させた樹脂層24Cによって、半導体チップ10と
回路基板40とを接着して固定する。
Next, as shown in FIG. 1G, the semiconductor chip 1 is heated and pressed by the bonding tool 30.
After releasing 0, the circuit board 40 is released from the bonding stage 31. Then, the semiconductor chip 10 and the circuit board 40 are adhered and fixed by the resin layer 24C that has been cured again by cooling.

【0035】図2は、本実施形態の半導体装置の製造方
法を適用した、実装基板の断面図である。図2におい
て、10は半導体チップ、21は半導体チップ10の主
面に形成されたボンディング用のパッド、27はパッド
21上に形成された金バンプ、24Cは硬化した熱可塑
性樹脂からなる樹脂層、40は回路基板、41は回路基
板40の上面に形成された電極、51は金バンプ27の
表面と電極41の表面の金属層とによって形成された合
金層である。そして、パッド21上の金バンプ27と回
路基板40の電極41とが、合金層51によって確実に
接続されている。
FIG. 2 is a sectional view of a mounting substrate to which the method of manufacturing a semiconductor device according to the present embodiment is applied. 2, reference numeral 10 denotes a semiconductor chip, 21 denotes bonding pads formed on the main surface of the semiconductor chip 10, 27 denotes gold bumps formed on the pads 21, 24C denotes a resin layer made of a cured thermoplastic resin, 40 is a circuit board, 41 is an electrode formed on the upper surface of the circuit board 40, and 51 is an alloy layer formed by the surface of the gold bump 27 and the metal layer on the surface of the electrode 41. Then, the gold bump 27 on the pad 21 and the electrode 41 of the circuit board 40 are securely connected by the alloy layer 51.

【0036】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、ウェハー20の主面にお
いて、樹脂層24Aに完全に覆われた突起付電極23を
樹脂層24Aと同時に研磨して、樹脂研磨面25と同一
の面に露出した金バンプ露出面26を有する金バンプ2
7を形成する。したがって、研磨する際に倒れや変形な
どを抑制して、ウェハー状態で一括して金バンプ27を
安定して形成できるので、実装工程のスループットを向
上することができる。
As described above, according to the method of manufacturing a semiconductor device according to the present embodiment, on the main surface of the wafer 20, the electrode 23 with projections completely covered with the resin layer 24A is polished simultaneously with the resin layer 24A. Then, the gold bump 2 having the gold bump exposed surface 26 exposed on the same surface as the resin polishing surface 25
7 is formed. Therefore, it is possible to stably form the gold bumps 27 in a wafer state while suppressing the falling and deformation during polishing, so that the throughput of the mounting process can be improved.

【0037】また、金バンプ露出面26を、樹脂研磨面
25と同じ高さ位置に形成するように研磨する。したが
って、ウェハー20をバックグラインドする際に、ウェ
ハー20の非研磨面、つまり主面と保護シートとの間の
気泡の発生を抑制するので、ウェハー20の局所的なう
ねりを防止して、安定したバックグラインドとウェハー
破損の防止とを可能にする。
The gold bump exposed surface 26 is polished so as to be formed at the same height position as the resin polished surface 25. Therefore, when back grinding the wafer 20, the generation of bubbles between the non-polished surface of the wafer 20, that is, the main surface and the protective sheet, is suppressed, so that local undulation of the wafer 20 is prevented and stable. Enables back grinding and prevention of wafer breakage.

【0038】なお、熱圧着する際に、ボンディングツー
ル30の加熱による半導体チップ10の到達温度が樹脂
層24Bの溶融温度に達していなくても、ボンディング
ステージ31により予熱された回路基板40に樹脂層2
4Bが接触した際に樹脂層24Bが溶融するように、ボ
ンディングツール30とボンディングステージ31との
温度を設定すればよい。
In the thermocompression bonding, even if the ultimate temperature of the semiconductor chip 10 due to the heating of the bonding tool 30 does not reach the melting temperature of the resin layer 24B, the circuit board 40 preheated by the bonding stage 31 can be attached to the resin layer. 2
The temperature of the bonding tool 30 and the temperature of the bonding stage 31 may be set so that the resin layer 24B is melted when 4B comes into contact.

【0039】また、電極41として、一般的に銅箔や銅
箔表面にニッケル層が形成された材料を用いるが、ニッ
ケル層に代えて、金に対して合金層を形成しやすいアル
ミニウム等の他の金属層を用いても同様の効果を得られ
ることはいうまでもない。
The electrode 41 is generally made of a copper foil or a material in which a nickel layer is formed on the surface of the copper foil. Instead of the nickel layer, other materials such as aluminum, which easily forms an alloy layer with gold, are used. It goes without saying that the same effect can be obtained even if the metal layer is used.

【0040】また、熱圧着により合金層51を形成して
金バンプ27と電極41とを接続したが、これに代え
て、金バンプ27と予め金メッキした電極41とを圧接
し、樹脂層24Cを用いて半導体チップ10と回路基板
40とを接着して固定してもよい。この場合には、金バ
ンプ27と電極41とを接触させ、硬化した樹脂層24
Cの圧縮応力によって加圧することにより電気的に接続
することができる。
Also, the gold bump 27 and the electrode 41 are connected by forming the alloy layer 51 by thermocompression bonding. Instead, the gold bump 27 and the electrode 41 pre-plated with gold are pressed into contact with each other to form the resin layer 24C. Alternatively, the semiconductor chip 10 and the circuit board 40 may be adhered and fixed. In this case, the gold bump 27 is brought into contact with the electrode 41 and the cured resin layer 24 is contacted.
Electrical connection can be achieved by applying pressure by the compressive stress of C.

【0041】(第2の実施形態)以下、本発明の第2の
実施形態について、図3と図4とを参照しながら説明す
る。図3(a)〜(g)は、本実施形態に係る半導体装
置の製造方法の各工程を示す断面図である。
(Second Embodiment) Hereinafter, a second embodiment of the present invention will be described with reference to FIGS. 3A to 3G are cross-sectional views illustrating each step of the method for manufacturing a semiconductor device according to the present embodiment.

【0042】まず、第1の実施形態の図1(a)〜
(e)に示されたのと同様に、図3(a)〜(e)にお
いて、樹脂研磨面25から露出した金バンプ露出面26
を有する金バンプ27を形成し、ウェハー20を分割し
て、各チップ領域22からなる複数の半導体チップ10
を完成させる。
First, FIGS. 1A to 1C of the first embodiment.
3A to 3E, the gold bump exposed surface 26 exposed from the resin polishing surface 25 is similar to that shown in FIG.
Is formed, the wafer 20 is divided, and a plurality of semiconductor chips 10 each including the chip region 22 are formed.
To complete.

【0043】次に、図3(f)に示すように、ボンディ
ングツール30により半導体チップ10を保持して回路
基板40に対向させ、金バンプ27と回路基板40の電
極41とを正しく接続できるように位置合わせする。こ
こで、電極41上には、例えばスキージを用いたスクリ
ーン印刷技術によって、導電性接着剤52Aを予め形成
しておく。そして、ボンディングツール30を予め加熱
しておくことにより半導体チップ10を加熱して樹脂層
24Bを溶融させ、かつ、予め加熱したボンディングス
テージ31に接触させることにより回路基板40を加熱
する。
Next, as shown in FIG. 3F, the semiconductor chip 10 is held by the bonding tool 30 so as to be opposed to the circuit board 40 so that the gold bumps 27 and the electrodes 41 of the circuit board 40 can be correctly connected. Position. Here, the conductive adhesive 52A is previously formed on the electrode 41 by, for example, a screen printing technique using a squeegee. Then, by heating the bonding tool 30 in advance, the semiconductor chip 10 is heated to melt the resin layer 24B, and the circuit board 40 is heated by being brought into contact with the previously heated bonding stage 31.

【0044】次に、図3(g)に示すように、ボンディ
ングツール30により半導体チップ10を回路基板40
に圧接し、導電性接着剤52Aを介して金バンプ27と
電極41とを熱圧着する。この場合においては、樹脂層
24Bを構成する熱可塑性樹脂が溶融するように半導体
チップ10を加熱し、溶融している樹脂層24Bが回路
基板40に接触しても硬化しないように回路基板40を
加熱し、かつ、導電性接着剤52Aが硬化するための十
分な温度と時間とを保つようにする。その後に、ボンデ
ィングツール30による加熱と加圧とから半導体チップ
10を解放し、続いて回路基板40をボンディングステ
ージ31から解放する。そして、冷却することにより樹
脂層24Bを再度硬化させ、半導体チップ10と回路基
板40とを接着して固定する。
Next, as shown in FIG. 3G, the semiconductor chip 10 is
Then, the gold bump 27 and the electrode 41 are thermocompression-bonded via the conductive adhesive 52A. In this case, the semiconductor chip 10 is heated so that the thermoplastic resin constituting the resin layer 24B is melted, and the circuit board 40 is cured so that even if the melted resin layer 24B contacts the circuit board 40, it is not hardened. Heating is performed, and a sufficient temperature and time for curing the conductive adhesive 52A are maintained. After that, the semiconductor chip 10 is released from the heating and pressurization by the bonding tool 30, and then the circuit board 40 is released from the bonding stage 31. Then, the resin layer 24B is cured again by cooling, and the semiconductor chip 10 and the circuit board 40 are bonded and fixed.

【0045】図4は、本実施形態の半導体装置の製造方
法を適用した、実装基板の断面図である。図4におい
て、10は半導体チップ、21は半導体チップ10の主
面に形成されたボンディング用のパッド、27はパッド
21上に形成された金バンプ、24Cは硬化した熱可塑
性樹脂からなる樹脂層、40は回路基板、41は回路基
板40の上面に形成された電極、52Bは金バンプ27
と電極41との間に設けられ硬化した導電性接着剤であ
る。そして、パッド21上の金バンプ27と回路基板4
0の電極41とが、硬化した導電性接着剤52Bによっ
て確実に接続されている。
FIG. 4 is a sectional view of a mounting substrate to which the method of manufacturing a semiconductor device according to the present embodiment is applied. 4, reference numeral 10 denotes a semiconductor chip, 21 denotes a bonding pad formed on the main surface of the semiconductor chip 10, 27 denotes a gold bump formed on the pad 21, 24C denotes a resin layer made of a cured thermoplastic resin, 40 is a circuit board, 41 is an electrode formed on the upper surface of the circuit board 40, 52B is a gold bump 27
And a conductive adhesive provided between the electrode 41 and the cured conductive adhesive. Then, the gold bump 27 on the pad 21 and the circuit board 4
The zero electrode 41 is securely connected by the cured conductive adhesive 52B.

【0046】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、第1の実施形態の場合と
同様に、研磨する際に倒れや変形などを抑制して、ウェ
ハー状態で一括して金バンプ27を安定して形成できる
ので、実装工程のスループットを向上することができ
る。
As described above, according to the method of manufacturing a semiconductor device according to the present embodiment, as in the case of the first embodiment, it is possible to suppress the falling and deformation during polishing and to maintain the wafer state. Since the gold bumps 27 can be formed stably collectively, the throughput of the mounting process can be improved.

【0047】また、第1の実施形態の場合と同様に、ウ
ェハー20をバックグラインドする際に、ウェハー20
の主面と保護シートとの間の気泡の発生を抑制するの
で、ウェハー20の局所的なうねりを防止して、安定し
たバックグラインドとウェハー破損の防止とを可能にす
る。
As in the case of the first embodiment, when the back grinding of the wafer 20 is performed,
Since the generation of air bubbles between the main surface and the protection sheet is suppressed, local undulation of the wafer 20 is prevented, and stable back grinding and prevention of breakage of the wafer are enabled.

【0048】なお、熱圧着する際に、ボンディングツー
ル30の加熱による半導体チップ10の到達温度が樹脂
層24Bの溶融温度に達していなくても、ボンディング
ステージ31により予熱された回路基板40に樹脂層2
4Bが接触している間に樹脂層24Bが溶融し、かつ、
導電性接着剤52Aが硬化すればよい。すなわち、熱圧
着する際に樹脂層24Bが溶融するための温度と、導電
性接着剤52Aが硬化するための十分な温度と時間とを
保つように、ボンディングツール30の温度及び半導体
チップ10との接触時間を設定し、かつ、ボンディング
ステージ31の温度及び回路基板40との接触時間を設
定すればよい。
In the thermocompression bonding, even if the temperature at which the semiconductor chip 10 reaches the melting temperature of the resin layer 24B due to the heating of the bonding tool 30 does not reach the melting temperature of the resin layer 24B, the circuit board 40 preheated by the bonding stage 31 can be used. 2
While 4B is in contact, resin layer 24B melts, and
The conductive adhesive 52A may be cured. That is, the temperature of the bonding tool 30 and the temperature of the semiconductor chip 10 are maintained such that the temperature for melting the resin layer 24B during the thermocompression bonding and the temperature and time sufficient for the conductive adhesive 52A to cure are maintained. The contact time may be set, and the temperature of the bonding stage 31 and the contact time with the circuit board 40 may be set.

【0049】(第3の実施形態)以下、本発明の第3の
実施形態について、図5と図6とを参照しながら説明す
る。図5(a)〜(g)は、本実施形態に係る半導体装
置の製造方法の各工程を示す断面図である。
Third Embodiment A third embodiment of the present invention will be described below with reference to FIGS. 5A to 5G are cross-sectional views illustrating each step of the method for manufacturing a semiconductor device according to the present embodiment.

【0050】まず、第1の実施形態の図1(a)〜
(e)に示されたのと同様に、図5(a)〜(e)にお
いて、樹脂研磨面25から露出した金バンプ露出面26
を有する金バンプ27を形成し、ウェハー20を分割し
て、各チップ領域22からなる複数の半導体チップ10
を完成させる。
First, the first embodiment shown in FIGS.
5A to 5E, the gold bump exposed surface 26 exposed from the resin polishing surface 25 is similar to that shown in FIG.
Is formed, the wafer 20 is divided, and a plurality of semiconductor chips 10 each including the chip region 22 are formed.
To complete.

【0051】次に、図5(f)に示すように、回路基板
40の電極41上には、例えばスキージを用いたスクリ
ーン印刷技術によって、半田ペースト53Aを予め形成
しておく。ここで、半田ペースト53Aが含んでいるフ
ラックスは、非洗浄タイプのフラックスであることが好
ましい。
Next, as shown in FIG. 5F, a solder paste 53A is previously formed on the electrodes 41 of the circuit board 40 by, for example, a screen printing technique using a squeegee. Here, the flux contained in the solder paste 53A is preferably a non-cleaning type flux.

【0052】次に、図5(g)に示すように、半田ペー
スト53Aが形成された回路基板40に半導体チップ1
0を対向させ、金バンプ27と回路基板40の電極41
とを正しく接続できるように位置合わせした後に、半導
体チップ10を回路基板40の上へ載置する。そして、
樹脂層24Bと半田ペースト53Aとが溶融する温度以
上で、半田リフロー処理をおこなう。この半田リフロー
処理後に、樹脂層24Bを冷却して硬化させることによ
り半導体チップ10と回路基板40とを接着して固定
し、同時に、半田ペースト53Aを冷却して硬化させる
ことにより金バンプ27と電極41とを電気的に接続す
る。
Next, as shown in FIG. 5G, the semiconductor chip 1 is placed on the circuit board 40 on which the solder paste 53A is formed.
0 and the gold bump 27 and the electrode 41 of the circuit board 40
The semiconductor chip 10 is mounted on the circuit board 40 after the positions are adjusted so that the and can be connected properly. And
The solder reflow process is performed at a temperature equal to or higher than the temperature at which the resin layer 24B and the solder paste 53A melt. After this solder reflow process, the semiconductor chip 10 and the circuit board 40 are bonded and fixed by cooling and curing the resin layer 24B, and at the same time, the gold bump 27 and the electrode are cooled and cured by the solder paste 53A. 41 is electrically connected.

【0053】図6は、本実施形態の半導体装置の製造方
法を適用した、実装基板の断面図である。図6におい
て、10は半導体チップ、21は半導体チップ10の主
面に形成されたボンディング用のパッド、27はパッド
21上に形成された金バンプ、24Cは硬化した熱可塑
性樹脂からなる樹脂層、40は回路基板、41は回路基
板40の上面に形成された電極、53Bは金バンプ27
と電極41との間において硬化した半田である。そし
て、パッド21上の金バンプ27と回路基板40の電極
41とが、硬化した半田53Bによって確実に接続され
ている。
FIG. 6 is a sectional view of a mounting substrate to which the method of manufacturing a semiconductor device according to the present embodiment is applied. 6, reference numeral 10 denotes a semiconductor chip, 21 denotes bonding pads formed on the main surface of the semiconductor chip 10, 27 denotes gold bumps formed on the pads 21, 24C denotes a resin layer made of a cured thermoplastic resin, 40 is a circuit board, 41 is an electrode formed on the upper surface of the circuit board 40, 53B is a gold bump 27
And the electrode 41 is hardened solder. Then, the gold bump 27 on the pad 21 and the electrode 41 of the circuit board 40 are securely connected by the cured solder 53B.

【0054】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、第1の実施形態の場合と
同様に、研磨する際に倒れや変形などを抑制して、ウェ
ハー状態で一括して金バンプ27を安定して形成できる
ので、実装工程のスループットを向上することができ
る。
As described above, according to the method of manufacturing a semiconductor device according to the present embodiment, as in the case of the first embodiment, it is possible to suppress the falling and deformation during polishing and to maintain the wafer state. Since the gold bumps 27 can be formed stably collectively, the throughput of the mounting process can be improved.

【0055】また、第1の実施形態の場合と同様に、ウ
ェハー20をバックグラインドする際に、ウェハー20
の主面と保護シートとの間の気泡の発生を抑制するの
で、ウェハー20の局所的なうねりを防止して、安定し
たバックグラインドとウェハー破損の防止とを可能にす
る。
As in the case of the first embodiment, when the back grinding of the wafer 20 is performed,
Since the generation of air bubbles between the main surface and the protection sheet is suppressed, local undulation of the wafer 20 is prevented, and stable back grinding and prevention of breakage of the wafer are enabled.

【0056】更に、半田リフローを用いることにより、
多数の半導体チップ10を回路基板40に、同時に接続
し固定できる。したがって、実装工程のスループットを
いっそう向上することができる。
Further, by using solder reflow,
Many semiconductor chips 10 can be connected and fixed to the circuit board 40 at the same time. Therefore, the throughput of the mounting process can be further improved.

【0057】(第4の実施形態)以下、本発明の第4の
実施形態について、図7と図8とを参照しながら説明す
る。図7(a)〜(g)は、本実施形態に係る半導体装
置の製造方法の各工程を示す断面図である。
(Fourth Embodiment) Hereinafter, a fourth embodiment of the present invention will be described with reference to FIGS. 7A to 7G are cross-sectional views illustrating each step of the method for manufacturing a semiconductor device according to the present embodiment.

【0058】まず、第1の実施形態の図1(a)〜
(e)に示されたのと同様に、図7(a)〜(e)にお
いて、樹脂研磨面25から露出した金バンプ露出面26
を有する金バンプ27を形成し、ウェハー20を分割し
て、各チップ領域22からなる複数の半導体チップ10
を完成させる。
First, FIGS. 1A to 1C of the first embodiment.
7A to 7E, the gold bump exposed surface 26 exposed from the resin polishing surface 25 is similar to that shown in FIG.
Is formed, the wafer 20 is divided, and a plurality of semiconductor chips 10 each including the chip region 22 are formed.
To complete.

【0059】次に、図1(f)に示されたのと同様に、
ボンディングツール30により半導体チップ10を回路
基板40に圧接して、金バンプ27と電極41とを熱圧
着する。ここで、第1の実施形態と異なる点は、図7
(f)に示すように、ホーン32を用いてボンディング
ツール30に超音波を印加しながら、金バンプ27と電
極41とを熱圧着することである。つまり、それぞれ加
熱した金バンプ27の表面と電極41の表面とを接触さ
せ、超音波を印加しながら加圧する。これにより、ボン
ディングツール30により供給される熱エネルギーと、
ホーン32からボンディングツール30を介して供給さ
れる超音波エネルギーとにより、金バンプ27の表面と
電極41の表面の金属層との間に合金層が形成される。
この合金層によって、金バンプ27と電極41との間を
電気的に接続することができる。
Next, as shown in FIG.
The semiconductor chip 10 is pressed against the circuit board 40 by the bonding tool 30, and the gold bump 27 and the electrode 41 are thermocompression bonded. Here, the difference from the first embodiment is shown in FIG.
As shown in (f), the gold bump 27 and the electrode 41 are thermocompression bonded while applying ultrasonic waves to the bonding tool 30 using the horn 32. That is, the surface of the heated gold bump 27 and the surface of the electrode 41 are brought into contact with each other and pressurized while applying ultrasonic waves. Thereby, the thermal energy supplied by the bonding tool 30 and
By the ultrasonic energy supplied from the horn 32 via the bonding tool 30, an alloy layer is formed between the surface of the gold bump 27 and the metal layer on the surface of the electrode 41.
With this alloy layer, the gold bump 27 and the electrode 41 can be electrically connected.

【0060】次に、図7(g)に示すように、第1の実
施形態の場合と同様にして、冷却することにより再度硬
化させた樹脂層24Cによって、半導体チップ10と回
路基板40とを接着して固定する。
Next, as shown in FIG. 7 (g), the semiconductor chip 10 and the circuit board 40 are separated by the resin layer 24C which has been cooled and hardened again in the same manner as in the first embodiment. Glue and fix.

【0061】図8は、本実施形態の半導体装置の製造方
法を適用した、実装基板の断面図である。図2におい
て、10は半導体チップ、21は半導体チップ10の主
面に形成されたボンディング用のパッド、27はパッド
21上に形成された金バンプ、24Cは硬化した熱可塑
性樹脂からなる樹脂層、40は回路基板、41は回路基
板40の上面に形成された電極、51は金バンプ27の
表面と電極41の表面の金属層とによって形成された合
金層である。そして、パッド21上の金バンプ27と回
路基板40の電極41とが、合金層51によって確実に
接続されている。
FIG. 8 is a sectional view of a mounting substrate to which the method of manufacturing a semiconductor device according to the present embodiment is applied. 2, reference numeral 10 denotes a semiconductor chip, 21 denotes bonding pads formed on the main surface of the semiconductor chip 10, 27 denotes gold bumps formed on the pads 21, 24C denotes a resin layer made of a cured thermoplastic resin, 40 is a circuit board, 41 is an electrode formed on the upper surface of the circuit board 40, and 51 is an alloy layer formed by the surface of the gold bump 27 and the metal layer on the surface of the electrode 41. Then, the gold bump 27 on the pad 21 and the electrode 41 of the circuit board 40 are securely connected by the alloy layer 51.

【0062】以上説明したように、本実施形態に係る半
導体装置の製造方法によれば、第1の実施形態の場合と
同様に、研磨する際に倒れや変形などを抑制して、ウェ
ハー状態で一括して金バンプ27を安定して形成できる
ので、実装工程のスループットを向上することができ
る。
As described above, according to the method of manufacturing a semiconductor device according to the present embodiment, as in the case of the first embodiment, it is possible to suppress collapse and deformation during polishing, and Since the gold bumps 27 can be formed stably collectively, the throughput of the mounting process can be improved.

【0063】また、第1の実施形態の場合と同様に、ウ
ェハー20をバックグラインドする際に、ウェハー20
の主面と保護シートとの間の気泡の発生を抑制するの
で、ウェハー20の局所的なうねりを防止して、安定し
たバックグラインドとウェハー破損の防止とを可能にす
る。
As in the case of the first embodiment, when the back grinding of the wafer 20 is performed,
Since the generation of air bubbles between the main surface and the protection sheet is suppressed, local undulation of the wafer 20 is prevented, and stable back grinding and prevention of breakage of the wafer are enabled.

【0064】更に、本実施形態によれば、熱エネルギー
だけでなく超音波エネルギーをも印加して熱圧着するの
で、熱エネルギーだけで熱圧着する場合よりも低い温度
において半導体チップを実装することができる。したが
って、例えば高温で処理すると特性が変化するような半
導体チップを、特性に影響を与えずに実装することがで
きる。
Further, according to the present embodiment, since not only thermal energy but also ultrasonic energy is applied to perform thermocompression bonding, the semiconductor chip can be mounted at a lower temperature than when thermocompression bonding is performed using only thermal energy. it can. Therefore, for example, a semiconductor chip whose characteristics change when processed at a high temperature can be mounted without affecting the characteristics.

【0065】なお、熱圧着する際に、ボンディングツー
ル30の加熱による半導体チップ10の到達温度が樹脂
層24Bの溶融温度に達していなくても、ボンディング
ステージ31により予熱された回路基板40に樹脂層2
4Bが接触した際に樹脂層24Bが溶融するように、ボ
ンディングツール30とボンディングステージ31との
温度を設定すればよい。そしてまた、これらの温度は、
超音波エネルギーが印加された状態で熱圧着する際に合
金層51が形成されるように設定されていればよい。
In the thermocompression bonding, even if the temperature at which the semiconductor chip 10 reaches the melting temperature of the resin layer 24B due to the heating of the bonding tool 30 does not reach the melting temperature of the resin layer 24B, the resin layer is applied to the circuit board 40 preheated by the bonding stage 31. 2
The temperature of the bonding tool 30 and the temperature of the bonding stage 31 may be set so that the resin layer 24B is melted when 4B comes into contact. And also these temperatures are
What is necessary is just to set so that the alloy layer 51 is formed when thermocompression bonding is performed in a state where ultrasonic energy is applied.

【0066】また、電極41として、一般的に銅箔や銅
箔表面にニッケル層が形成された材料を用いるが、ニッ
ケル層に代えて、金に対して合金層を形成しやすいアル
ミニウム等の他の金属層を用いても同様の効果を得られ
ることはいうまでもない。
The electrode 41 is generally made of a copper foil or a material in which a nickel layer is formed on the surface of the copper foil. Instead of the nickel layer, other materials such as aluminum, which easily forms an alloy layer with gold, are used. It goes without saying that the same effect can be obtained even if the metal layer is used.

【0067】また、熱圧着により合金層51を形成して
金バンプ27と電極41とを接続したが、これに代え
て、金バンプ27と予め金メッキした電極41とを圧接
し、樹脂層24Cを用いて半導体チップ10と回路基板
40とを接着して固定してもよい。この場合には、金バ
ンプ27と電極41とを接触させ、硬化した樹脂層24
Cの圧縮応力によって加圧することにより電気的に接続
することができる。
The gold bump 27 and the electrode 41 are connected by forming the alloy layer 51 by thermocompression bonding. Alternatively, the gold bump 27 and the electrode 41 pre-plated with gold are pressed into contact with each other to form the resin layer 24C. Alternatively, the semiconductor chip 10 and the circuit board 40 may be adhered and fixed. In this case, the gold bump 27 is brought into contact with the electrode 41 and the cured resin layer 24 is contacted.
Electrical connection can be achieved by applying pressure by the compressive stress of C.

【0068】なお、これまでに説明した各実施形態にお
いては、樹脂層として熱可塑性樹脂を用いたが、これに
代えて、例えばエポキシ樹脂やフェノール樹脂等のよう
な熱硬化性樹脂を用いることもできる。この場合には、
熱硬化性樹脂を、熱可塑性樹脂の場合と同様に溶剤に希
釈してスピンコートにより塗布し、未完全な硬化状態に
おいて研磨した後に完全に硬化させればよい。
In each of the embodiments described above, a thermoplastic resin is used as the resin layer. Alternatively, a thermosetting resin such as an epoxy resin or a phenol resin may be used. it can. In this case,
The thermosetting resin may be diluted with a solvent as in the case of the thermoplastic resin, applied by spin coating, polished in an incompletely cured state, and then completely cured.

【0069】また、突起付電極を完全に覆うように樹脂
層を形成したが、これに限らず、突起付電極の上部を露
出して樹脂層を形成し、突起付電極及び樹脂層の上面が
互いに同じ高さ位置になるまで研磨してもよい。
Further, the resin layer is formed so as to completely cover the electrode with projections. However, the present invention is not limited to this. Polishing may be performed until the positions are the same.

【0070】また、以上の各実施形態において説明した
回路基板としては、複数の半導体チップを実装して電気
機器等において用いるための回路基板でもよく、1個の
半導体チップを実装していわゆるCSP(チップサイズ
パッケージ)として用いるための回路基板でもよいこと
はいうまでもない。
The circuit board described in each of the above embodiments may be a circuit board on which a plurality of semiconductor chips are mounted and used in electric equipment or the like, or a single CSP (single semiconductor chip) may be mounted. It goes without saying that a circuit board for use as a chip size package) may be used.

【0071】また、回路基板としては、ガラスエポキシ
等からなる積層基板、セラミック基板、銅等をベースに
したメタルベース基板、ポリイミド等の樹脂をベースに
したフレキシブル基板等を使用することができる。
As the circuit board, a laminated board made of glass epoxy or the like, a ceramic board, a metal base board based on copper or the like, a flexible board based on a resin such as polyimide, or the like can be used.

【0072】[0072]

【発明の効果】請求項1〜5によれば、ウェハー状態で
一括してバンプの高さの均一化と半導体チップ主面への
樹脂層の形成とを行い、半導体チップに分割した後にフ
ェイスダウンで半導体チップを回路基板へ実装する。し
たがって、ベアチップ実装を高スループットで行うこと
ができるので、製造コストを削減して半導体装置を製造
することができる。
According to the first to fifth aspects, the height of the bumps is made uniform and the resin layer is formed on the main surface of the semiconductor chip at a time in the wafer state, and the semiconductor chip is divided into the semiconductor chips and the face down is performed. To mount the semiconductor chip on the circuit board. Therefore, since bare chip mounting can be performed at high throughput, a semiconductor device can be manufactured with reduced manufacturing costs.

【0073】請求項6によれば、ウェハー状態で一括し
てバンプの高さの均一化と半導体チップ主面への樹脂層
の形成とを行うことに加えて、半田リフローを用いて複
数の半導体チップを一括して回路基板へ実装することに
よって、より高スループットで半導体チップを実装する
ので、製造コストをいっそう削減して半導体装置を製造
することができる。
According to the present invention, in addition to uniformizing the height of the bumps and forming the resin layer on the main surface of the semiconductor chip at the same time in a wafer state, a plurality of semiconductors can be formed by solder reflow. By mounting the chips collectively on the circuit board, the semiconductor chips can be mounted with higher throughput, so that the manufacturing cost can be further reduced and the semiconductor device can be manufactured.

【0074】請求項7によれば、半導体チップ及び回路
基板の電気的接続と固定の強化とを同じ工程で行うの
で、強度を向上させた半導体装置を更に高いスループッ
トで製造できる。また、熱可塑性樹脂又は熱硬化性樹脂
の特性に応じた温度を印加して半導体チップを実装する
ので、接続のための最適な条件を選んで半導体装置を製
造することができる。
According to the seventh aspect, since the electrical connection and the fixing of the semiconductor chip and the circuit board are performed in the same step, a semiconductor device with improved strength can be manufactured with higher throughput. Further, since the semiconductor chip is mounted by applying a temperature according to the characteristics of the thermoplastic resin or the thermosetting resin, it is possible to manufacture a semiconductor device by selecting optimum conditions for connection.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)〜(g)は、本発明の第1の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
FIGS. 1A to 1G are cross-sectional views showing each step of a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】図1に示された半導体装置の製造方法を適用し
た実装基板の部分断面図である。
FIG. 2 is a partial cross-sectional view of a mounting substrate to which the method for manufacturing the semiconductor device shown in FIG. 1 is applied.

【図3】(a)〜(g)は、本発明の第2の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
FIGS. 3A to 3G are cross-sectional views illustrating respective steps of a method for manufacturing a semiconductor device according to a second embodiment of the present invention. FIGS.

【図4】図3に示された半導体装置の製造方法を適用し
た実装基板の部分断面図である。
FIG. 4 is a partial cross-sectional view of a mounting substrate to which the method for manufacturing the semiconductor device shown in FIG. 3 is applied;

【図5】(a)〜(g)は、本発明の第3の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
FIGS. 5A to 5G are cross-sectional views illustrating steps of a method for manufacturing a semiconductor device according to a third embodiment of the present invention.

【図6】図5に示された半導体装置の製造方法を適用し
た実装基板の部分断面図である。
6 is a partial cross-sectional view of a mounting substrate to which the method for manufacturing the semiconductor device shown in FIG. 5 is applied.

【図7】(a)〜(g)は、本発明の第4の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
FIGS. 7A to 7G are cross-sectional views illustrating steps of a method for manufacturing a semiconductor device according to a fourth embodiment of the present invention.

【図8】図7に示された半導体装置の製造方法を適用し
た実装基板の部分断面図である。
8 is a partial cross-sectional view of a mounting board to which the method for manufacturing the semiconductor device shown in FIG. 7 is applied.

【図9】従来の半導体装置の製造方法である、SBB方
式を適用した実装基板の部分断面図である。
FIG. 9 is a partial cross-sectional view of a mounting board to which an SBB method, which is a conventional method for manufacturing a semiconductor device, is applied.

【図10】(a)〜(g)は、従来のSBB方式の各工
程を示す断面図である。
FIGS. 10A to 10G are cross-sectional views showing respective steps of a conventional SBB method.

【図11】従来の半導体装置の製造方法である、異方導
電性フィルムを用いた方法を適用した実装基板の部分断
面図である。
FIG. 11 is a partial cross-sectional view of a mounting substrate to which a method using an anisotropic conductive film, which is a conventional method for manufacturing a semiconductor device, is applied.

【図12】(a)〜(f)は、従来の異方導電性フィル
ムを用いた半導体装置の製造方法の各工程を示す断面図
である。
FIGS. 12A to 12F are cross-sectional views illustrating steps of a conventional method for manufacturing a semiconductor device using an anisotropic conductive film.

【符号の説明】[Explanation of symbols]

10 半導体チップ 20 ウェハー 21 パッド 22 チップ領域 23 突起付電極 24A,24B,24C 樹脂層 25 樹脂研磨面 26 金バンプ露出面(バンプの上面) 27 金バンプ(バンプ) 30 ボンディングツール 31 ボンディングステージ 32 ホーン 40 回路基板 41 電極 51 合金層 52A,52B 導電性接着剤 53A 半田ペースト(半田を含む物質) 53B 半田 DESCRIPTION OF SYMBOLS 10 Semiconductor chip 20 Wafer 21 Pad 22 Chip area 23 Electrode with projection 24A, 24B, 24C Resin layer 25 Resin polished surface 26 Gold bump exposed surface (upper surface of bump) 27 Gold bump (bump) 30 Bonding tool 31 Bonding stage 32 Horn 40 Circuit board 41 Electrode 51 Alloy layer 52A, 52B Conductive adhesive 53A Solder paste (substance containing solder) 53B Solder

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/60

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 回路基板上に半導体チップを実装してな
り,スタッド・バンプ・ボンディング方式を用いた半導
体装置の製造方法であって、 ウェハーが有する複数のチップ領域の主面に各々形成さ
れたパッド上にボールボンディングワイヤーボンド工法
を用いて突起付電極を形成する工程と、 前記ウェハー上において少なくとも前記突起付電極の上
部を露出して前記突起付き電極の間を埋める樹脂層を形
成する工程と、 前記樹脂層及び前記突起付電極の上面が同じ高さになる
まで前記樹脂層と前記突起付電極とを研磨して、前記突
起付電極からバンプを形成する工程と、 前記ウェハーを各々前記チップ領域毎に切り離して複数
の半導体チップに分割する工程と、 前記半導体チップ上のバンプと前記回路基板上の電極と
を互いに対向させて位置合わせする工程と、 前記半導体チップを前記回路基板上へ載置し、前記バン
プと前記回路基板上の電極とを電気的に接続する工程と
を備えたことを特徴とする半導体装置の製造方法。
1. A semiconductor chip mounted on a circuit board.
And a method of manufacturing a semiconductor device using a stud bump bonding method, wherein a ball bonding wire bonding method is provided on a pad formed on each of main surfaces of a plurality of chip areas of a wafer.
Forming a protruding electrode using the method, and at least on the protruding electrode on the wafer
Forming a resin layer that fills the space between the electrodes with protrusions by exposing portions, and polishing the resin layer and the electrodes with protrusions until the upper surfaces of the resin layer and the electrodes with protrusions have the same height. And the pier
Forming a bump from the raised electrode; separating the wafer into a plurality of semiconductor chips by separating each of the chip regions; and causing the bumps on the semiconductor chip and the electrodes on the circuit board to face each other. Manufacturing the semiconductor device, comprising the steps of: positioning the semiconductor chip on the circuit board; and electrically connecting the bumps to the electrodes on the circuit board. Method.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、前記電気的に接続する工程では、前記バンプの
上面と前記回路基板上の電極とを熱圧着して合金層を形
成することにより、前記バンプと前記回路基板上の電極
とを電気的に接続することを特徴とする半導体装置の製
造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein in the step of electrically connecting, an upper surface of the bump and an electrode on the circuit board are thermocompression-bonded to form an alloy layer. And electrically connecting the bumps to the electrodes on the circuit board.
【請求項3】 請求項2記載の半導体装置の製造方法に
おいて、前記電気的に接続する工程では、前記バンプの
上面と前記回路基板上の電極との接触部に超音波を印加
しつつ熱圧着して合金層を形成することを特徴とする半
導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein, in the step of electrically connecting, thermocompression bonding is performed while applying ultrasonic waves to a contact portion between an upper surface of the bump and an electrode on the circuit board. A method for manufacturing a semiconductor device, comprising: forming an alloy layer by heating.
【請求項4】 請求項1記載の半導体装置の製造方法に
おいて、 前記位置合わせする工程は、前記バンプと前記回路基板
上の電極との間に導電性物質を形成する工程を更に備
え、 前記電気的に接続する工程では、前記導電性物質を硬化
させることを特徴とする半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the step of aligning further comprises a step of forming a conductive material between the bump and an electrode on the circuit board. The method of manufacturing a semiconductor device, wherein the step of electrically connecting comprises curing the conductive material.
【請求項5】 請求項4記載の半導体装置の製造方法に
おいて、 前記導電性物質は導電性接着剤であり、 前記電気的に接続する工程では、前記バンプの上面と前
記回路基板上の電極とを前記導電性接着剤を介して熱圧
着することを特徴とする半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 4, wherein the conductive material is a conductive adhesive, and in the step of electrically connecting, an upper surface of the bump and an electrode on the circuit board are electrically connected to each other. Is thermocompression-bonded via the conductive adhesive.
【請求項6】 請求項4記載の半導体装置の製造方法に
おいて、 前記導電性物質は半田を含む物質であり、 前記電気的に接続する工程では、前記バンプと前記回路
基板上の電極との間に前記半田を含む物質を介在させて
半田リフローすることを特徴とする半導体装置の製造方
法。
6. The method of manufacturing a semiconductor device according to claim 4, wherein the conductive material is a material containing solder, and in the step of electrically connecting, between the bump and an electrode on the circuit board. And reflowing the solder by interposing the substance containing the solder in the semiconductor device.
【請求項7】 請求項1〜6のうちいずれか1つに記載
の半導体装置の製造方法において、 前記樹脂層を形成する工程では、該樹脂層の材料として
熱可塑性樹脂又は熱硬化性樹脂のうちのいずれかを用い
て、 前記電気的に接続する工程では、前記樹脂層を接着剤と
して硬化させることを特徴とする半導体装置の製造方
法。
7. The method for manufacturing a semiconductor device according to claim 1, wherein, in the step of forming the resin layer, a thermoplastic resin or a thermosetting resin is used as a material of the resin layer. The method of manufacturing a semiconductor device, wherein in the step of electrically connecting using any one of the above, the resin layer is cured as an adhesive.
JP07963298A 1998-03-26 1998-03-26 Method for manufacturing semiconductor device Expired - Fee Related JP3326382B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07963298A JP3326382B2 (en) 1998-03-26 1998-03-26 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07963298A JP3326382B2 (en) 1998-03-26 1998-03-26 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH11274241A JPH11274241A (en) 1999-10-08
JP3326382B2 true JP3326382B2 (en) 2002-09-24

Family

ID=13695471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07963298A Expired - Fee Related JP3326382B2 (en) 1998-03-26 1998-03-26 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3326382B2 (en)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489221B2 (en) * 1999-12-14 2010-06-23 大日本印刷株式会社 Wiring member for transfer and manufacturing method thereof
KR100865424B1 (en) * 2000-03-10 2008-10-24 스태츠 칩팩, 엘티디. Packaging structure and how
DE10046296C2 (en) 2000-07-17 2002-10-10 Infineon Technologies Ag Electronic chip component with an integrated circuit and method for its production
KR100801945B1 (en) * 2000-10-17 2008-02-12 쓰리엠 이노베이티브 프로퍼티즈 캄파니 Solvent-assisted polishing of pre-underfield solder bumped wafers for flip chip bonding
JP2002222899A (en) 2001-01-26 2002-08-09 Matsushita Electric Ind Co Ltd Electronic component, method of manufacturing electronic component, and method of manufacturing electronic circuit device
JP2003092310A (en) * 2001-09-17 2003-03-28 Nagase & Co Ltd IC chip with projection electrode with sealing resin and method of manufacturing the same
JP2003092311A (en) * 2001-09-17 2003-03-28 Nagase & Co Ltd Mounting method of IC chip with protruding electrodes
JP3717899B2 (en) 2002-04-01 2005-11-16 Necエレクトロニクス株式会社 Semiconductor device and manufacturing method thereof
US20050161814A1 (en) * 2002-12-27 2005-07-28 Fujitsu Limited Method for forming bumps, semiconductor device and method for manufacturing same, substrate processing apparatus, and semiconductor manufacturing apparatus
CN102044413B (en) * 2002-12-27 2012-11-21 富士通株式会社 Substrate processing apparatus
US7547975B2 (en) 2003-07-30 2009-06-16 Tdk Corporation Module with embedded semiconductor IC and method of fabricating the module
JP2005064362A (en) 2003-08-19 2005-03-10 Nec Electronics Corp Method for manufacturing electronic device, method for manufacturing the same, and method for manufacturing semiconductor device
JP4130668B2 (en) 2004-08-05 2008-08-06 富士通株式会社 Substrate processing method
TW200618705A (en) 2004-09-16 2006-06-01 Tdk Corp Multilayer substrate and manufacturing method thereof
US20060134901A1 (en) * 2004-12-22 2006-06-22 National Starch And Chemical Investment Holding Corporation Hot-Melt Underfill Composition and Methos of Application
JP4859376B2 (en) * 2005-03-08 2012-01-25 株式会社リコー Electric structure and method for manufacturing electric structure
JP4535002B2 (en) 2005-09-28 2010-09-01 Tdk株式会社 Semiconductor IC-embedded substrate and manufacturing method thereof
JP4699189B2 (en) * 2005-12-01 2011-06-08 日東電工株式会社 Semiconductor device manufacturing method and electronic component
JP2008288455A (en) * 2007-05-18 2008-11-27 Hitachi Chem Co Ltd Method for packaging semiconductor device and semiconductor device packaging product
WO2012133760A1 (en) * 2011-03-30 2012-10-04 ボンドテック株式会社 Electronic component mounting method, electronic component mounting system, and substrate
WO2013133015A1 (en) * 2012-03-07 2013-09-12 東レ株式会社 Method and apparatus for manufacturing semiconductor device
KR102181010B1 (en) * 2014-07-20 2020-11-20 엑스-셀레프린트 리미티드 Apparatus and methods for micro-transfer printing

Also Published As

Publication number Publication date
JPH11274241A (en) 1999-10-08

Similar Documents

Publication Publication Date Title
JP3326382B2 (en) Method for manufacturing semiconductor device
JP3150347B2 (en) Method and apparatus for mounting electronic components on circuit board
JPWO1998030073A1 (en) Method and device for mounting electronic components on a circuit board
KR20010032804A (en) Method and apparatuses for making z-axis electrical connections
KR20040103780A (en) Semiconductor device and method of manufacturing the same
WO2010070806A1 (en) Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus
JP2002026070A (en) Semiconductor device and method of manufacturing the same
US6538335B2 (en) Semiconductor apparatus and a semiconductor device mounting method
US6966964B2 (en) Method and apparatus for manufacturing semiconductor device
JP2000260819A (en) Method for manufacturing semiconductor device
JP2001284382A (en) Solder bump forming method, flip chip mounting method and mounting structure
JP2000286302A (en) Semiconductor chip assembling method and assembling apparatus
JP3565092B2 (en) Method for manufacturing semiconductor device
JP4421118B2 (en) Semiconductor device manufacturing method
JP2000260817A (en) Semiconductor device and manufacturing method thereof
US6008072A (en) Tape automated bonding method
JP2002026071A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP4195541B2 (en) Method of mounting a semiconductor chip on a printed circuit board and mounting sheet used for carrying out the method
JP3923248B2 (en) Method of mounting electronic component on circuit board and circuit board
JP4479582B2 (en) Manufacturing method of electronic component mounting body
JP2000058597A (en) Electronic component mounting method
JP2010153670A (en) Flip-chip mounting method and semiconductor device
JP2003297977A (en) Manufacturing method of electronic components
JPH09283555A (en) Semiconductor chip mounting structure, semiconductor package manufacturing method, and semiconductor package
JP2003031617A (en) Semiconductor device mounting structure and method of manufacturing the same

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070705

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080705

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090705

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100705

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110705

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120705

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees