[go: up one dir, main page]

JP3318811B2 - 半導体発光素子のパッケージ及びその製造方法 - Google Patents

半導体発光素子のパッケージ及びその製造方法

Info

Publication number
JP3318811B2
JP3318811B2 JP34015794A JP34015794A JP3318811B2 JP 3318811 B2 JP3318811 B2 JP 3318811B2 JP 34015794 A JP34015794 A JP 34015794A JP 34015794 A JP34015794 A JP 34015794A JP 3318811 B2 JP3318811 B2 JP 3318811B2
Authority
JP
Japan
Prior art keywords
light emitting
package
semiconductor light
semiconductor
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34015794A
Other languages
English (en)
Other versions
JPH08186326A (ja
Inventor
和彦 根本
修 松田
俊雅 小林
正人 土居
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34015794A priority Critical patent/JP3318811B2/ja
Publication of JPH08186326A publication Critical patent/JPH08186326A/ja
Priority to US08/856,529 priority patent/US6025213A/en
Application granted granted Critical
Publication of JP3318811B2 publication Critical patent/JP3318811B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/858—Means for heat extraction or cooling
    • H10H20/8581—Means for heat extraction or cooling characterised by their material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10157—Shape being other than a cuboid at the active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02253—Out-coupling of light using lenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0225—Out-coupling of light
    • H01S5/02255—Out-coupling of light using beam deflecting elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02325—Mechanically integrated components on mount members or optical micro-benches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H01S5/02484—Sapphire or diamond heat spreaders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/06—Arrangements for controlling the laser output parameters, e.g. by operating on the active medium
    • H01S5/068—Stabilisation of laser output parameters
    • H01S5/0683—Stabilisation of laser output parameters by monitoring the optical output parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/40—Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/42—Arrays of surface emitting lasers

Landscapes

  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体発光素子のパッ
ケージ及びその製造方法に関する。
【０００２】
【従来の技術】一般に、従来の半導体発光素子のパッケ
ージングは、基本的にパッケージの底部分、あるいはサ
ブマウント基板をヒートシンクとして用い、パッケージ
のキャップや窓に透明材料を用いて光を取り出すという
方法を用いている。即ち、これまでの方法では、ヒート
シンクと光を取り出す窓とは別々に形成していた。
【０００３】図２５及び図２６は、夫々従来の半導体発
光素子をマウントしたパッケージの構造を示す。図２５
の半導体発光素子パッケージ８は、基板１上にヒートシ
ンク２を配置し、このヒートシンク２の一側にレーザダ
イオード３を取付けると共に、基板１上にレーザダイオ
ード３及びヒートシンク２を被冠するキャップ４を取付
け、このキャップ４にレーザダイオード３から出力され
る光Ｌを外部に放射するため透明窓５を形成して構成さ
れる。６は基板１を貫通して設けられた端子ピン、７は
レーザダイオード３の電極と端子ピン６間を接続する金
属細線である。
【０００４】図２６の半導体発光素子パッケージ１０
は、ハイブリッド型構造であり、パッケージ構体１１内
の底面に半導体基板を配置し、この半導体基板１２上に
サブマウント基板（半導体基板）１３及びプリズム１４
を配置し、このサブマウント基板１３上にレーザダイオ
ード１５を取付け、パッケージ構体１１の上面に透明窓
１６を取付けて構成される。この半導体発光素子パッケ
ージ１０では、レーザダイオード１５から出力される光
Ｌがプリズム１４の斜面で反射して透明窓１６を透過し
て外方に放射されるようになされる。また、光ピックア
ップとして構成されている場合には、ディスクで反射し
た戻り光が破線で示すようにプリズム１４内に入射し、
半導体基板１２表面に形成された受光素子、即ちフォト
ダイオード１７にて受光されるようになされる。この構
成では半導体基板１２及びサブマウント基板１３がレー
ザダイオード１５のヒートシンクとして作用する。
【０００５】
【発明が解決しようとする課題】ところで、図２５の半
導体発光素子パッケージ８のようにヒートシンク２側と
光Ｌを取り出す側が同一でない場合や、図２６の半導体
発光素子パッケージ１０のようにハイブリッド型の場合
には、従来の方法で何とか構成できる。
【０００６】しかしながら、素子の表側に光を出しなが
ら且つ表側にヒートシンクを必要とするような、例えば
モノリシック型の面型発光素子、即ち、例えば図２３に
示すように半導体基板２１に水平共振器からなるレーザ
ダイオード２２が形成され（但し、２０は活性層を代表
して示す）、共振器端面２３Ａ，２３Ｂのうちの一方の
共振器端面２３Ａに対向して例えば４５°の反射面２４
が形成され、共振器端面２３Ａから出力された光Ｌが反
射面で反射されて垂直方向に出射されるような面型発光
素子では、ヒートシンクが取付け難くなる。
【０００７】この場合、発光素子であるレーザダイオー
ド２２を特に高効率なものにするとか、比較的低出力で
用いるとか、パルス動作で用いる等、素子の構造上ある
いは動作上の制約が出てくる。
【０００８】一応、図２４に示すように、メッキ技術等
を利用して、レーザダイオード２２の表側の配線２６を
厚くしてこの厚膜配線２６をヒートシンクの役割を担わ
せる方法も考えられるが、凹凸のある素子上に金属の厚
膜を形成するのは簡単ではなく、必ずしも、十分なヒー
トシンク効果は得られない、即ち熱が外部に伝達しにく
い場合が多い。
【０００９】本発明は、素子の表側に光を出しながら表
側にヒートシンクを必要とするような、例えばモノリシ
ック型の面発光素子において、上述のような問題点を克
服できるようにした半導体発光素子のパッケージ及びそ
の製造方法を提供するものである。
【００１０】
【課題を解決するための手段】第１の本発明に係る半導
体発光素子のパッケージは、半導体基板３５と半導体レ
ーザＬＤとを有してなり半導体基板３５に対し上側に発
光する半導体発光素子３１と、透明ヒートシンクよりな
るパッケージ窓部３２とを有し、パッケージ窓部３２の
半導体発光素子３１側には配線パターン４１が形成され
てなり、半導体レーザＬＤの上面が配線パターン４１に
接続されるように配線パターン４１と対応して半導体発
光素子３１が貼り合わされた構成とする。
【００１１】第２の本発明に係る半導体発光素子のパッ
ケージは、第１の発明において、パッケージ窓部３２に
例えば光学素子等の要素部品５２，９６が形成された構
成とする。第３の本発明に係る半導体発光素子のパッケ
ージは、第１の発明において、パッケージ窓部３２にス
ルーホール５７が形成され、配線パターン４１に接続さ
れると共にパッケージ窓部３２の配線パターン４１とは
反対側３２ｂに臨むように電極パッド４２が形成された
構成とする。
【００１２】第４の本発明に係る半導体発光素子のパッ
ケージの製造方法は、透明ヒートシンク３２Ａ上に配線
パターン４１を形成する工程と、透明ヒートシンク３２
Ａの配線パターン４１側に、半導体基板３５と半導体レ
ーザＬＤとを有してなり半導体基板３５に対し上側に発
光する複数の半導体発光素子３１を、半導体レーザＬＤ
の上面が配線パターン４１に接続されるように貼り合わ
せる工程と、複数の半導体発光素子３１を覆って樹脂３
３により封止する工程と、透明ヒートシンク３２Ａをダ
イシングにより複数のパッケージに分割する工程とを有
し、透明ヒートシンクをパッケージの窓部３２とするこ
とを特徴とする。第５の本発明に係る半導体発光素子の
パッケージの製造方法は、第４の発明の配線パターン４
１を形成する工程において、透明ヒートシンク３２Ａに
スルーホール５７及び配線パターン４１を形成し、配線
パターン４１に接続するようにスルーホール５７を通し
て透明ヒートシンク３２Ａの配線パターン４１とは反対
側３２ｂに臨むように電極パッド４２を形成することを
特徴とする。
【００１３】
【作用】第１の本発明に係る半導体発光素子のパッケー
ジにおいては、半導体基板３５と半導体レーザＬＤを有
してなり半導体基板３５の上側に発光する半導体発光素
子３１と、透明ヒートシンクよりなるパッケージ窓部３
２を有し、半導体レーザＬＤの上面が配線パターン４１
に接続されるようにパッケージ窓部３２の配線パターン
４１に対応して半導体発光素子３１を貼り合わせた構成
とすることにより、パッケージ窓部３２を通して半導体
発光素子３１の上側に光を出射させることができると同
時に、パッケージ窓部３２がヒートシンクとして作用
し、半導体発光素子３１の発熱（特に半導体レーザＬＤ
の発熱）を外部に放熱することができる。
【００１４】また、パッケージ窓部３２と半導体発光素
子３１を貼り合わせて構成するので、パッケージ構造が
極めて簡単化される。また、パッケージ窓部３２に配線
パターン４１を形成するので、複雑な多層配線プロセス
が簡易化され、且つこの半導体発光素子のパッケージを
他の部品実装基板（例えば配線基板）４６に直接実装す
ることが可能となり、半導体発光素子のパッケージの実
装の取り扱いが簡便になる。
【００１５】第２の本発明に係る半導体発光素子のパッ
ケージにおいては、更にパッケージ窓部に例えば光学素
子等の要素部品５２，９６を形成することにより、多機
能を持たせることが可能となる。
【００１６】第４の本発明に係る半導体発光素子のパッ
ケージの製造方法においては、透明ヒートシンク３２Ａ
上に配線パターンを形成し、この透明ヒートシンク３２
Ａの配線パターン４１側に複数の半導体発光素子３１を
貼り合わせた後、この複数の半導体発光素子３１を樹脂
３３により封止するので、半導体発光素子３１は透明ヒ
ートシンク３２Ａと樹脂３３により完全に気密封止され
る。次いで、透明ヒートシンク３２Ａを樹脂３３と共に
ダイシングし、複数のパッケージに分割し、透明ヒート
シンクをパッケージ窓部３２とすることにより、半導体
発光素子３１の上側より光を取り出し、且つ上側のパッ
ケージ窓部３２をヒートシンクとする目的の半導体発光
素子のパッケージを簡単に製造することができ、大量生
産に適する。
【００１７】
【実施例】以下、図面を参照して本発明による半導体発
光素子のパッケージ及びその製造方法の実施例を説明す
る。
【００１８】図１Ａは本発明に係る半導体発光素子のパ
ッケージの一実施例を示し、図１Ｂは、この半導体発光
素子のパッケージを部品実装基板（例えば配線基板等）
に取付けた状態を示す。本例においては、半導体発光素
子３１と、この半導体発光素子３１から出力される光Ｌ
の波長に対して透明な（即ち透過率の高い）材料のヒー
トシンクよりなるパッケージ窓部３２と、半導体発光素
子３１を封止する樹脂モールド体３３とより成る。
【００１９】半導体発光素子３１は、半導体基板３５の
一面に水平共振器からなるレーザダイオードＬＤが形成
され（但し、３６は活性層を代表として示す）、共振器
端面３７Ａ，３７Ｂのうちの一方の共振器端面３７Ａに
対向して例えば４５°の反射面３８が形成され、共振器
端面３７Ａから出力された光Ｌが反射面３８で反射され
て垂直方向に出射されるような面型発光素子として構成
される。３９はレーザダイオードＬＤ及び反射鏡を含む
領域を取り囲むように形成された分離溝であり、その分
離溝の外周部４０が封止用領域となる。
【００２０】透明ヒートシンクよりなるパッケージ窓部
３２は、レーザダイオードＬＤから出力される光波長に
対して透明であると共に、外部からの光の入力も必要な
素子の場合には、その入力波長光に対しても透明でなけ
ればならない。この透明ヒートシンクからなるパッケー
ジ窓部３２の材料としては、例えばサファイヤ，ルビ
ー，ベリリア，ダイアモンド，Ｓｉ，ＳｉＯ2 等を用い
ることができ、半導体発光素子の特性、ヒートシンクと
して効果の大きさ、パッケージのコスト等を考慮した上
で、最も適切な材料を選べばよい。
【００２１】パッケージ窓部３２は、樹脂モールド体３
３よりも面積の大きい平行平面板からなり、その一方の
面即ち半導体発光素子３１が実装される面３２ａに配線
パターン４１を形成し、樹脂モールド体３３より外部に
延長する部分に配線パターンに接続して信号取り出し用
の電極パッド部４２を形成して構成される。配線パター
ン４１としては、Ａｌ，Ａｕ，あるいは透明配線材等通
常の配線材料にて形成することができる。
【００２２】半導体発光素子３１は、その光Ｌの出射側
の上面がパッケージ窓部３２の配線パターン４１に対接
するようにパッケージ窓部３２に対してジャンクション
ダウンにより半田層４３〔４３Ａ，４３Ｂ〕を介して貼
り合わされ、接合される。４３Ａは配線用半田であり、
４３Ｂは素子３１の封止用領域に設けられた封止用半田
である。
【００２３】この半導体発光素子３１が透明ヒートシン
クよりなるパッケージ窓部３２に実装された状態で、半
導体発光素子３１を覆うように裏面側から樹脂でモール
ドし、樹脂モールド体３３が形成される。
【００２４】半導体発光素子３１は、パッケージ窓部３
２と樹脂モールド体３３によって全体が気密封止され、
外部から保護される。
【００２５】かかる構成の半導体発光素子パッケージ４
５は、図１Ｂに示すように、回路配線パターン等を有す
る部品実装基板４６に、電極パッド４２を介して実装さ
れる。この半導体発光素子パッケージ４５によれば、面
型発光素子である半導体発光素子３１の光を出する表側
に透明ヒートシンクよりなるパッケージ窓部３２を貼り
合わせた構成であるので、半導体発光素子３１からの光
を垂直方向に出射させることができると共に、このパッ
ケージ窓部３２に直接接触していることによって、放熱
を良好に行なうことができる。
【００２６】配線パターン４２をパッケージ窓部３２の
一面に形成することにより、配線を半導体発光素子３１
が形成される半導体チップ上とパッケージ窓部３２上に
分けて形成できるので、複雑な多層配線プロセスの簡易
化が図れる。
【００２７】さらに、従来のパッケージ構造に比べて、
構造が非常に簡単となり、製造が簡単で且つ安価であ
り、大量生産に適する。
【００２８】図２は４５度反射型の面発光レーザＬＤを
３×４個配列した面発光レーザアレイ４８を示す。この
面発光レーザアレイ４８では、レーザアレイ側に下部配
線層４９を形成し、透明ヒートシンクよりなるパッケー
ジ窓部３２上に他の配線層（即ち配線パターン）４１を
形成して構成される。下部配線層４９は、例えば半絶縁
性ＧａＡｓ基板上に形成した例えばｎ型ＧａＡｓ層によ
って構成することができ、このｎ型ＧａＡｓ層上にレー
ザダイオードアレイが形成される。このように、面発光
レーザアレイ４８に本発明を適用した場合、複雑な多層
配線プロセスの簡易化が図れる。
【００２９】本発明は、図１の実施例にとらわれず、さ
まざまな変形が可能である。例えば樹脂モールド体に代
えて半導体発光素子を接着剤等で固定してもよく、ま
た、ＣＶＤで全面デポジットしてもよい。
【００３０】さらに、必要に応じて、このヒートシンク
を兼ねるパッケージ窓部３２上には配線パターン４１だ
けでなく、ホログラム，グレーティング，レンズ，反射
膜，非晶質シリコンや多結晶シリコンによるフォトディ
テクタ等の光学素子、さらに素子回路等の要素部品を集
積することが可能である。次に変形例を示す。
【００３１】図３は、本発明に係る半導体発光素子のパ
ッケージの他の実施例を示す。本例は、図１の構成にお
いて、樹脂モールド体３３に代えて、半導体発光素子３
１と透明ヒートシンクよりなるパッケージ窓部３２とを
その半導体発光素子３１の周辺を囲うように樹脂接着剤
４８にて固定して構成される。その他の構成は、図１と
同様であるので、対応する部分には同一符号を付して重
複説明を省略する。
【００３２】図３の半導体発光素子パッケージ４９で
は、半導体発光素子３１が樹脂接着剤４８によりパッケ
ージ窓部３２に固定されるので、より構造が簡単にな
り、製造を容易にすることができる。
【００３３】その他、図１の実施例と同様に、面型発光
素子である半導体発光素子３１の光を出す表側に透明ヒ
ートシンクよりなるパッケージ窓部３２を貼り合わせた
構成であるので、半導体発光素子３１に対する良好なヒ
ートシンク効果が得られる。また、複雑な多層配線プロ
セスの簡易化が図られること、大量生産に適すること等
の効果が得られる。
【００３４】図４は、本発明に係る半導体発光素子のパ
ッケージの他の実施例を示す。本例では、半導体発光素
子として本出願人が先に提案した発光素子である半導体
レーザＬＤと受光素子であるフォトダイオードＰＤを有
してなる新規な光結合素子５１、すなわちＣＬＣ（コン
フォーカルレーザカプラ）デバイスを適用した場合であ
る。
【００３５】先ず、図１７〜図１９を用いてＣＬＣデバ
イスの光結合素子５１について説明する。同図におい
て、５１は光結合素子、６２は被照射部、６３は収束手
段即ち集光光学レンズを示す。
【００３６】光結合素子５１は、発光部６４と受光部６
５とが共通の半導体基板６６上に一体化されて成り、発
光部６４からの出射光ＬF が、被照射部６２に集束照射
し、この被照射部６２から反射された戻り光ＬR が集束
手段６３によって集光され、集束手段６３の共焦点位置
（厳密には共焦点位置近傍）に配置された受光部６５に
受光されるように構成される。この構成では発光部６４
からの光が、被照射部６２において反射される前及び後
において、その光軸を鎖線ａで示すように、互いに同軸
の経路を通過して受光部６５において受光される構成と
する。
【００３７】この光結合素子５１では、図１９の拡大図
で示すように、発光部６４が水平共振器を有する半導体
レーザＬＤ（但し６９はそのストライプ電極）、反射鏡
６７で構成され、受光部６５がフォトダイオード（Ｐ
Ｄ）で構成される。半導体レーザＬＤは、これからの出
射光ＬF を反射鏡６７によって反射させて被照射部６２
に向かう経路に一致させている。
【００３８】そして、受光部６５に向かう戻り光Ｌ
R は、光回折限界（即ちレンズの回折限界）近傍まで集
束させるものであり、受光部６５はその少なくとも一部
の受光面が、この光回折限界内、すなわち発光部６４か
らの出射光の波長をλ、収束手段６３の開口数をＮＡと
するとき、受光面の配置基準面Ｓを横切る発光部６４か
らの出射光の光軸ａからの距離が１．２２λ／ＮＡ以内
の位置に設けられるようにする。
【００３９】また、この場合、図１８及び図２０に示す
ように、受光部６５の受光面の配置基準面Ｓでの発光部
６４の出射光ＬF の直径φs を、上記光回折限界の直径
φdより小とし、受光部６５の有効受光面は、発光の直
径φs 外に位置するようにする。ここで、受光部６４の
光源として半導体レーザを用いると、その出射光の直径
φs は、約１〜２μｍ程度とすることができる。一方、
収束手段６３の開口数ＮＡが光結合素子５１側を例えば
０．０９〜０．１、出射光の波長λが７８０ｎｍ程度の
場合、回折限界すなわちφd は１．２２λ／ＮＡ≒１０
μｍ程度となる。
【００４０】そして、収束手段６３の１の焦点位置に発
光部６４を配置し、共焦点位置に被照射部６２を配置す
る。発光部６４の半導体レーザＬＤから出射されたレー
ザ光は反射鏡６７で概略垂直方向へ反射され、収束手段
６３を通して被照射部（例えば光ディスク）６２に照射
される。合焦時に、被照射部６２から反射された戻り
光、すなわち、被照射部６２における記録情報を含んで
反射した戻り光ＬR は、同じ光路を逆戻りし、再び収束
手段６３によって集光され、共焦点位置近傍に配置され
た受光部６５のフォトダイオードに入射し、この戻り光
ＬR が受光部６５で受光検出されるようになる。即ち、
電気信号に変換され信号（例えば再生信号）として取り
出される。
【００４１】ここで図２１及び図２２を用いて光結合素
子５１の製造方法の代表例を説明する。この例は選択的
ＭＯＣＶＤによって製造する場合である。図２１Ａに示
すように、第１導電型例えばｎ型の（１００）結晶面を
主面とするＧａＡｓ基板よりなる基板６６上に、半導体
レーザを構成する各半導体層をエピタキシャル成長す
る。すなわち、例えば順次基板６と同導電型のＡｌＧａ
Ａｓよりなる第１のクラッド層７１、例えばＧａＡｓよ
りなる活性層７２、第１のクラッド層７１と異なる第２
導電型例えばｐ型のＡｌＧａＡｓよりなる第２のクラッ
ド層７３とを順次ＭＯＣＶＤ等によってエピタキシーし
た積層半導体層を構成する。
【００４２】次に、図２１Ｂに示すように、これらエピ
タキシャル成長した半導体層７３，７２，７１の一部を
半導体レーザＬＤとして残して少なくとも最終的に反射
鏡を形成する部分をＲＩＥ（反応性イオンエッチング）
等によってエッチングする。そして、このエッチング面
による半導体層の両端面を夫々共振器端面５５Ａ及び５
５Ｂとし、両端面５５Ａ及び５５Ｂ間に半導体レーザＬ
Ｄの水平共振器を構成する。この場合、図示しないが、
最終的に半導体レーザＬＤの共振器を構成する領域を挟
むように電流阻止領域を不純物のイオン注入によって形
成する。
【００４３】次いで、図２１Ｃに示すように、基板６６
上に残された積層半導体層、即ち半導体レーザＬＤの構
成部を覆うように、選択的ＭＯＣＶＤのマスク層７４例
えばＳｉＯ2 、ＳｉＮ等の絶縁層を被着形成する。
【００４４】次に、図２２Ｄに示すように、マスク層７
４によって覆われていない基板６６上に例えば第１導電
型例えばｎ型のＧａＡｓによる第１の半導体層７５を選
択的にＭＯＣＶＤによって形成する。
【００４５】続いて、図２２Ｅに示すように、第２導電
型例えばｐ型のＧａＡｓによる第２の半導体層７６を選
択的にＭＯＣＶＤによって形成し、第１および第２の半
導体層７５および７６によってフォトダイオードＰＤを
形成する。
【００４６】次に、図２２Ｆに示すように、マスク層７
４をエッチング除去し、半導体レーザＬＤ上と、第２半
導体層７６上の一部とに、半導体レーザＬＤとフォトダ
イオードＰＤの各一方の電極７７および７８を夫々オー
ミックに被着し、基板６６の裏面に共通の電極７９をオ
ーミックに被着する。
【００４７】この場合、図２２Ｄの基板６６上に選択的
にエピタキシャル成長された半導体層、この例では第１
半導体層７５の、共振器端面５５Ａと対向する面８０が
特定された結晶面となる。例えば、半導体レーザの端面
５５Ａ及び５５Ｂ間に形成された半導体レーザの水平共
振器の共振器長方向、即ち図２２Ｆ中、矢印ｂで示す方
向を〔０１１〕結晶軸方向とするときは対向面８０は
｛１１１｝Ａによる斜面として生じ、方向ｂを〔０−１
１〕結晶軸方向とするときは｛１１１｝Ｂによる斜面と
して生じ、いずれも基板６６の板面とのなす角が５４．
７゜となる。また、方向ｂを〔１００〕結晶軸方向とす
るときは対向面８０は｛１１０｝として生じ、基板６６
の面に対し、４５°をなす。いずれも原子面によるモフ
ォロジーの良い斜面８０として形成される。
【００４８】したがって、このようにして形成された特
定された結晶面による斜面８０を、図２２Ｆに示すよう
に、半導体レーザＬＤの水平共振器の端面５５Ａからの
出射光ＬF を反射させて所定方向に向ける反射鏡６７と
することができる。この構成によれば、反射鏡６７が、
結晶面によって形成されることから鏡面性にすぐれ、ま
たその傾きの設定が正確に行われる。
【００４９】しかして、本例においては、図４Ａに示す
ように、上述した半導体発光素子としての光結合素子５
１と、この光結合素子５１の半導体レーザＬＤから出力
される光（及び戻り光）Ｌの波長に対して透明な材料の
ヒートシンクよりなるパッケージ窓部３２と、光結合素
子５１を封止する樹脂モールド体３３とより成る。パッ
ケージ窓部３２を構成する材料は、前述の図１と同様の
材料を用い得る。
【００５０】本例では、特にパッケージ窓部３２の光結
合素子５１の実装面に所定の電極パターン４１を形成
し、その電極パッド４２を実装面とは反対面、即ちパッ
ケージ窓部３２の表側面に臨むように形成すると共に、
このパッケージ窓部３２にホログラムやグレーティング
等の光学素子、本例ではホログラム５２を作り込む。
【００５１】そして、この光結合素子５１、即ちその水
平共振器の半導体レーザＬＤ側の面をパッケージ窓部３
２の配線パターン４１に対接するように半田層４３〔４
３Ａ，４３Ｂ〕を介して所謂ジャンクションダウンによ
りパッケージ窓部３２に貼り合わせて固定し、光結合素
子５１の裏面側から樹脂モールド体３３を形成して半導
体発光素子パッケージ５４が構成される。ホログラム５
２は半導体レーザＬＤからの光がパッケージ窓部３２を
透過する位置に対応するように設けられる。
【００５２】受光部としては、例えばホログラム５２を
通過した戻り光のうちの０次光の到達する共焦点位置
と、例えば＋１次光及び−１次光が到達する夫々の位置
に設けられる。この半導体発光素子パッケージ５４は、
図４Ｂに示すように、部品実装基板４６に対してパッケ
ージ窓部３２の表側が下向きとなるように電極パッド４
２を介して実装される。
【００５３】かかる構成の半導体発光素子パッケージ５
４において、ヒートシンクを兼ねるパッケージ窓部３２
にホログラム５２やグレーティング等の光学素子を作り
込むことで、さらに多くの機能を持たせることができ
る。その他、図１の実施例で説明したと同様の作用効果
を奏する。
【００５４】次に、図５及び図６を用いて、上記半導体
光学素子パッケージ５４の製造方法の一例を説明する。
【００５５】先ず、図５Ａに示すように、ヒートシンク
兼用のパッケージ窓部３２となる透明基板３２Ａを用意
し、各々のパッケージ窓部となる領域部毎に電極パッド
を形成するためのスルーホール５７を形成する。
【００５６】次に、図５Ｂに示すように、透明基板３２
Ａの各領域部に対応する一面３２ａ上に夫々所定の配線
パターン４１を形成し、またこの配線パターン４１に接
続するようにスルーホール５７を通して透明基板３２Ａ
の他面３２ｂ側に臨むように電極パッド４２を形成す
る。更に、配線パターン４１上に半田層４３〔４３Ａ，
４３Ｂ〕を形成する。
【００５７】次に、図５Ｃに示すように、透明基板３２
Ａの他面３２ｂの所定位置にホログラム５２を形成す
る。
【００５８】次に、図６Ｄに示すように、光結合素子５
１をジャンクションダウンにより透明基板３２Ａの配線
パターン４１側に貼り合わせて固定する。光結合素子５
１は配線パターン４１にジャンクションダウンで接合さ
れる。光学素子５１の基板側は例えばワイヤーボンディ
ングで他の配線パターン４１に接続することもできる。
【００５９】次に、図６Ｅに示すように、各光結合素子
５１を覆うように全面樹脂モールドし、樹脂モールド体
３３を形成する。
【００６０】しかる後、図６Ｆに示すように、ダイシン
グ加工を施して複数のパッケージに分割し、光結合素子
５１をホログラム５２が形成された透明ヒートシンクの
パッケージ窓部３２に貼り合わせ、樹脂モールド体にて
光結合素子５１を覆ってなる目的の半導体発光素子パッ
ケージ５４を得る。
【００６１】かかる製造方法によれば、製造工程が極め
て簡潔化され、半導体発光素子パッケージ５４は構造が
簡単で且つ極めて小型化される。従って、大量生産に向
いており、製造コストの低減化及び製品の小型化等に有
利となる。
【００６２】図７及び図８は、リードフレームを利用し
た製造方法の他の例を示す。図７Ａに示すように、ヒー
トシンク兼用のパッケージ窓部３２となる透明基板３２
Ａを用意し、各々のパッケージ窓部となる領域部の一面
３２ａ上に夫々所定の配線パターン４１及び電極パッド
４２を形成し、配線パターン４１上に半田層４３〔４３
Ａ，４３Ｂ〕を形成する。
【００６３】次に図７Ｂに示すように、透明基板３２Ａ
の各領域部の他面３２ｂの所定位置にホログラム５２を
形成する。
【００６４】次に、図７Ｃに示すように、光結合素子５
１をジャンクションダウンにより透明基板３２Ａの配線
パターン４１側に貼り合わせて固定する。
【００６５】次に、図８Ｄに示すように、各光結合素子
５１が分離されるように透明基板３２Ａをダイシングに
より分割する。
【００６６】然る後、各光結合素子５１が固定された状
態のパッケージ窓部３２をその電極パッド４２を介して
リードフレーム５８に接合し、次いで樹脂モールドを施
して樹脂モールド体３３を形成する。このようにして、
リードを導出した型式の目的とする半導体発光素子パッ
ケージ５９を得る。
【００６７】この製造方法によれば、リード部を必要と
した実装に適した半導体発光素子パッケージ５９が容易
に製造できる。
【００６８】図９は、本発明に係る半導体発光素子のパ
ッケージの他の実施例を示す。
【００６９】本例は、パッケージ窓部として熱伝導率が
あまり高くない透明材料、例えばプラスチック等の材料
によるパッケージ窓部９２を用いる。このパッケージ窓
部９２の一面にメッキ等を利用して配線パターンを兼ね
る金属厚膜ヒートシンク９３を形成する。この例では厚
膜ヒートシンク９３に接続する電極パッド４２をパッケ
ージ窓部９２の表面に臨むように形成される。そして、
この厚膜ヒートシンクの配線パターン９３に半田層４３
〔４３Ａ，４３Ｂ〕を介して光結合素子５１を貼り合わ
せ、樹脂モールド体３３を形成して半導体発光素子パッ
ケージ９４を構成する。
【００７０】かかる構成の半導体発光素子パッケージ９
４によれば、平板状のパッケージ窓部９２に厚膜ヒート
シンクを兼ねる配線パターン９３を形成するので、図２
４に示す例のように凹凸のある発光素子に直接形成する
よりも容易に構成できる。また、パッケージ窓部９２と
して、熱伝導率の高くない透明材料（例えばプラスチッ
ク等）を利用できるので、コスト的に有利な半導体発光
素子パッケージを構成することができる。
【００７１】図１０は、本発明に係る半導体発光素子の
パッケージの他の実施例を示す。本例の半導体発光素子
パッケージ９７は、透明ヒートシンクからなるパッケー
ジ窓部３２と、光結合素子５１と樹脂モールド体３３と
からなり、パッケージ窓部３２の両面に光学素子、即ち
ホログラム５２とグレーティング９６を作り込んで構成
する。用途に応じてパッケージ窓部３２に通常のレン
ズ，フレネルレンズ，プリズム等を作り込んで多機能化
することもできる。その他の構成は図４と同様であるの
で、対応する部分に同一符号を付して重複説明を省略す
る。
【００７２】図１１は、本発明に係る半導体発光素子の
パッケージの他の実施例を示す。本例の半導体発光素子
パッケージ９９は、透明ヒートシンクよりなるパッケー
ジ窓部３２には光学素子を作り込まず、図１０に示すよ
うに、別の透明板１０１の両面に光学素子、例えばホロ
グラム５２及びグレーティング９６を形成し、この透明
板１０１をパッケージ窓部３２の光結合素子５１が貼り
合わされた面とは反対の表面に貼り合わせて構成する。
その他の構成は、図１Ａと同様であるので、対応する部
分には同一符号を付して重複説明を省略する。
【００７３】かかる構成の半導体発光素子パッケージ９
９によれば、別の透明板１０１の追加で部品点数は増え
るものの、光学素子のホログラム５２及びグレーティン
グ９６の位置合わせが、発光素子や受光素子の実装後、
即ち本例では光結合素子５１のパッケージ窓部３２への
実装後に行えるので、高い精度の位置合わせを必要とす
るものには都合がよく、歩留り等に有利となる。また、
別の透明板１０１には、用途に応じて、通常のレンズ，
フレネルレンズ，プリズム等を作り込んで多機能化する
とこが可能となる。
【００７４】図１２は、本発明に係る半導体発光素子の
パッケージの他の実施例を示す。本例の半導体発光素子
パッケージ１０３は、ＣＬＣデバイスである光結合素子
５１の受光素子即ちフォトダイオードＰＤをレーザ側で
なく、パッケージ窓部３２側に作り込むようにする。
【００７５】即ち、透明ヒートシンクからなるパッケー
ジ窓部３２の一面に例えばプラズマＣＶＤによるアモル
ファスシリコンや多結晶シリコンによるフォトダイオー
ドＰＤを半導体レーザＬＤ及び反射面６７に対応する位
置に形成し、フォトダイオードＰＤの配線１０４を形成
する。１０５はフォトダイオードＰＤを保護するための
絶縁膜である。この絶縁膜１０５を含んでチップ用の所
要の配線パターン４１を形成する。パッケージ窓部３２
の他面には光学素子例えばホログラム５２を形成する。
そして、光結合素子５１を、半田層４３〔４３Ａ，４３
Ｂ〕を介して配線パターン４１に接続するようにパッケ
ージ窓部３２に貼り合わせ、光結合素子５１の裏面より
樹脂モールド体３３を形成して半導体発光素子パッケー
ジ１０３を構成する。
【００７６】光結合素子５１において、受光素子である
フォトダイオードＰＤをレーザ側に作り込む際、反射面
６７上には作り易いがレーザＬＤ上にはレーザＬＤとフ
ォトダイオードＰＤの電極を独立に取るのが難しく、作
り難い。しかし、図１１の半導体発光素子パッケージ１
０３によれば、パッケージ窓部３２上にフォトダイオー
ドＰＤを形成するので、上記問題が解決でき、受光効率
を上げることができる。
【００７７】図１３は、本発明に係る半導体発光素子の
パッケージの他の実施例を示す。本例の半導体発光素子
パッケージ１０７は、図１２の半導体発光素子パッケー
ジ１０３において、光結合素子５１の反射面６７の角度
αを４５°より大きい角度とし、出射光ＬF の一部をパ
ッケージ窓部３２の表面で反射してパッケージ窓部３２
に形成したフォトダイオードＰＤ〔ＰＤa ，ＰＤb ，Ｐ
Ｄc 〕のレーザＬＤ側のフォトダイオードＰＤc （例え
ばレーザ出力モニタ用）に受光させ、戻り光ＬR をパッ
ケージ窓部３２内で反射させて反射面６７側のフォーカ
スサーボ信号検出用又はトラックサーボ信号検出用のフ
ォトダイオードＰＤa ，ＰＤb に受光するように構成す
る。図１３は要部のみを示しているが、その他の構成
は、図１２と同様であるので省略する。
【００７８】なお、この例ではパッケージ窓部３２内を
反射させた構成としたが、その他パッケージ窓部３２上
に別の透明板を配置し、この透明板を反射用に利用する
こともできる。
【００７９】図１４は、本発明に係る半導体発光素子の
パッケージの他の実施例を示す。本例の半導体発光素子
パッケージ１０９は、透明ヒートシンクからなるパッケ
ージ窓部３２上にハイブリッドでＣＬＣデバイスの光結
合素子５１と演算用ＩＣ１１０を集積し、背面より全面
モールドして樹脂モールド体３３を形成して構成する。
その他、図４と対応する部分には同一符号を付して重複
説明を省略する。
【００８０】この構成では背面を樹脂モールド体３３で
全面を覆ってしまうので、演算用ＩＣ１１０を光学的に
完全に閉じ込めることができ、光結合素子５１からの迷
光による誤動作等の問題もない。
【００８１】上述した、各半導体発光素子パッケージ９
４，９７，９９，１０３，１０７，１０９においても、
図１の実施例で説明したと同様の作用効果を奏する。Ｃ
ＬＣデバイスの光結合素子５１を用いた半導体発光素子
パッケージの各実施例は、いわゆるコンパクトディスク
（ＣＤ）プレーヤー、光磁気ディスクプレーヤー等の光
ディスクドライブの光ピックアップに適用できる。
【００８２】一方、本発明は、垂直共振器面発光レーザ
への応用にも有利である。
【００８３】図１５は、垂直共振器面発光レーザに適用
した本発明に係る半導体発光素子のパッケージの他の実
施例を示す。本例においては、例えばｎ型基板１１２上
に高反射の半導体多層膜や誘電体多層膜からなる第１の
反射膜（ｎ型）１１３が形成され、この反射膜１１３上
に第１のクラッド層１１４、活性層１１５、第２のクラ
ッド層１１６及び第１の反射膜１１３と同様の第２の反
射膜（ｐ型）１１７を形成すると共に、両側に電流ブロ
ック層１１８を形成し、さらにキャップ層１１９を形成
して電流注入Ａにより垂直方向に面発生する垂直共振器
面発光レーザ１２０の出射面側を、透明ヒートシンクよ
りなるパッケージ窓部３２にその配線パターン４１が形
成された面に半田層４３を介して貼り合わせ、背面を樹
脂モールド体３３にて被覆して半導体発光素子パッケー
ジ１２１を構成する。
【００８４】この構成においても、パッケージ窓部３２
を透過して光が出射すると共に、このパッケージ窓部３
２がヒートシンクとなって面発光レーザの放熱を良好に
する。
【００８５】一般に、垂直共振器面発光レーザは、高反
射の半導体多層膜や誘電体多層膜があるため、電流注入
Ａがしにくく、素子間抵抗が高くなる。そのため発熱が
大きく、素子の効率や性能に大きな影響を与える。
【００８６】図１６は、垂直共振器面発光レーザに適用
した本発明に係る半導体発光素子のパッケージの更に他
の実施例を示す。本例の半導体発光素子パッケージ１２
２は、光を出射するフロント側の第２の反射膜１１７を
パッケージ窓部３２側に形成して構成する。その他の構
成は、図１５と同じであり、対応する部分には同一符号
を付して重複説明を省略する。
【００８７】この構成では、マイクロキャビティ構造は
作り難くなるが、比較的共振器の長めのレーザであれば
例えばｐ側の反射膜として利用することで、電流注入の
問題をかなり低減できる。
【００８８】図１２及び図１７を用いて半導体発光素子
パッケージ１０３の実際のプロセス及び構造をより詳細
に説明する。ＣＬＣデバイスである光結合素子５１は、
図１７Ａ（断面図）及び図１７Ｂ（平面図）で示すよう
に、半導体基板上の中央にストライプ電極１３２が形成
された水平共振器の半導体レーザＬＤが形成され、その
一方の共振器端面５５Ａに対向して反射面６７が形成さ
れる。他方の共振器端面５５Ｂに対向する領域には分離
溝３９を介してモニター用のフォトダイオードＰＤ2 が
形成される。反射面６７側の領域上には、トラッキング
サーボ用のフォトダイオードＰＤ3 と、之を挟む両側に
メタルグリッド付きのフォーカスサーボ用のフォトダイ
オードＰＤ4 ，ＰＤ5 が形成され、各フォトダイオード
ＰＤ2 ，ＰＤ3 ，ＰＤ4 ，ＰＤ5 からコンタクト用の電
極部１３０が形成される。基板６６上の外周囲にはシー
ル用のメタル層１３１が形成される。
【００８９】パッケージ１０３の外部電極（即ち電極パ
ッド）はスルーホールを用いた型式や、片面のみの型式
を用途によって使い分けが可能である。外部電極（即ち
電極パッド）と内部配線（即ち配線パターン）は、例え
ばＡｌ等で形成され、表面をＳｉＯ2 又は／及びＳｉＮ
等で保護されている。シール用メタル層１３１と、各フ
ォトダイオードＰＤ2 ，ＰＤ3 ，ＰＤ4 ，ＰＤ5 のコン
タクト用の電極部１３０に相当する部分は、半田４３又
はＡｕ電極がパターニングされ、Ａｌ等の配線パターン
４１と接続されている。
【００９０】光結合素子５１のパッケージ窓部３２への
実装プロセスにおいては、半田のパターニングを用いる
場合、図１１で下から光学的に顕微鏡モニタすることが
容易であるため、非常に精密な位置精度出しが可能とな
る。
【００９１】光結合素子５１の実装は、個別プロセスで
あるが、一つのパッケージ窓部３２（即ち例えば直径３
インチのサファイア基板）上に多数の光結合素子５１を
実装し、半田熱工程を一括して行なうことができ、いわ
ゆるバッチ・プロセスとなるため、工程数を減らすこと
ができる。また、半田以外にもＡｕ層とＡｕ層の接着を
超音波で行うことも可能である。
【００９２】双方の接続において、シール用メタル構造
により、光結合素子５１は、全体がシール用メタル層
と、半導体基板と、パッケージ窓部とで封止されること
により、耐温度、信頼性の面で非常に優れた素子とな
る。
【００９３】全面モールドは、光結合素子の耐環境性と
いうよりも、ＧａＡｓ基板が露出することを防ぐ目的で
あって、従って幾つかの塗布手段がある。例えば、スピ
ンコーティングしたエポキシ熱硬化タイプや紫外線（Ｕ
Ｖ）硬化型樹脂等、きめの粗いディッププロセスでも十
分である。
【００９４】ダイシングにおいては、シリコンにおける
いわゆるフルカットプロセスを行い、ウェハ厚み全体を
ダイサーで切り落とす。従って、このパッケージングさ
れた光結合素子は、通常の半導体ペレットと同じ感覚で
ハンドリングすることが可能で、物流上も単純である。
即ち、粘着シート上のチップ部品と同じように基板への
自動実装が容易に可能となる。
【００９５】
【発明の効果】第１の本発明に係る半導体発光素子パッ
ケージによれば、面型発光素子の表側に光を出しなが
ら、表側に配したパッケージ窓部がヒートシンクとして
作用し、面型発光素子の発熱を有効に放熱させることが
できる。
【００９６】パッケージ窓部に配線パターンを形成して
いるので、配線をチップ上とヒートシンクのパッケージ
窓部上に分けて形成することができ、複雑な多層配線プ
ロセスの簡易化を図ることができる。
【００９７】更にパッケージ構造が従来に比べて簡素化
されるので、製造が容易となり、且つ安価に提供でき
る。
【００９８】第２の本発明に係る半導体発光素子パッケ
ージによれば、パッケージ窓部にホログラム，グレーテ
ィング，レンズ，反射膜，フォトディテクタ，電子回路
等の要素部品を形成するので、パッケージとして更に多
機能化を図ることができる。
【００９９】また、本発明に係る半導体発光素子パッケ
ージの製造方法によれば、半導体発光素子の表側に光を
出しながら且つ表側にヒートシンクを必要とする面型発
光素子のパッケージを簡単且つ精度よく製造することが
できる。
【図面の簡単な説明】
【図１】Ａ 本発明に係る半導体発光素子パッケージの
一実施例を示す断面図である。 Ｂ 本発明に係る半導体発光素子パッケージを部品実装
基板に実装した状態を示す断面図である。
【図２】面発光レーザアレイに適用した本発明に係る半
導体発光素子パッケージの他の実施例を示す要部の斜視
図である。
【図３】Ａ 本発明に係る半導体発光素子パッケージの
他の実施例を示す断面図である。 Ｂ 本発明に係る半導体発光素子パッケージを部品実装
基板に実装した状態を示す断面図である。
【図４】Ａ 本発明に係る半導体発光素子パッケージの
他の実施例を示す断面図である。 Ｂ 本発明に係る半導体発光素子パッケージを部品実装
基板に実装した状態を示す断面図である。
【図５】Ａ 本発明に係る半導体発光素子パッケージの
製造方法の一実施例を示す工程図である。 Ｂ 本発明に係る半導体発光素子パッケージの製造方法
の一実施例を示す工程図である。 Ｃ 本発明に係る半導体発光素子パッケージの製造方法
の一実施例を示す工程図である。
【図６】Ｄ 本発明に係る半導体発光素子パッケージの
製造方法の一実施例を示す工程図である。 Ｅ 本発明に係る半導体発光素子パッケージの製造方法
の一実施例を示す工程図である。 Ｆ 本発明に係る半導体発光素子パッケージの製造方法
の一実施例を示す工程図である。
【図７】Ａ 本発明に係る半導体発光素子パッケージの
製造方法の他の実施例を示す工程図である。 Ｂ 本発明に係る半導体発光素子パッケージの製造方法
の他の実施例を示す工程図である。 Ｃ 本発明に係る半導体発光素子パッケージの製造方法
の他の実施例を示す工程図である。
【図８】Ｄ 本発明に係る半導体発光素子パッケージの
製造方法の他の実施例を示す工程図である。 Ｅ 本発明に係る半導体発光素子パッケージの製造方法
の他の実施例を示す工程図である。
【図９】本発明に係る半導体発光素子パッケージの他の
実施例を示す断面図である。
【図１０】本発明に係る半導体発光素子パッケージの他
の実施例を示す断面図である。
【図１１】本発明に係る半導体発光素子パッケージの他
の実施例を示す断面図である。
【図１２】本発明に係る半導体発光素子パッケージの他
の実施例を示す断面図である。
【図１３】本発明に係る半導体発光素子パッケージの他
の実施例を示す要部の断面図である。
【図１４】本発明に係る半導体発光素子パッケージの他
の実施例を示す部品実装基板に実装した状態の断面図で
ある。
【図１５】本発明を垂直共振器面発光素子に適用した場
合の他の実施例を示す要部の断面図である。
【図１６】本発明を垂直共振器面発光素子に適用した場
合の更に他の実施例を示す要部の断面図である。
【図１７】Ａ ＣＬＣデバイスの光結合素子の具体例を
示す断面図である。 Ｂ ＣＬＣデバイスの光結合素子の具体例を示す平面図
である。
【図１８】本発明に係る光結合素子の説明に供する構成
図である。
【図１９】図１８の光結合素子の要部の拡大斜視図であ
る。
【図２０】光結合素子の説明図である。
【図２１】Ａ 光結合素子の代表的な製造方法の製造工
程図である。 Ｂ 光結合素子の代表的な製造方法の製造工程図であ
る。 Ｃ 光結合素子の代表的な製造方法の製造工程図であ
る。
【図２２】Ｄ 光結合素子の代表的な製造方法の製造工
程図である。 Ｅ 光結合素子の代表的な製造方法の製造工程図であ
る。 Ｆ 光結合素子の代表的な製造方法の製造工程図であ
る。
【図２３】本発明の説明に供する面型半導体発光素子の
断面図である。
【図２４】本発明の説明に供する面型半導体発光素子の
断面図である。
【図２５】従来の半導体発光素子パッケージの一例を示
す断面図である。
【図２６】従来の半導体発光素子パッケージの他例を示
す断面図である。
【符号の説明】
３１ 半導体発光素子 ３２ 透明ヒートシンクよりなるパッケージ窓部 ３３ 樹脂モールド体 ３５ 半導体基板 ＬＤ レーザダイオード ＰＤ フォトダイオード ４１ 配線パターン ４２ 電極パッド ４３〔４３Ａ，４３Ｂ〕 半田層 ５１ 光結合素子 ５２ ホログラム ９６ グレーティング
───────────────────────────────────────────────────── フロントページの続き (72)発明者 土居 正人 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 特開 平５−327131（ＪＰ，Ａ) 特開 昭63−211778（ＪＰ，Ａ) 特開 平２−196476（ＪＰ，Ａ) 特開 平６−90026（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01S 5/00 - 5/50 ＪＩＣＳＴファイル（ＪＯＩＳ)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板と半導体レーザとを有してな
    り半導体基板に対し上側に発光する半導体発光素子と、
    透明ヒートシンクよりなるパッケージ窓部とを有し、前
    記パッケージ窓部の前記半導体発光素子側には配線パタ
    ーンが形成されてなり、前記半導体レーザの上面が該配
    線パターンに接続されるように該配線パターンに対応し
    て前記半導体発光素子が貼り合わせられて成ることを特
    徴とする半導体発光素子のパッケージ。
  2. 【請求項２】 前記パッケージ窓部に要素部品が形成さ
    れてなることを特徴とする請求項１に記載の半導体発光
    素子のパッケージ。
  3. 【請求項３】 前記パッケージ窓部にスルーホールが形
    成され、前記配線パターンに接続されると共に前記パッ
    ケージ窓部の配線パターンとは反対側に臨むように電極
    パッドが形成されて成ることを特徴とする請求項１に記
    載の半導体発光素子のパッケージ。
  4. 【請求項４】 透明ヒートシンク上に配線パターンを形
    成する工程と、 前記透明ヒートシンクの配線パターン側に、半導体基板
    と半導体レーザとを有してなり半導体基板に対し上側に
    発光する複数の半導体発光素子を、前記半導体レーザの
    上面が前記配線パターンに接続されるように貼り合わせ
    る工程と、 前記複数の半導体発光素子を覆って樹脂により封止する
    工程と、 前記透明ヒートシンクをダイシングにより複数のパッケ
    ージに分割する工程とを有し、 前記透明ヒートシンクを前記パッケージの窓部とするこ
    とを特徴とする半導体発光素子のパッケージの製造方
    法。
  5. 【請求項５】 前記配線パターンを形成する工程におい
    て、前記透明ヒートシンクにスルーホール及び前記配線
    パターンを形成し、前記配線パターンに接続するように
    前記スルーホールを通して前記透明ヒートシンクの前記
    配線パターンとは反対側に臨むように電極パッドを形成
    することを特徴とする請求項４に記載の半導体発光素子
    のパッケージの製造方法。
JP34015794A 1994-12-29 1994-12-29 半導体発光素子のパッケージ及びその製造方法 Expired - Fee Related JP3318811B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP34015794A JP3318811B2 (ja) 1994-12-29 1994-12-29 半導体発光素子のパッケージ及びその製造方法
US08/856,529 US6025213A (en) 1994-12-29 1997-05-14 Semiconductor light-emitting device package and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34015794A JP3318811B2 (ja) 1994-12-29 1994-12-29 半導体発光素子のパッケージ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH08186326A JPH08186326A (ja) 1996-07-16
JP3318811B2 true JP3318811B2 (ja) 2002-08-26

Family

ID=18334279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34015794A Expired - Fee Related JP3318811B2 (ja) 1994-12-29 1994-12-29 半導体発光素子のパッケージ及びその製造方法

Country Status (2)

Country Link
US (1) US6025213A (ja)
JP (1) JP3318811B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6355505B1 (en) * 1998-04-08 2002-03-12 Fuji Photo Film Co., Ltd. Heat sink and method of manufacturing heat sink
US6597713B2 (en) 1998-07-22 2003-07-22 Canon Kabushiki Kaisha Apparatus with an optical functional device having a special wiring electrode and method for fabricating the same
JP3785820B2 (ja) * 1998-08-03 2006-06-14 豊田合成株式会社 発光装置
JP4104032B2 (ja) * 1999-03-19 2008-06-18 富士フイルム株式会社 半導体発光装置およびその製造方法
US7004644B1 (en) * 1999-06-29 2006-02-28 Finisar Corporation Hermetic chip-scale package for photonic devices
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple
US6531341B1 (en) 2000-05-16 2003-03-11 Sandia Corporation Method of fabricating a microelectronic device package with an integral window
US6384473B1 (en) 2000-05-16 2002-05-07 Sandia Corporation Microelectronic device package with an integral window
JP2002329918A (ja) * 2001-05-02 2002-11-15 Sony Corp 光学装置
US6559512B2 (en) * 2001-08-02 2003-05-06 Harvatek Corp. Adjustable in-line leads for light emitting device package
GB2399942A (en) * 2003-03-24 2004-09-29 Univ Strathclyde Vertical cavity semiconductor optical devices
JP4170950B2 (ja) * 2003-10-10 2008-10-22 松下電器産業株式会社 光学デバイスおよびその製造方法
KR100565077B1 (ko) * 2004-08-05 2006-03-30 삼성전자주식회사 히트 싱크를 가진 광학 헤드
JP4467380B2 (ja) * 2004-08-10 2010-05-26 富士通株式会社 半導体パッケージ、それを搭載したプリント基板、並びに、かかるプリント基板を有する電子機器
JP2006186297A (ja) * 2004-12-03 2006-07-13 Toshiba Corp 半導体発光装置及びその製造方法
JP4950999B2 (ja) * 2005-10-07 2012-06-13 オスラム シルヴェニア インコーポレイテッド 透光性のヒートシンクを有するｌｅｄ
WO2007105704A1 (ja) * 2006-03-14 2007-09-20 Matsushita Electric Industrial Co., Ltd. 光ディスク装置
JP5326204B2 (ja) 2006-11-29 2013-10-30 富士通株式会社 発光部品及びその製造方法及び発光部品組立体及び電子装置
JP2008277438A (ja) * 2007-04-26 2008-11-13 Ricoh Microelectronics Co Ltd 電子部品、基板、並びに、電子部品及び基板の製造方法
US7661077B2 (en) * 2007-09-06 2010-02-09 International Business Machines Corporation Structure for imagers having electrically active optical elements
US7935560B2 (en) * 2007-09-06 2011-05-03 International Business Machines Corporation Imagers having electrically active optical elements
US7642582B2 (en) * 2007-09-06 2010-01-05 International Business Machines Corporation Imagers having electrically active optical elements
CN102545055A (zh) 2007-09-28 2012-07-04 三洋电机株式会社 氮化物类半导体发光二极管及其制造方法
JP2009117760A (ja) * 2007-11-09 2009-05-28 Ricoh Microelectronics Co Ltd 光透過部材及び電子回路基板
JP2009146979A (ja) * 2007-12-12 2009-07-02 Ricoh Microelectronics Co Ltd 光電変換装置
JP5428256B2 (ja) * 2008-09-10 2014-02-26 日本電気株式会社 光モジュール及び光伝送方法
US20110013056A1 (en) 2009-07-17 2011-01-20 Searete Llc, A Limited Liability Corporation Of The State Of Delaware Color filters and demosaicing techniques for digital imaging
KR20110062128A (ko) * 2009-12-02 2011-06-10 엘지이노텍 주식회사 발광 소자, 발광 소자 패키지 및 발광 소자 제조방법
JP2012209286A (ja) * 2011-03-29 2012-10-25 Hitachi Ltd 光モジュール
DE102018127627B4 (de) * 2018-11-06 2020-08-20 Sick Ag Optoelektronische Sensorvorrichtung
DE102020201564A1 (de) 2020-02-08 2021-08-12 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren zu einer Herstellung einer Laserdiodenvorrichtung und Laserdiodenvorrichtung
DE102020125899A1 (de) * 2020-10-02 2022-04-07 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische anordnung zur erzeugung eines lichtmusters, verfahren zu dessen herstellung und tiefenerfassungssystem

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR880014692A (ko) * 1987-05-30 1988-12-24 강진구 반사경이 부착된 반도체 발광장치
DE69124822T2 (de) * 1990-04-27 1997-10-09 Omron Tateisi Electronics Co Lichtemittierende Halbleitervorrichtung mit Fresnel-Linse
EP0582078B1 (en) * 1992-08-05 2000-08-16 Motorola, Inc. Superluminescent edge emitting device
KR960001345B1 (ko) * 1992-08-28 1996-01-26 금성일렉트론주식회사 글래스 리드 탑재형 반도체 장치
US5376580A (en) * 1993-03-19 1994-12-27 Hewlett-Packard Company Wafer bonding of light emitting diode layers
JP3537881B2 (ja) * 1994-03-29 2004-06-14 株式会社リコー Ｌｅｄアレイヘッド
US5814536A (en) * 1995-12-27 1998-09-29 Lsi Logic Corporation Method of manufacturing powdered metal heat sinks having increased surface area

Also Published As

Publication number Publication date
US6025213A (en) 2000-02-15
JPH08186326A (ja) 1996-07-16

Similar Documents

Publication Publication Date Title
JP3318811B2 (ja) 半導体発光素子のパッケージ及びその製造方法
US5925898A (en) Optoelectronic transducer and production methods
JP3386817B2 (ja) 光電子変換器及び製造方法
US6097521A (en) Optoelectronic module for bidirectional optical data transmission
US6674948B2 (en) Optoelectronic IC module
US20110158273A1 (en) Semiconductor laser device, optical pickup device and semiconductor device
US5438586A (en) Apparatus with light-emitting element and method for producing it
US6692979B2 (en) Methods of fabricating optoelectronic IC modules
US5703861A (en) Integrated confocal optical pick-up head with a hologram and a polarizer mounted on each side of a transparent heat sink
JP3233837B2 (ja) 半導体レーザ装置及び光ピックアップ装置
JP3277736B2 (ja) 半導体素子の封止構造
USRE38280E1 (en) Optoelectronic module for bidirectional optical data transmission
US20060262820A1 (en) Semiconductor laser device and optical pickup apparatus having the device
JP3440679B2 (ja) 半導体装置
JPH1166590A (ja) 光集積ユニット、光ピックアップ装置およびｄｖｄシステム
US5444726A (en) Semiconductor laser device
JPH0810496B2 (ja) 光学ヘツドの製造方法
KR20050043219A (ko) 광 픽업 모듈 및 그 제조 방법
JPH06290476A (ja) 光半導体装置、半導体レーザーユニット、及び光メモリ装置用光ヘッド
JP3508396B2 (ja) バーコード読み取り用複合光学装置の製造方法
JP3520621B2 (ja) 光ピックアップ及び相変化型光ディスク用の光ピックアップ
JPH065906A (ja) モノリシック型光結合装置の製造方法
JP3536485B2 (ja) 光ピックアップ及び光ガイド部材
JPH08249715A (ja) 光学デバイスとその製造方法及び光ピックアップ
JPH08321066A (ja) 光ピックアップ

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080621

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090621

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100621

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110621

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120621

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees