JP3308713B2 - 電子機器 - Google Patents
電子機器Info
- Publication number
- JP3308713B2 JP3308713B2 JP14845994A JP14845994A JP3308713B2 JP 3308713 B2 JP3308713 B2 JP 3308713B2 JP 14845994 A JP14845994 A JP 14845994A JP 14845994 A JP14845994 A JP 14845994A JP 3308713 B2 JP3308713 B2 JP 3308713B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- good heat
- semiconductor element
- substrate
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、セラミクス基板のよう
な電気絶縁基板に固着された半導体素子又は電力制御用
半導体素子などを樹脂封止してなる小型、軽量、薄型で
表面実装に適した半導体装置、電子回路装置を金属基板
に搭載してなる電子機器に関する。
な電気絶縁基板に固着された半導体素子又は電力制御用
半導体素子などを樹脂封止してなる小型、軽量、薄型で
表面実装に適した半導体装置、電子回路装置を金属基板
に搭載してなる電子機器に関する。
【０００２】
【従来の技術】一般にコンバ−タ電源機器などの電子機
器は、ますます小形化が要求され、表面実装法によるオ
ンボ−ド電源（ＯＢＰ）などの開発が進められている。
しかし、大容量のコンバ−タを小形のＯＢＰとするに
は、これらに使用される一部の半導体部品は大き過ぎる
ために全体を小形化できない問題が生じている。特に、
比較的容量の大きいショットキ−バリアダイオ−ド、バ
イポーラトランジスタ、ＭＯＳＦＥＴなどの半導体部品
は、半導体素子からの発熱が大きいので、金属製ヒ−ト
シンクと外部リ−ドを同時にトランスファ−モ−ルドし
て放熱効果を大ならしめているので、大型化せざるを得
ないという実情がある。
器は、ますます小形化が要求され、表面実装法によるオ
ンボ−ド電源（ＯＢＰ）などの開発が進められている。
しかし、大容量のコンバ−タを小形のＯＢＰとするに
は、これらに使用される一部の半導体部品は大き過ぎる
ために全体を小形化できない問題が生じている。特に、
比較的容量の大きいショットキ−バリアダイオ−ド、バ
イポーラトランジスタ、ＭＯＳＦＥＴなどの半導体部品
は、半導体素子からの発熱が大きいので、金属製ヒ−ト
シンクと外部リ−ドを同時にトランスファ−モ−ルドし
て放熱効果を大ならしめているので、大型化せざるを得
ないという実情がある。
【０００３】これらのショットキ−バリアダイオ−ド、
バイポーラトランジスタ、ＭＯＳＦＥＴなどの半導体部
品のベアチップである半導体素子をそのまま基板に搭載
し、ボンディングしてモ−ルドすることができれば小形
化には最適であるが、大容量の半導体素子の場合には熱
衝撃性、耐湿性などの信頼性が未だ不十分で検討の余地
がある。また、多くの回路部品が樹脂封止された表面実
装部品で、一部分がベアチップである場合には工程を分
けて搭載し、異なる工程で処理する必要があり、高価な
専用装置が必要で製造工数が増大し、したがってコスト
アップになるという欠点がある。
バイポーラトランジスタ、ＭＯＳＦＥＴなどの半導体部
品のベアチップである半導体素子をそのまま基板に搭載
し、ボンディングしてモ−ルドすることができれば小形
化には最適であるが、大容量の半導体素子の場合には熱
衝撃性、耐湿性などの信頼性が未だ不十分で検討の余地
がある。また、多くの回路部品が樹脂封止された表面実
装部品で、一部分がベアチップである場合には工程を分
けて搭載し、異なる工程で処理する必要があり、高価な
専用装置が必要で製造工数が増大し、したがってコスト
アップになるという欠点がある。
【０００４】このように表面実装に使用する電子部品
は、品質面の向上はもとより、小型、薄型、軽量、低コ
ストなどが要求されている。一般にコンデンサ、抵抗、
コイル、トランス、ＩＣ、ダイオ−ド、トランジスタな
どの回路部品は基板に搭載され易い形状に設計されてお
り、回路部品を高速表面実装する製造方法へと移行して
いる。この方法は基板の導電パターンの所定位置にクリ
−ムハンダを塗布し、そこへ回路部品を搭載して仮接着
し、リフロ−加熱処理などによりハンダ付けを行うもの
である。表面実装法においては、回路部品を減圧で吸引
し搭載するので必然的に形状は軽量で、かつ封止樹脂上
面がフラットであることが好ましく、外装は品質保持の
ため、電気絶縁性の優れたエポキシ樹脂などを用い、ト
ランスファ−モ−ルド法などで量産される。
は、品質面の向上はもとより、小型、薄型、軽量、低コ
ストなどが要求されている。一般にコンデンサ、抵抗、
コイル、トランス、ＩＣ、ダイオ−ド、トランジスタな
どの回路部品は基板に搭載され易い形状に設計されてお
り、回路部品を高速表面実装する製造方法へと移行して
いる。この方法は基板の導電パターンの所定位置にクリ
−ムハンダを塗布し、そこへ回路部品を搭載して仮接着
し、リフロ−加熱処理などによりハンダ付けを行うもの
である。表面実装法においては、回路部品を減圧で吸引
し搭載するので必然的に形状は軽量で、かつ封止樹脂上
面がフラットであることが好ましく、外装は品質保持の
ため、電気絶縁性の優れたエポキシ樹脂などを用い、ト
ランスファ−モ−ルド法などで量産される。
【０００５】図７により従来の小型、薄型、軽量の表面
実装タイプの半導体装置について説明すると、１は比較
的熱伝導性が良好で電気絶縁性にも優れるセラミクス基
板のような電気絶縁基板、２Ａ及び２Ｂは電気絶縁基板
１の一方の主面に形成された内部電極、３はダイオー
ド、トランジスタ、ＩＧＢＴ、サイリスタなどの半導体
部品のベアチップである半導体素子であり、内部電極２
Ａに一方の主電極側がろう付けされ、他方の主電極が金
属ワイヤ４により内部電極２Ｂにワイヤボンディングさ
れる。５Ａ及び５Ｂは電気絶縁基板１の他方の主面に形
成された外部電極であり、外部電極５Ａは後述するとお
り放熱を良好なものにするため、流れる電流容量をはる
かに超える大きな面積を有している。６は電気絶縁基板
１内に複数形成されて内部電極２Ａと外部電極５Ａ、内
部電極２Ｂと外部電極５Ｂをそれぞれ接続するバイアホ
ール、７はエポキシ樹脂のような封止樹脂である。
実装タイプの半導体装置について説明すると、１は比較
的熱伝導性が良好で電気絶縁性にも優れるセラミクス基
板のような電気絶縁基板、２Ａ及び２Ｂは電気絶縁基板
１の一方の主面に形成された内部電極、３はダイオー
ド、トランジスタ、ＩＧＢＴ、サイリスタなどの半導体
部品のベアチップである半導体素子であり、内部電極２
Ａに一方の主電極側がろう付けされ、他方の主電極が金
属ワイヤ４により内部電極２Ｂにワイヤボンディングさ
れる。５Ａ及び５Ｂは電気絶縁基板１の他方の主面に形
成された外部電極であり、外部電極５Ａは後述するとお
り放熱を良好なものにするため、流れる電流容量をはる
かに超える大きな面積を有している。６は電気絶縁基板
１内に複数形成されて内部電極２Ａと外部電極５Ａ、内
部電極２Ｂと外部電極５Ｂをそれぞれ接続するバイアホ
ール、７はエポキシ樹脂のような封止樹脂である。
【０００６】次に図８によりこのような構造の半導体装
置をオンボード電源のような電子機器の基板１０に搭載
し、接続してなる従来例を説明する。一般に大面積の基
板１０はアルミニウムのような導電性の良好な金属基板
１０Ａとその上面に形成された電気絶縁被膜１０Ｂとか
らなり、その一部分に半導体装置の外部電極５Ａと５Ｂ
それぞれに対応する接続電極１１Ａと１１Ｂを備える。
半導体装置の外部電極５Ａと５Ｂが基板１０の接続電極
１１Ａと１１Ｂに位置するように搭載され、クリームハ
ンダなどでろう付けされる。したがって、半導体素子３
が発する熱のほとんどは内部電極２Ａ、電気絶縁基板
１、外部電極５Ａ及び接続電極１１Ａを通して基板１０
に放熱される。放熱の観点から考えれば、外部電極５Ａ
及び接続電極１Ａが当接する面域が大きい方が放熱が良
好であるので、従来の場合には半導体素子３が位置する
部分に相当する面域よりはるかに大きな外部電極５Ａを
有していた。
置をオンボード電源のような電子機器の基板１０に搭載
し、接続してなる従来例を説明する。一般に大面積の基
板１０はアルミニウムのような導電性の良好な金属基板
１０Ａとその上面に形成された電気絶縁被膜１０Ｂとか
らなり、その一部分に半導体装置の外部電極５Ａと５Ｂ
それぞれに対応する接続電極１１Ａと１１Ｂを備える。
半導体装置の外部電極５Ａと５Ｂが基板１０の接続電極
１１Ａと１１Ｂに位置するように搭載され、クリームハ
ンダなどでろう付けされる。したがって、半導体素子３
が発する熱のほとんどは内部電極２Ａ、電気絶縁基板
１、外部電極５Ａ及び接続電極１１Ａを通して基板１０
に放熱される。放熱の観点から考えれば、外部電極５Ａ
及び接続電極１Ａが当接する面域が大きい方が放熱が良
好であるので、従来の場合には半導体素子３が位置する
部分に相当する面域よりはるかに大きな外部電極５Ａを
有していた。
【０００７】
【発明が解決しようとする課題】しかし、金属基板１０
Ａと接続電極１１Ａとの間には電気絶縁被膜１０Ｂを誘
電体とするキャパシタが形成され、このキャパシタの容
量は電気絶縁被膜１０Ｂを一定とすると、接続電極部分
１１Ａの面積が大きいほど大きくなる。したがって、従
来の半導体装置では放熱をできる限り良好にするため、
接続電極部分１１Ａを半導体素子３の面積よりもかなり
大きな面積としていたため、そのまま表面実装すると、
金属基板１０Ａと接続電極１１Ａを電極板とするキャパ
シタの容量Ｃが大きくならざるを得なかった。そのた
め、半導体装置を高周波で動作させると、１／２・ＣＶ
2 ｆで表される損失が発生し、周波数ｆが高い程、また
電圧Ｖの２乗に比例してその損失が大きくなるため、で
きるだけ小さな容量であることが望まれる。また、損失
を表す前記式からキャパシタンスを形成する部分を固定
電位に維持すれば、数百ｋＨｚ以上の高周波で駆動した
としても、実質的にその部分の周波数ｆは非常に小さく
なるので、損失を大幅に小さくできる。
Ａと接続電極１１Ａとの間には電気絶縁被膜１０Ｂを誘
電体とするキャパシタが形成され、このキャパシタの容
量は電気絶縁被膜１０Ｂを一定とすると、接続電極部分
１１Ａの面積が大きいほど大きくなる。したがって、従
来の半導体装置では放熱をできる限り良好にするため、
接続電極部分１１Ａを半導体素子３の面積よりもかなり
大きな面積としていたため、そのまま表面実装すると、
金属基板１０Ａと接続電極１１Ａを電極板とするキャパ
シタの容量Ｃが大きくならざるを得なかった。そのた
め、半導体装置を高周波で動作させると、１／２・ＣＶ
2 ｆで表される損失が発生し、周波数ｆが高い程、また
電圧Ｖの２乗に比例してその損失が大きくなるため、で
きるだけ小さな容量であることが望まれる。また、損失
を表す前記式からキャパシタンスを形成する部分を固定
電位に維持すれば、数百ｋＨｚ以上の高周波で駆動した
としても、実質的にその部分の周波数ｆは非常に小さく
なるので、損失を大幅に小さくできる。
【０００８】本発明は、放熱を低下させることなく、こ
のような従来の電子機器の問題点を解決することを主目
的とする。
のような従来の電子機器の問題点を解決することを主目
的とする。
【０００９】
【課題を解決するための手段】このような問題点を解決
するため、この発明では、電気絶縁基板の一方の主面上
に互いに離れて形成された複数の内部電極と、その内部
電極に主電極が接続された半導体素子と、その半導体素
子と前記内部電極と前記電気絶縁基板の一方の主面とを
覆う封止樹脂と、前記電気絶縁基板の他方の主面上に互
いに離れて形成された複数の外部電極と、対応する前記
内部電極と外部電極との間を接続するため前記電気絶縁
基板の両主面間に形成された電気接続体とを備えた表面
実装型の半導体装置又は電子回路装置を、表面が電気絶
縁被膜で覆われた金属基板の上に搭載してなる電子機器
において、前記表面実装型の半導体装置又は電子回路装
置は、前記電気絶縁基板の他方の主面上に前記外部電極
から分離されて形成された良導熱体を備え、前記金属基
板は、前記電気絶縁被膜の上に回路パターンの一分とし
て形成された接続電極と、該接続電極に接続されていな
い良導熱部分とを備え、前記外部電極を前記接続電極に
接続すると共に、前記良導熱体を前記良導熱部分に結合
した電子機器を提供するものである。
するため、この発明では、電気絶縁基板の一方の主面上
に互いに離れて形成された複数の内部電極と、その内部
電極に主電極が接続された半導体素子と、その半導体素
子と前記内部電極と前記電気絶縁基板の一方の主面とを
覆う封止樹脂と、前記電気絶縁基板の他方の主面上に互
いに離れて形成された複数の外部電極と、対応する前記
内部電極と外部電極との間を接続するため前記電気絶縁
基板の両主面間に形成された電気接続体とを備えた表面
実装型の半導体装置又は電子回路装置を、表面が電気絶
縁被膜で覆われた金属基板の上に搭載してなる電子機器
において、前記表面実装型の半導体装置又は電子回路装
置は、前記電気絶縁基板の他方の主面上に前記外部電極
から分離されて形成された良導熱体を備え、前記金属基
板は、前記電気絶縁被膜の上に回路パターンの一分とし
て形成された接続電極と、該接続電極に接続されていな
い良導熱部分とを備え、前記外部電極を前記接続電極に
接続すると共に、前記良導熱体を前記良導熱部分に結合
した電子機器を提供するものである。
【００１０】このような問題点を解決するため、請求項
２では、前記外部電極が前記良導熱体の面積よりも小さ
な面積を有する請求項１に記載の電子機器を提供するも
のである。
２では、前記外部電極が前記良導熱体の面積よりも小さ
な面積を有する請求項１に記載の電子機器を提供するも
のである。
【００１１】このような問題点を解決するため、請求項
３では、前記良導熱体が前記外部電極の厚みとほぼ等し
い金属板又は金属膜である請求項１又は請求項２に記載
の電子機器を提供するものである。
３では、前記良導熱体が前記外部電極の厚みとほぼ等し
い金属板又は金属膜である請求項１又は請求項２に記載
の電子機器を提供するものである。
【００１２】このような問題点を解決するため、請求項
４では、前記良導熱体が前記半導体素子又は電力制御用
半導体素子に対応する部分を含む面域に形成される請求
項１乃至請求項３のいずれかに記載の電子機器を提供す
るものである。
４では、前記良導熱体が前記半導体素子又は電力制御用
半導体素子に対応する部分を含む面域に形成される請求
項１乃至請求項３のいずれかに記載の電子機器を提供す
るものである。
【００１３】このような問題点を解決するため、請求項
５では、前記良導熱部分が接地端子に接続される請求項
１乃至請求項４のいずれかに記載の電子機器を提供する
ものである。
５では、前記良導熱部分が接地端子に接続される請求項
１乃至請求項４のいずれかに記載の電子機器を提供する
ものである。
【００１４】
【実施例】図１により本発明にかかる電子機器に用いら
れる半導体装置の一例について説明する。図１は表面実
装型のダイオードの一例を示すもので、図７及び図８で
示した記号と同一の記号については相当する部材を示す
ものとする。セラミクス基板のような比較的導熱性の良
好な電気絶縁基板１の一方の面に固着された内部電極２
Ａには半導体素子３としてダイオードのベアチップが搭
載され、そのアノードがハンダ付けされている。そのカ
ソードは金属ワイヤ４により内部電極２Ｂに接続され
る。したがって、一方の内部電極２Ａが内部アノード端
子、他方の内部電極２Ｂが内部カソード端子となる。内
部電極２Ａは電気絶縁基板１内に形成されたバイアホー
ル６Ａを通して、電気絶縁基板１の他方の面に形成され
た一方の外部電極５Ａに接続される。同様に他方の内部
電極２Ｂもバイアホール６Ｂを通して、電気絶縁基板１
の他方の面に形成された一方の外部電極５Ｂに接続され
る。電気絶縁基板１の他方の面における外部電極５Ａと
外部電極５Ｂとの間に良導熱体８が形成される。ここで
バイアホール６Ａ、６Ｂは良く知られているように、基
板の表面と裏面それぞれに形成された電極間を接続する
電気接続体として働く通常のものである。
れる半導体装置の一例について説明する。図１は表面実
装型のダイオードの一例を示すもので、図７及び図８で
示した記号と同一の記号については相当する部材を示す
ものとする。セラミクス基板のような比較的導熱性の良
好な電気絶縁基板１の一方の面に固着された内部電極２
Ａには半導体素子３としてダイオードのベアチップが搭
載され、そのアノードがハンダ付けされている。そのカ
ソードは金属ワイヤ４により内部電極２Ｂに接続され
る。したがって、一方の内部電極２Ａが内部アノード端
子、他方の内部電極２Ｂが内部カソード端子となる。内
部電極２Ａは電気絶縁基板１内に形成されたバイアホー
ル６Ａを通して、電気絶縁基板１の他方の面に形成され
た一方の外部電極５Ａに接続される。同様に他方の内部
電極２Ｂもバイアホール６Ｂを通して、電気絶縁基板１
の他方の面に形成された一方の外部電極５Ｂに接続され
る。電気絶縁基板１の他方の面における外部電極５Ａと
外部電極５Ｂとの間に良導熱体８が形成される。ここで
バイアホール６Ａ、６Ｂは良く知られているように、基
板の表面と裏面それぞれに形成された電極間を接続する
電気接続体として働く通常のものである。
【００１５】ここで製造工程を簡単にするため、良導熱
体８が外部電極５Ａ、５Ｂと同様な金属材料からなる場
合には、良導熱体８は外部電極５Ａ、５Ｂと接触しない
ように形成され、またバイアホールを介して内部電極２
Ａなどいかなる電極にも接続されることはない。良導熱
体８が電気絶縁基板１の他方の面に形成される位置は、
半導体素子３の搭載位置を含む面域で、しかも許容され
得る限り大きいことが放熱上好ましい。一方、外部電極
５Ａは、好ましくは半導体素子３の搭載位置から外れた
位置でバイアホール６Ａを通して内部電極２Ａに接続さ
れる。また、外部電極５Ａは、電流容量を満足させると
いう点では金属ワイヤ４の断面積程度の大きさの面積を
持てば良く、良導熱体８の面積よりも小さな面積でハン
ダ付けに支障がない程度に小さくすることにより、良導
熱体８の面積を大きくすることが可能である。
体８が外部電極５Ａ、５Ｂと同様な金属材料からなる場
合には、良導熱体８は外部電極５Ａ、５Ｂと接触しない
ように形成され、またバイアホールを介して内部電極２
Ａなどいかなる電極にも接続されることはない。良導熱
体８が電気絶縁基板１の他方の面に形成される位置は、
半導体素子３の搭載位置を含む面域で、しかも許容され
得る限り大きいことが放熱上好ましい。一方、外部電極
５Ａは、好ましくは半導体素子３の搭載位置から外れた
位置でバイアホール６Ａを通して内部電極２Ａに接続さ
れる。また、外部電極５Ａは、電流容量を満足させると
いう点では金属ワイヤ４の断面積程度の大きさの面積を
持てば良く、良導熱体８の面積よりも小さな面積でハン
ダ付けに支障がない程度に小さくすることにより、良導
熱体８の面積を大きくすることが可能である。
【００１６】図２をも用いてこの半導体装置を電子機器
の基板１０に搭載する例を説明すると、アルミニウム板
のような金属基板１０Ａとその上に形成された電気絶縁
膜１０Ｂとからなる大面積の基板１０の電気絶縁被膜１
０Ｂ上には、図示していない多数の各種ＩＣ、個別の回
路部品が搭載され、その他に、この半導体装置の外部電
極５Ａ、５Ｂに対応する位置に接続電極１１Ａ、１１Ｂ
が形成されると共に、良導熱体８に対応する位置に良導
熱部分９が形成されている。ここで電気絶縁被膜１０Ｂ
上の接続電極１１Ａ、１１Ｂは、後述するようにキャパ
シタンスを小さくするために、外部電極５Ａ、５Ｂの面
積と同程度以下であることが好ましいが、良導熱部分９
は良導熱体８の面積と同程度以上であることが好まし
い。良導熱体８と良導熱部分９が金属材料からなる場合
には、外部電極５Ａと接続電極１１Ａ、外部電極５Ｂと
接続電極１１Ｂ、及び良導熱体８と良導熱部分９は通常
の方法でハンダ付けされる。
の基板１０に搭載する例を説明すると、アルミニウム板
のような金属基板１０Ａとその上に形成された電気絶縁
膜１０Ｂとからなる大面積の基板１０の電気絶縁被膜１
０Ｂ上には、図示していない多数の各種ＩＣ、個別の回
路部品が搭載され、その他に、この半導体装置の外部電
極５Ａ、５Ｂに対応する位置に接続電極１１Ａ、１１Ｂ
が形成されると共に、良導熱体８に対応する位置に良導
熱部分９が形成されている。ここで電気絶縁被膜１０Ｂ
上の接続電極１１Ａ、１１Ｂは、後述するようにキャパ
シタンスを小さくするために、外部電極５Ａ、５Ｂの面
積と同程度以下であることが好ましいが、良導熱部分９
は良導熱体８の面積と同程度以上であることが好まし
い。良導熱体８と良導熱部分９が金属材料からなる場合
には、外部電極５Ａと接続電極１１Ａ、外部電極５Ｂと
接続電極１１Ｂ、及び良導熱体８と良導熱部分９は通常
の方法でハンダ付けされる。
【００１７】従来例でも説明したように、電気絶縁被膜
１０Ｂを挟む金属基板１０Ａと接続電極１１Ａ間にはキ
ャパシタンスＣ１が形成され、同様に電気絶縁被膜１０
Ｂを挟む金属基板１０Ａと接続電極１１Ｂ間にもキャパ
シタンスＣ２が形成される。一般にキャパシタの容量は
電極間隔を一定とすると、電極の面積に比例するから、
キャパシタンスＣ１、Ｃ２は接続電極１１Ａ、１１Ｂの
面積に比例する。したがって、例えば外部電極５Ａと接
続電極１１Ａが方形の形状として、それぞれ従来の電極
の一辺の寸法に比べてほぼ１／３に小さくなったとする
と、それらの面積はほぼ１／９となり、容量もほぼ１／
９と小さくなる。このことから電流容量及び確実なハン
ダ付けの面から許される限り、接続電極１１Ａ、１１Ｂ
の幅と長さ、つまり面積をできる限り小さくする方が好
ましい。
１０Ｂを挟む金属基板１０Ａと接続電極１１Ａ間にはキ
ャパシタンスＣ１が形成され、同様に電気絶縁被膜１０
Ｂを挟む金属基板１０Ａと接続電極１１Ｂ間にもキャパ
シタンスＣ２が形成される。一般にキャパシタの容量は
電極間隔を一定とすると、電極の面積に比例するから、
キャパシタンスＣ１、Ｃ２は接続電極１１Ａ、１１Ｂの
面積に比例する。したがって、例えば外部電極５Ａと接
続電極１１Ａが方形の形状として、それぞれ従来の電極
の一辺の寸法に比べてほぼ１／３に小さくなったとする
と、それらの面積はほぼ１／９となり、容量もほぼ１／
９と小さくなる。このことから電流容量及び確実なハン
ダ付けの面から許される限り、接続電極１１Ａ、１１Ｂ
の幅と長さ、つまり面積をできる限り小さくする方が好
ましい。
【００１８】ここで、良導熱体８と良導熱部分９は製造
上手頃な金属材料を用いても、他の電極、回路パターン
には接続されていないので、良導熱体８と良導熱部分９
と金属基板１０Ａ間のキャパシタンスと、良導熱体８と
半導体素子３間のキャパシタンスとが直列接続になり、
したがって、半導体素子３と金属基板１０Ａ間のキャパ
シタンスは小さくなる。また、図示していないが、良導
熱部分９を金属材料で構成し、良導熱部分９を直流電源
電圧に比例する一定電圧、又は接地電圧に接続した場合
には、良導熱部分９の電圧レベルはほぼ一定であるの
で、前述のように１／２・ＣＶ2 ｆで表される損失は、
半導体装置の駆動周波数が数百ｋＨｚを超える高周波で
あっても、十分に小さい値に抑制できる。通常、良導熱
部分９も金属板１０も使用時には接地電位に保持される
ので、それらの間のキャパシタンスは実質的にゼロであ
り、この場合には良導熱体８は導電性を有しても有さな
くとも良い。
上手頃な金属材料を用いても、他の電極、回路パターン
には接続されていないので、良導熱体８と良導熱部分９
と金属基板１０Ａ間のキャパシタンスと、良導熱体８と
半導体素子３間のキャパシタンスとが直列接続になり、
したがって、半導体素子３と金属基板１０Ａ間のキャパ
シタンスは小さくなる。また、図示していないが、良導
熱部分９を金属材料で構成し、良導熱部分９を直流電源
電圧に比例する一定電圧、又は接地電圧に接続した場合
には、良導熱部分９の電圧レベルはほぼ一定であるの
で、前述のように１／２・ＣＶ2 ｆで表される損失は、
半導体装置の駆動周波数が数百ｋＨｚを超える高周波で
あっても、十分に小さい値に抑制できる。通常、良導熱
部分９も金属板１０も使用時には接地電位に保持される
ので、それらの間のキャパシタンスは実質的にゼロであ
り、この場合には良導熱体８は導電性を有しても有さな
くとも良い。
【００１９】次に樹脂封止について簡単に述べておく。
この封止樹脂７としてはエポキシ樹脂、フェノ−ル樹
脂、ポリエステル樹脂、などの電気絶縁性樹脂が適して
いる。加熱により徐々に硬化する組成の熱硬化性樹脂も
用いることができ、硬化剤、触媒としては酸無水物、フ
ェノ−ル樹脂、芳香族アミン、イミダゾ−ルなどが使用
できる。また顔料、充填剤、添加剤も特性保持のために
使用できる。充填剤は石英粉、アルミナなどが使用で
き、一般に６０% 程度以上含有するものが良い。電気絶
縁基板１との密着性、離型性、流れ性、低温硬化性、脱
泡性、低チクソ性などの作業性を良くすること、低膨
脹、含有不純物イオンの低いこと、またエッチング液に
侵されないことなども要求される。熱可塑性樹脂として
はＰＰＯや液晶ポリマ−が使用できるが、溶融させて注
入することが必要である。このような封止樹脂を用い
て、フラットな上面に格子状に切れ目の入った封止樹脂
の成型物は、特開平６ー６１４１７号公報に記載された
方法などで作成できる。そのような方法で作成された封
止樹脂成型物を分割することによりこの半導体装置が得
られる。
この封止樹脂７としてはエポキシ樹脂、フェノ−ル樹
脂、ポリエステル樹脂、などの電気絶縁性樹脂が適して
いる。加熱により徐々に硬化する組成の熱硬化性樹脂も
用いることができ、硬化剤、触媒としては酸無水物、フ
ェノ−ル樹脂、芳香族アミン、イミダゾ−ルなどが使用
できる。また顔料、充填剤、添加剤も特性保持のために
使用できる。充填剤は石英粉、アルミナなどが使用で
き、一般に６０% 程度以上含有するものが良い。電気絶
縁基板１との密着性、離型性、流れ性、低温硬化性、脱
泡性、低チクソ性などの作業性を良くすること、低膨
脹、含有不純物イオンの低いこと、またエッチング液に
侵されないことなども要求される。熱可塑性樹脂として
はＰＰＯや液晶ポリマ−が使用できるが、溶融させて注
入することが必要である。このような封止樹脂を用い
て、フラットな上面に格子状に切れ目の入った封止樹脂
の成型物は、特開平６ー６１４１７号公報に記載された
方法などで作成できる。そのような方法で作成された封
止樹脂成型物を分割することによりこの半導体装置が得
られる。
【００２０】次に、図３により４個のダイオードを全波
整流構成に結合してなる半導体装置の一例について説明
を行う。電気絶縁基板１の一方の主面には、内部電極２
Ａ、２ａ、２Ｂ、２ｂが形成され、内部電極２Ａには半
導体素子としてのダイオードのベアチップ３Ａ、３Ｂの
アノード側がハンダ付けされ、内部電極２Ｂにはダイオ
ードのベアチップ３ａ、３ｂのカソード側がハンダ付け
される。ベアチップ３Ａのカソードとベアチップ３ａの
アノードが金属ワイヤ４Ａによりワイヤボンディングさ
れると共に、金属ワイヤ４ａにより内部電極２ｂにボン
ディングされる。また同様に、ベアチップ３Ｂのカソー
ドとベアチップ３ｂのアノードが金属ワイヤ４Ｂにより
ワイヤボンディングされると共に、金属ワイヤ４ｂによ
り内部電極２Ｂにボンディングされる。そして内部電極
２ａは図３の右端側で、バイアホール６ｂにより外部電
極５ｂに接続される。外部電極５ｂはカソード端子とな
る。内部電極２ｂはバイアホール６ａにより、交流入力
端子の役割を行う外部電極５ａに接続される。また図示
していないが、内部電極２Ａは図３の左側でバイアホー
ルによりアノード端子として作用する外部電極に接続さ
れ、内部電極２Ｂはバイアホールにより、他方の交流入
力端子の役割を行う外部電極に接続される。ベアチップ
である半導体素子３Ａ、３Ｂ、３ａ、３ｂを含む面域に
対応する面域に良熱導体８が形成されており、従来の構
造に比べて放熱効果を低下させることなくキャパシタン
スを大幅に低減できる。
整流構成に結合してなる半導体装置の一例について説明
を行う。電気絶縁基板１の一方の主面には、内部電極２
Ａ、２ａ、２Ｂ、２ｂが形成され、内部電極２Ａには半
導体素子としてのダイオードのベアチップ３Ａ、３Ｂの
アノード側がハンダ付けされ、内部電極２Ｂにはダイオ
ードのベアチップ３ａ、３ｂのカソード側がハンダ付け
される。ベアチップ３Ａのカソードとベアチップ３ａの
アノードが金属ワイヤ４Ａによりワイヤボンディングさ
れると共に、金属ワイヤ４ａにより内部電極２ｂにボン
ディングされる。また同様に、ベアチップ３Ｂのカソー
ドとベアチップ３ｂのアノードが金属ワイヤ４Ｂにより
ワイヤボンディングされると共に、金属ワイヤ４ｂによ
り内部電極２Ｂにボンディングされる。そして内部電極
２ａは図３の右端側で、バイアホール６ｂにより外部電
極５ｂに接続される。外部電極５ｂはカソード端子とな
る。内部電極２ｂはバイアホール６ａにより、交流入力
端子の役割を行う外部電極５ａに接続される。また図示
していないが、内部電極２Ａは図３の左側でバイアホー
ルによりアノード端子として作用する外部電極に接続さ
れ、内部電極２Ｂはバイアホールにより、他方の交流入
力端子の役割を行う外部電極に接続される。ベアチップ
である半導体素子３Ａ、３Ｂ、３ａ、３ｂを含む面域に
対応する面域に良熱導体８が形成されており、従来の構
造に比べて放熱効果を低下させることなくキャパシタン
スを大幅に低減できる。
【００２１】次に、図４によりＭＯＳＦＥＴのベアチッ
プを樹脂封止してなる半導体装置の一例について説明を
行う。電気絶縁基板１の一方の主面には、内部電極２Ａ
〜２Ｃが形成される。内部電極２Ａには半導体素子とし
てのＭＯＳＦＥＴのベアチップ３Ａのドレイン電極がハ
ンダ付けされる。ベアチップ３Ａのソース電極は複数の
金属ワイヤ４Ａにより内部電極２Ｂにワイヤボンディン
グされる。また、ＭＯＳＦＥＴのベアチップ３Ａのゲー
ト電極は金属ワイヤ４Ｂにより内部電極２Ｃにボンディ
ングされる。そして内部電極２Ａは図４の右端側で、バ
イアホール６Ａにより外部電極５Ａに接続される。外部
電極５Ａはドレイン端子の役割を果たす。内部電極２Ｃ
はバイアホール６Ｂにより、ゲート端子の役割を行う外
部電極５Ｂに接続される。また図示していないが、内部
電極２Ｂは図４の左側でバイアホールによりソース端子
として作用する外部電極に接続される。電気絶縁基板１
の他方の主面には、ベアチップ３Ａを含む面域に対応す
る面域に良熱導体８が形成されており、この例でも従来
の構造に比べて放熱効果を向上させながら、前述のよう
な大面積の搭載用の基板によるキャパシタンスを大幅に
低減できる。この実施例はバイポーラトランジスタ、Ｉ
ＧＢＴ及びサイリスタなど他の制御型の半導体装置にも
全く同様に適用可能である。
プを樹脂封止してなる半導体装置の一例について説明を
行う。電気絶縁基板１の一方の主面には、内部電極２Ａ
〜２Ｃが形成される。内部電極２Ａには半導体素子とし
てのＭＯＳＦＥＴのベアチップ３Ａのドレイン電極がハ
ンダ付けされる。ベアチップ３Ａのソース電極は複数の
金属ワイヤ４Ａにより内部電極２Ｂにワイヤボンディン
グされる。また、ＭＯＳＦＥＴのベアチップ３Ａのゲー
ト電極は金属ワイヤ４Ｂにより内部電極２Ｃにボンディ
ングされる。そして内部電極２Ａは図４の右端側で、バ
イアホール６Ａにより外部電極５Ａに接続される。外部
電極５Ａはドレイン端子の役割を果たす。内部電極２Ｃ
はバイアホール６Ｂにより、ゲート端子の役割を行う外
部電極５Ｂに接続される。また図示していないが、内部
電極２Ｂは図４の左側でバイアホールによりソース端子
として作用する外部電極に接続される。電気絶縁基板１
の他方の主面には、ベアチップ３Ａを含む面域に対応す
る面域に良熱導体８が形成されており、この例でも従来
の構造に比べて放熱効果を向上させながら、前述のよう
な大面積の搭載用の基板によるキャパシタンスを大幅に
低減できる。この実施例はバイポーラトランジスタ、Ｉ
ＧＢＴ及びサイリスタなど他の制御型の半導体装置にも
全く同様に適用可能である。
【００２２】次に図５（Ａ）〜（Ｃ）により、４個のト
ランジスタＴ１〜Ｔ４のベアチップである半導体素子３
Ａ〜３Ｄをブリッジ構成にすると共に、各トランジスタ
のベアチップに逆並列にダイオードＤ１〜Ｄ４のベアチ
ップである半導体素子３ａ〜３ｄを配置してなるトラン
ジスタインバータ構成の半導体装置の一例について説明
を行う。図５（Ｃ）に示されるトランジスタＴ１、Ｔ２
に相当する半導体素子３Ａ、３Ｂのコレクタ側が共通の
内部電極２Ａに固着される。トランジスタＴ３に相当す
る半導体素子３Ｃのコレクタ側が内部電極２Ｂに固着さ
れ、トランジスタＴ４に相当する半導体素子３Ｄのコレ
クタ側が内部電極２Ｃに固着される。トランジスタＴ
１、Ｔ２の近傍において、ダイオードＤ１、Ｄ２に相当
する半導体素子３ａ、３ｂのカソード側が共通の内部電
極２Ａに固着される。同様に、ダイオードＤ３、Ｄ４に
相当する半導体素子３ｃ、３ｄのカソード側がそれぞれ
内部電極２Ｂ、２Ｃに固着される。
ランジスタＴ１〜Ｔ４のベアチップである半導体素子３
Ａ〜３Ｄをブリッジ構成にすると共に、各トランジスタ
のベアチップに逆並列にダイオードＤ１〜Ｄ４のベアチ
ップである半導体素子３ａ〜３ｄを配置してなるトラン
ジスタインバータ構成の半導体装置の一例について説明
を行う。図５（Ｃ）に示されるトランジスタＴ１、Ｔ２
に相当する半導体素子３Ａ、３Ｂのコレクタ側が共通の
内部電極２Ａに固着される。トランジスタＴ３に相当す
る半導体素子３Ｃのコレクタ側が内部電極２Ｂに固着さ
れ、トランジスタＴ４に相当する半導体素子３Ｄのコレ
クタ側が内部電極２Ｃに固着される。トランジスタＴ
１、Ｔ２の近傍において、ダイオードＤ１、Ｄ２に相当
する半導体素子３ａ、３ｂのカソード側が共通の内部電
極２Ａに固着される。同様に、ダイオードＤ３、Ｄ４に
相当する半導体素子３ｃ、３ｄのカソード側がそれぞれ
内部電極２Ｂ、２Ｃに固着される。
【００２３】半導体素子３Ａのエミッタは、複数の金属
ワイヤ４Ａにより内部電極２Ｂにボンディングされ、そ
のベースは金属ワイヤ４ａにより内部電極２ａにボンデ
ィングされる。また、ダイオードＤ１に相当する半導体
素子３ａのアノードは金属ワイヤ４Ａ’により半導体素
子３Ａのエミッタにボンディングされる。半導体素子３
Ｂのエミッタは、複数の金属ワイヤ４Ｂにより内部電極
２Ｃにボンディングされ、そのベースは金属ワイヤ４ｂ
により内部電極２ｂにボンディングされる。また、ダイ
オードＤ２に相当する半導体素子３ｂのアノードは金属
ワイヤ４Ｂ’により半導体素子３Ｂのエミッタにボンデ
ィングされる。また、半導体素子３Ｃのエミッタは、複
数の金属ワイヤ４Ｃにより内部電極２Ｂ’にボンディン
グされ、そのベースは金属ワイヤ４ｃにより内部電極２
ｃにボンディングされる。また、ダイオードＤ３に相当
する半導体素子３ｃのアノードは金属ワイヤ４Ｃ’によ
り半導体素子３Ｃのエミッタにボンディングされる。同
様に、半導体素子３Ｄのエミッタは、複数の金属ワイヤ
４Ｄにより内部電極２Ｃ’にボンディングされ、そのベ
ースは金属ワイヤ４ｄにより内部電極２ｄにボンディン
グされる。また、ダイオードＤ４に相当する半導体素子
３ｄのアノードは金属ワイヤ４Ｄ’により半導体素子３
Ｄのエミッタにボンディングされる。
ワイヤ４Ａにより内部電極２Ｂにボンディングされ、そ
のベースは金属ワイヤ４ａにより内部電極２ａにボンデ
ィングされる。また、ダイオードＤ１に相当する半導体
素子３ａのアノードは金属ワイヤ４Ａ’により半導体素
子３Ａのエミッタにボンディングされる。半導体素子３
Ｂのエミッタは、複数の金属ワイヤ４Ｂにより内部電極
２Ｃにボンディングされ、そのベースは金属ワイヤ４ｂ
により内部電極２ｂにボンディングされる。また、ダイ
オードＤ２に相当する半導体素子３ｂのアノードは金属
ワイヤ４Ｂ’により半導体素子３Ｂのエミッタにボンデ
ィングされる。また、半導体素子３Ｃのエミッタは、複
数の金属ワイヤ４Ｃにより内部電極２Ｂ’にボンディン
グされ、そのベースは金属ワイヤ４ｃにより内部電極２
ｃにボンディングされる。また、ダイオードＤ３に相当
する半導体素子３ｃのアノードは金属ワイヤ４Ｃ’によ
り半導体素子３Ｃのエミッタにボンディングされる。同
様に、半導体素子３Ｄのエミッタは、複数の金属ワイヤ
４Ｄにより内部電極２Ｃ’にボンディングされ、そのベ
ースは金属ワイヤ４ｄにより内部電極２ｄにボンディン
グされる。また、ダイオードＤ４に相当する半導体素子
３ｄのアノードは金属ワイヤ４Ｄ’により半導体素子３
Ｄのエミッタにボンディングされる。
【００２４】内部電極２ｂはバイアホール６ｂを通して
外部電極５ｂに結合され、内部電極２Ｃ’はバイアホー
ル６Ｃ’を通して外部電極５Ｃ’に結合される。図示し
ていないが、他の内部電極２Ａ、２ａ、２Ｂ、２Ｃ、２
ｃ、２Ｂ’、２ｄについても同様に、それぞれのバイア
ホールを通して対応する外部電極に結合される。ここで
図５（Ｃ）に示される正の直流端子ｔ１は、図示されて
いないが、内部電極２Ａの突出部分２Ａ１にバイアホー
ルを通して結合される外部電極に相当し、同様に端子ｔ
２は内部電極２ａに結合される外部電極、端子ｔ３は内
部電極２ｂに結合される外部電極５ｂ、交流端子ｔ４、
ｔ５はそれぞれ内部電極２Ｂ、２Ｃの突出部分２Ｂ１、
２Ｃ１に結合される外部電極、端子ｔ６は内部電極２ｃ
に結合される外部電極、端子ｔ７は内部電極２ｄに結合
される外部電極、及び負の直流端子ｔ８はそれぞれ内部
電極２Ｂ’、２Ｃ’に結合される外部電極に相当する。
したがって、この実施例においても、内部電極２Ａ〜２
Ｃの突出部分を除いたそれらの外郭線に対応する面域に
良導熱体８を備えることができ、それほど放熱を低下さ
せずにキャパシタンスを低減することができる。
外部電極５ｂに結合され、内部電極２Ｃ’はバイアホー
ル６Ｃ’を通して外部電極５Ｃ’に結合される。図示し
ていないが、他の内部電極２Ａ、２ａ、２Ｂ、２Ｃ、２
ｃ、２Ｂ’、２ｄについても同様に、それぞれのバイア
ホールを通して対応する外部電極に結合される。ここで
図５（Ｃ）に示される正の直流端子ｔ１は、図示されて
いないが、内部電極２Ａの突出部分２Ａ１にバイアホー
ルを通して結合される外部電極に相当し、同様に端子ｔ
２は内部電極２ａに結合される外部電極、端子ｔ３は内
部電極２ｂに結合される外部電極５ｂ、交流端子ｔ４、
ｔ５はそれぞれ内部電極２Ｂ、２Ｃの突出部分２Ｂ１、
２Ｃ１に結合される外部電極、端子ｔ６は内部電極２ｃ
に結合される外部電極、端子ｔ７は内部電極２ｄに結合
される外部電極、及び負の直流端子ｔ８はそれぞれ内部
電極２Ｂ’、２Ｃ’に結合される外部電極に相当する。
したがって、この実施例においても、内部電極２Ａ〜２
Ｃの突出部分を除いたそれらの外郭線に対応する面域に
良導熱体８を備えることができ、それほど放熱を低下さ
せずにキャパシタンスを低減することができる。
【００２５】次に図６によりハイブリッドＩＣのような
電子回路装置を金属基板１０に搭載した一実施例につい
て説明する。電気絶縁基板１はアルミニウムのような金
属板１Ａを電気絶縁被膜１Ｂで覆ったものからなり、そ
の一方の面には複数の内部電極２Ａと２Ｂ、電力制御用
半導体素子３Ａと比較的発熱の大きい他の回路部品３Ｂ
がそれぞれ搭載される搭載部分２Ｘ、２Ｙ及びこれらの
所定のものを接続する配線（図示せず）とからなる回路
パターンが形成されている。内部電極２Ａ、２Ｂは、例
えば、それぞれ入力電極と出力電極であり、また図示し
ていないが、内部電極２Ａ、２Ｂと同様に、電気絶縁基
板１の周りには制御信号の印加される制御電極、検出信
号が現出する検出電極など他の内部電極が備えられる。
そして内部電極２Ａ、２Ｂを含むこれら内部電極はそれ
ぞれバイアホール６Ａ、６Ｂなどを通して外部電極５
Ａ、５Ｂなど対応する外部電極に接続される。なお、回
路部品の搭載部分２Ｘ、２Ｙなど搭載部分は電気絶縁被
膜１Ｂ上に形成された配線、あるいは金属ワイヤ（図示
せず）により内部電極又は他の回路素子などに接続され
ている。
電子回路装置を金属基板１０に搭載した一実施例につい
て説明する。電気絶縁基板１はアルミニウムのような金
属板１Ａを電気絶縁被膜１Ｂで覆ったものからなり、そ
の一方の面には複数の内部電極２Ａと２Ｂ、電力制御用
半導体素子３Ａと比較的発熱の大きい他の回路部品３Ｂ
がそれぞれ搭載される搭載部分２Ｘ、２Ｙ及びこれらの
所定のものを接続する配線（図示せず）とからなる回路
パターンが形成されている。内部電極２Ａ、２Ｂは、例
えば、それぞれ入力電極と出力電極であり、また図示し
ていないが、内部電極２Ａ、２Ｂと同様に、電気絶縁基
板１の周りには制御信号の印加される制御電極、検出信
号が現出する検出電極など他の内部電極が備えられる。
そして内部電極２Ａ、２Ｂを含むこれら内部電極はそれ
ぞれバイアホール６Ａ、６Ｂなどを通して外部電極５
Ａ、５Ｂなど対応する外部電極に接続される。なお、回
路部品の搭載部分２Ｘ、２Ｙなど搭載部分は電気絶縁被
膜１Ｂ上に形成された配線、あるいは金属ワイヤ（図示
せず）により内部電極又は他の回路素子などに接続され
ている。
【００２６】また、搭載された電力制御用半導体素子３
Ａ、回路部品３Ｂなどのそれぞれのベアチップの他の電
極は通常、ワイヤボンディングにより回路構成上の他の
所定箇所に接続される。しかし、ベアチップの一面にす
べての電極が位置する構造の回路素子を用いれば、ワイ
ヤボンディング用の金属ワイヤを省略できる。そして良
導熱体８は、電力制御用半導体素子３Ａ、比較的発熱の
大きい他の回路部品３Ｂの搭載部分２Ｘ、２Ｙを含む面
域に対応する面域に形成される。そしてこの電子回路装
置は図２で述べたようにして、ＩＣのような他の回路部
品と共に電子機器の大面積の基板１０に搭載される。そ
の大面積の基板１０には前にも述べた通り、良導熱体８
に対応する面域にその面積とほぼ同一、あるいはこれよ
りも大きい面積を持つ良導熱部分９、及び電子回路装置
の外部電極５Ａ、５Ｂに対応する位置にその面積とほぼ
等しい面積の接続電極１１Ａ、１１Ｂが回路パターンの
一部分として形成されている。図示していないが、この
他にも電子回路装置の他の外部電極に対応する接続電極
が形成されている。
Ａ、回路部品３Ｂなどのそれぞれのベアチップの他の電
極は通常、ワイヤボンディングにより回路構成上の他の
所定箇所に接続される。しかし、ベアチップの一面にす
べての電極が位置する構造の回路素子を用いれば、ワイ
ヤボンディング用の金属ワイヤを省略できる。そして良
導熱体８は、電力制御用半導体素子３Ａ、比較的発熱の
大きい他の回路部品３Ｂの搭載部分２Ｘ、２Ｙを含む面
域に対応する面域に形成される。そしてこの電子回路装
置は図２で述べたようにして、ＩＣのような他の回路部
品と共に電子機器の大面積の基板１０に搭載される。そ
の大面積の基板１０には前にも述べた通り、良導熱体８
に対応する面域にその面積とほぼ同一、あるいはこれよ
りも大きい面積を持つ良導熱部分９、及び電子回路装置
の外部電極５Ａ、５Ｂに対応する位置にその面積とほぼ
等しい面積の接続電極１１Ａ、１１Ｂが回路パターンの
一部分として形成されている。図示していないが、この
他にも電子回路装置の他の外部電極に対応する接続電極
が形成されている。
【００２７】なお、以上の例では半導体素子が単体、あ
るいは同様な半導体素子を複数用いた複合的な半導体装
置について述べたが、トランジスタやサイリスタのよう
な制御型の半導体素子とダイオード、又は抵抗、セラミ
ックコンデンサなどを組み合わせた半導体装置も同様に
して製作できる。例えば、ダーリントン接続タイプのト
ランジスタの場合、主トラジスタと増幅用トランジスタ
のコレクタ電極が第１の内部電極に搭載されてろう付け
され、主トラジスタのエミッタ電極を第２の内部電極に
ワイヤボンディングし、増幅用トランジスタのベース電
極が第３の内部電極にワイヤボンディングされ、そして
主トラジスタのベース電極と増幅用トランジスタのエミ
ッタ電極がワイヤボンデングされるか、又はこれらが第
４の内部電極にそれぞれワイヤボンデングされれば、ダ
ーリントン接続タイプの面実装型トランジスタを得るこ
とができる。また、制御型の半導体素子とこの両端に接
続されたスナバ回路、制御型の半導体素子とこの制御端
子と一方の主電極間に接続された駆動回路又はその一部
分の回路素子など、種々のバリエーションも前述と同様
にして得られる。また、以上のいずれの実施例でも説明
を省略したが、樹脂封止前に半導体素子をインナーコー
トが行われるのは当然である。また、以上の実施例では
バイアホールによって内部電極と外部電極を接続した
が、一般的に知られている方法で内部電極又は外部電極
を電気絶縁基板の側面まで延ばした形で形成された金属
膜により、内部電極と外部電極とを接続しても勿論良
い。
るいは同様な半導体素子を複数用いた複合的な半導体装
置について述べたが、トランジスタやサイリスタのよう
な制御型の半導体素子とダイオード、又は抵抗、セラミ
ックコンデンサなどを組み合わせた半導体装置も同様に
して製作できる。例えば、ダーリントン接続タイプのト
ランジスタの場合、主トラジスタと増幅用トランジスタ
のコレクタ電極が第１の内部電極に搭載されてろう付け
され、主トラジスタのエミッタ電極を第２の内部電極に
ワイヤボンディングし、増幅用トランジスタのベース電
極が第３の内部電極にワイヤボンディングされ、そして
主トラジスタのベース電極と増幅用トランジスタのエミ
ッタ電極がワイヤボンデングされるか、又はこれらが第
４の内部電極にそれぞれワイヤボンデングされれば、ダ
ーリントン接続タイプの面実装型トランジスタを得るこ
とができる。また、制御型の半導体素子とこの両端に接
続されたスナバ回路、制御型の半導体素子とこの制御端
子と一方の主電極間に接続された駆動回路又はその一部
分の回路素子など、種々のバリエーションも前述と同様
にして得られる。また、以上のいずれの実施例でも説明
を省略したが、樹脂封止前に半導体素子をインナーコー
トが行われるのは当然である。また、以上の実施例では
バイアホールによって内部電極と外部電極を接続した
が、一般的に知られている方法で内部電極又は外部電極
を電気絶縁基板の側面まで延ばした形で形成された金属
膜により、内部電極と外部電極とを接続しても勿論良
い。
【０００２８】
【発明の効果】以上述べたように、この発明によれば、
前記表面実装型の半導体装置又は電子回路装置が前記
電気絶縁基板の他方の主面上に前記外部電極から分離さ
れて形成された良導熱体を備えると共に、前記金属基板
が前記電気絶縁被膜の上に回路パターンの一分として形
成された接続電極の他に該接続電極に接続されていない
良導熱部分を備え、前記外部電極を前記接続電極に接続
し、かつ前記良導熱体を前記良導熱部に結合しているの
で、放熱を低下させることなく、前記金属基板と前記外
部電極間に形成されるキャパシタンスを小さくすること
ができ、また、良導熱体を金属材料で形成し、固定電位
に接続することにより、更に一層前記キャパシタンスに
よる損失を低減することができる。ている。
前記表面実装型の半導体装置又は電子回路装置が前記
電気絶縁基板の他方の主面上に前記外部電極から分離さ
れて形成された良導熱体を備えると共に、前記金属基板
が前記電気絶縁被膜の上に回路パターンの一分として形
成された接続電極の他に該接続電極に接続されていない
良導熱部分を備え、前記外部電極を前記接続電極に接続
し、かつ前記良導熱体を前記良導熱部に結合しているの
で、放熱を低下させることなく、前記金属基板と前記外
部電極間に形成されるキャパシタンスを小さくすること
ができ、また、良導熱体を金属材料で形成し、固定電位
に接続することにより、更に一層前記キャパシタンスに
よる損失を低減することができる。ている。
【図１】 この発明にかかる電子機器に用いるのに適し
た半導体装置の一例を示す図である。
た半導体装置の一例を示す図である。
【図２】 この発明にかかる電子機器の一実施例を示す
図である。
図である。
【図３】 この発明にかかる電子機器に用いるのに適し
た他の半導体装置の一例を示す図である。
た他の半導体装置の一例を示す図である。
【図４】 この発明にかかる電子機器に用いるのに適し
た他の半導体装置の一例を示す図である。
た他の半導体装置の一例を示す図である。
【図５】 この発明にかかる電子機器に用いるのに適し
た他の半導体装置の一例を示す図である。
た他の半導体装置の一例を示す図である。
【図６】 この発明にかかる電子機器の他の一実施例を
示す図である。示す図である。
示す図である。示す図である。
【図７】 従来の表面実装型の半導体装置の１例を示す
図である。
図である。
【図８】 従来の表面実装型の半導体装置を電子機器の
金属基板に搭載した１例を示す図である。
金属基板に搭載した１例を示す図である。
１・・・電気絶縁基板 ２・・・内部電極 ３・・・半導体素子 ４・・・金属ワイ
ヤ ５・・・外部電極 ６・・・バイアホ
ール ７・・・封止樹脂 ８・・・良導熱体 ９・・・良導熱部分 １０・・・大面積の
基板 １０Ａ・・金属基板 １０Ｂ・・電気絶
縁被膜 １１・・・接続電極 Ｃ１、Ｃ２・・・
キャパシタンス
ヤ ５・・・外部電極 ６・・・バイアホ
ール ７・・・封止樹脂 ８・・・良導熱体 ９・・・良導熱部分 １０・・・大面積の
基板 １０Ａ・・金属基板 １０Ｂ・・電気絶
縁被膜 １１・・・接続電極 Ｃ１、Ｃ２・・・
キャパシタンス
フロントページの続き (56)参考文献 特開 平１−204454（ＪＰ，Ａ) 特開 昭60−95944（ＪＰ，Ａ) 特開 昭61−34989（ＪＰ，Ａ) 特開 平５−152507（ＪＰ，Ａ) 特開 平４−109690（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/00 - 25/18
Claims (5)
- 【請求項１】 電気絶縁基板の一方の主面上に互いに離
れて形成された複数の内部電極と、該内部電極に主電極
が接続された半導体素子と、該半導体素子と前記内部電
極と前記電気絶縁基板の一方の主面とを覆う封止樹脂
と、前記電気絶縁基板の他方の主面上に互いに離れて形
成された複数の外部電極と、対応する前記内部電極と外
部電極との間を接続するため前記電気絶縁基板の両主面
間に形成された電気接続体とを備えた表面実装型の半導
体装置又は電子回路装置を、表面が電気絶縁被膜で覆わ
れた金属基板の上に搭載してなる電子機器において、 前記表面実装型の半導体装置又は電子回路装置は、前記
電気絶縁基板の他方の主面上に前記外部電極から分離さ
れて形成された良導熱体を備え、 前記金属基板は、前記電気絶縁被膜の上に回路パターン
の一分として形成された接続電極と、該接続電極に接続
されていない良導熱部分とを備え、 前記外部電極を前記接続電極に接続すると共に、前記良
導熱体を前記良導熱部分に結合したことを特徴とする電
子機器。 - 【請求項２】 前記外部電極が前記良導熱体の面積より
も小さな面積を有することを特徴とする請求項１に記載
の電子機器。 - 【請求項３】 前記良導熱体が前記外部電極の厚みとほ
ぼ等しい金属板又は金属膜であることを特徴とする請求
項１又は請求項２に記載の電子機器。 - 【請求項４】 前記良導熱体が前記半導体素子又は電力
制御用半導体素子に対応する部分を含む面域に形成され
ることを特徴とする請求項１乃至請求項３のいずれかに
記載の電子機器。 - 【請求項５】 前記良導熱部分が接地端子に接続される
ことを特徴とする請求項１乃至請求項４のいずれかに記
載の電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14845994A JP3308713B2 (ja) | 1994-06-07 | 1994-06-07 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14845994A JP3308713B2 (ja) | 1994-06-07 | 1994-06-07 | 電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07335823A JPH07335823A (ja) | 1995-12-22 |
| JP3308713B2 true JP3308713B2 (ja) | 2002-07-29 |
Family
ID=15453235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14845994A Expired - Lifetime JP3308713B2 (ja) | 1994-06-07 | 1994-06-07 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308713B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004087882A (ja) * | 2002-08-28 | 2004-03-18 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4613077B2 (ja) | 2005-02-28 | 2011-01-12 | 株式会社オクテック | 半導体装置、電極用部材および電極用部材の製造方法 |
| JP5004837B2 (ja) * | 2007-03-20 | 2012-08-22 | 京セラ株式会社 | 構造体及び電子装置 |
| KR100955076B1 (ko) * | 2008-07-07 | 2010-04-28 | 한국기계연구원 | 박막 ｅｌ발광소자 및 그 제조방법 |
| US8796706B2 (en) | 2009-07-03 | 2014-08-05 | Seoul Semiconductor Co., Ltd. | Light emitting diode package |
| KR101645009B1 (ko) * | 2010-01-06 | 2016-08-03 | 서울반도체 주식회사 | 방열기판을 갖는 ｌｅｄ 패키지 |
-
1994
- 1994-06-07 JP JP14845994A patent/JP3308713B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07335823A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6946740B2 (en) | High power MCM package | |
| US7759778B2 (en) | Leaded semiconductor power module with direct bonding and double sided cooling | |
| US7859079B2 (en) | Power semiconductor device | |
| US7592688B2 (en) | Semiconductor package | |
| US8018047B2 (en) | Power semiconductor module including a multilayer substrate | |
| US7045884B2 (en) | Semiconductor device package | |
| JP6354845B2 (ja) | 半導体モジュール | |
| CN104488078B (zh) | 功率用半导体模块 | |
| US5038194A (en) | Semiconductor device | |
| JPH09129822A (ja) | 半導体装置 | |
| US20080105896A1 (en) | Power semiconductor module | |
| US20210050320A1 (en) | Package structure for power device | |
| JPH11204700A (ja) | 放熱フィン一体型パワーモジュール | |
| CN107527899B (zh) | 功率组件、功率组件的制造方法及氮化镓智能功率模块 | |
| US10964642B2 (en) | Semiconductor module comprising transistor chips, diode chips and driver chips arranged in a common plane | |
| US6574088B2 (en) | Ceramic capacitor mounting structure | |
| CN112968027A (zh) | 智能功率模块 | |
| JP3308713B2 (ja) | 電子機器 | |
| JP2021082794A (ja) | 電子部品および電子装置 | |
| JPH09321216A (ja) | 電力用半導体装置 | |
| CN114899161A (zh) | 一种模块及其制造方法 | |
| US10804189B2 (en) | Power device package structure | |
| CN219476670U (zh) | 功率芯片模块 | |
| JPS63250164A (ja) | ハイパワ−用混成集積回路基板とその集積回路 | |
| JPH09283887A (ja) | 半導体装置及びこの装置に用いる金属絶縁基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020507 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140517 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |