JP3286127B2 - SOI device and manufacturing method thereof - Google Patents
SOI device and manufacturing method thereofInfo
- Publication number
- JP3286127B2 JP3286127B2 JP22852195A JP22852195A JP3286127B2 JP 3286127 B2 JP3286127 B2 JP 3286127B2 JP 22852195 A JP22852195 A JP 22852195A JP 22852195 A JP22852195 A JP 22852195A JP 3286127 B2 JP3286127 B2 JP 3286127B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- single crystal
- crystal substrate
- soi device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Thin Film Transistor (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、Si単結晶基板/絶縁
層/Si膜構造を有する半導体装置であるSOI ( Sil
icon on Insulator ) デバイスおよびその製造方法に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a single crystal Si substrate / insulating layer / Si film structure.
icon on Insulator) The present invention relates to a device and a manufacturing method thereof.
【0002】[0002]
【従来の技術】近年の半導体技術の進展に伴い、高集積
化を可能にする半導体装置およびその製造方法が数多く
提案されている。2. Description of the Related Art Along with recent advances in semiconductor technology, a number of semiconductor devices and methods for manufacturing the same have been proposed which enable high integration.
【0003】これまで、絶縁基板上に半導体素子を形成
するには、SOS ( Silicon on Sapphire ) 構造が用
いられてきた。これは、サファイヤ単結晶基板上に半導
体薄膜を形成する技術である。Hitherto, an SOS (Silicon on Sapphire) structure has been used to form a semiconductor element on an insulating substrate. This is a technique for forming a semiconductor thin film on a sapphire single crystal substrate.
【0004】しかしながら、この技術においては、半導
体薄膜を形成する際、サファイヤの組成の一部であるア
ルミニウムおよび酸素が半導体薄膜内に取り込まれ、不
純物として半導体薄膜の電気的特性を劣化させることが
あった。また、半導体薄膜をエピタキシャル成長させ、
高品質のSi膜を得ようとする際、Siと基板のサファ
イヤでは格子定数がマッチングせず、多量の欠陥が導入
され、半導体薄膜の結晶性が低下してしまう。さらに、
サファイヤ基板は高価でデバイスの大量生産には不向き
であった。However, in this technique, when a semiconductor thin film is formed, aluminum and oxygen, which are part of the composition of sapphire, are taken into the semiconductor thin film and may deteriorate the electrical characteristics of the semiconductor thin film as impurities. Was. Also, a semiconductor thin film is epitaxially grown,
When trying to obtain a high-quality Si film, the lattice constant of Si and the sapphire of the substrate do not match, a large number of defects are introduced, and the crystallinity of the semiconductor thin film deteriorates. further,
Sapphire substrates were expensive and unsuitable for mass production of devices.
【0005】そこで、サファイヤを基板とする問題点を
回避するため、特開昭63−15442号公報、特開平
6−97401号公報、特開平2−5567号公報およ
び特開平6−85264号公報では、Si単結晶基板上
に絶縁層を形成し、その上に機能層であるSi半導体層
を形成したSOI ( Silicon on Insulator ) 構造が提
案されている。In order to avoid the problem of using sapphire as a substrate, Japanese Patent Application Laid-Open Nos. 63-15442, 6-97401, 2-5567 and 6-85264 disclose the method. There has been proposed an SOI (Silicon on Insulator) structure in which an insulating layer is formed on a Si single crystal substrate, and a Si semiconductor layer as a functional layer is formed thereon.
【0006】このSOI構造は、集積回路が形成された
Si単結晶基板と、さらにその上に絶縁層を介して形成
された半導体薄膜中に半導体素子を作製することにより
高集積化を可能とする。また一般に、LSIの高集積化
が進むにつれ配線の微細化は避けられない。この配線に
おいて、配線抵抗、配線間容量および配線と基板間の容
量、トランジスタ自体の容量とでCR分布定数回路が構
成され、信号の遅延と減衰という問題が生じる。絶縁基
板上に形成された半導体素子においては、絶縁性の基板
上に半導体素子が形成されているため、主として配線と
基板間の容量を少なくすることが可能で、高速化を図る
ことができる。This SOI structure enables high integration by fabricating a semiconductor element in a Si single crystal substrate on which an integrated circuit is formed and a semiconductor thin film formed thereon via an insulating layer. . In general, as LSIs become more highly integrated, miniaturization of wiring is inevitable. In this wiring, a CR distributed constant circuit is composed of the wiring resistance, the capacitance between the wirings, the capacitance between the wiring and the substrate, and the capacitance of the transistor itself, which causes a problem of signal delay and attenuation. In the case of a semiconductor element formed over an insulating substrate, since the semiconductor element is formed over an insulating substrate, the capacitance between the wiring and the substrate can be mainly reduced, and high speed operation can be achieved.
【0007】そして、このようなSOI構造に、MOS
構造や、pn接続等の半導体特有の構造を利用したFE
T、CMOS型トランジスタ、バイポーラトランジスタ
等を設けることにより、表示デバイス、高電圧デバイ
ス、3次元回路素子、太陽電池等のSOIデバイスを実
現することができる。The SOI structure has a MOS structure.
FE using a structure or a semiconductor-specific structure such as a pn connection
By providing a T, a CMOS transistor, a bipolar transistor, and the like, an SOI device such as a display device, a high-voltage device, a three-dimensional circuit element, or a solar cell can be realized.
【0008】[0008]
【発明が解決しようとする課題】しかしながら、上記の
各特許公報に開示されたSOI構造においては、用いて
いる絶縁層の品質、すなわち主に結晶性と表面性が充分
でないと考えられ、したがって、その上に形成されるS
i膜による機能層の特性を充分に引き出すことが困難で
あろうと推測される。なお、上記特開昭63−1544
2号公報においては、Si単結晶基板上に形成された安
定化ジルコニア単結晶膜上にSi膜を形成する技術が開
示されているが、この安定化ジルコニア単結晶膜は、ス
パッタリング等、これまで一般的に用いられている酸化
物の形成方法を用いたものであり、エピタキシャル成長
が可能であるが、高結晶性、高表面平坦性、かつ絶縁性
の優れる安定化ジルコニア膜は得られない。デバイス応
用には、高結晶性、高表面平坦性、かつ絶縁性の優れる
薄膜を実現する必要がある。However, in the SOI structure disclosed in each of the above patent publications, it is considered that the quality of the insulating layer used, that is, mainly the crystallinity and surface properties are not sufficient, and S formed thereon
It is presumed that it would be difficult to sufficiently bring out the properties of the functional layer by the i-film. Incidentally, the above-mentioned Japanese Patent Application Laid-Open No. 63-1544
Japanese Patent Application Laid-open No. 2 (1994) discloses a technique for forming a Si film on a stabilized zirconia single crystal film formed on a Si single crystal substrate. This is a method using a commonly used oxide formation method, and epitaxial growth is possible, but a stabilized zirconia film having high crystallinity, high surface flatness, and excellent insulating properties cannot be obtained. For device application, it is necessary to realize a thin film having high crystallinity, high surface flatness, and excellent insulating properties.
【0009】さらに、安定化ジルコニア単結晶膜上に形
成されたSi膜も、エピタキシャル膜ではあるが、安定
化ジルコニア膜の結晶性と表面平坦性が良好でないた
め、それを用いて機能層としたとき、このSi膜の結晶
性が悪く、安定化ジルコニア/Sの界面も乱れ、また安
定化ジルコニア膜の絶縁性が不十分であるため、Si膜
の半導体特性を十分引き出せないと考えられる。Further, the Si film formed on the stabilized zirconia single crystal film is also an epitaxial film. However, since the crystallinity and surface flatness of the stabilized zirconia film are not good, it is used as a functional layer. At this time, it is considered that the crystallinity of the Si film is poor, the interface between the stabilized zirconia / S is disturbed, and the insulating properties of the stabilized zirconia film are insufficient, so that the semiconductor characteristics of the Si film cannot be sufficiently brought out.
【0010】以上に鑑み、本発明は、高品質の絶縁層を
用いることにより、高信頼性を可能とするSOIデバイ
スおよびその製造方法を提供することを目的とするもの
である。[0010] In view of the above, an object of the present invention is to provide an SOI device and a method of manufacturing the same that enable high reliability by using a high-quality insulating layer.
【0011】[0011]
【問題点を解決するための手段】このような目的は、下
記(1)〜(15)の本発明により達成される。 (1) Si単結晶基板、このSi単結晶基板上に、絶
縁層として形成された酸化ジルコニウムまたは希土類金
属(Yを含む)で安定化された酸化ジルコニウムのエピ
タキシャル膜、およびこのエピタキシャル膜上に形成さ
れたSi膜を備え、前記酸化ジルコニウムまたは希土類
金属で安定化された酸化ジルコニウムの組成が、酸素を
除く構成元素のみに換算してZrを93mol%以上含有
し、前記エピタキシャル膜の(002)面または(11
1)面の反射のロッキングカーブの半値幅が1.5°以
下であり、前記エピタキシャル膜の表面の少なくとも8
0%が、基準長さ500nmでの十点平均粗さRz が2nm
以下であるSOIデバイス。 (2) 前記Si膜上に、ゲート絶縁膜を介してゲート
電極が形成された薄膜トランジスタ構造を有する上記
(1)のSOIデバイス。 (3) 前記Si膜が、エピタキシャルSiで構成され
ている上記(1)または(2)のSOIデバイス。 (4) 前記Si膜が、多結晶Siで構成されている上
記(1)または(2)のSOIデバイス。 (5) 前記Si膜が、アモルファスSiで構成されて
いる上記(1)または(2)のSOIデバイス。 (6) 前記Si単結晶基板として、その基板表面が、
Zr金属またはZr金属および少なくとも1種の希土類
金属(Yを含む)と、酸素とにより形成された1×1の
表面構造を有するSi表面処理基板を用いる上記(1)
〜(5)のいずれかのSOIデバイス。 (7) 前記Si単結晶基板として、Si単結晶を、そ
の(100)面または(111)面が基板表面となるよ
うに用いる上記(1)〜(6)のいずれかのSOIデバ
イス。 (8) Si単結晶基板、このSi単結晶基板上に形成
された絶縁層と、この絶縁層に形成されたSi膜とを備
える請求項1のSOIデバイスの製造方法において、真
空層内で、Si単結晶基板の加熱、真空層内への酸化性
ガスの導入、およびZrまたはZrと少なくとも1種の
希土類金属(Yを含む)の金属ないし合金のみからなる
蒸発源の蒸発による単結晶基板表面への供給を行い、前
記単結晶基板の基板表面に、前記酸化物薄膜をエピタキ
シャル成長させて組成Zr1-x Rx O2-δ(ここで、R
はYを含む希土類金属であり、x=0〜0.75であ
る。また、δは0〜0.5である。)の単一配向エピタ
キシャル膜を形成し、これを前記絶縁層とするSOIデ
バイスの製造方法。 (9) 前記Si単結晶基板として、その基板表面が、
ZrまたはZrおよび少なくとも1種の希土類金属(Y
を含む)と、酸素とにより形成された1×1の表面構造
を有するSi表面処理基板を用いる上記(8)のSOI
デバイスの製造方法。 (10) 前記Si表面処理基板として、その前記基板
表面に0.2〜10nmのSi酸化物層を形成し、この
後、基板温度を600〜1200℃に設定するととも
に、前記真空槽内に酸化性ガスを導入して少なくとも基
板近傍の雰囲気を1×10-4〜1×10-1Torrとし、こ
の状態で、前記Si酸化物層が形成された基板表面に、
ZrまたはZrと少なくとも1種の希土類金属(Yを含
む)とを蒸発により供給して、前処理したSi単結晶基
板を用いる上記(8)または(9)のSOIデバイスの
製造方法。 (11) 前記Si酸化物を形成する際、酸化性ガスを
導入した真空槽内で、Si単結晶基板を300〜700
℃に加熱し、真空槽内の少なくとも基板近傍の雰囲気の
酸素分圧を1×10-4Torr以上として、Si酸化物層を
形成する上記(10)のSOIデバイスの製造方法。 (12) 前記Si単結晶基板として、Si単結晶を、
その(100)面または(111)面が基板表面となる
ように用いる上記(8)〜(11)のいずれかのSOI
デバイスの製造方法。 (13) 前記Si単結晶基板の表面に、その近傍から
酸化性ガスを噴射し、この前記単結晶基板近傍だけ他の
部分より酸化性ガス分圧の高い雰囲気を作る上記(8)
〜(12)のいずれかのSOIデバイスの製造方法。 (14) 前記Si単結晶基板を、基板表面面積が10
cm2 以上のものとするとともに、基板内で回転すること
により、前記酸化性ガス高分圧雰囲気を前記単結晶基板
の全体にわたって供し、この単結晶基板の全基板表面に
わたって実質的に均一な酸化物薄膜を形成する上記
(8)〜(13)のいずれかのSOIデバイスの製造方
法。 (15) 前記エピタキシャル膜を形成する際、前記S
i単結晶基板を750℃以上に加熱する上記(8)〜
(14)のいずれかのSOIデバイスの製造方法。This and other objects are achieved by the present invention which is defined below as (1) to (15). (1) Si single crystal substrate, zirconium oxide formed as an insulating layer or zirconium oxide stabilized with rare earth metal (including Y) formed on the Si single crystal substrate, and formed on this epitaxial film The composition of zirconium oxide or zirconium oxide stabilized with rare earth metal contains 93 mol% or more of Zr in terms of only the constituent elements except oxygen, and the (002) plane of the epitaxial film. Or (11
1) The half width of the rocking curve of reflection of the surface is 1.5 ° or less, and at least 8% of the surface of the epitaxial film
0% indicates that the ten-point average roughness Rz at a reference length of 500 nm is 2 nm.
An SOI device that is: (2) The SOI device according to (1), which has a thin film transistor structure in which a gate electrode is formed on the Si film via a gate insulating film. (3) The SOI device according to (1) or (2), wherein the Si film is made of epitaxial Si. (4) The SOI device according to (1) or (2), wherein the Si film is made of polycrystalline Si. (5) The SOI device according to (1) or (2), wherein the Si film is made of amorphous Si. (6) As the Si single crystal substrate, the substrate surface is
The above (1) using a Si surface-treated substrate having a 1 × 1 surface structure formed by Zr metal or Zr metal and at least one rare earth metal (including Y) and oxygen.
The SOI device according to any one of (1) to (5). (7) The SOI device according to any one of (1) to (6) above, wherein a Si single crystal is used as the Si single crystal substrate so that the (100) plane or the (111) plane becomes the substrate surface. (8) The method for manufacturing an SOI device according to claim 1, comprising a Si single crystal substrate, an insulating layer formed on the Si single crystal substrate, and a Si film formed on the insulating layer. Single crystal substrate surface by heating Si single crystal substrate, introducing oxidizing gas into vacuum layer, and evaporating evaporation source consisting only of Zr or a metal or alloy of Zr and at least one rare earth metal (including Y) And the oxide thin film is epitaxially grown on the substrate surface of the single crystal substrate to obtain a composition Zr 1 -x R x O 2 -δ (where R
Is a rare earth metal containing Y, and x = 0 to 0.75. Δ is 0 to 0.5. A) forming a single orientation epitaxial film and using the same as the insulating layer; (9) As the Si single crystal substrate, the substrate surface is
Zr or Zr and at least one rare earth metal (Y
SOI using the Si surface-treated substrate having a 1 × 1 surface structure formed by oxygen and oxygen.
Device manufacturing method. (10) As the Si surface-treated substrate, a 0.2-10 nm Si oxide layer is formed on the surface of the substrate, and thereafter, the substrate temperature is set at 600-1200 ° C., and oxidation is performed in the vacuum chamber. By introducing a reactive gas, at least the atmosphere near the substrate is set to 1 × 10 −4 to 1 × 10 −1 Torr, and in this state, the surface of the substrate on which the Si oxide layer is formed is
The method for producing an SOI device according to the above (8) or (9), wherein Zr or Zr and at least one rare earth metal (including Y) are supplied by evaporation and a pretreated Si single crystal substrate is used. (11) When forming the Si oxide, the Si single crystal substrate is placed in a vacuum chamber into which an oxidizing gas has been introduced in a range of 300 to 700.
The method for manufacturing an SOI device according to the above (10), wherein the SOI device is formed by heating to a temperature of 0 ° C. and setting the oxygen partial pressure of an atmosphere in a vacuum chamber at least near the substrate to 1 × 10 −4 Torr or more. (12) As the Si single crystal substrate, a Si single crystal is
SOI according to any of (8) to (11) above, wherein the (100) plane or the (111) plane is used as the substrate surface.
Device manufacturing method. (13) An oxidizing gas is sprayed from the vicinity of the surface of the Si single crystal substrate from the vicinity thereof, and an atmosphere having a higher partial pressure of the oxidizing gas than other parts is formed only in the vicinity of the single crystal substrate.
The method for manufacturing an SOI device according to any one of (12) to (12). (14) When the Si single crystal substrate has a substrate surface area of 10
cm 2 or more, and rotating within the substrate to provide the oxidizing gas high partial pressure atmosphere over the entire single crystal substrate, thereby achieving substantially uniform oxidation over the entire substrate surface of the single crystal substrate. The method for manufacturing an SOI device according to any one of the above (8) to (13), wherein the SOI device forms an object thin film. (15) When forming the epitaxial film, the S
(8) to heating the i single crystal substrate to 750 ° C. or more
(14) The method for manufacturing an SOI device according to any of (14).
【0012】[0012]
【発明の作用・効果】本発明は、Si単結晶基板、この
Si単結晶基板上に形成された組成Zr1-xRx O2-δ
のエピタキシャル膜である絶縁層、およびこの絶縁層の
上に形成されたSi膜を備える構造により、薄膜トラン
ジスタ等のSOIデバイスを構成する。組成Zr1-x R
x O2-δのエピタキシャル膜は、高温で安定であり、サ
ファイヤのように高温で還元されてSi膜を汚染するこ
とがない。また、絶縁性も高く、Si膜と基板のSiと
の間を完全に絶縁することができる。また、格子定数が
Siに近く、Si半導体薄膜の結晶性が向上する。さら
に、組成Zr1-x Rx O2-δのエピタキシャル膜は、そ
の表面が分子レベルで平坦であり、この上に形成された
Si膜の連続性が高くなる。さらに、Si単結晶基板と
組成Zr1-x RxO2-δのエピタキシャル膜の熱膨張係
数の相違に基づくと思われる残留応力の低減効果も確認
された。詳細は不明だが、特に上記xが0の付近の組成
膜ではこの効果が著しいため、これは、ZrO2 の相転
移により、Siとの残留応力が低減されるものと推測さ
れる。The present invention relates to a Si single crystal substrate and a composition Zr 1 -x R x O 2 -δ formed on the Si single crystal substrate.
An SOI device such as a thin film transistor is constituted by a structure including an insulating layer which is an epitaxial film and an Si film formed on the insulating layer. Composition Zr 1-x R
The xO2 - δ epitaxial film is stable at a high temperature, and is not reduced at a high temperature like sapphire and does not contaminate the Si film. In addition, the insulating property is high, and it is possible to completely insulate the Si film and the Si of the substrate. Further, the lattice constant is close to that of Si, and the crystallinity of the Si semiconductor thin film is improved. Furthermore, the surface of the epitaxial film having the composition Zr 1 -xR x O 2 -δ is flat at the molecular level, and the continuity of the Si film formed thereon is increased. Furthermore, the effect of reducing the residual stress, which is considered to be based on the difference in the thermal expansion coefficient between the Si single crystal substrate and the epitaxial film having the composition Zr 1 -xR x O 2 -δ was also confirmed. Although the details are unknown, this effect is remarkable particularly in the composition film where x is near 0, and it is presumed that the residual stress with Si is reduced due to the phase transition of ZrO 2 .
【0013】以上により、本発明のSOIデバイスは、
それぞれの用途でのデバイスで性能を高めることができ
る。As described above, the SOI device of the present invention is
Performance can be enhanced with devices for each application.
【0014】[0014]
【具体的構成】本発明のSOIデバイスは例えば薄膜ト
ランジスタ(TFT)に適用することができる。その基
本的構造の一例を図1に示した。このTFTは、Si単
結晶基板1と、この上に形成された絶縁層2と、この絶
縁層2の上に形成されたSi半導体薄膜3と、ソースお
よびドレイン電極4、5と、ゲート絶縁層6と、このゲ
ート絶縁層6の上に形成されたゲート電極7とを有して
いる。DETAILED DESCRIPTION The SOI device of the present invention can be applied to, for example, a thin film transistor (TFT). One example of the basic structure is shown in FIG. The TFT includes a Si single crystal substrate 1, an insulating layer 2 formed thereon, a Si semiconductor thin film 3 formed on the insulating layer 2, source and drain electrodes 4, 5, and a gate insulating layer. 6 and a gate electrode 7 formed on the gate insulating layer 6.
【0015】本発明のSOIデバイスにおける上記絶縁
層は、Si単結晶基板表面に形成され、組成が実質的に
酸化ジルコニウムまたは希土類金属により安定化された
酸化ジルコニウム{一般に、組成Zr1-x Rx O2-δ
(ここで、RはYを含む希土類金属であり、x=0〜
0.75好ましくは0.2〜0.50である)}のエピ
タキシャル膜で構成される。In the SOI device of the present invention, the insulating layer is formed on the surface of a single-crystal Si substrate and has a composition substantially stabilized by zirconium oxide or a rare earth metal. In general, the composition has a composition of Zr 1-x R x O 2- δ
(Where R is a rare earth metal containing Y, x = 0 to 0)
0.75, preferably 0.2 to 0.50).
【0016】この酸化物エピタキシャル膜の結晶性はx
の範囲に依存し、Jan.J.Appl.Phys.2
7(8)L1404−L1405(1988)に報告さ
れているように、xが0.2未満の小さい領域ではZr
1-x Rx O2-δは正方晶の結晶になる。それ以上では、
立方晶になる。立方晶領域では単一配向のエピタキシャ
ル膜が得られているが、xが0.2未満の小さい領域で
は、J.Appln.Phys.58(6)2407−
2409(1985)に述べられているように、得よう
とする配向面の他の面が混入し、単一配向のエピタキシ
ャル膜は得られていない。The crystallinity of this oxide epitaxial film is x
And the range of Jan. J. Appl. Phys. 2
7 (8) L1404-L1405 (1988), in a small region where x is less than 0.2, Zr
1-x R x O 2- δ becomes tetragonal. Above that,
Become cubic. In the cubic region, a mono-oriented epitaxial film is obtained. Appln. Phys. 58 (6) 2407-
As described in 2409 (1985), the other orientation plane to be obtained is mixed, and a single orientation epitaxial film has not been obtained.
【0017】したがって、この絶縁層の結晶は、立方晶
であって、単一の結晶性を有していることが好ましい。
本発明のSOIデバイスでは、絶縁層の表面上に、機能
層としてエピタキシャルSiを設けることがあるが、こ
の場合、絶縁層の結晶が正方晶より立方晶の方が規則正
しく配列しているため、その上に形成されるSiをエピ
タキシャル成長させやすいからである。また、複数の結
晶面を有する薄膜においては粒界が存在し、薄膜に高電
界を加えると粒界に局所的電界集中が起り、薄膜が劣化
しやすい。Therefore, it is preferable that the crystal of the insulating layer is cubic and has a single crystallinity.
In the SOI device of the present invention, epitaxial Si may be provided as a functional layer on the surface of the insulating layer. In this case, the crystals of the insulating layer are more regularly arranged in the cubic system than in the tetragonal system. This is because Si formed thereon is easily grown epitaxially. Further, in a thin film having a plurality of crystal planes, a grain boundary exists, and when a high electric field is applied to the thin film, local electric field concentration occurs at the grain boundary, and the thin film is easily deteriorated.
【0018】一方、xが0.75を越える領域では立方
晶であるが目的とする結晶面以外の面が混入する。例え
ばZr1-x Rx O2-δの(100)エピタキシャル膜を
得ようとすると、この範囲では(111)の結晶が混入
する。On the other hand, in the region where x exceeds 0.75, the crystal is cubic, but a plane other than the target crystal plane is mixed. For example, when an attempt is made to obtain a (100) epitaxial film of Zr 1 -x R x O 2 -δ, a crystal of (111) is mixed in this range.
【0019】すなわち、立方晶のできる範囲と、目的と
する結晶面が得られる範囲からZr1-x Rx O2-δにお
いてxは0〜0.75、好ましくは0.2〜0.50の
範囲で絶縁層膜として優れたエピタキシャル膜が得られ
る。That is, from the range where a cubic crystal can be formed and the range where a desired crystal plane can be obtained, x in Zr 1-x R x O 2- δ is 0 to 0.75, preferably 0.2 to 0.50. Within this range, an excellent epitaxial film can be obtained as an insulating layer film.
【0020】また、特に上記絶縁層膜が、酸素を除く構
成元素のみに換算してZrが93mol%以上の高純度の組
成ZrO2 のエピタキシャル膜である場合にも、単一配
向エピタキシャル膜であることが好ましい。従来は、Z
rが93mol%以上の高純度の組成ZrO2 のエピタキシ
ャル膜である場合には、従来、単一配向のものが得られ
ていなかったが、本発明者らにより初めて酸素を除く構
成元素のみに換算してZrが93mol%以上の高純度の組
成ZrO2 のエピタキシャル膜の単一配向膜がえられ
た。In particular, even when the insulating layer film is a high-purity epitaxial film of ZrO 2 having a composition of ZrO 2 of 93 mol% or more in terms of only the constituent elements excluding oxygen, it is a single-oriented epitaxial film. Is preferred. Conventionally, Z
In the case of an epitaxial film having a high purity of ZrO 2 with r of 93 mol% or more, a mono-oriented epitaxial film has not been obtained conventionally. However, the present inventors first converted it to only constituent elements excluding oxygen. As a result, a single oriented film of an epitaxial film having a high purity of ZrO 2 with a Zr content of 93 mol% or more was obtained.
【0021】なお、ここでいうエピタキシャル膜とは、
膜の基板面をX−Y面とし、膜厚方向をZ軸とすると、
結晶がX軸、Y軸およびZ軸方向にともにそろって配向
しており、それぞれの方向から測定したX線または電子
線回析で目的とする反射以外の強度が目的とする面の最
大強度の5%以下のものを言う。例えば、(001)エ
ピタキシャル膜すなわちc面エピタキシャル膜では、膜
の2θ−θX線回析で(00l(エル))面以外の反射
強度が、(00l(エル))面反射の最大ピーク強度の
5%以下のもので、かつRHEED評価でスポットまた
はストリークパターンを示す膜であれば(001)エピ
タキシャル膜と言える。(111)エピタキシャル膜に
関しても同様である。The epitaxial film referred to here is:
Assuming that the substrate surface of the film is the XY plane and the film thickness direction is the Z axis,
The crystal is oriented along the X-axis, Y-axis and Z-axis directions, and the intensity other than the intended reflection in X-ray or electron beam diffraction measured from each direction is the maximum intensity of the intended surface. Refers to those of 5% or less. For example, in the (001) epitaxial film, that is, the c-plane epitaxial film, the reflection intensity of the film other than the (00l (ell)) plane in 2θ-θ X-ray diffraction is 5 times of the maximum peak intensity of the (001 (ell)) plane reflection. % Or less and a film showing a spot or streak pattern in the RHEED evaluation can be said to be a (001) epitaxial film. The same applies to the (111) epitaxial film.
【0022】さらにここでいう単一配向膜とは基板表面
と平行に目的とする結晶面がそろっている結晶化膜のこ
とを言い、例えば、(001)単一配向すなわちc面単
一配向膜では、膜の2θ−θX線回析で(001)面以
外の反射強度が、(00l(エル))面反射の最大ピー
ク強度の5%以下のものを言う。同様に(111)単一
配向膜では、(l(エル)l(エル)l(エル))面以
外の反射強度が、(l(エル)l(エル)l(エル))
面反射の最大ピーク強度の5%以下のものを言う。The term "single-oriented film" as used herein means a crystallized film in which the target crystal planes are aligned in parallel with the substrate surface. Indicates that the reflection intensity other than the (001) plane in the 2θ-θ X-ray diffraction of the film is 5% or less of the maximum peak intensity of the (001 (ell)) plane reflection. Similarly, in the (111) single orientation film, the reflection intensity other than the (l (ell) l (ell) l (ell)) plane is (l (ell) l (ell) l (ell)).
It refers to those having 5% or less of the maximum peak intensity of surface reflection.
【0023】上記ZrO2 薄膜は、酸素を除く構成元素
に換算してZrを93mol%以上、特に95mol%以上、さ
らに98mol%以上、さらに99.5mol%以上であること
が好ましい。純度が高ければ高いほど絶縁抵抗も高くな
り、リーク電流も小さくなることから、絶縁層膜に用い
て特に好ましい。It is preferable that the ZrO 2 thin film has a Zr content of 93 mol% or more, particularly 95 mol% or more, further 98 mol% or more, and further 99.5 mol% or more in terms of constituent elements excluding oxygen. The higher the purity, the higher the insulation resistance and the smaller the leakage current.
【0024】希土類金属は、酸化物薄膜の上に形成され
る機能膜の格子定数と、該酸化物薄膜の格子定数とを好
ましくマッチングさせるため、その種類が選択される。
例えば、希土類金属としてYを用いたZr0.7 R0.3 O
2-δの格子定数は0.515nmであった。この値はxの
値により変化させることができる。この膜上に機能膜で
ある後述のYBCO膜(格子定数0.386nm)を設け
ると、Zr0.7 R0.3O2-δ膜表面の格子に対し45°
回転することにより、格子はマッチングし、さらにxの
値により調整可能である。しかしながら、マッチングの
調整可能領域がxの範囲内では限界がある。そこで希土
類の種類を変えることにより、マッチングを可能にする
ことができる。例えばYの代わりに希土類のPrを用い
る。このときZr1-x Rx O2-δの格子定数を大きくす
ることが可能で、Si結晶とのマッチングを最適化する
ことができる。このように希土類の種類と量を選択する
ことにより機能膜の格子と好ましくマッチングすること
ができる。The type of the rare earth metal is selected in order to preferably match the lattice constant of the functional film formed on the oxide thin film with the lattice constant of the oxide thin film.
For example, Zr 0.7 R 0.3 O using Y as a rare earth metal
The lattice constant of 2- δ was 0.515 nm. This value can be changed by the value of x. When a YBCO film (lattice constant: 0.386 nm), which is a functional film described later, is provided on this film, the lattice of the surface of the Zr 0.7 R 0.3 O 2- δ film is 45 °.
By rotating, the grid is matched and can be further adjusted by the value of x. However, there is a limit when the adjustable region of matching is within x. Therefore, matching can be made possible by changing the type of rare earth. For example, rare earth Pr is used instead of Y. At this time, the lattice constant of Zr 1-x R x O 2- δ can be increased, and the matching with the Si crystal can be optimized. By selecting the kind and amount of the rare earth in this way, it is possible to preferably match the lattice of the functional film.
【0025】上記Zrの含有量の上限は、現在のところ
99.99%である。上記絶縁層膜は、7mol%未満でP
等の不純物を含んでいてもよい。The upper limit of the Zr content is 99.99% at present. The insulating layer film has a P content of less than 7 mol%.
And the like.
【0026】なお、酸素欠陥を含まない酸化ジルコニウ
ムは、化学式ZrO2 で表わせられるが、Yを含む希土
類を添加した酸化ジルコニウムは、添加した金属元素の
種類、量および価数により酸素の量が変化するため、本
発明の酸化物薄膜の組成を化学式Zr1-x Rx O2-δと
δを用いて表わした。δは通常0〜0.5程度である。The zirconium oxide containing no oxygen vacancies is represented by the chemical formula ZrO 2 , but the amount of oxygen changes depending on the type, amount and valence of the added metal element in the zirconium oxide containing a rare earth containing Y. For this purpose, the composition of the oxide thin film of the present invention was expressed using the chemical formulas Zr 1 -x R x O 2 -δ and δ. δ is usually about 0 to 0.5.
【0027】本発明の上記絶縁層膜の(002)面また
は(111)面の反射のロッキングカーブの半値幅は
1.50°以下であることが好ましく、また、表面の8
0%以上、好ましくは90%以上、特に95%以上のA
FMによる表面粗さ(十点平均粗さRz )が基準長さ5
00nmで2nm以下であることが好ましい。なお、上記の
パーセンテージは、薄膜の全面にわたって平均に分布し
た任意の10ケ所以上を測定しての値である。また、絶
縁層膜のRHEED像もストリーク性が高い。すなわ
ち、RHEED像がストリークであって、しかもシャー
プである。以上により、本発明の酸化物薄膜は、結晶
性、およびその表面性がともに良好である。なお、上記
ロッキングカーブの半値幅および基準長さ500nmでの
十点平均粗さRz の下限値は特にないが、小さければ小
さいほど好ましい。現在のところ、下限値は、ロッキン
グカーブの半値幅が0.7°程度、基準長さ500nmで
の十点平均粗さRz が0.10nm程度である。The half-width of the rocking curve of reflection on the (002) plane or the (111) plane of the insulating layer film of the present invention is preferably 1.50 ° or less, and the surface of the insulating layer film has an 8% or less.
0% or more, preferably 90% or more, particularly 95% or more of A
The surface roughness by FM (ten-point average roughness R z ) is the standard length 5
It is preferably 2 nm or less at 00 nm. Note that the above percentage is a value obtained by measuring at least 10 arbitrary locations distributed on average over the entire surface of the thin film. Further, the RHEED image of the insulating layer film also has a high streak property. That is, the RHEED image is streak and sharp. As described above, the oxide thin film of the present invention has good crystallinity and good surface properties. There is no particular lower limit for the half width of the rocking curve and the ten-point average roughness Rz at a reference length of 500 nm, but the smaller the smaller, the better. At present, the lower limit is that the half width of the rocking curve is about 0.7 °, and the ten-point average roughness R z at a reference length of 500 nm is about 0.10 nm.
【0028】なお、本発明のSOIデバイスにおいて
は、Si単結晶基板の基板表面、すなわち薄膜形成表面
側が浅く(例えば、5nm程度以下)酸化され、SiO2
等の層が形成されていてもよい。これは、ZrO2 薄膜
中の酸素がSi単結晶基板の基板表面に拡散する場合が
あるからである。また、成膜の方法によっては、ZrO
2 薄膜形成時にSi基板表面にSi酸化層が残留する場
合がある。In the SOI device of the present invention, the substrate surface of the Si single crystal substrate, that is, the thin film forming surface side is oxidized shallowly (for example, about 5 nm or less), and SiO 2
Etc. may be formed. This is because oxygen in the ZrO 2 thin film may diffuse to the substrate surface of the Si single crystal substrate. Also, depending on the method of film formation, ZrO
(2) When a thin film is formed, a Si oxide layer may remain on the Si substrate surface.
【0029】Zr1-x Rx O2-δ薄膜の膜厚は、0.5
〜500nm、好ましくは1〜300nm程度で、特に絶縁
性の要求されるSOIデバイスには、50〜500nmと
厚い膜厚を選択する。The thickness of the Zr 1-x R x O 2- δ thin film is 0.5
A film thickness of about 500 to 500 nm, preferably about 1 to 300 nm, and particularly 50 to 500 nm is selected for an SOI device that requires insulating properties.
【0030】本発明のSOIデバイスの絶縁層膜とし
て、以上説明した組成Zr1-x Rx O2-δエピタキシャ
ル膜として用いると、粒界による物理量の撹乱等がなく
なり、良好な機能を発揮する。When the above-described compositional Zr 1 -x R x O 2 -δ epitaxial film is used as the insulating layer film of the SOI device of the present invention, the disturbance of the physical quantity due to the grain boundaries is eliminated, and a good function is exhibited. .
【0031】以上説明した絶縁層上に形成されるSi半
導体膜は、エピタキシャルSi膜、多結晶Si膜、また
はアモルファスSi膜であるSi膜で構成されることが
好ましい。The Si semiconductor film formed on the insulating layer described above is preferably composed of an Si film that is an epitaxial Si film, a polycrystalline Si film, or an amorphous Si film.
【0032】エピタキシャルSi膜で構成されたSi半
導体膜を備えるSOIデバイスでは、Si膜成膜の基板
がZrO2 を主成分とするエピタキシャル膜で被われて
いるため、Si半導体膜中の不純物、例えば、従来のS
OS構造でのサファイヤからの不純物であるAlが減少
し、Si膜の半導体膜特性(例えば、移動度)が向上す
る。また、ZrO2 とSiの熱膨張係数のマッチングに
より、Si膜内の応力が低減し、Siエピタキシャル膜
の結晶性が向上する。このように、高品質のSi半導体
膜が絶縁基板上に得られるため、図1のSOIデバイス
の1例のTFTを初めとして、バイポーラCMOS素子
等に適用して更に効果を発揮する。絶縁層に純度の高い
ZrO2 を主成分とするエピタキシャル膜を用いた場合
には、絶縁性が特に向上し、バルクのSi基板上にIC
を作製することにより、3次元デバイスも可能となる。In an SOI device having a Si semiconductor film composed of an epitaxial Si film, since the substrate on which the Si film is formed is covered with an epitaxial film containing ZrO 2 as a main component, impurities in the Si semiconductor film, for example, , Conventional S
Al, which is an impurity from sapphire in the OS structure, is reduced, and the semiconductor film characteristics (eg, mobility) of the Si film are improved. Further, by matching the thermal expansion coefficients of ZrO 2 and Si, the stress in the Si film is reduced, and the crystallinity of the Si epitaxial film is improved. As described above, since a high-quality Si semiconductor film can be obtained on an insulating substrate, the present invention is more effective when applied to a bipolar CMOS device or the like, including the TFT of one example of the SOI device in FIG. In the case where an epitaxial film containing ZrO 2 having high purity as a main component is used for the insulating layer, the insulating property is particularly improved, and an IC is formed on a bulk Si substrate.
By manufacturing the device, a three-dimensional device is also possible.
【0033】また、多結晶Siで構成されたSi半導体
膜を備えるSOIデバイスでは、絶縁層膜の結晶性が高
いため、上記多結晶SiがSi(100)に配向する。
そのため、膜面内方向に繋がった粒界が少ないため、多
結晶Si膜中の面内方向の半導体特性(例えば、リーク
電流、スイッチング特性等)が向上する。In an SOI device having a Si semiconductor film made of polycrystalline Si, the polycrystalline Si is oriented to Si (100) because the insulating layer film has high crystallinity.
Therefore, since there are few grain boundaries connected in the in-plane direction of the film, semiconductor characteristics (for example, leak current, switching characteristics, etc.) in the in-plane direction in the polycrystalline Si film are improved.
【0034】そして、アモルファスSiで構成されたS
i半導体膜を備えるSOIデバイスでは、その半導体特
性は、アモルファスSi膜と基板の界面と表面の平坦
性、および膜の連続性に大きく影響される。この発明の
SOIデバイスにおける絶縁層膜は、前述したように、
平坦性に優れ、分子レベル程度の凹凸しかない。このた
め、その上に形成されるアモルファスSiは、ZrO2
を主成分とする絶縁層膜との界面も平坦で、かつ表面の
凹凸も極めて小さい。また、ZrO2 とSiの濡れ性も
よく、薄い膜厚でも連続性に優れている。したがって、
ZrO2 の効果により優れたアモルファスSi膜が得ら
れ、例えばTFTを構成したとき、そのスイッチング特
性に優れた素子を作製することができる。Then, S made of amorphous Si
In an SOI device including an i-semiconductor film, its semiconductor characteristics are greatly affected by the flatness of the interface between the amorphous Si film and the substrate and the surface, and the continuity of the film. The insulating layer film in the SOI device of the present invention is, as described above,
It has excellent flatness and has only irregularities on the molecular level. Therefore, the amorphous Si formed thereon is made of ZrO 2
The interface with the insulating layer film mainly composed of is also flat, and the surface irregularities are extremely small. Further, the wettability between ZrO 2 and Si is good, and the continuity is excellent even with a small film thickness. Therefore,
An excellent amorphous Si film can be obtained by the effect of ZrO 2. For example, when a TFT is formed, an element having excellent switching characteristics can be manufactured.
【0035】以上のような、Si膜は、5〜2000nm
程度の膜厚でそれぞれのSOIデバイス用途において選
択される。As described above, the Si film has a thickness of 5 to 2000 nm.
A film thickness of the order of magnitude is selected for each SOI device application.
【0036】本発明のSOIデバイスの1つであるTF
T素子においては、100〜500nm程度のエピタキシ
ャルまたは多結晶Si膜を用いることが好ましい。アモ
ルファスSi膜を用いたTFT素子においては、5〜5
0nm程度の薄い膜を用いることが好ましい。薄いほどT
FT素子の洩れ電流を小さくすることが可能であるが、
膜質を考慮すると、数十nm程度が特に好ましい。TF which is one of the SOI devices of the present invention
For the T element, it is preferable to use an epitaxial or polycrystalline Si film of about 100 to 500 nm. In a TFT element using an amorphous Si film, 5 to 5
It is preferable to use a thin film of about 0 nm. Thinner T
Although it is possible to reduce the leakage current of the FT element,
Considering the film quality, a thickness of about several tens nm is particularly preferable.
【0037】上記ソース電極、ドレイン電極およびゲー
ト電極は、SOIデバイスで用いられる通常の材料で形
成すればよく、例えば、Al、Si等で形成することが
好ましい。The above-mentioned source electrode, drain electrode and gate electrode may be formed of ordinary materials used in SOI devices, and are preferably formed of, for example, Al or Si.
【0038】上記ゲート絶縁層は、SOIデバイスで用
いられる通常の材料で形成すればよく、例えば、SiO
2 、Si3 N4 、ZrO2 等で形成することが好まし
い。The gate insulating layer may be formed of a usual material used for an SOI device.
2 , Si 3 N 4 , ZrO 2 or the like.
【0039】次に、本発明のSOIデバイスの製造方法
を、上記絶縁層およびSi半導体膜の形成方法を中心と
して詳細に説明する。Next, a method of manufacturing an SOI device according to the present invention will be described in detail focusing on the method of forming the insulating layer and the Si semiconductor film.
【0040】なお、本発明の形成方法を実施するにあた
っては、図2に示したような蒸着装置11を用いること
が望ましい。In carrying out the forming method of the present invention, it is desirable to use a vapor deposition apparatus 11 as shown in FIG.
【0041】蒸着装置11は、真空槽11aを有し、こ
の真空槽11a内には、下部に単結晶基板12を保持す
るホルダ13が配置されている。このホルダ13は、回
転軸14を介してモータ15に接続されており、このモ
ータ15によって回転され、上記単結晶基板12をその
基板面内で回転させることができるようになっている。
上記ホルダ13内には、単結晶基板12を加熱するヒー
タ16が内蔵されている。The vapor deposition apparatus 11 has a vacuum chamber 11a, in which a holder 13 for holding a single crystal substrate 12 is arranged at a lower part. The holder 13 is connected to a motor 15 via a rotating shaft 14, and is rotated by the motor 15 so that the single crystal substrate 12 can be rotated in the substrate plane.
A heater 16 for heating the single crystal substrate 12 is built in the holder 13.
【0042】蒸着装置11は、また、酸化性ガス供給装
置17を備えており、この酸化性ガス供給装置17の酸
化性ガス供給口18は、上記ホルダ13の直ぐ下方に配
置されている。これによって、酸化性ガスは、単結晶基
板12近傍でその分圧が高くされるようになっている。
ホルダ13の更に下方には、Zr蒸発部19および希土
類金属蒸発部20が配置されている。これらのZr蒸発
部19および希土類金属蒸発部20には、それぞれの金
属源の他に、電子線発生装置等の金属源に蒸発のための
エネルギを供給するためのエネルギ供給装置が配置され
ている。なお、図において、Pは、真空ポンプである。The vapor deposition device 11 further includes an oxidizing gas supply device 17, and an oxidizing gas supply port 18 of the oxidizing gas supply device 17 is disposed immediately below the holder 13. Thus, the partial pressure of the oxidizing gas is increased near the single crystal substrate 12.
Below the holder 13, a Zr evaporator 19 and a rare earth metal evaporator 20 are arranged. The Zr evaporator 19 and the rare earth metal evaporator 20 are provided with an energy supply device for supplying energy for evaporation to a metal source such as an electron beam generator, in addition to the respective metal sources. . In the drawings, P is a vacuum pump.
【0043】以下、絶縁層膜の形成方法について説明す
る。Hereinafter, a method for forming the insulating layer film will be described.
【0044】この方法においては、まず、上記ホルダに
単結晶基板をセットする。このとき、単結晶基板として
は、Siの単結晶基板が用いられ、目的の絶縁層膜が形
成される基板表面として、(100)面あるいは(11
1)面が選択される。基板表面上に形成される絶縁層膜
をエピタキシャル成長させた単結晶とし、しかも結晶を
適切な方位とするためである。なお、基板表面は、鏡面
仕上げのウエハーを用い表面をエッチング洗浄しておく
ことが好ましい。エッチング洗浄は40%フッ化アンモ
ニウム水溶液等により行う。このとき、Si単結晶基板
は、例えば10cm2 以上の基板面積を持つことができ
る。これにより、SOIデバイスを従来に比べて極めて
安価なものとすることができる。なお、基板の面積の上
限は特にないが、現状では400cm2 程度である。これ
により、現在2インチ〜8インチのSiウエハーを用い
た半導体プロセス、特に6インチタイプが主流で、これ
に対応が可能である。In this method, first, a single crystal substrate is set on the holder. At this time, a single crystal substrate of Si is used as the single crystal substrate, and the (100) plane or the (11) plane is used as the substrate surface on which the target insulating layer film is formed.
1) A face is selected. This is because the insulating layer film formed on the substrate surface is made into a single crystal epitaxially grown, and the crystal is oriented in an appropriate direction. Preferably, the substrate surface is etched and cleaned using a mirror-finished wafer. The etching cleaning is performed with a 40% ammonium fluoride aqueous solution or the like. At this time, the Si single crystal substrate can have a substrate area of, for example, 10 cm 2 or more. As a result, the SOI device can be made extremely inexpensive as compared with the related art. Although there is no particular upper limit on the area of the substrate, it is about 400 cm 2 at present. As a result, a semiconductor process using a 2-inch to 8-inch Si wafer, particularly a 6-inch type, is now mainstream and can cope with this.
【0045】清浄化されたSi単結晶基板は、極めて反
応性が高いため、これを保護する目的と、Zr1-x Rx
O2-δを主成分とする良好なエピタキシャル膜を成長さ
せる目的で、Si単結晶基板の基板表面を次のようにし
て表面処理する。Since the cleaned Si single crystal substrate has extremely high reactivity, it is necessary to protect the Zr 1 -x R x
For the purpose of growing a good epitaxial film containing O 2 -δ as a main component, the substrate surface of the Si single crystal substrate is subjected to a surface treatment as follows.
【0046】まず、基板表面が清浄化されたSi単結晶
基板を真空槽中に配置し、酸化性ガスを導入しつつ加熱
して、Si単結晶基板表面に、Si酸化物層を形成す
る。酸化性ガスとしては、酸素、オゾン、原子状酸素、
NO2 等を用いることができる。清浄化されたSi単結
晶基板の基板表面は、上記したように極めて反応性に富
むため、これを保護膜として用い、Si単結晶基板表面
を再配列、汚染などから保護する。上記Si酸化物層の
層厚は、0.2〜10nm程度とすることが好ましい。
0.2nm未満ではSi表面の保護が不完全であるからで
ある。上限を10nmとした理由は、後述する。First, a Si single crystal substrate whose surface has been cleaned is placed in a vacuum chamber and heated while introducing an oxidizing gas to form a Si oxide layer on the surface of the Si single crystal substrate. Oxidizing gases include oxygen, ozone, atomic oxygen,
NO 2 or the like can be used. Since the surface of the cleaned Si single crystal substrate is extremely reactive as described above, it is used as a protective film to protect the surface of the Si single crystal substrate from rearrangement and contamination. The thickness of the Si oxide layer is preferably about 0.2 to 10 nm.
If the thickness is less than 0.2 nm, the protection of the Si surface is incomplete. The reason for setting the upper limit to 10 nm will be described later.
【0047】上記の加熱は、300〜700℃の温度
に、0〜10分程度保持して行う。このとき、昇温速度
は、30〜70℃/分程度とする。温度が高すぎたり、
昇温速度が早すぎると、Si酸化膜の形成が不十分にな
り、逆に、温度が低すぎたり、保持時間が長すぎると、
Si酸化膜が厚すぎてしまう。The above-mentioned heating is carried out at a temperature of 300 to 700 ° C. for about 0 to 10 minutes. At this time, the heating rate is about 30 to 70 ° C./min. If the temperature is too high,
If the rate of temperature rise is too fast, the formation of the Si oxide film will be insufficient, and conversely, if the temperature is too low or the holding time is too long,
The Si oxide film is too thick.
【0048】酸化性ガスの導入は、例えば酸化性ガスと
して酸素を用いる場合、真空槽内を当初1×10-7〜1
×10-4Torr程度の真空にし、酸化性ガスの導入によ
り、少なくともSi単結晶基板の近傍の雰囲気の酸素分
圧が1×10-4となるようにして行うことが好ましい。
この雰囲気の酸素分圧が上限となる状態は純酸素状態で
あるが、空気であってもよく、特に1×10-1Torr程度
以下であることが好ましい。When oxidizing gas is introduced, for example, when oxygen is used as oxidizing gas, the inside of the vacuum chamber is initially 1 × 10 -7 to 1
It is preferable that the vacuum is set to about × 10 −4 Torr, and the introduction of an oxidizing gas is performed so that at least the oxygen partial pressure of the atmosphere near the Si single crystal substrate becomes 1 × 10 −4 .
The state in which the oxygen partial pressure of this atmosphere has an upper limit is a pure oxygen state, but it may be air, particularly preferably about 1 × 10 −1 Torr or less.
【0049】上記工程後、真空中で加熱する。Si表面
結晶は、保護膜により、保護されているので、残留ガス
である炭化水素と反応してSiC膜が形成される等の汚
染がない。After the above steps, heating is performed in a vacuum. Since the Si surface crystal is protected by the protective film, there is no contamination such as formation of a SiC film by reacting with hydrocarbons as residual gas.
【0050】加熱温度は、600〜1200℃、特に7
00〜1100℃とすることが好ましい。600℃未満
であると、Si単結晶基板表面に後述する1×1構造が
得られない。1200℃を超えると、保護膜によるSi
表面結晶の保護が十分でなくSi単結晶基板の結晶性が
乱れてしまう。The heating temperature is 600 to 1200 ° C., especially 7
The temperature is preferably set to 00 to 1100 ° C. If the temperature is lower than 600 ° C., a 1 × 1 structure described later cannot be obtained on the surface of the Si single crystal substrate. If the temperature exceeds 1200 ° C., Si
The protection of the surface crystal is not sufficient, and the crystallinity of the Si single crystal substrate is disturbed.
【0051】ついで、Zrと酸化性ガスまたはZrおよ
び希土類(Yを含む)金属と酸化性ガスを表面に供給す
る。この過程でZr等の金属は、前工程で形成したSi
酸化物による保護膜を還元し、除去する。同時に露出し
たSi表面結晶表面にZrと酸素またはZrと希土類金
属(Yを含む)および酸素により、1×1の表面構造が
形成される。Next, Zr and an oxidizing gas or Zr, a rare earth (including Y) metal and an oxidizing gas are supplied to the surface. In this process, the metal such as Zr is replaced with the Si formed in the previous process.
The oxide protective film is reduced and removed. At the same time, a 1 × 1 surface structure is formed on the exposed Si surface crystal surface by Zr and oxygen or Zr, a rare earth metal (including Y) and oxygen.
【0052】表面構造は、反射高速電子線回折( Refle
ction High Energy Electron Diffraction:以下、RH
EEDと称する)による像のパターンで調べることがで
きる。例えば、本発明が目的とする1×1の表面構造の
場合、電子線入射方向が[110]で図3の(a)に示
したような1倍周期C1の完全なストリークパターンと
なり、入射方向を[1 -1 0]にしても全く同じパタ
ーンとなる。一方、Si単結晶清浄表面は、たとえば
(100)面の場合1×2、2×1、または、1×2と
2×1が混在している表面構造となる。このような場合
には、RHEED像のパターンは、電子線の入射方向
[110]または[1 -1 0]のいずれか、または両
方で図3の(b)に示したような、1倍周期C1と2倍
周期C2を持つパターンになる。本発明の1×1の表面
構造においては、上記RHEEDのパターンでみて、入
射方向が[110]および[1-10]両方で、図3の
(b)の2倍周期C2が見られない。The surface structure is determined by reflection high-energy electron diffraction (Refle
ction High Energy Electron Diffraction: Below, RH
(Referred to as EED). For example, in the case of a 1 × 1 surface structure aimed at by the present invention, the electron beam incident direction is [110], and a complete streak pattern with a one-time period C1 as shown in FIG. Is exactly the same pattern even if is set to [1-10]. On the other hand, the clean Si single crystal surface has a surface structure of, for example, 1 × 2, 2 × 1, or a mixture of 1 × 2 and 2 × 1 in the case of a (100) plane. In such a case, the pattern of the RHEED image has a one-time period as shown in FIG. 3B in either or both of the electron beam incident directions [110] and [1-10]. A pattern having C1 and a double cycle C2 is obtained. In the 1 × 1 surface structure of the present invention, when viewed from the RHEED pattern, the incident direction is both [110] and [1-10], and the double cycle C2 of FIG. 3B is not observed.
【0053】なお、Si(100)清浄表面は、1×1
構造を示す場合がある。われわれの実験でも何度か観察
されたが、1×1を示す条件は、不明確で安定に再現性
よく1×1をSi清浄面で得ることは、現状では不可能
である。The clean surface of Si (100) is 1 × 1
The structure may be indicated. Although it has been observed several times in our experiments, it is impossible at present to obtain 1 × 1 on a Si-clean surface with an unclear, stable and reproducible condition showing 1 × 1.
【0054】1×2、2×1、1×1いずれの構造のS
i清浄面は、真空中、高温で汚染されやすく、特に残留
ガス中に含まれる炭化水素と反応し表面にSiCを形成
し、基板表面の結晶が乱れる。したがって、Si基板上
に酸化膜を結晶成長させる際に適した1×1構造を安定
に形成することがこれまで不可能であった。S of any structure of 1 × 2, 2 × 1, and 1 × 1
The i-clean surface is easily contaminated at high temperatures in a vacuum, and reacts particularly with hydrocarbons contained in the residual gas to form SiC on the surface, and the crystal on the substrate surface is disturbed. Therefore, it has not been possible to stably form a 1 × 1 structure suitable for crystal growth of an oxide film on a Si substrate.
【0055】以上、Si(100)面を例に説明したが
(111)面においても、清浄面の構造は異なるが、基
本的に同様な現象があらわれ、Si基板上に酸化膜を結
晶成長させる際に適した1×1構造を安定に形成するこ
とはこれまで不可能であった。The Si (100) plane has been described above as an example, but the (111) plane has a similar structure although the structure of the clean surface is different, but an oxide film is grown on the Si substrate. Until now, it has been impossible to stably form a suitable 1 × 1 structure.
【0056】ZrまたはZrおよび希土類(Yを含む)
金属の供給量は、その酸化物換算で、0.3〜10nm、
特に3〜7程度が好ましい。0.3nm未満では、Si酸
化物の還元の効果が十分に発揮できず、10nmを超える
と表面に原子レベルの凹凸が発生し易くなり、表面の結
晶の配列は、凹凸により、1×1構造でなくなることが
あるためである。なお、上記Si酸化物層の層厚の上限
の好ましい値を10nmとした理由は、10nmを超える
と、上記のように金属を供給してもSi酸化物層を十分
に還元できなくなる可能性がでてくるからである。Zr or Zr and rare earth (including Y)
The supply amount of the metal is, in terms of its oxide, 0.3 to 10 nm,
Particularly, about 3 to 7 is preferable. If it is less than 0.3 nm, the effect of reducing the Si oxide cannot be sufficiently exerted, and if it exceeds 10 nm, irregularities at the atomic level are likely to be generated on the surface. This is because it may not be. The reason why the preferable upper limit of the thickness of the Si oxide layer is set to 10 nm is that if the thickness exceeds 10 nm, the Si oxide layer may not be sufficiently reduced even if the metal is supplied as described above. Because it comes out.
【0057】酸化性ガスとして酸素を用いる場合は、2
〜50cc/分程度供給することが好ましい。最適酸素量
は、真空槽の大きさ、ポンプの排気速度その他の要因で
決まり、あらかじめ最適な流量を求めておく。When oxygen is used as the oxidizing gas, 2
It is preferable to supply about 50 cc / min. The optimum amount of oxygen is determined by the size of the vacuum chamber, the pumping speed of the pump, and other factors, and the optimum flow rate is determined in advance.
【0058】以上のSi基板表面処理は以下の効果があ
る。The surface treatment of the Si substrate has the following effects.
【0059】結晶表面の数原子層における表面構造は、
バルク(3次元的な大きな結晶)の結晶構造を切断した
ときに考えられる仮想的な表面の原子配列構造とは一般
に異なる。それは片側の結晶がなくなくなることにより
表面に現れた原子の周囲の状況が変化し、これに対応し
てエネルギーのより低い安定な状態になろうとするから
である。その構造変化は、主として、原子位置の緩和に
留まる場合と、原子の組み換えが生じ、再配列構造を形
成する場合とがある。前者はほとんどの結晶表面で存在
する。後者は一般に表面の超格子構造を形成する。バル
クの表面構造の単位ベクトルの大きさをa、bとすると
き、ma、nbの大きさの超格子構造が生じた場合これ
をm×n構造とよぶ。清浄化されたSi(100)の表
面は、1×2または2×1構造、Si(111)表面
は、7×7または2×8構造の大きな単位メッシュをも
つ複雑な超構造となる。また、これら、清浄化されたS
i表面は、反応性に富み、とくに、酸化物薄膜をエピタ
キシャル形成する温度(700℃以上)では、真空中の
残留ガス、とくに炭化水素と反応をおこし、表面にSi
Cが形成されることにより基板表面が汚染され、表面結
晶が乱れる。The surface structure of the crystal surface in several atomic layers is as follows:
This is generally different from a virtual surface atomic arrangement structure that can be considered when a bulk (three-dimensional large crystal) crystal structure is cut. This is because the disappearance of the crystal on one side changes the situation around the atoms that have appeared on the surface, and correspondingly tries to become a stable state with lower energy. The structural change mainly includes a case where the atomic position is merely relaxed and a case where the rearrangement of atoms occurs to form a rearranged structure. The former is present on most crystal surfaces. The latter generally form a superlattice structure on the surface. When the magnitudes of the unit vectors of the bulk surface structure are a and b, a superlattice structure having a magnitude of ma and nb is called an m × n structure. The surface of the cleaned Si (100) has a 1 × 2 or 2 × 1 structure, and the Si (111) surface has a complex superstructure having a large unit mesh of a 7 × 7 or 2 × 8 structure. In addition, these purified S
The i-surface is highly reactive, and reacts particularly with a residual gas in a vacuum, especially a hydrocarbon, at a temperature (700 ° C. or higher) at which an oxide thin film is epitaxially formed, and the Si surface is formed on the surface.
The formation of C contaminates the substrate surface and disturbs surface crystals.
【0060】Si基板上に酸化物をエピタキシャル成長
させるためには、Si表面の構造が安定で、かつ結晶構
造情報を成長させる酸化物膜へ伝える役割を果たさなけ
ればならない。酸化物エピタキシャル膜結晶において、
バルク結晶構造を切断したときに考えられる原子配列構
造は1×1構造となるので、酸化物をエピタキシャル成
長させるための基板の表面構造は、1×2、2×1、7
×7または2×8構造の大きな単位メッシュをもつ複雑
な超構造は好ましくなく、安定な1×1構造が必要であ
る。また、エピタキシャル成長は、700℃以上の温度
で行うため、反応性に富んだSi表面を保護する必要が
ある。In order to epitaxially grow an oxide on a Si substrate, the structure of the Si surface must be stable and play a role of transmitting crystal structure information to the grown oxide film. In the oxide epitaxial film crystal,
Since the atomic arrangement structure considered when cutting the bulk crystal structure is a 1 × 1 structure, the surface structure of the substrate for epitaxially growing an oxide is 1 × 2, 2 × 1, 7
Complex superstructures with large unit meshes of × 7 or 2 × 8 structures are not preferred and require a stable 1 × 1 structure. In addition, since the epitaxial growth is performed at a temperature of 700 ° C. or more, it is necessary to protect the reactive Si surface.
【0061】次に、以上のように、表面が処理されたS
i単結晶基板を用いてZrO2 を主成分とする単一配向
エピタキシャル膜を形成する。Next, as described above, S
A single-oriented epitaxial film containing ZrO 2 as a main component is formed using an i-single-crystal substrate.
【0062】このZrO2 を主成分とする単一配向エピ
タキシャル膜の形成にあたっては、まず、表面を処理し
たSi単結晶基板を加熱する。成膜時における加熱温度
はZrO2 の結晶化のために400℃以上が望ましく、
さらに、約750℃以上が結晶性が優れ、特に分子レベ
ル膜結晶表面平坦性を得るためには850℃以上が好ま
しい。なお、単結晶基板の加熱温度の上限は、1300
℃程度である。In forming a single-oriented epitaxial film containing ZrO 2 as a main component, first, a Si single crystal substrate whose surface has been treated is heated. The heating temperature at the time of film formation is desirably 400 ° C. or higher for crystallization of ZrO 2 ,
Furthermore, the crystallinity is excellent at about 750 ° C. or more, and particularly preferably 850 ° C. or more in order to obtain the crystal surface flatness at the molecular level film. Note that the upper limit of the heating temperature of the single crystal substrate is 1300
It is about ° C.
【0063】次いで、Zrを電子ビーム等で加熱し蒸発
を行う。Zr金属、および酸化性ガスを単結晶基板に供
給する。必要に応じ希土類(Yを含む)も同様な方法で
供給する。ZrO2 を主成分とする薄膜を得る。ZrO
2 単体は高温から立方晶→正方晶→室温で単斜晶と相転
移を起こす。立方晶を安定化するために、希土類金属
(Yを含む)を添加したものが安定化ジルコニアであ
る。ZrO2 をエピタキシャルSi等の結晶成長用のバ
ッファ層として用いるためには対称性の高い立方晶の膜
を用いる方が好ましい。そのため、Zr、希土類金属
(Yを含む)の各金属元素を別々の蒸発源からZr/希
土類金属の比を制御しつつ同時に蒸発させて単結晶基板
に蒸着せしめる。ここで、蒸発源からの希土類金属(Y
を含む)/Zrのモル比は、0〜3.0、好ましくは
0.25〜1.0であることが好ましい。これにより、
上記好ましい組成比の酸化物薄膜を得ることができる。
ここで、成膜速度は、0.05〜1.00nm/s、好まし
くは0.100〜0.500nm/sとすることが望まし
い。その理由は、遅すぎると、基板の酸化が起こり、ま
た早すぎると形成される薄膜の結晶性が悪く表面に凸凹
が生じる。したがって、成膜速度は導入される酸素量で
最適値が決定される。このため、ZrO2 薄膜の蒸着に
先立ち、Zr金属および希土類金属(Yを含む)が蒸着
源に加えた電力量条件により、単位時間あたりどの程度
蒸発し、それらの金属および酸化物の蒸着膜を形成する
かを真空蒸着槽内の基板近傍に設置した膜厚計により測
定し校正しておく。上記酸化性ガスとしては、酸素、オ
ゾン、原子状酸素、NO2 等を用いることができる。こ
こでは、以下酸素を用いることとして説明する。酸素は
真空ポンプで継続的に槽内を排気しつつ真空蒸着槽内に
設けられたノズルにより、2〜50cc/分、好ましくは
5〜25cc/分の酸素ガスを継続的に噴射させ、真空槽
内の少なくとも単結晶基板近傍に10-3〜10-1Torr程
度の酸素雰囲気を作る。最適酸素量は、チャンバーの大
きさ、ポンプの排気速度その他の要因により決まり、あ
らかじめ適当な流量を求めておく。ここで酸素ガス圧の
上限を10-1Torrとしたのは、同真空槽内にある蒸発源
中の金属源を劣化させることなく、かつその蒸発速度を
一定に蒸着させるためである。さらに真空蒸着槽に酸素
ガスを導入するに際しては、単結晶基板の表面にその近
傍から酸素ガスを噴射し、単結晶基板近傍付近にだけ高
い酸素分圧の雰囲気をつくるとよく、これにより少ない
酸素導入量で基板上での反応をより促進させることがで
きる。この時、真空槽内は継続的に排気されているので
真空槽のほとんどの部分は10-4〜10-6Torrの低い圧
力になっている。Next, Zr is heated by an electron beam or the like to evaporate. Zr metal and an oxidizing gas are supplied to the single crystal substrate. If necessary, rare earth elements (including Y) are supplied in the same manner. A thin film containing ZrO 2 as a main component is obtained. ZrO
(2) A simple substance undergoes a phase transition from a cubic crystal to a tetragonal crystal to a monoclinic crystal at room temperature from a high temperature. Stabilized zirconia is obtained by adding a rare earth metal (including Y) to stabilize a cubic crystal. In order to use ZrO 2 as a buffer layer for crystal growth of epitaxial Si or the like, it is preferable to use a cubic film having high symmetry. Therefore, each metal element of Zr and a rare earth metal (including Y) is simultaneously evaporated from separate evaporation sources while controlling the ratio of Zr / rare earth metal, and deposited on a single crystal substrate. Here, the rare earth metal (Y
) / Zr is preferably from 0 to 3.0, and more preferably from 0.25 to 1.0. This allows
An oxide thin film having the above preferred composition ratio can be obtained.
Here, the film formation rate is desirably 0.05 to 1.00 nm / s, preferably 0.100 to 0.500 nm / s. The reason is that if it is too slow, the substrate will be oxidized, and if it is too early, the formed thin film will have poor crystallinity and will have irregularities on the surface. Therefore, the optimum value of the film formation rate is determined by the amount of oxygen introduced. Therefore, prior to the deposition of the ZrO 2 thin film, how much the Zr metal and the rare earth metal (including Y) evaporate per unit time depending on the amount of power applied to the deposition source, and deposit the deposited films of these metals and oxides. Whether it is formed or not is measured and calibrated by a film thickness meter installed near the substrate in the vacuum evaporation tank. As the oxidizing gas, oxygen, ozone, atomic oxygen, NO 2 or the like can be used. Here, description will be made on the assumption that oxygen is used. Oxygen is continuously evacuated from the chamber by a vacuum pump while continuously injecting oxygen gas at 2 to 50 cc / min, preferably 5 to 25 cc / min, by a nozzle provided in the vacuum evaporation tank. An oxygen atmosphere of about 10 -3 to 10 -1 Torr is formed at least in the vicinity of the single crystal substrate. The optimal oxygen amount is determined by the size of the chamber, the pumping speed of the pump, and other factors, and an appropriate flow rate is determined in advance. Here, the upper limit of the oxygen gas pressure is set to 10 -1 Torr so that the metal source in the evaporation source in the vacuum chamber is not degraded and the evaporation rate is deposited at a constant rate. Further, when introducing oxygen gas into the vacuum deposition tank, it is preferable to inject oxygen gas from the vicinity of the surface of the single crystal substrate to create an atmosphere with a high oxygen partial pressure only in the vicinity of the single crystal substrate. The reaction on the substrate can be further promoted by the amount introduced. At this time, since the inside of the vacuum chamber is continuously evacuated, most of the vacuum chamber has a low pressure of 10 -4 to 10 -6 Torr.
【0064】また単結晶基板の1cm2 程度の狭い領域で
は、この方法で単結晶基板上で酸化反応を促進すること
ができるが、基板面積が10cm2 以上、たとえば直径2
インチの大きな単結晶基板面積に成膜するためには図1
のように基板を回転させ、高酸素分圧を基板全面に供給
することにより、大面積での膜作製が可能となる。この
とき、基板の回転数は、10rpm 以上であることが望ま
しい。回転数が遅いと基板面内で膜厚の分布が生じるた
めである。この基板の回転数の上限は特にないが、通常
は真空装置の機構上120rpm 程度である。[0064] In narrow region 2 of about 1cm of the single-crystal substrate, it is possible to promote the oxidation reaction on the single crystal substrate in this manner, the substrate area of 10 cm 2 or more, for example, a diameter of 2
Fig. 1
By rotating the substrate as described above and supplying a high oxygen partial pressure to the entire surface of the substrate, a large-area film can be formed. At this time, the rotation speed of the substrate is desirably 10 rpm or more. This is because if the number of rotations is low, a film thickness distribution occurs in the substrate surface. Although there is no particular upper limit on the number of rotations of the substrate, it is usually about 120 rpm due to the mechanism of the vacuum apparatus.
【0065】以上、製造方法の詳細を説明したが、この
製造方法は、従来の真空蒸着法、スパッタリング法、レ
ーザーアブレーション法の比較において特に明確なごと
く、不純物の介在の余地のない、しかも制御しやすい操
作条件化で実施しうるため、再現性よく完全性が高い目
的物を大面積で得るのに好適である。さらに本方法をM
BE装置を用いても、全く同様にして目的薄膜を得るこ
とができる。Although the details of the manufacturing method have been described above, this manufacturing method is particularly clear in comparison with the conventional vacuum vapor deposition method, sputtering method, and laser ablation method. Since it can be carried out under easy operation conditions, it is suitable for obtaining a target substance with high reproducibility and high completeness over a large area. In addition, the method
Even if a BE apparatus is used, a target thin film can be obtained in exactly the same manner.
【0066】以上のようにして得られた単一配向エピタ
キシャル膜は、SOIデバイスの絶縁層として用いるた
め、この後、通常の半導体製造技術を用いて機能膜とし
てのSi半導体膜、ソースおよびドレイン電極、ゲート
絶縁膜ならびにゲート電極等が形成されてSOIデバイ
スとされる。Since the single-oriented epitaxial film obtained as described above is used as an insulating layer of an SOI device, thereafter, a Si semiconductor film as a functional film, source and drain electrodes are formed by using a normal semiconductor manufacturing technique. , A gate insulating film, a gate electrode and the like are formed to form an SOI device.
【0067】本発明においては、特に上記機能膜をエピ
タキシャルSi膜で形成することが好ましい。このエピ
タキシャルSi膜は、真空蒸着法、スパッタリング法、
レーザーアブレーション法、CVD法、MBE法等のい
ずれを用いても形成できるが、上記の絶縁層膜を形成す
る方法を、酸化性ガスの導入を除いてほぼそのまま使用
することができる。In the present invention, it is particularly preferable that the functional film is formed of an epitaxial Si film. This epitaxial Si film is formed by a vacuum deposition method, a sputtering method,
Although any of the laser ablation method, the CVD method, the MBE method, and the like can be used, the above-described method of forming the insulating layer film can be used almost as it is except for the introduction of the oxidizing gas.
【0068】この場合、真空槽内の真空度を10-9Torr
以下の超高真空により通常のMBE成長条件をそのまま
用いて成膜可能である。10-7Torr程度においてでもよ
いが、この場合基板温度は1000℃程度に高くし、成
膜速度も0.05nm/秒程度に遅くする必要がある。In this case, the degree of vacuum in the vacuum chamber is set to 10 -9 Torr.
Under the following ultra-high vacuum, film formation can be performed using ordinary MBE growth conditions as they are. The pressure may be about 10 −7 Torr, but in this case, the substrate temperature needs to be as high as about 1000 ° C., and the film formation rate needs to be as low as about 0.05 nm / sec.
【0069】[0069]
【実施例】以下、本発明の具体的実施例を示し、本発明
をさらに詳細に説明する。EXAMPLES Hereinafter, the present invention will be described in more detail by showing specific examples of the present invention.
【0070】なお、SOIデバイスの製作にあたって
は、上記図2に示した構造の蒸着装置を用いた。In manufacturing the SOI device, a vapor deposition apparatus having the structure shown in FIG. 2 was used.
【0071】実施例1 絶縁層膜を成長させる単結晶基板として、その表面が
(100)面となるように切断、鏡面研磨したSi単結
晶、その表面が(111)となるように切断、鏡面研
磨した単結晶Siを用いた。鏡面表面は購入後40%フ
ッ化アンモニウム水溶液により、エッチング洗浄を行っ
た。なお、上記単結晶基板は、すべて直径2インチの円
形基板を用いた。Example 1 As a single crystal substrate on which an insulating layer film is grown, a Si single crystal cut and mirror-polished so that the surface becomes (100) plane, and cut and mirror-polished so that the surface becomes (111) Polished single crystal Si was used. After the purchase, the mirror surface was cleaned by etching with a 40% ammonium fluoride aqueous solution. Note that all the single crystal substrates used were circular substrates having a diameter of 2 inches.
【0072】真空槽内に設置された回転および加熱機構
を備えた基板ホルダーに上記単結晶基板を固定し、真空
蒸着槽を10-6Torrまで油拡散ポンプにより排気した
後、基板を850℃に加熱し、回転させる。回転数は、
20rpm とした。The single crystal substrate was fixed to a substrate holder provided with a rotation and heating mechanism installed in a vacuum chamber, and the vacuum evaporation chamber was evacuated to 10 -6 Torr by an oil diffusion pump. Heat and rotate. The rotation speed is
20 rpm.
【0073】その後、金属ZrおよびYをそれぞれ独立
した蒸発源からY/Zrモル比で0.45に制御しつつ
同時に供給した。この時は酸素は導入しない。供給量を
Zr+Y合金の膜厚に換算して1nmに達したならば、ノ
ズルから酸素ガスを10cc/分の割合で導入し、金属と
酸素を反応させ約10nmのYSZ膜である酸化物薄膜を
得た。Thereafter, metals Zr and Y were simultaneously supplied from independent evaporation sources while controlling the molar ratio of Y / Zr to 0.45. At this time, no oxygen is introduced. When the supply amount reaches 1 nm in terms of the film thickness of the Zr + Y alloy, oxygen gas is introduced from the nozzle at a rate of 10 cc / min, and the metal and oxygen are reacted to form an YSZ film of about 10 nm, which is an oxide thin film. Obtained.
【0074】本実施例で得られた酸化物薄膜について測
定したXRD(CuKα線)の結果を図4に示す。図4
(a)は基板としてを用いた場合、図4(b)は基板
を用いた場合のX線回折図である。図4(a)にはY
SZの蛍石構造の(002)ピークが明瞭に観察されて
おり、また図4(b)には蛍石構造の(111)ピーク
が明瞭に観察されており、基板の結晶構造、対称性を反
映した方位に強く配向した結晶膜が得られていることが
わかる。FIG. 4 shows the results of XRD (CuKα ray) measurement of the oxide thin film obtained in this example. FIG.
FIG. 4A is an X-ray diffraction diagram when a substrate is used, and FIG. 4B is an X-ray diffraction diagram when a substrate is used. FIG. 4 (a) shows Y
The (002) peak of the fluorite structure of SZ is clearly observed, and the (111) peak of the fluorite structure is clearly observed in FIG. 4 (b), demonstrating the crystal structure and symmetry of the substrate. It can be seen that a crystal film strongly oriented in the reflected direction is obtained.
【0075】さらに、図5に基板を用いた場合の薄膜
の結晶構造を示す電子線回析パターンを示す。ここで図
5(a)はSiの[100]方向から電子線を入射した
場合、図5(b)はSi基板の[110]方向から入射
した場合の回折パターンである。この結果からわかるよ
うに、YSZはその回折パターンはシャープなストリー
ク状になっていることから膜は単結晶で、その表面は原
子レベルで平坦であることがわかる。また、上記基板
を用いた場合の薄膜を、その中心を含む直線上におい
て、5×5mm角の試料を切り出し、AFM( Atomic Fo
rce Microscopy :原子間力顕微鏡)により観察した。表
面像を図6に示す。粒界などは観察されない。これは、
基板を用いた場合も同様であった。原子レベルで平坦
であることがわかる。また、すべての試料の薄膜表面像
を用い、JIS B0610による十点平均粗さR
z (基準長さL:500nm)を測定したところ、平均で
0.17nm、最低で0.12m であった。また、ロッキ
ングカーブの半値幅は、平均で1.0°、最小で0.9
°であった。これらから試料全面において、表面性、結
晶性に優れた試料であることを確認した。FIG. 5 shows an electron diffraction pattern showing the crystal structure of the thin film using the substrate. Here, FIG. 5A is a diffraction pattern when an electron beam is incident from the [100] direction of Si, and FIG. 5B is a diffraction pattern when an electron beam is incident from the [110] direction of the Si substrate. As can be seen from the results, the diffraction pattern of YSZ has a sharp streak shape, indicating that the film is a single crystal and the surface is flat at the atomic level. In addition, a sample of 5 × 5 mm square was cut out of the thin film using the above substrate on a straight line including the center of the thin film, and an AFM (Atomic Foam) was cut out.
rce Microscopy: Atomic force microscope). The surface image is shown in FIG. No grain boundaries are observed. this is,
The same was true when a substrate was used. It turns out that it is flat at the atomic level. Further, using the thin film surface images of all the samples, the ten-point average roughness R according to JIS B0610 was used.
When z (reference length L: 500 nm) was measured, it was 0.17 nm on average and 0.12 m at minimum. The half width of the rocking curve is 1.0 ° on average and 0.9% at minimum.
°. From these, it was confirmed that the entire surface of the sample was a sample having excellent surface properties and crystallinity.
【0076】実施例2 また、単結晶基板として、上記と同様に、その表面が
(100)面となるように切断、鏡面研磨したSi単結
晶、その表面が(111)となるように切断、鏡面研
磨したSi単結晶ウエハーを用いた。鏡面表面は購入後
40%フッ化アンモニウム水溶液により、エッチング洗
浄を行った。なお、Si基板は、直径2インチの円形基
板を用いた。Example 2 In the same manner as described above, a single crystal substrate was cut so that its surface was a (100) plane, mirror-polished Si single crystal, and its surface was cut so that its surface was (111). A mirror-polished Si single crystal wafer was used. After the purchase, the mirror surface was cleaned by etching with a 40% ammonium fluoride aqueous solution. Note that a circular substrate having a diameter of 2 inches was used as the Si substrate.
【0077】真空槽内に設置された回転および加熱機構
を備えた基板ホルダーに上記単結晶基板を固定し、真空
蒸着槽を10-6Torrまで油拡散ポンプにより排気した
後、基板洗浄面Si酸化物を用いて保護するため、基板
を20rpm で回転させ、酸素を基板付近にノズルから2
5cc/分の割合で導入しつつ、600℃にて加熱した。
ここで、基板で表面にSi酸化物膜が熱酸化で形成され
る。この方法で約1nmのSi酸化物膜を形成した。The single crystal substrate was fixed to a substrate holder provided with a rotation and heating mechanism installed in a vacuum chamber, and the vacuum evaporation chamber was evacuated to 10 −6 Torr by an oil diffusion pump. The substrate is rotated at 20 rpm to protect it with a substance, and oxygen is introduced near the substrate from the nozzle.
It was heated at 600 ° C. while introducing at a rate of 5 cc / min.
Here, a Si oxide film is formed on the surface of the substrate by thermal oxidation. By this method, a Si oxide film of about 1 nm was formed.
【0078】次いで、その後、基板を900℃に加熱し
回転させた。回転数は20rpm とした。このとき、ノズ
ルから酸素ガスを25cc/分の割合で導入し、a前記
基板上に金属Zrを蒸発源から蒸発させることにより、
Zr金属酸化物の膜厚に換算して5nm供給し、1×1の
表面構造を備えるSi表面処理基板を得た。b前記基
板上に金属Zrを蒸発源から蒸発させることにより、Z
r金属酸化物の膜厚に換算して5nm供給し、1×1の表
面構造を備えるSi表面処理基板を得た。c前記基板
上に金属ZrとYをY/Zrのモル比で0.22に抑制
しつつ蒸発させることにより酸化物膜厚に換算して5nm
供給し、1×1の表面構造を備えるSi表面処理基板を
得た。これらの表面をRHEEDにより測定した図を図
7〜9に示す。Then, the substrate was heated to 900 ° C. and rotated. The rotation speed was 20 rpm. At this time, oxygen gas was introduced from the nozzle at a rate of 25 cc / min, and a metal Zr was evaporated from the evaporation source on the substrate by:
By supplying 5 nm in terms of the thickness of the Zr metal oxide, a Si surface-treated substrate having a 1 × 1 surface structure was obtained. b. By evaporating metal Zr from the evaporation source on the substrate,
By supplying 5 nm in terms of the thickness of the r metal oxide, a Si surface-treated substrate having a 1 × 1 surface structure was obtained. c The metal Zr and Y are evaporated on the substrate while suppressing the molar ratio of Y / Zr to 0.22 to 5 nm in terms of oxide film thickness.
Then, a Si surface-treated substrate having a 1 × 1 surface structure was obtained. Figures 7 to 9 show these surfaces measured by RHEED.
【0079】これらはすべて入射方向[110]で測定
したものであるが90°回転しても全くおなじパターン
であった。すなわち、安定な1×1の表面構造をしたS
i表面処理基板が得られていることが確認される。All of these were measured in the incident direction [110], and the patterns were completely the same even when rotated by 90 °. That is, S having a stable 1 × 1 surface structure
It is confirmed that an i-surface treated substrate has been obtained.
【0080】さらに、このSi表面処理基板上に、基板
温度900℃、回転数は20rpm 、ノズルから酸素ガス
を25cc/分の割合で導入した状態で金属Zrを蒸発源
から供給することにより、膜厚10nmのZrO2 膜を、
前記a、bの処理基板上に得た。また、前記c処理基板
上に同様な条件でZrとYを蒸発源から供給することに
より、膜厚10nmのYSZ(Zr0.92Y0.18O2-δ)膜
を得た。Further, metal Zr is supplied from the evaporation source onto the Si surface-treated substrate in a state where the substrate temperature is 900 ° C., the rotation speed is 20 rpm, and oxygen gas is introduced from the nozzle at a rate of 25 cc / min. A 10 nm thick ZrO 2 film
Obtained on the substrates a and b. By supplying Zr and Y from the evaporation source under the same conditions on the c-treated substrate, a YSZ (Zr 0.92 Y 0.18 O 2 -δ) film having a thickness of 10 nm was obtained.
【0081】得られた3種類の薄膜について測定したX
線回折の結果を図10〜12に示す。図にはZrO2 の
(002)ピーク(図10)、YSZ(002)ピーク
(図12)に観察されている。図11ではZrO2 の
(111)ピークはSi基板のピークと完全に重なって
いる。ZrO2 およびYSZの結晶構造、対称性を反映
した方位に強く配向した結晶膜が得られていることがわ
かる。とくにこれらのピークは、それぞれ一つの反射面
のみからの反射であり、特にZrO2 膜においては従来
例ではみられない単一配向性の高結晶性の膜であること
がわかる。さらにこの反射のロッキングカーブの半値幅
はそれぞれ0.8°(実測値)、0.9°(実測値)、
0.8°(Si基板を含む実測値)であり配向性に優れ
ることも確認できた。X measured on the three types of obtained thin films
The results of the line diffraction are shown in FIGS. In the figure, a (002) peak of ZrO 2 (FIG. 10) and a YSZ (002) peak (FIG. 12) are observed. In FIG. 11, the (111) peak of ZrO 2 completely overlaps the peak of the Si substrate. It can be seen that a crystal film strongly oriented in the direction reflecting the crystal structures and symmetry of ZrO 2 and YSZ was obtained. In particular, these peaks are reflections from only one reflection surface, respectively. It can be seen that the ZrO 2 film is a single-orientation highly crystalline film which is not seen in the conventional example. Further, the half widths of the rocking curves of the reflections are 0.8 ° (actual value) and 0.9 ° (actual value), respectively.
It was 0.8 ° (actual value including the Si substrate), and it was confirmed that the orientation was excellent.
【0082】さらに、図13〜15にこの薄膜のRHE
ED ( Reflection High Energy Electron Diffraction
)パターンを示す。電子線の入射方向はSi基板の[1
10]方向からのものを示した。この結果からわかるよ
うに、この構造の薄膜表面の回折パターンは、完全にス
トリークであるパターンであり、従来例でみられたスト
リークが部分的にスポットに近いパターンとは全く異な
る。この完全にストリークであるパターンは、ZrO2
が結晶性、表面性に優れるものであることを表わすもの
である。またZrO2 膜およびYSZ膜の抵抗率を測定
した結果、ZrO2 はYSZにくらべ5倍の高抵抗を示
し、絶縁性に優れることが判明した。また、3種類の膜
について、それぞれの表面のほぼ全体にわたって10か
所、JIS B0610による十点平均粗さRz(基準
長さL:500nm)を測定したところ、FIGS. 13 to 15 show the RHE of this thin film.
ED (Reflection High Energy Electron Diffraction
) Shows the pattern. The incident direction of the electron beam is [1] on the Si substrate.
10] direction. As can be seen from the results, the diffraction pattern on the surface of the thin film having this structure is a completely streak pattern, which is completely different from the pattern in which the streak is partially close to a spot in the conventional example. This completely streak pattern is ZrO 2
Is excellent in crystallinity and surface properties. In addition, as a result of measuring the resistivity of the ZrO 2 film and the YSZ film, it was found that ZrO 2 showed a resistance five times higher than that of YSZ and was excellent in insulating properties. In addition, when ten points of average roughness Rz (reference length L: 500 nm) according to JIS B0610 were measured at almost ten locations of the three types of films over almost the entire surface,
【0083】Si(100)基板上のZrO2 膜では平
均で0.65nm、最大で0.90nm、最小で0.10n
m、Si(111)基板上のZrO2 膜では平均で0.
80nm、最大で0.90nm、最小で0.10nm、そし
て、Si(100)基板上のYSZ膜では平均で0.7
0nm、最大で0.90nm、最小で0.12nmと分子レベ
ルで平坦であった。For a ZrO 2 film on a Si (100) substrate, the average is 0.65 nm, the maximum is 0.90 nm, and the minimum is 0.10 n.
m, for a ZrO 2 film on a Si (111) substrate, the average is 0.1 μm.
80 nm, a maximum of 0.90 nm, a minimum of 0.10 nm, and an average of 0.7 for a YSZ film on a Si (100) substrate.
It was flat at a molecular level of 0 nm, a maximum of 0.90 nm, and a minimum of 0.12 nm.
【0084】なお、YSZ膜のYをPr、Ce、Nd、
Gd、Tb、Dy、Ho、Er等にかえたところ、上記
と同等の結果が得られた。Note that Y of the YSZ film is Pr, Ce, Nd,
When Gd, Tb, Dy, Ho, Er, etc. were changed, the same results as above were obtained.
【0085】ついで、上記Si(100)基板上のZr
O2 膜(絶縁層膜)上に、機能層としてのSi半導体膜
(以下、Si膜と称する場合がある)を作製した。Next, Zr on the Si (100) substrate
On the O 2 film (insulating layer film), a Si semiconductor film (hereinafter, sometimes referred to as a Si film) as a functional layer was formed.
【0086】本実施例では3種類のSi膜を作製した。
サンプルNo. 1用として、エピタキシャルSi膜を得る
ために、MBE法を用い、基板温度900℃、成膜速度
0.05nm/秒で200nmのSi膜を成膜した。サンプ
ルNo. 2用として多結晶Siを得るために、常圧CVD
法により、H2 で希釈したSiH4 (濃度1%)を用
い、基板温度700℃で200nmの多結晶Siを成膜
し、さらに水素プラズマにより水酸化処理を行った。サ
ンプルNo. 3用として、アモルファスSiを得るため
に、プラズマCVD法により、高周波プラズマ中でSi
H4 ガスを用い、基板温度300℃、10nm成膜した。
これらのSi膜をRHEEDで評価した結果を図16〜
18に示す。(a)では、ストリークパターンが観察さ
れZrO2 上にSiがエピタキシャル成長していること
がわかる。(b)では、Siのスポットパターンが観察
される。スポットはリング状になっており多結晶膜であ
ることがわかる。とくにこの膜は、リングがスポットに
近い状態にあるので結晶の配向性が強く、結晶性に優れ
ていることがわかる。(c)ではハローなパターンであ
り、アモルファス状態である。In this example, three types of Si films were formed.
In order to obtain an epitaxial Si film for Sample No. 1, a 200 nm Si film was formed at a substrate temperature of 900 ° C. and a film formation rate of 0.05 nm / sec by MBE. Atmospheric pressure CVD to obtain polycrystalline Si for sample No. 2
A 200 nm polycrystalline Si film was formed at a substrate temperature of 700 ° C. using SiH 4 (concentration: 1%) diluted with H 2 by the method, and a hydroxylation treatment was performed by hydrogen plasma. For sample No. 3, in order to obtain amorphous Si, plasma CVD
Using H 4 gas, a film was formed at a substrate temperature of 300 ° C. and a thickness of 10 nm.
The results of evaluating these Si films by RHEED are shown in FIGS.
18. In (a), a streak pattern is observed, and it can be seen that Si is epitaxially grown on ZrO 2 . In (b), a spot pattern of Si is observed. The spots are ring-shaped, which indicates that they are polycrystalline films. In particular, it can be seen that this film has strong crystal orientation and excellent crystallinity since the ring is in a state close to the spot. (C) shows a halo pattern and an amorphous state.
【0087】次に、このような3種類のSi膜をTFT
に加工する。TFTの構造は上記図1に示した。この構
造はTFTにおいてプレーナ型といわれるものである。
Si膜の上にAlによるソース電極およびドレイン電極
をスパッタリングにより50nm形成し、エッチングによ
りパターニングした。なお、Al電極とSi半導体膜の
オーミックコンタクトをとるためn型導電性Siを用い
て工夫を施した。さらにプラズマCVD法によりSiO
2 膜を200nm形成し、ゲート絶縁膜とした。ゲート絶
縁膜をパターニング後、Alを50nm成膜した。Al膜
をエッチングしゲート電極を作製し、サンプルNo. 1〜
3のTFT素子とした。Next, such three kinds of Si films are formed by TFT
Process into The structure of the TFT is shown in FIG. This structure is called a planar type in a TFT.
A source electrode and a drain electrode of Al were formed to a thickness of 50 nm on the Si film by sputtering, and were patterned by etching. In order to make ohmic contact between the Al electrode and the Si semiconductor film, a device was devised using n-type conductive Si. Further, the plasma CVD method
Two films were formed to a thickness of 200 nm to form gate insulating films. After patterning the gate insulating film, Al was deposited to a thickness of 50 nm. The gate electrode was prepared by etching the Al film, and sample Nos.
3 was obtained.
【0088】エピタキシャルSi膜を用いたサンプルN
o. 1のTFT素子は、良好なトランジスタ特性を示
し、基板としてサファイアを用いた200nmのエピタキ
シャルSiの電子移動度が200cm2/Vsであったのに対
し、本実施例では400cm2/Vsと倍の移動度が得られ
た。p型導電性Siを用いた場合、正孔移動度もサファ
イア基板を用いたとき100cm2/Vsであったのに対し、
本発明では200cm2/Vsであった。これは本実施例にお
けるSi膜の基板がZrO2 で形成されているため、不
純物(例えばサファイア基板を用いたときのAl)が少
ないためおよびZrO2 とSi熱膨張マッチングによる
Si膜内での応力の低減による効果によりSiエピタキ
シャル膜の結晶性が向上するためと考えられる。また本
実施例では、薄膜によるFETを作製したが、このよう
に高品質のSi膜が絶縁基板上に得られるため、バイポ
ーラCMOS素子に適用するとさらにその効果を生かす
ことができる。ZrO2 層は絶縁性にも優れ、バルクの
Si基板上にICを作製することにより、3次元デバイ
スが実現できる。Sample N using epitaxial Si film
o. The TFT element 1 showed good transistor characteristics, and the electron mobility of 200 nm epitaxial Si using sapphire as a substrate was 200 cm 2 / Vs, whereas the TFT element of this example was 400 cm 2 / Vs. A double mobility was obtained. When using p-type conductive Si, the hole mobility was also 100 cm 2 / Vs when using a sapphire substrate,
In the present invention, it was 200 cm 2 / Vs. This is because the substrate of the Si film in the present embodiment is formed of ZrO 2 , so that impurities (for example, Al when a sapphire substrate is used) are small, and the stress in the Si film due to ZrO 2 and Si thermal expansion matching. It is considered that the crystallinity of the Si epitaxial film is improved due to the effect of the reduction in the thickness. Further, in this embodiment, the FET is made of a thin film. However, since such a high-quality Si film can be obtained on an insulating substrate, the effect can be further utilized when applied to a bipolar CMOS device. The ZrO 2 layer has excellent insulating properties, and a three-dimensional device can be realized by manufacturing an IC on a bulk Si substrate.
【0089】多結晶Si膜を用いたサンプルNo. 2のT
ET素子では、基板として石英基板をもちいた従来から
の多結晶SiによるTFTとくらべ、特に、リーク電流
に大きな差がみられた。ドレインソース間に5V を印加
し、ゲート電圧0V で比較すると、石英を用い本実施例
と全く同様にして作製したTFTでは、8.2×10
-12 A/μm であったのに対し、本発明では、9.5×1
0-13 と一桁近くリーク電流が少なかった。本実施例の
多結晶Siは、Si(100)に配向しているため、膜
面内方向につながった粒界が少ないので、リーク電流パ
スがソースドレイン間に形成されにくいためと考えられ
る。Sample No. 2 using a polycrystalline Si film
In the ET element, a large difference was found in the leak current, in particular, as compared with a conventional polycrystalline Si TFT using a quartz substrate as a substrate. When 5 V was applied between the drain and the source and the gate voltage was compared at 0 V, the TFT manufactured using quartz in exactly the same manner as the present embodiment was 8.2 × 10
-12 A / μm, whereas in the present invention 9.5 × 1
The leakage current was small by almost one digit of 0-13 . It is considered that the polycrystalline Si of the present embodiment is oriented to Si (100) and thus has few grain boundaries connected in the in-plane direction of the film, so that a leak current path is hardly formed between the source and the drain.
【0090】アモルファスSiを用いたサンプルNo. 3
のTFT素子では、従来のガラス上に形成したFETと
比較した。ガラス上のFETも本実施例と全く同じ工程
および条件で作製した。ここでアモルファスSi膜は、
通常のTFTに用いる膜厚より薄い膜厚(10nm)とし
た。これは、TFTの光導電性によるリークを減少させ
る効果がある。アモルファスSiによるTFTの比較で
は、ON電流/OFF電流の比に大きな差が見られた。
TFTをスイッチング素子として用いるためには、高い
ON/OFF比が要求される。ガラス上のTFTでは5
桁に満たなかったのに対し、本発明では6桁の比をとる
ことができた。今回使用したアモルファスSi膜は10
nmと薄い。そのため界面および表面の凹凸、膜の連続性
がTFT特性に大きく影響を与える。本発明のZrO2
膜は前述したように平坦性に優れ、分子レベルの凹凸程
度しかないためその上に形成されるアモルファスSi
は、ZrO2 との界面も平坦でかつ表面の凹凸もない。
またZrO2 とSiの濡れ性もよく薄い膜厚でも連続性
にすぐれる。従って、ZrO2 の効果により優れたSi
膜が得られ、TFTの特性も優れる。Sample No. 3 using amorphous Si
The TFT device was compared with a conventional FET formed on glass. An FET on glass was also manufactured in exactly the same steps and conditions as in this example. Here, the amorphous Si film is
The thickness was set to be smaller (10 nm) than the thickness used for a normal TFT. This has the effect of reducing leakage due to the photoconductivity of the TFT. In comparison of TFTs made of amorphous Si, a large difference was found in the ratio of ON current / OFF current.
In order to use a TFT as a switching element, a high ON / OFF ratio is required. 5 for TFT on glass
In contrast to less than an order of magnitude, the present invention was able to take a ratio of 6 digits. The amorphous Si film used this time is 10
nm and thin. Therefore, the unevenness of the interface and the surface and the continuity of the film greatly affect the TFT characteristics. ZrO 2 of the present invention
As described above, the film is excellent in flatness and has only asperities at the molecular level.
Has a flat interface with ZrO 2 and has no surface irregularities.
In addition, ZrO 2 and Si have good wettability and excellent continuity even at a small film thickness. Therefore, Si which is more excellent due to the effect of ZrO 2
A film is obtained, and TFT characteristics are also excellent.
【0091】また、実施例1および2の他の4種類の基
板上に、上記と同様に3種類のSi半導体膜を作製し
て、TFTのサンプルを作製したところ、上記Si(1
00)基板上のZrO2 膜(絶縁層膜)上に、機能層と
してのSi半導体膜を作製して得たTFTとほぼ同等の
効果が得られた。Further, three types of Si semiconductor films were prepared on the other four types of substrates in Examples 1 and 2 in the same manner as above, and TFT samples were prepared.
00) An effect almost equivalent to that of a TFT obtained by forming a Si semiconductor film as a functional layer on a ZrO 2 film (insulating layer film) on a substrate was obtained.
【0092】[0092]
【発明の効果】以上説明したように、本発明によるエピ
タキシャル成長したZr1-X RX O2-δ薄膜を用いたS
OIデバイスでは、Zr1-X RX O2-δによる絶縁層膜
が高い結晶性および表面性を有し、Siとの格子マッチ
ング、Siとの熱膨張係数のマッチング、Siとの濡れ
性にも優れているため、絶縁層膜上に形成されたSi膜
の半導体特性が向上する。したがって、SOIデバイス
のトランジスタ特性を向上させることができる。具体的
には、エピタキシャルSi膜を用いた場合には、半導体
の移動度を上げることができるため、優れたFET特性
が得られるばかりでなく、これまでSOIデバイスで実
現し難かったバイポーラCMOS、3次元デバイスを容
易に実現することができる。さらに、多結晶Si膜を用
いた場合には、リークの少ないSOIデバイス、アモル
ファスSiを用いた場合には、スイッチング特性に優れ
るSOIデバイスが得られる。As described above, the Sr using the epitaxially grown Zr 1 -X R X O 2 -δ thin film according to the present invention.
In the OI device, the insulating layer film made of Zr 1 -X R X O 2 -δ has high crystallinity and surface property, and has lattice matching with Si, thermal expansion coefficient matching with Si, and wettability with Si. Therefore, the semiconductor characteristics of the Si film formed on the insulating layer film are improved. Therefore, the transistor characteristics of the SOI device can be improved. More specifically, when an epitaxial Si film is used, the mobility of a semiconductor can be increased, so that not only excellent FET characteristics can be obtained, but also a bipolar CMOS, 3 A three-dimensional device can be easily realized. Furthermore, when a polycrystalline Si film is used, an SOI device with less leakage can be obtained, and when amorphous Si is used, an SOI device with excellent switching characteristics can be obtained.
【図1】本発明のSOIデバイスの1例のTFTの基本
構造をモデル的に示す断面図である。FIG. 1 is a cross-sectional view schematically showing a basic structure of a TFT as an example of an SOI device according to the present invention.
【図2】本発明のSOIデバイスの製造方法に用いられ
る蒸着装置の1例を示す図である。FIG. 2 is a diagram illustrating an example of a vapor deposition apparatus used in the method for manufacturing an SOI device according to the present invention.
【図3】(a)は、1×1の表面構造のRHEEDパタ
ーンを示す模式図であり、(b)は、2×1、1×2、
あるいはこれらが混合している場合の表面構造のRHE
EDパターンを示す模式図である。3A is a schematic diagram showing a RHEED pattern having a 1 × 1 surface structure, and FIG. 3B is a schematic diagram showing a 2 × 1, 1 × 2,
Alternatively, RHE of the surface structure when these are mixed
It is a schematic diagram which shows an ED pattern.
【図4】単結晶基板上に得られたYSZ薄膜のX線回折
図であって、(a)および(b)は、それぞれ単結晶基
板としてSi単結晶((100)面使用)単結晶基板お
よびSi単結晶((111)面使用)単結晶基板を用い
たものである。FIG. 4 is an X-ray diffraction diagram of a YSZ thin film obtained on a single crystal substrate, wherein (a) and (b) are each a single crystal Si substrate (using (100) plane) single crystal substrate. And a Si single crystal (using (111) plane) single crystal substrate.
【図5】薄膜の結晶構造を示す図面代用写真であって、
図4の(a)に示したYSZ膜の反射高速電子線回折パ
ターンを示すものであり、(a)はSi単結晶基板の
[100]方向から電子線を入射した場合、(b)はS
i単結晶基板の[110]方向から電子線を入射した場
合の回折パターンである。FIG. 5 is a drawing-substitute photograph showing the crystal structure of a thin film,
FIG. 4A shows a reflection high-speed electron diffraction pattern of the YSZ film shown in FIG. 4A, where FIG. 4A shows the case where an electron beam is incident from the [100] direction of the Si single crystal substrate, and FIG.
It is a diffraction pattern when an electron beam enters from the [110] direction of the i single crystal substrate.
【図6】薄膜の結晶構造を示す図面代用写真であって、
図4の(a)に示したYSZ膜の原子間力顕微鏡による
薄膜表面像である。FIG. 6 is a drawing substitute photograph showing a crystal structure of a thin film,
5 is a thin-film surface image of the YSZ film shown in FIG. 4A by an atomic force microscope.
【図7】Zr金属と酸素により形成された1×1の表面
構造を有する実施例2におけるaのSi基板の表面構造
を示す図面代用写真であって、RHEEDパターンを示
すものであり、Si単結晶[110]方向から電子線を
入射した回折パターンである。FIG. 7 is a drawing substitute photograph showing the surface structure of the Si substrate a in Example 2 having a 1 × 1 surface structure formed by Zr metal and oxygen, showing a RHEED pattern, It is a diffraction pattern in which an electron beam was incident from the crystal [110] direction.
【図8】Zr金属と酸素により形成された1×1の表面
構造を有する実施例2におけるbのSi基板の表面構造
を示す図面代用写真であって、RHEEDパターンを示
すものであり、Si単結晶[110]方向から電子線を
入射した回折パターンである。FIG. 8 is a drawing substitute photograph showing the surface structure of the Si substrate b in Example 2 having a 1 × 1 surface structure formed by Zr metal and oxygen, showing a RHEED pattern, It is a diffraction pattern in which an electron beam was incident from the crystal [110] direction.
【図9】Zr金属とY金属と酸素とにより形成された1
×1の表面構造を有する実施例2におけるcのSi基板
の表面構造を示す図面代用写真であって、RHEEDパ
ターンを示すものであり、Si単結晶[110]方向か
ら電子線を入射した回折パターンである。FIG. 9 shows 1 formed by Zr metal, Y metal and oxygen.
14 is a drawing substitute photograph showing the surface structure of the Si substrate c in Example 2 having a × 1 surface structure, which shows a RHEED pattern and is a diffraction pattern in which an electron beam is incident from the Si single crystal [110] direction. It is.
【図10】Si(100)基板上に得られたZrO2 の
膜構造のX線回折図である。FIG. 10 is an X-ray diffraction diagram of a film structure of ZrO 2 obtained on a Si (100) substrate.
【図11】Si(111)基板上に得られたZrO2 の
膜構造のX線回折図である。FIG. 11 is an X-ray diffraction diagram of a film structure of ZrO 2 obtained on a Si (111) substrate.
【図12】Si(100)基板上に得られたYSZの膜
構造のX線回折図である。FIG. 12 is an X-ray diffraction diagram of a YSZ film structure obtained on a Si (100) substrate.
【図13】Si(100)基板上に得られたZrO2 の
結晶構造を示す図面代用写真であって、Si単結晶基板
の[110]から電子線を入射した場合のRHEED回
折パターンを示す図である。FIG. 13 is a drawing substitute photograph showing the crystal structure of ZrO 2 obtained on a Si (100) substrate, showing a RHEED diffraction pattern when an electron beam is incident from [110] on a Si single crystal substrate. It is.
【図14】Si(111)基板上に得られたZrO2 の
結晶構造を示す図面代用写真であって、Si単結晶基板
の[110]から電子線を入射した場合のRHEED回
折パターンを示す図である。FIG. 14 is a drawing substitute photograph showing the crystal structure of ZrO 2 obtained on a Si (111) substrate, showing a RHEED diffraction pattern when an electron beam is incident from [110] on a Si single crystal substrate. It is.
【図15】Si(100)基板上に得られたYSZの結
晶構造を示す図面代用写真であって、Si単結晶基板の
[110]から電子線を入射した場合のRHEED回折
パターンを示す図である。FIG. 15 is a drawing substitute photograph showing the crystal structure of YSZ obtained on a Si (100) substrate, showing a RHEED diffraction pattern when an electron beam is incident from [110] on a Si single crystal substrate. is there.
【図16】ZrO2 絶縁層上に形成されたサンプルNo.
1用のエピタキシャルSi膜の表面構造を示す図面代用
写真であって、RHEEDパターンを示すものであり、
Si単結晶基板の[110]から電子線を入射した場合
の回折パターンを示す図である。FIG. 16 shows a sample No. formed on a ZrO 2 insulating layer.
1 is a drawing substitute photograph showing the surface structure of an epitaxial Si film for No. 1 and showing a RHEED pattern;
It is a figure which shows the diffraction pattern at the time of making an electron beam inject from [110] of a Si single crystal substrate.
【図17】ZrO2 絶縁層上に形成されたサンプルNo.
2用の多結晶Si膜の表面構造を示す図面代用写真であ
って、RHEEDパターンを示すものであり、Si単結
晶基板の[110]から電子線を入射した場合の回折パ
ターンを示す図である。FIG. 17 shows a sample No. formed on a ZrO 2 insulating layer.
FIG. 4 is a drawing substitute photograph showing the surface structure of a polycrystalline Si film for No. 2 and showing a RHEED pattern and showing a diffraction pattern when an electron beam is incident from [110] on a Si single crystal substrate. .
【図18】ZrO2 絶縁層上に形成されたサンプルNo.
3用のアモルファスSi膜の表面構造を示す図面代用写
真であって、RHEEDパターンを示すものであり、S
i単結晶基板の[110]から電子線を入射した場合の
回折パターンを示す図である。FIG. 18 shows a sample No. formed on a ZrO 2 insulating layer.
3 is a drawing-substitute photograph showing the surface structure of an amorphous Si film for No. 3 and showing a RHEED pattern;
It is a figure which shows the diffraction pattern at the time of making an electron beam inject from [110] of an i single crystal substrate.
1 Si単結晶基板 2 絶縁層 3 Si半導体膜 4 ソース電極 5 ドレイン電極 6 ゲート絶縁膜 7 ゲート電極 11 蒸着装置 11a 真空槽 12 単結晶基板 13 ホルダ 14 回転軸 15 モータ 16 ヒータ 17 酸化性ガス供給装置 18 酸化性ガス供給口 19 Zr蒸発部 20 希土類金属蒸発部 DESCRIPTION OF SYMBOLS 1 Single crystal silicon substrate 2 Insulating layer 3 Si semiconductor film 4 Source electrode 5 Drain electrode 6 Gate insulating film 7 Gate electrode 11 Vapor deposition device 11a Vacuum tank 12 Single crystal substrate 13 Holder 14 Rotation axis 15 Motor 16 Heater 17 Oxidizing gas supply device 18 Oxidizing gas supply port 19 Zr evaporator 20 Rare earth metal evaporator
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−160757(JP,A) 特開 平6−9297(JP,A) 特開 平5−267473(JP,A) 特開 平5−109629(JP,A) 特開 昭59−169121(JP,A) 米国特許4826787(US,A) Hirofumi FUKUMOT O,et.al.,”Hetero e pitaxial Growth of Yttria−Stabilized Zirconia(YSZ)on S ilicon”,Jpn.J.App l.Phys.,1988年8月,VOL. 27,NO.8,pp.L1404−L1405 I.Golecki,et.a l.,”Heteroepitaxia l Si films on yttr ia−stabilized cubi czirconia substrat es”,Appl.Phys.Let t.,1983年3月,Vol.42,No. 6,pp.501−503 (58)調査した分野(Int.Cl.7,DB名) H01L 27/12 H01L 21/02 H01L 21/203 H01L 21/205 H01L 21/31 H01L 21/312 - 21/318 H01L 29/786 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-62-160757 (JP, A) JP-A-6-9297 (JP, A) JP-A-5-267473 (JP, A) JP-A-5-267473 109629 (JP, A) JP-A-59-169121 (JP, A) U.S. Pat. No. 4,826,787 (US, A) Hirofumi FUKUMOTO, et. al. , "Hetero epitaxial Growth of Ytria-Stabilized Zirconia (YSZ) on Silicon", Jpn. J. Appl. Phys. VOL. 27, NO. 8, pp. L1404-L1405 Golekki, et. a l. , "Heteroepitaxial Si films on yttria-stabilized cubi czirconia substrates es", Appl. Phys. Let t. , March 1983, Vol. 42, No. 6, p. 501-503 (58) Field surveyed (Int.Cl. 7 , DB name) H01L 27/12 H01L 21/02 H01L 21/203 H01L 21/205 H01L 21/31 H01L 21/312-21/318 H01L 29 / 786
Claims (15)
に、絶縁層として形成された酸化ジルコニウムまたは希
土類金属(Yを含む)で安定化された酸化ジルコニウム
のエピタキシャル膜、およびこのエピタキシャル膜上に
形成されたSi膜を備え、 前記酸化ジルコニウムまたは希土類金属で安定化された
酸化ジルコニウムの組成が、酸素を除く構成元素のみに
換算してZrを93mol%以上含有し、 前記エピタキシャル膜の(002)面または(111)
面の反射のロッキングカーブの半値幅が1.5°以下で
あり、 前記エピタキシャル膜の表面の少なくとも80%が、基
準長さ500nmでの十点平均粗さRz が2nm以下である
SOIデバイス。1. An Si single-crystal substrate, an epitaxial film of zirconium oxide stabilized with zirconium oxide or a rare earth metal (including Y) formed as an insulating layer on the Si single-crystal substrate, and Wherein the composition of the zirconium oxide or the zirconium oxide stabilized with the rare earth metal contains 93 mol% or more of Zr in terms of only the constituent element excluding oxygen. ) Face or (111)
An SOI device in which a half width of a rocking curve of surface reflection is 1.5 ° or less, and at least 80% of a surface of the epitaxial film has a ten-point average roughness Rz at a reference length of 500 nm of 2 nm or less.
ゲート電極が形成された薄膜トランジスタ構造を有する
請求項1のSOIデバイス。2. The SOI device according to claim 1, wherein the SOI device has a thin film transistor structure in which a gate electrode is formed on the Si film via a gate insulating film.
成されている請求項1または2のSOIデバイス。3. The SOI device according to claim 1, wherein said Si film is made of epitaxial Si.
いる請求項1または2のSOIデバイス。4. The SOI device according to claim 1, wherein said Si film is made of polycrystalline Si.
されている請求項1または2のSOIデバイス。5. The SOI device according to claim 1, wherein said Si film is made of amorphous Si.
面が、Zr金属またはZr金属および少なくとも1種の
希土類金属(Yを含む)と、酸素とにより形成された1
×1の表面構造を有するSi表面処理基板を用いる請求
項1〜5のいずれかのSOIデバイス。6. The Si single crystal substrate, wherein the substrate surface is formed of Zr metal or Zr metal and at least one rare earth metal (including Y) and oxygen.
The SOI device according to any one of claims 1 to 5, wherein a Si surface-treated substrate having a surface structure of × 1 is used.
を、その(100)面または(111)面が基板表面と
なるように用いる請求項1〜6のいずれかのSOIデバ
イス。7. The SOI device according to claim 1, wherein an Si single crystal is used as the Si single crystal substrate so that the (100) plane or the (111) plane is the substrate surface.
に形成された絶縁層と、この絶縁層に形成されたSi膜
とを備える請求項1のSOIデバイスの製造方法におい
て、真空層内で、Si単結晶基板の加熱、真空層内への
酸化性ガスの導入、およびZrまたはZrと少なくとも
1種の希土類金属(Yを含む)の金属ないし合金のみか
らなる蒸発源の蒸発による単結晶基板表面への供給を行
い、前記単結晶基板の基板表面に、前記酸化物薄膜をエ
ピタキシャル成長させて組成Zr1-x Rx O2-δ(ここ
で、RはYを含む希土類金属であり、x=0〜0.75
である。また、δは0〜0.5である。)の単一配向エ
ピタキシャル膜を形成し、これを前記絶縁層とするSO
Iデバイスの製造方法。8. The method for manufacturing an SOI device according to claim 1, comprising a Si single crystal substrate, an insulating layer formed on the Si single crystal substrate, and a Si film formed on the insulating layer. A single crystal by heating the Si single crystal substrate, introducing an oxidizing gas into the vacuum layer, and evaporating an evaporation source consisting only of Zr or a metal or alloy of Zr and at least one rare earth metal (including Y). The oxide thin film is epitaxially grown on the substrate surface of the single crystal substrate by supplying to the substrate surface, and the composition is Zr 1-x R x O 2- δ (where R is a rare earth metal containing Y, x = 0 to 0.75
It is. Δ is 0 to 0.5. ) Is formed as a single-layer epitaxial film, and this is used as the insulating layer.
Method for manufacturing I device.
面が、ZrまたはZrおよび少なくとも1種の希土類金
属(Yを含む)と、酸素とにより形成された1×1の表
面構造を有するSi表面処理基板を用いる請求項8のS
OIデバイスの製造方法。9. A Si surface having a 1 × 1 surface structure formed by Zr or Zr and at least one rare earth metal (including Y) and oxygen as the Si single crystal substrate. 9. The method according to claim 8, wherein a processing substrate is used.
A method for manufacturing an OI device.
記基板表面に0.2〜10nmのSi酸化物層を形成し、
この後、基板温度を600〜1200℃に設定するとと
もに、前記真空槽内に酸化性ガスを導入して少なくとも
基板近傍の雰囲気を1×10-4〜1×10-1Torrとし、
この状態で、前記Si酸化物層が形成された基板表面
に、ZrまたはZrと少なくとも1種の希土類金属(Y
を含む)とを蒸発により供給して、前処理したSi単結
晶基板を用いる請求項8または9のSOIデバイスの製
造方法。10. An Si oxide layer having a thickness of 0.2 to 10 nm is formed on the surface of the Si surface-treated substrate,
Thereafter, the substrate temperature is set to 600 to 1200 ° C., and an oxidizing gas is introduced into the vacuum chamber to at least set the atmosphere near the substrate to 1 × 10 -4 to 1 × 10 -1 Torr.
In this state, Zr or Zr and at least one rare earth metal (Y) are formed on the surface of the substrate on which the Si oxide layer is formed.
10. The method for manufacturing an SOI device according to claim 8, wherein a pretreated Si single crystal substrate is supplied by evaporation.
ガスを導入した真空槽内で、Si単結晶基板を300〜
700℃に加熱し、真空槽内の少なくとも基板近傍の雰
囲気の酸素分圧を1×10-4Torr以上として、Si酸化
物層を形成する請求項10のSOIデバイスの製造方
法。11. When forming the Si oxide, the Si single crystal substrate is placed in a vacuum chamber into which an oxidizing gas has been introduced.
11. The method for manufacturing an SOI device according to claim 10, wherein the Si oxide layer is formed by heating to 700 ° C. and setting the oxygen partial pressure of the atmosphere in the vacuum chamber at least near the substrate to 1 × 10 −4 Torr or more.
晶を、その(100)面または(111)面が基板表面
となるように用いる請求項8〜11のいずれかのSOI
デバイスの製造方法。12. The SOI according to claim 8, wherein an Si single crystal is used as the Si single crystal substrate such that the (100) plane or the (111) plane is the substrate surface.
Device manufacturing method.
傍から酸化性ガスを噴射し、この前記単結晶基板近傍だ
け他の部分より酸化性ガス分圧の高い雰囲気を作る請求
項8〜12のいずれかのSOIデバイスの製造方法。13. An oxidizing gas is injected from the vicinity of the surface of the Si single crystal substrate from the vicinity thereof, and an atmosphere having a higher partial pressure of the oxidizing gas than other portions is formed only in the vicinity of the single crystal substrate. The manufacturing method of any one of the SOI devices.
が10cm2 以上のものとするとともに、基板内で回転す
ることにより、前記酸化性ガス高分圧雰囲気を前記単結
晶基板の全体にわたって供し、この単結晶基板の全基板
表面にわたって実質的に均一な酸化物薄膜を形成する請
求項8〜13のいずれかのSOIデバイスの製造方法。14. The Si single crystal substrate having a substrate surface area of 10 cm 2 or more and rotating in the substrate to provide the oxidizing gas high partial pressure atmosphere over the entire single crystal substrate. 14. The method for manufacturing an SOI device according to claim 8, wherein a substantially uniform oxide thin film is formed over the entire surface of the single crystal substrate.
前記Si単結晶基板を750℃以上に加熱する請求項8
〜14のいずれかのSOIデバイスの製造方法。15. When forming the epitaxial film,
9. The heating of the Si single crystal substrate to 750 ° C. or higher.
15. The method for manufacturing an SOI device according to any one of items 14 to 14.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22852195A JP3286127B2 (en) | 1995-08-14 | 1995-08-14 | SOI device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22852195A JP3286127B2 (en) | 1995-08-14 | 1995-08-14 | SOI device and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0955486A JPH0955486A (en) | 1997-02-25 |
| JP3286127B2 true JP3286127B2 (en) | 2002-05-27 |
Family
ID=16877730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22852195A Expired - Fee Related JP3286127B2 (en) | 1995-08-14 | 1995-08-14 | SOI device and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3286127B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358578B2 (en) | 2001-05-22 | 2008-04-15 | Renesas Technology Corporation | Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring |
| JP5098261B2 (en) * | 2005-12-09 | 2012-12-12 | セイコーエプソン株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| WO2008126575A1 (en) * | 2007-03-30 | 2008-10-23 | Canon Kabushiki Kaisha | Epitaxial film, piezoelectric element, ferroelectric element, manufacturing methods of the same, and liquid discharge head |
| US8067793B2 (en) * | 2007-09-27 | 2011-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including storage capacitor with yttrium oxide capacitor dielectric |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4826787A (en) | 1986-03-18 | 1989-05-02 | Fujitsu Limited | Method for adhesion of silicon or silicon dioxide plate |
-
1995
- 1995-08-14 JP JP22852195A patent/JP3286127B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4826787A (en) | 1986-03-18 | 1989-05-02 | Fujitsu Limited | Method for adhesion of silicon or silicon dioxide plate |
Non-Patent Citations (2)
| Title |
|---|
| Hirofumi FUKUMOTO,et.al.,"Hetero epitaxial Growth of Yttria−Stabilized Zirconia(YSZ)on Silicon",Jpn.J.Appl.Phys.,1988年8月,VOL.27,NO.8,pp.L1404−L1405 |
| I.Golecki,et.al.,"Heteroepitaxial Si films on yttria−stabilized cubiczirconia substrates",Appl.Phys.Lett.,1983年3月,Vol.42,No.6,pp.501−503 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0955486A (en) | 1997-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5828080A (en) | Oxide thin film, electronic device substrate and electronic device | |
| JP3137880B2 (en) | Ferroelectric thin film, electronic device, and method of manufacturing ferroelectric thin film | |
| US9257524B2 (en) | Layered film including heteroepitaxial PN junction oxide thin film | |
| US6610548B1 (en) | Crystal growth method of oxide, cerium oxide, promethium oxide, multi-layered structure of oxides, manufacturing method of field effect transistor, manufacturing method of ferroelectric non-volatile memory and ferroelectric non-volatile memory | |
| Buhay et al. | Pulsed laser deposition and ferroelectric characterization of bismuth titanate films | |
| US5801105A (en) | Multilayer thin film, substrate for electronic device, electronic device, and preparation of multilayer oxide thin film | |
| US7608335B2 (en) | Near single-crystalline, high-carrier-mobility silicon thin film on a polycrystalline/amorphous substrate | |
| JP3310881B2 (en) | Laminated thin film, substrate for electronic device, electronic device, and method of manufacturing laminated thin film | |
| JP2662396B2 (en) | Method of forming crystalline deposited film | |
| Ami et al. | Room-temperature epitaxial growth of CeO 2 (001) thin films on Si (001) substrates by electron beam evaporation | |
| Cho et al. | Structural transition of crystalline Y2O3 film on Si (111) with substrate temperature | |
| JP3999300B2 (en) | Ferroelectric thin film and manufacturing method thereof | |
| JP2009016410A (en) | Thin film transistor and manufacturing method thereof | |
| Choi et al. | Epitaxial growth of β-Ga2O3 thin films on Si with YSZ buffer layer | |
| JPH11312801A (en) | Laminated thin film | |
| JP3223233B2 (en) | Oxide thin film, substrate for electronic device, and method of forming oxide thin film | |
| JP3286127B2 (en) | SOI device and manufacturing method thereof | |
| JP4142128B2 (en) | Laminated thin film and method for producing the same | |
| US20250087484A1 (en) | Gallium-Oxide-On-Silicon (GaOxS) | |
| Akazawa et al. | Electron cyclotron resonance plasma sputtering growth of textured films of c-axis-oriented LiNbO 3 on Si (100) and Si (111) surfaces | |
| Takigawa et al. | Hetero-epitaxial growth of lower boron phosphide on silicon substrate using PH3-B2H6-H2 system | |
| JP3470068B2 (en) | Method of forming dielectric film | |
| JP3251462B2 (en) | MIS semiconductor device and method of manufacturing the same | |
| Smith et al. | Recent studies of oxide-semiconductor heterostructures using aberration-corrected scanning transmission electron microscopy | |
| JP2000344599A (en) | Oxide crystal growth method, cerium oxide, promethium oxide, oxide laminated structure, method of manufacturing field effect transistor, field effect transistor, method of manufacturing ferroelectric nonvolatile memory, and ferroelectric nonvolatile memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010717 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020212 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090308 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |