JP3284506B2

JP3284506B2 - 増幅回路

Info

Publication number: JP3284506B2
Application number: JP11648393A
Authority: JP
Inventors: 昇石原; 誠中村; 正幸石川; 幸雄赤沢
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1993-04-20
Filing date: 1993-04-20
Publication date: 2002-05-20
Anticipated expiration: 2017-05-20
Also published as: JPH06310967A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光受信回路の電圧増幅
回路の入力信号が広いレベルで変動したときに、オフセ
ット電圧と利得との補償を瞬時に行い、一定の出力振幅
を安定に出力し続けることができる電圧増幅回路に関す
る。

【０００２】

【従来の技術】光ディジタル通信システムにおいて、特
に、減衰した信号を増幅する光受信回路部や、入力デー
タによりタイミング信号を抽出し一定のクロック信号を
安定に出力するタイミング抽出回路部において、増幅回
路は不可欠である。これら回路部に用いられる増幅回路
は、高利得でしかも入力信号レベルに対して広いダイナ
ミックレンジが要求され、さらに出力振幅が常に一定で
ある必要がある。

【０００３】光受信回路部では、フォトダイオードによ
って光信号を電流信号に変換した後、この電流信号を電
圧信号に変換するとともに、論理の識別が可能な電圧振
幅まで増幅する機能が要求される。また、入力信号レベ
ルが変動しても、オフセット電圧と利得とを補償し、出
力信号の電圧振幅が常に一定になるようにしなければな
らない。このような機能を実現する場合、従来は、可変
利得増幅回路と直流帰還回路との組み合わせによってそ
の機能を実現している。

【０００４】ところで、近年、信号レベルが大きく異な
るバースト状のデータ信号を用いる光通信方式が検討さ
れており、光受信回路部として、オフセット電圧と利得
とを瞬時に補償し、一定出力振幅を維持し続けることが
可能な構成が強く要望されている。

【０００５】しかし、従来例では、帰還ループを用いて
いるために、応答速度が遅く、入力信号の変化に追従で
きないという問題がある。この問題を、図１２に示す従
来の光受信回路の一例に基づいて、以下、詳しく説明す
る。

【０００６】この従来例において、フォトダイオード１
０１によって光の強弱信号を電流に変換し、プリアンプ
１０２によって電流信号を増幅し、電圧信号に変換し、
オフセット補償と利得制御とを電圧増幅回路１０３が自
動的に行い、一定振幅の出力波形を常に得るものであ
る。

【０００７】ここで、オフセット補償の機能とは、電圧
増幅回路１０３の入力信号に対する閾値が常に波形ＷＦ
の中点（この中点を破線一点鎖線で示してある）になる
ように、直流バイアスにオフセットを与えることによっ
て、電圧増幅回路１０３が閾値を中心に線形領域で動作
できるようにする機能である。

【０００８】つまり、フォトダイオード１０１に入力す
る光ディジタル信号のレベルによって、プリアンプの出
力波形ＷＦのピーク値が変化し、これをこのまま、通常
の増幅回路で増幅しようとすると、増幅回路の線形動作
範囲の半分の領域（波形のボトム値を基準に一方向）で
しか利用できなくなるために、広ダイナミックレンジ化
に対して効率的でなく、出力波形に歪みやデューティー
変動を生じ易くなる。そこで、電圧増幅回路１０３の入
力信号に対する閾値が常に波形ＷＦの中点になるよう
に、直流バイアスにオフセットを与えて閾値を変化さ
せ、電圧増幅回路１０３が、変化後の閾値を中心に線形
領域を動作できるようにしている。

【０００９】また、利得制御機能は、入力信号レベルが
変化したときに、出力振幅を一定に保つために利得を制
御する機能のことである。なお、Ｔｏは光受信回路の出
力端子である。

【００１０】また、ピーク保持容量１２１と電圧増幅回
路１２２との組み合わせによるオフセット自動補償制御
回路１２０によって、可変利得増幅回路１１０の出力電
圧のピーク値を検出し、この検出成分を、可変利得増幅
回路１１０のオフセット制御端子ｄに帰還することによ
って、可変利得増幅回路１１０の波形のピーク値が一定
のレベルになるように制御する。

【００１１】ピーク保持容量１３１と電圧増幅回路１３
２との組み合わせによる利得制御回路１３０によって、
可変利得増幅回路１１０の出力電圧のピーク値を検出
し、その成分を可変利得増幅回路１１０の利得制御端子
ｃに帰還することによって、出力振幅が一定になるよう
に制御している。

【００１２】これら、２つの帰還構成の組み合わせによ
って、オフセット補償と利得補償とが同時に実現でき
る。なお、オフセット自動補償制御回路１２０、利得制
御回路１３０は、それぞれ増幅回路と容量とで構成さ
れ、ピーク検出回路を構成するが、このピーク検出回路
は、入力がハイのときに容量を充電し、入力がローのと
きは、増幅回路の出力インピーダンスを高くすることに
よって、放電パスを断ち、波形のピークレベル検出・保
持を行うものである。

【００１３】

【発明が解決しようとする課題】図１３は、上記従来の
電圧増幅回路の入出力波形の応答特性を模式的に示した
図である。

【００１４】増幅回路１１０の入力波形が、図１３
（１）に示すように、小振幅から大振幅に瞬時に変化し
た場合、オフセット補償、利得補償動作が瞬時になされ
ないために、小振幅動作時の利得、オフセット電圧の条
件で、出力波形が発生する。このために、図１３（２）
に示す応答特性になる。この場合、所望の出力振幅に落
ち着くためには、帰還の効果が充分得られるまで待つ必
要があり、このときの応答時間は、ピーク検出回路（オ
フセット自動補償制御回路１２０、利得制御回路１３
０）の容量部１２１、１３１の時定数と負帰還回路部の
増幅回路の遅延時間とによって決定される。

【００１５】できる限り瞬時に出力波形が所望の出力振
幅になるように回路設定するには、ピーク検出回路の容
量部１２１、１３１の時定数をできるだけ小さくすれば
よいが、増幅回路の遅延以下の応答特性を得ることはで
きない。また、利得自動制御回路１３０とオフセット自
動補償回路１２０との時定数は、従来、安定動作を得る
ために各時定数に差をつけて設定するが、瞬時応答を実
現しようとする場合に、両者の時定数は必然的に近づ
き、これによって２つの帰還ループが互いに影響され、
系が不安定になる可能性がある。このように系が不安定
になるのは、電圧増幅回路のオフセットと利得との関係
が、一般的に独立でないためである。

【００１６】上記のように、従来の光受信回路に用いら
れている電圧増幅回路では、入力信号レベルが瞬時に大
きく変化した場合に、出力波形が大きく変動し、一定の
振幅に落ち着くまでに長い時間を要するので、光受信レ
ベルが瞬時に変化し応答しなければないらないシステム
の受信回路としては適用することが難しい。つまり、上
記従来の電圧増幅回路では、入力信号レベルが瞬時に変
化した場合に、帰還回路が瞬時に応答せず、出力波形の
振幅、デューティが安定にならないという問題がある。

【００１７】本発明は、入力信号振幅が瞬時に大きく変
化しても、これに追従して瞬時にオフセット補償、利得
補償を行い、一定の振幅で位相変動の小さい信号を出力
し続けることができる増幅回路を提供することを目的と
するものである。

【００１８】

【課題を解決するための手段】本発明では、入力信号波
形のピーク値とボトム値とを検出・保持し、その中間の
値を閾値として出力する閾値設定回路と、この閾値を中
心に入力信号を線形領域で増幅しながら出力振幅を一定
に保つ振幅制限増幅回路とを組み合わせ、ピーク値検出
・保持回路が、第１の保持容量と第１のリセット信号端
子を具備する第１の増幅回路とを有し、ボトム値検出・
保持回路が、第２の保持容量と第２のリセット信号端子
を具備する第２の増幅回路とを有し、閾値設定回路が、
その外部に第３のリセット信号端子を有し、上記第３の
リセット信号端子が、バッファ増幅回路を介して上記第
１、第２のリセット信号端子に接続されている構成とし
た。また上記構成の回路を基本回路とし、この基本回路
を複数互いに縦続接続して多段化構成とした。

【００１９】

【作用】本発明は、入力信号波形のピーク値とボトム値
とを検出・保持し、その中間の値を閾値として出力する
閾値設定回路と、この閾値を中心に入力信号を線形領域
で増幅しながら出力振幅を一定に保つ振幅制限増幅回路
とを組み合わせたので、入力信号レベルが大きく変動し
ても、オフセット補償、利得補償を瞬時に行うことがで
き、低位相変動で出力の信号振幅を一定に保ち続けるこ
とが可能である。また、閾値設定回路と振幅制限増幅回
路とを組み合わせた基本回路を多段化することによっ
て、広ダイナミックレンジ化することができ、集積回路
製造時に発生するオフセットバラツキを小さくすること
ができる。

【００２０】

【実施例】図１は、本発明の一実施例である基本回路Ｂ
Ｃ１を示す回路図であ。

【００２１】基本回路ＢＣ１は、自動閾値設定回路（Ａ
ＴＣ：Automatic Threshold Controll）１０と、振幅制
限増幅回路４０とで構成され、入力端子Ｔｉと出力端子
Ｔｏとを有する。

【００２２】自動閾値設定回路１０は、入力波形のピー
ク値とボトム値とを検出・保持し、ピーク値とボトム値
とのほぼ中間の値を閾値として出力する閾値設定回路の
一例であり、ピーク値検出・保持回路２０と、ボトム値
検出・保持回路３０と、ピーク値検出・保持回路２０の
出力端子とボトム値検出・保持回路３０の出力端子との
間に直列接続された抵抗Ｒ１、Ｒ２とを有する。ピーク
値検出・保持回路２０は、保持容量２１と増幅回路２２
とを有し、入力端子Ｔｉにおける入力信号の波形のピー
ク値を検出し保持する回路であり、ボトム値検出・保持
回路３０は、保持容量３１と増幅回路３２とを有し、入
力端子Ｔｉにおける入力信号の波形のボトム値を検出し
保持する回路である。

【００２３】なお、ピーク値検出・保持回路２０は、そ
の入力信号がハイであるときに、保持容量２１を充電
し、その入力信号がローであるときは、増幅回路２２の
出力インピーダンスを高くすることによって放電パスを
断ち、波形のピーク値検出・保持を行うものである。一
方、ボトム値検出・保持回路３０は、逆にその入力信号
がローであるときに、保持容量３１を充電し、その入力
信号がハイであるときは、増幅回路３２の出力インピー
ダンスを高くすることによって放電パスを断ち、波形の
ボトム値の検出・保持を行うものである。

【００２４】振幅制限増幅回路４０は、入力端子Ｔｉか
らの入力信号と、この入力信号を線形領域で動作させる
閾値とを受け、所定の入力信号レベル範囲で一定の出力
振幅を出力する振幅制限増幅回路の例であり、入力端子
ａと出力端子ｂと閾値（オフセット電圧）設定端子ｄと
を有する。

【００２５】また、振幅制限増幅回路４０の入力端子と
自動閾値設定回路１０の入力端子とに基本回路ＢＣ１の
入力端子Ｔｉが接続され、自動閾値設定回路１０の出力
端子が振幅制限増幅回路４０の閾値制御端子ｄに接続さ
れ、振幅制限増幅回路４０の出力端子ｂに基本回路ＢＣ
１の出力端子Ｔｏが接続されている。

【００２６】次に、上記実施例の動作について説明す
る。

【００２７】まず、ピーク値検出・保持回路２０、ボト
ム値検出・保持回路３０によって、それぞれ入力信号波
形のピーク値、ボトム値を抽出し、ピーク値とボトム値
との中点の電位が抵抗Ｒ１、Ｒ２の抵抗分割から求めら
れ、この中点の電位を振幅制限増幅回路４０の閾値（オ
フセット電圧値）として与えることによって、オフセッ
ト補償動作を行う。

【００２８】振幅制限増幅回路４０を用いて、ある入力
信号レベル範囲で出力振幅を制限することによって、利
得補償動作を実現している。

【００２９】上記実施例は、図１２に示す従来例と比較
すると、負帰還ループを用いていないので、ループ応答
の遅れによるオフセット補償、利得補償の応答時間が制
限されない。上記実施例において、応答時間は、ピーク
値検出・保持回路２０、ボトム値検出・保持回路３０の
時定数に制限されるが、この時定数をある程度小さく設
定しても、図１２に示す従来例のように全体回路が不安
定になることがない。したがって、上記実施例において
は、信号の１ビット以内の時間で、オフセット補償と利
得補償とを同時に実現できる。

【００３０】図２は、上記実施例における入出力波形の
シュミレーション結果を示す図である。なお、０．８μ
ｍのＭＯＳ集積回路技術を想定してシュミレーションを
行い、入力信号として与えた信号の符号速度は３２Ｍｂ
／ｓである。

【００３１】図２（１）において、入力端子Ｔｉにおけ
る信号波形５１と、ピーク値検出・保持回路２０の出力
信号波形５２と、ボトム値検出・保持回路３０の出力信
号波形５３と、自動閾値設定回路１０の出力信号波形５
４とが記載されている。図２（２）において、振幅制限
増幅回路４０の出力信号波形５５が示されている。な
お、自動閾値設定回路１０の出力信号波形５４は、振幅
制限増幅回路４０の閾値制御端子ｄに印加される信号の
波形であり、振幅制限増幅回路４０の出力信号波形５５
は、基本回路ＢＣ１の出力信号の波形である。

【００３２】上記実施例において、入力信号レベルが小
振幅から大振幅に遷移すると同時に、ピーク値検出・保
持回路２０の出力信号波形５２とボトム値検出・保持回
路３０の出力信号波形５３とが追従し、データの１ビッ
ト以内で、自動閾値設定回路１０の出力信号波形５４で
ある閾値を瞬時に設定していることがわかる。

【００３３】振幅制限増幅回路４０は、入力信号と閾値
電圧とを受けて、出力振幅を制限する増幅動作を行う。
この場合、入力信号波形４１の中点に閾値が設定されて
いるので、振幅制限増幅回路４０の出力信号波形５５
（つまり基本回路ＢＣ１の出力波形）は、図２（２）に
示すように、波形ひずみ、デューティ変動をほとんど生
じることなく、一定振幅の信号を出力し続けることがで
きる。

【００３４】このように、上記実施例では、入力信号レ
ベルの変動に対してオフセット補償、利得補償を瞬時に
行い、波形ひずみ、デューティ変動をほとんど生じるこ
となく一定の振幅の信号を出力し続けることができる。

【００３５】図３は、本発明の他の実施例を示す回路図
であって、図１に示す基本回路ＢＣ１と同じ基本回路Ｂ
Ｃ２、…、ＢＣｎをｎ段に縦続接続した場合を示す回路
図である。

【００３６】基本回路ＢＣ１、ＢＣ２、…、ＢＣｎを多
段に縦続接続することによって、広いダイナミックレン
ジで入力信号を増幅することが可能になるとともに、集
積回路製造時の素子バラツキに起因する増幅回路２２、
３２、４０、抵抗Ｒ１、Ｒ２、保持容量２１、３１等の
閾値バラツキを許容することができる。以下、これらに
ついて説明する。

【００３７】図４は、図３に示す実施例におけるレベル
ダイヤグラムを模式的に示したものである。

【００３８】図４において、基本回路ＢＣ１の入力信号
レベルがｘである場合には、２段目の基本回路ＢＣ２で
出力振幅が制限され、基本回路ＢＣ１の入力信号レベル
がｙである場合には、３段目の基本回路ＢＣ３で出力振
幅が制限され、基本回路ＢＣ１の入力信号レベルがさら
に小さいｚである場合には、ｎ段目の基本回路ＢＣｎで
出力振幅が制限される。このように基本回路を多段化す
れば、多段化する段数が多い程、基本回路ＢＣ１（初段
の基本回路）の最小入力レベルを低減でき、ダイナミッ
クレンジを拡大できることがわかる。

【００３９】図５は、図３に示す多段構成において、各
段でのオフセット補償動作を説明する図である。

【００４０】図５において、集積回路の製造時の素子バ
ラツキ（トランジスタ性能や抵抗値、容量値のバラツ
キ）を考慮し、初段（基本回路ＢＣ１）の自動閾値設定
回路１０の出力が入力信号の中央値からずれる量が多段
化によってどのように変化するかを示してある。

【００４１】太い矢印５１ａ、５１ｂ、５１ｃは、各増
幅段の入力信号振幅を示し、Ｐ１、Ｐ２、Ｐ３は、各段
におけるピーク値検出・保持回路２０の出力レベルを示
し、Ｂ１、Ｂ２、Ｂ３は、各段におけるボトム値検出・
保持回路３０の出力レベルを示し、Ｖｔｌ、Ｖｔ２、Ｖ
ｔ３は、各段における自動閾値設定回路１０の出力レベ
ルを示している。

【００４２】なお、回路動作時において、ピーク値検出
・保持回路２０は、ローレベルからハイレベルへの変化
に対しては追従・保持動作を行うが、逆の変化には追従
しないことを仮定し、一方、にボトム値検出・保持回路
３０ではハイレベルからローレベルへの変化に対しては
追従・保持動作を行うが、逆の変化には追従しないこと
を仮定している。これは、ピーク値、ボトム値の検出・
保持動作は、一般に容量に電荷を蓄積させることによっ
て、ピーク値、ボトム値を検出・保持しているために、
原理的に一方向にしか追従させることしかできないから
である。

【００４３】図５では、初段の閾値は入力信号振幅の中
央に設定されていないが、増幅動作（反転増幅動作）と
ともに、ピーク値、ボトム値の検出・保持動作を繰り返
し、３段目における振幅制限増幅回路４０の入力で信号
振幅の中央に設定されている。

【００４４】このように多段化によって、集積回路の製
造時の素子バラツキ（トランジスタ性能や抵抗値、容量
値のバラツキ）を許容することができる。これは、閾値
設定時に抵抗Ｒ１とＲ２とによって抵抗分割しているた
めであり、各段の閾値設定の利得と信号増幅の利得とが
６ｄＢ（２倍）異なっているためで、この利得差と多段
構成とによって製造時のバラツキを許容できる。

【００４５】ここで、段数ｎと許容できるオフセット電
圧Ｖｏｆｆとの関係を解析的に求める。図５より、増幅
器４０の電圧利得をＡｖとし、入力信号の最小振幅をＶ
ｓとすると、オフセット電圧が増幅された電圧よりも、
信号の増幅電圧が上回ることが、最適な閾値を設定でき
る条件となるので、この条件式は次のように与えられ
る。

【００４６】Ｖｏｆｆ・（Ａｖ／２）ⁿ ・２＜Ｖｓ
・Ａｖⁿ …（１）式この式を整理すると、Ｖｏｆｆ＜Ｖｓ・２^n-1 …（２）式となる。ここで、注目すべき点は、許容できるオフセッ
ト電圧Ｖｏｆｆは、アンプの利得とは関係なく、アンプ
の段数によって決まることである。

【００４７】図６は、図３に示す多段構成において、入
力信号の最小振幅Ｖｓとして１０ｍＶを想定したとき
に、製造時の素子バラツキに起因して発生するオフセッ
ト電圧の許容値（初段回路に許容できるオフセット電圧
の許容値）と回路の段数との関係を、（２）式に基づい
て算出し示した図である。

【００４８】図６から、基本回路の段数を増すに従っ
て、オフセット電圧の許容値が大きくなることがわか
る。

【００４９】図７は、図３に示す多段構成において、３
段構成にした場合における動作波形のシュミレーション
結果を示す図である。

【００５０】図７において、各段の振幅制限増幅回路４
０の入力端子における入力信号波形５１−１、５１−
２、５１−３、各段のピーク検出回路２０の出力波形５
２−１、５２−２、５２−３、各段のボトム検出保持回
路３０の出力波形５３−１、５３−２、５３−３、自動
閾値設定回路１０の出力波形５４−１、５４−２、５４
−３、最終段の出力波形５５が示されている。なお、波
形を示す符号中のハイフンの後の数字は段数を示してお
り、たとえば、入力信号波形５１−１は、１段目の基本
回路ＢＣ１の入力信号波形を示し、出力波形５２−３
は、３段目の基本回路ＢＣ３の出力信号波形を示してあ
る。

【００５１】初段の入力波形５１−１は、時間が４００
ｎｓまでは振幅を０．００６５Ｖ、７００ｎｓまでは
０．０６５Ｖ、それ以降は０．６５Ｖにしてあり、最終
段の出力振幅としては３．２Ｖが得られるように構成し
ている。０．００６５Ｖの最小入力信号振幅時は、３段
目で振幅制限がかかり、０．０６５Ｖの入力信号振幅時
は、２段目で振幅制限がかかり、０．６５Ｖの入力信号
振幅時は、初段で振幅制限がかかっている。また、最適
な閾値設定がなされることによって、０．００６５Ｖ〜
０．６５Ｖの４０ｄＢに渡る入力信号振幅のダイナミッ
クレンジに対して、出力振幅一定でデューティ変動の小
さい出力波形が得られている。

【００５２】図８は、図１に示す実施例において、リセ
ット機能を付加した実施例を示す回路図である。

【００５３】図８に示す基本回路ＢＣａ１は、図１に示
す基本回路ＢＣ１と基本的には同じであるが、図１に示
す自動閾値設定回路１０の代わりに、自動閾値設定回路
１０ａが設けられ、また、リセット信号のバッファ増幅
回路７１を介して、リセット信号端子７１ｔが基本回路
ＢＣａ１に接続されている点が基本回路ＢＣ１とは異な
る。つまり、基本回路ＢＣａ１の閾値設定回路１０ａ
は、その外部にリセット信号端子７１ｔを有し、このリ
セット信号端子７１ｔに印加される信号によって、入力
信号と出力信号とが同電位となる機能が付加されてい
る。

【００５４】自動閾値設定回路１０ａは、自動閾値設定
回路１０と基本的には同じであるが、ピーク値検出・保
持回路２０の代わりにピーク値検出・保持回路２０ａが
設けられ、ボトム値検出・保持回路３０の代わりにボト
ム値検出・保持回路３０ａが設けられている点が異な
る。ピーク値検出・保持回路２０ａは、基本的にはピー
ク値検出・保持回路２０と同じであるが、リセット信号
端子ｒを有する増幅回路２２ａが増幅回路２２の代わり
に設けられている点が異なる。ボトム値検出・保持回路
３０ａは、基本的にはボトム値検出・保持回路３０と同
じであるが、リセット信号端子ｒを有する増幅回路３２
ａが増幅回路３２の代わりに設けられている点が異な
る。

【００５５】図１に示す実施例では、ピーク値検出・保
持回路２０とボトム値検出・保持回路３０とは、一方向
のレベル変化にしか追従しないため、図７に示したよう
に、信号が小振幅から大振幅へ変化する場合には瞬時に
応答が可能であるが、逆の場合には追従しない。ところ
が、図８に示す実施例においては、信号振幅が低減する
場合も応答が可能である。

【００５６】つまり、図８に示す実施例においては、ピ
ーク値検出・保持回路２０ａ、ボトム値検出・保持回路
３０ａにおけるホールド容量２１、３１に充電された電
荷が、リセット信号によって、瞬時に放電され、初期状
態に戻り、したがって信号が大振幅から小大振幅へ変化
するときに初期状態に戻せば、信号が大振幅から小振幅
へ変化する場合に瞬時に応答できる。なお、ピーク値検
出・保持回路２０ａ、ボトム値検出・保持回路３０ａに
おけるリセット機能とは、ホールド容量２１、３１に充
電された電荷を瞬時に放電し、初期状態に戻す機能であ
る。

【００５７】図９は、図８に示す実施例におけるリセッ
ト動作をシュミレーションした結果を示す図である。

【００５８】図９において、入力端子Ｔｉにおける入力
信号波形５１、ピーク値検出・保持回路２０ａの出力信
号波形５２、ボトム値検出・保持回路３０ａの出力信号
波形５３、自動閾値（オフセット電圧）設定回路１０ａ
の出力信号波形５４、図８の振幅制限増幅回路４０の出
力信号波形５５、リセット信号端子７１ｔにおけるリセ
ット信号波形５６が示されている。なお、設定回路１０
ａの出力信号波形５４は、振幅制限増幅回路４０の閾値
制御端子ｄに印加される信号の波形であり、振幅制限増
幅回路４０の出力信号波形５５は、基本回路ＢＣａ１の
出力信号の波形である。

【００５９】図９においては、入力信号波形５１が大振
幅である状態が終了した後に、リセット信号を与え、そ
の後、入力信号波形５１が小振幅である動作へ切り替わ
る場合を示してある。この図９において、リセット信号
を印加することによって、ピーク値検出・保持回路２０
ａの出力信号（５２）、ボトム値検出・保持回路３０ａ
の出力信号（５３）、自動閾値設定回路１０ａの出力信
号（５４）がほぼ同電位となる初期状態に一旦戻され、
その後、小振幅の入力信号に対して追従していることが
わかる。

【００６０】図１０は、本発明の他の実施例を示す回路
図であって、図８に示す基本回路ＢＣａ１を多段化した
ものである。

【００６１】この場合、基本回路ＢＣａ１と同じ基本回
路ＢＣａ２、……、ＢＣａｎを縦続接続し、基本回路Ｂ
Ｃａ１、ＢＣａ２、……、ＢＣａｎ内の各閾値設定回路
１０ａは、その外部にリセット信号端子を有し、このリ
セット信号端子に印加される信号によって、入力信号と
出力信号とが同電位となる機能が付加され、複数段縦続
接続されている基本回路ＢＣａ１、ＢＣａ２、……、Ｂ
Ｃａｎの各リセット信号端子の間に、それぞれ遅延回路
８１、８２、……が付加され、複数段縦続接続されてい
る基本回路ＢＣａ１、ＢＣａ２、……、ＢＣａｎにおけ
る１段目の基本回路ＢＣａ１のリセット信号端子７１ｔ
を全体のリセット信号端子に設定してある。

【００６２】つまり、各段のリセット信号は、遅延回路
８１、８２、……によって遅延され、リセット動作が安
定になる。すなわち、全段を同時にリセットすると、各
段の回路の出力も変化するために、２段目以降の回路で
は前段出力の応答特性の影響を受け、正しくリセットさ
れない可能性がある。このために、初段から順次リセッ
ト動作を施し、各段が正しく初期状態にリセットできる
よに、遅延回路８１、８２、……を挿入してある。な
お、各遅延回路８１、８２、……の間に、リセット信号
のバッファ増幅回路７１、７２、……、７ｎが設けられ
ている。

【００６３】図１１は、図１０の実施例において、３段
縦続接続した場合にシュミレーションを行った結果を示
す図である。

【００６４】図１１において、各段の振幅制限増幅回路
４０の入力端子での入力信号波形５１−１、５１−２、
５１−３、各段のピーク検出回路２０ａの出力波形５２
−１、５２−２、５２−３、各段のボトム検出保持回路
３０ａの出力波形５３−１、５３−２、５３−３、自動
閾値設定回路１０ａの出力波形５４−１、５４−２、５
４−３、最終段の出力波形５５が示されている。

【００６５】このシュミレーション結果は、初段の入力
波形５１−１として、０．６５Ｖの大振幅信号を与えて
おき、一旦信号をゼロにし、次にリセット信号を与え、
そのあと０．００６５Ｖの小振幅信号を、初段の入力信
号として与えたときの解析結果を示している。

【００６６】各段の回路が遅延リセット信号によって、
順次初期状態（ピーク検出・保持回路２０ａ、ボトム検
出・保持回路３０ａ、自動閾値設定回路１０ａの出力が
ほぼ一致する状態）に設定され、その後、小振幅の信号
が入力されたときに、瞬時に応答特性が得られているこ
とがわかる。この実施例は、オフセットバラツキを許容
できることから、集積回路化に極めて適している。

【００６７】上記各実施例において、閾値設定回路１
０、１０ａは、検出されたピーク値と上記ボトム値との
中間の電位を閾値として出力するが、検出されたピーク
値と上記ボトム値との中間の電位に限らず、ピーク値と
上記ボトム値とのほぼ中間の電位を閾値として出力する
ようにしてもよい。

【００６８】また、上記実施例は、光受信回路用に使用
する以外に、無線通信システムや測定システム等に必要
となる高利得や広ダイナミックレンジの低ジッタ振幅制
限増幅回路としても使用することができる。

【００６９】

【発明の効果】請求項１に記載の発明によれば、入力信
号波形のピーク値とボトム値とを検出し、そのほぼ中点
を閾値として出力する閾値設定回路と、この閾値を使用
し出力振幅を一定に保つ振幅制限増幅回路とを組み合わ
せているので、入力信号レベルの変動に対してオフセッ
ト補償、利得補償を瞬時に行い、波形ひずみ、デューテ
ィ変動をほとんど生じることなく一定の振幅の信号を出
力し続けることができるという効果を奏する。また、基
本回路にリセット機能を付加しているので、このリセッ
ト機能によって入力信号波形のピーク値とボトム値とが
瞬時に、初期状態に戻り、したがって、入力信号が大振
幅から小大振幅へ変化する場合に瞬時に応答できるとい
う効果を奏する。

【００７０】

【００７１】請求項２に記載の発明によれば、基本回路
を多段化することによって、広ダイナミックレンジ化す
ることができ、集積回路製造時に発生するオフセットバ
ラツキを小さくすることができるという効果を奏する。
また、複数段縦続接続されている基本回路の各リセット
信号端子の間に、遅延回路が付加され、１段目の基本回
路のリセット信号端子を全体のリセット信号端子として
あるので、初段から順次リセット動作を施し、各段が正
しく初期状態にリセットできるという効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例である基本回路ＢＣ１を示す
回路図であ。

【図２】上記実施例における入出力波形のシュミレーシ
ョン結果を示す図である。

【図３】本発明の他の実施例を示す回路図であって、図
１に示す基本回路ＢＣ１をｎ段に縦続接続した場合を示
す回路図である。

【図４】図３に示す実施例におけるレベルダイヤグラム
を模式的に示す図である。

【図５】図３に示す多段構成において、各段でのオフセ
ット補償動作を説明する図である。

【図６】図３に示す多段構成において、入力信号の最小
振幅Ｖｓとして１０ｍＶを想定したときに、製造時の素
子バラツキに起因して発生するオフセット電圧の許容値
と回路の段数との関係を示した図である。

【図７】図３に示す多段構成において、３段構成にした
場合における動作波形のシュミレーション結果を示す図
である。

【図８】図１に示す実施例において、リセット機能を付
加した実施例を示す回路図である。

【図９】図８に示す実施例におけるリセット動作をシュ
ミレーションした結果を示す図である。

【図１０】本発明の他の実施例を示す回路図であって、
図８に示す基本回路ＢＣａ１を多段化したものである。

【図１１】図１０の実施例において、３段縦続接続した
場合にシュミレーションを行った結果を示す図である。

【図１２】従来の光受信回路の一例を示す回路図であ
る。

【図１３】上記従来の電圧増幅回路における入出力波形
の応答特性を模式的に示した図である。

【符号の説明】

ＢＣ１〜ＢＣｎ、ＢＣａ１〜ＢＣａｎ…基本回路、Ｔｉ…入力端子、Ｔｏ…出力端子、１０、１０ａ…自動閾値設定回路、２０、２０ａ…ピーク値検出・保持回路、２１、２１ａ…保持容量、２２、２２ａ…増幅回路、３０、３０ａ…ボトム値検出・保持回路、３１、３１ａ…保持容量、３２、３２ａ…増幅回路、４０…振幅制限増幅回路、５１…入力端子Ｔｉにおける入力信号波形、５２…ピーク値検出・保持回路２０の出力信号波形、５３…ボトム値検出・保持回路３０の出力信号波形、５４…自動閾値設定回路１０の出力信号波形、５５…振幅制限増幅回路４０の出力信号波形、５１−１、５１−２、５１−３…振幅制限増幅回路４０
の入力信号波形、５２−１、５２−２、５２−３…ピーク検出・保持回路
２０、２０ａの出力波形、５３−１、５３−２、５３−３…ボトム検出・保持回路
３０、３０ａの出力波形、５４−１、５４−２、５４−３…自動閾値設定回路１
０、１０ａの出力波形、５５…最終段の出力波形、７１〜７ｎ…リセット信号のバッファ増幅回路、７１ｔ…リセット信号端子、８１、８２…遅延回路。

フロントページの続き (72)発明者赤沢幸雄東京都千代田区内幸町１丁目１番６号日本電信電話株式会社内 (56)参考文献特開昭61−260372（ＪＰ，Ａ) 特開平２−101637（ＪＰ，Ａ) 特開平３−127552（ＪＰ，Ａ) 特開昭51−48364（ＪＰ，Ａ) 特開平３−201621（ＪＰ，Ａ) 特開昭64−7813（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03G 11/00 H03F 3/08 H03F 3/34 H04B 10/04 H03K 5/08

Claims

(57)【特許請求の範囲】

【請求項１】入力信号波形のピーク値を検出・保持す
るピーク値検出・保持回路と、上記入力信号波形のボト
ム値を検出・保持するボトム値検出・保持回路とを備
え、上記ピーク値と上記ボトム値とのほぼ中間の値を閾
値として出力する閾値設定回路と；上記入力信号と、この入力信号を線形領域で動作させる
上記閾値とを受け、所定の入力信号レベル範囲で一定の
出力振幅を出力する振幅制限増幅回路と；を有する基本回路であって、上記ピーク値検出・保持回路は、第１の保持容量と第１
のリセット信号端子を具備する第１の増幅回路とを有
し、上記ボトム値検出・保持回路は、第２の保持容量と
第２のリセット信号端子を具備する第２の増幅回路とを
有し、上記閾値設定回路は、その外部に第３のリセット信号端
子を有し、上記第３のリセット信号端子はバッファ増幅
回路を介して上記第１、第２のリセット信号端子に接続
され、上記振幅制限増幅回路の入力端子と上記閾値設定回路の
入力端子とが上記基本回路の入力端子に接続され、上記
閾値設定回路の出力端子が上記振幅制限増幅回路の閾値
制御端子に接続され、上記振幅制限増幅回路の出力端子
が上記基本回路の出力端子に接続され、上記第１、２の
増幅回路の入力端子は、上記閾値設定回路の入力端子に
接続され、上記第１、２の増幅回路の出力端子は、上記
閾値設定回路の出力端子に接続され、上記第１の保持容
量の一端は、上記第１の増幅回路の出力端子に接続され
かつ他端は接地され、上記第２の保持容量の一端は、上
記第２の増幅回路の出力端子に接続されかつ他端は接地
されていることを特徴とする増幅回路。
【請求項２】請求項１において、上記基本回路が複数互いに縦続接続され、複数段縦続接
続されている上記基本回路の各リセット信号端子の間
に、遅延回路が付加され、上記基本回路における１段目
の基本回路の上記第３のリセット信号端子を、全体のリ
セット信号端子としたことを特徴する増幅回路。