JP3273019B2 - データ受信装置のｐｌｌ制御方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、モデム等のデータ
受信装置における受信信号の同期をとるためのＰＬＬ
（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）のクロックの
位相を制御するためのＰＬＬ制御方法に関し、特に、自
動等化器のタップ係数を利用して、ＰＬＬ制御信号を得
るＰＬＬ制御方法に関する。

【０００２】モデム（変復調装置）は、回線を使用した
データ通信網で広く利用されている。このようなモデム
において、受信信号の同期をとるためのＰＬＬクロック
を生成することが、安定なデータ通信に必要となる。

【０００３】

【従来の技術】図９は、ナイキスト伝送のスペクトル
図、図１０は、非ナイキスト伝送のスペクトル図、図１
１は従来技術の構成図、図１２（Ａ）〜図１２（Ｃ）
は、従来技術の説明図である。

【０００４】従来のモデムのＰＬＬ制御方法において
は、トレーニング終了後の定常通信において、受信キャ
リアからタイミング位相成分を抽出し、ＰＬＬ制御信号
を得ていた。このような方法は、ナイキスト伝送方式の
場合には、ナイキスト周波数が存在するため、受信キャ
リアからタイミング位相を抽出することを容易にでき
る。

【０００５】即ち、図９のナイキスト伝送の周波数分布
を示すスペクトル図に示すように、ナイキスト伝送方法
は、時間軸上で、ナイキスト間隔（ナイキスト周波数）
上に、配置された信号点をナイキスト間隔で伝送する方
法である。ナイキスト伝送方法では、他の信号点との符
号間干渉無しに、信号点を伝送できる。

【０００６】ところで、近年のモデムでは、例えば、伝
送速度が、２８．８ｋｂｐｓという高速なモデムが提案
されている。このようなモデムでは、ナイキスト伝送方
法を採用せずに、非ナイキスト伝送方法を採用してい
る。

【０００７】図１０の非ナイキスト伝送の周波数分布を
示すスペクトル図に示すように、非ナイキスト伝送方法
は、時間軸上で、２つのナイキスト間隔の間に配置され
た信号点を、ナイキスト間隔で伝送する伝送方法であ
る。非ナイキスト伝送方法では、他の信号点との符号間
干渉を持たせて、信号点を伝送する。

【０００８】このような非ナイキスト伝送方法では、ナ
イキスト周波数が存在しないため、タイミング成分の抽
出は困難となる。

【０００９】又、信号が伝送される回線によっては、搬
送リンクを経由するため、信号に位相遅延歪みが発生し
てしまう。このため、タイミング位相の抽出が困難とな
る。

【００１０】このように、非ナイキスト伝送方法を用い
る場合や、回線状態によって、定常状態において、受信
キャリアからのタイミング成分の抽出が困難となる。こ
のため、ＰＬＬが不安定となり、モデムのエラーレート
の増大等の性能劣化を引き起こす。

【００１１】定常状態において、このようなタイミング
抽出方法を使用せずに、安定なＰＬＬ制御信号を得る方
法が提案されている（日本国特許公開平成８年３３５９
６２号公報等）。図１１及び図１２によりこの方法を説
明する。

【００１２】図１１のモデムの受信部の構成図に示すよ
うに、回線を介して受信したアナログ信号（受信信号）
は、アナログーデジタル変換器９０により、デジタル信
号に変換される。アナログーデジタル変換器９０から出
力されたデジタル信号は、復調部９１で復調される。

【００１３】復調部９１からの出力は、ロールオフフィ
ルタ（ＲＯＦ）９２で波形整形される。そして、ロール
オフフィルタ９２の出力は、自動利得制御部（ＡＧＣ）
９３で自動利得制御された後、自動等化部（ＥＱＬ）９
４で波形等化される。そして、自動等化出力は、図示し
ない判定部に入力して、受信データが再生される。

【００１４】一方、データ送信に際して、データ送信前
に、所要パターンのトレーニングデータを送信する。受
信装置は、このトレーニングデータを復調して、各部の
初期化処理を行う。ここで、タイミング抽出／位相回転
量算出部９５は、データ信号に先立って送信されるトレ
ーニング信号中のタイミング成分を抽出して、タイミン
グ成分の位相回転量を算出する。

【００１５】選択部９７は、トレーニング期間中は、こ
の位相回転量をＰＬＬ制御信号として選択する。これに
より、トレーニング期間中は、トレーニング信号のタイ
ミング位相により、タイミングＰＬＬ部（ＴＩＭ ＰＬ
Ｌ）９８が位相制御される。

【００１６】即ち、タイミングＰＬＬ部９８は、位相回
転量をゼロとするように、内部クロックを位相制御す
る。この位相制御されたサンプリング信号（クロック）
は、アナログーデジタル変換器９０に出力される。これ
により、サンプリング信号の位相は、トレーニング信号
の位相に同期する。

【００１７】トレーニング期間に続くデータ通信時（定
常時）には、前述のように、受信信号のキャリアからタ
イミング位相成分を抽出することが困難である。このた
め、自動等化部９４のタップ係数からＰＬＬ制御信号を
得る。自動等化部９４は、回線歪みなどによる受信信号
の波形歪みを取り除くものであり、トランスバーサルフ
ィルタで構成されている。

【００１８】自動等化部９４は、回線状態に合わせた最
適な等化特性が得られるように、タップ係数を動的に制
御する。トレーニング時には、トレーニングデータによ
ってタップ係数が初期設定される。回線状態に応じて、
自動等化部９４のタップ群のセンターに位置するセンタ
ータップのタップ係数が最も成長し、その両脇のタップ
のタップ係数は、回線状態に応じて、ある程度成長す
る。これにより、その時点での最適な等化特性を実現す
る。

【００１９】ここで、タイミング位相が同期している場
合には、タップ係数は、トレーニング直後の値と同じ値
を保持する。一方、タイミング位相がずれると、それに
合わせて、トレーニング時に設定されたタップ係数が、
センタータップに対して右方向又は左方向に移動する。

【００２０】図１２（Ａ）は、タイミング位相が同期し
ている時の各タップのタップ係数を分布を示している。
この場合、センタータップ値が最も大きく、左右のタッ
プ係数が、回線状態に応じた値に設定される。

【００２１】図１２（Ｂ）は、タイミング位相が遅れて
いる場合の各タップのタップ係数の分布を示す。この場
合には、位相遅れを補償するため、センタータップに対
し右側のタップのタップ係数が大きな値になるように、
左側のタップのタップ係数が小さな値になるように制御
される。

【００２２】図１２（Ｃ）は、タイミング位相が進んで
いる場合の各タップ係数の分布を示す。この場合には、
位相進みを補償するため、センタータップに対し左側の
タップのタップ係数が大きな値になるように、右側のタ
ップのタップ係数が小さな値になるように制御される。

【００２３】従って、タップ係数の値に応じて、受信信
号の位相の進み／遅れを検出することができる。タップ
係数は、トレーニング時に正しく設定されるから、定常
時にタップ係数の分布がトレーニング時の分布に保持さ
れるように、ＰＬＬ制御を行う。このため、従来技術で
は、センタータップの左側のタップのタップ係数の和
と、右側のタップのタップ係数の和との差をとるタップ
左右差抽出部９６（図１１参照）を設けていた。そし
て、定常時に、選択部９７が、このタップ左右差抽出部
９６の出力を、ＰＬＬ制御入力として選択して、この差
がゼロになるように、タイミングＰＬＬ部９８を制御し
ていた。

【００２４】

【発明が解決しようとする課題】しかしながら、従来技
術では、次の問題があった。

【００２５】回線の特性はばらつくため、回線特性によ
っては、トレーニングによる引き込み直後に、タップ左
右差抽出部の出力がゼロとならない場合がある。このよ
うな回線特性を有する回線に対しても、タップ左右差抽
出出力がゼロとなるようにＰＬＬ制御するため、引き込
み直後からタップ左右差抽出出力がゼロになるまで、位
相が過渡的にシフトして、不安定な状態が生じるという
問題があり、引き込み直後のデータ伝送が不安定になっ
ていた。

【００２６】又、引き込み直後に、タップ左右差抽出出
力がゼロとならない場合でも、タップ左右差抽出出力が
ゼロになるように、ＰＬＬ制御するため、引き込み時の
タイミング位相と異なる位相で同期してしまうという問
題があり、正確な位相同期が困難であった。

【００２７】本発明の目的は、回線特性にかかわらず、
引き込み時の位相に同期するためのデータ受信装置のＰ
ＬＬ制御方法を提供するにある。

【００２８】本発明の他の目的は、回線特性にかかわら
ず、引き込み直後の過渡的なシフト状態の発生を防止す
るためのデータ受信装置のＰＬＬ制御方法を提供するこ
とにある。

【００２９】本発明の更に他の目的は、回線特性にかか
わらず、タップ係数を利用しても、正確に位相同期する
ためのデータ受信装置のＰＬＬ制御方法を提供すること
にある。

【００３０】

【課題を解決するための手段】この目的の達成のため、
本発明は、復調された受信信号を自動等化する自動等化
部を有するデータ受信装置のＰＬＬ制御方法を示す。そ
して、そのＰＬＬ制御方法は、トレーニング信号に応じ
て、ＰＬＬのタイミング位相の引き込みを行うステップ
と、引き込み直後に、自動等化部のセンタータップの右
側のタップのタップ係数の和から右側の基準値を求め、
自動等化部のセンタータップの左側のタップのタップ係
数の和から左側の基準値を求めるステップと、両基準値
を求めた後、自動等化部のセンタータップの右側のタッ
プのタップ係数の和を算出した後、前記和と右側の基準
値との第１の差を求め、自動等化部のセンタータップの
左側のタップのタップ係数の和を算出した後、前記和と
左側の基準値との第２の差を求めるステップと、第１の
差と第２の差との差を求め、ＰＬＬの制御信号を得るス
テップとを有する。

【００３１】本発明では、引き込み直後の右側タップ係
数の和と左側タップ係数の和とを右側及び左側基準値と
して、格納しておく。以降、右側タップ係数の和を算出
して、右側基準値との第１の差を計算し、左側タップ係
数の和を算出して、左側基準値との第２の差を計算す
る。これにより、タイミング引き込み直後の位相（基準
値）からのずれが判る。そして、第１の差と第２の差と
の差をとり、ＰＬＬ制御信号を得る。このため、位相の
ずれ量、方向が得られる。

【００３２】このように、本発明では、引き込み直後の
右側タップ係数の和と左側タップ係数の和とを右側及び
左側基準値として、格納しておき、基準値との差がゼロ
となるように、ＰＬＬ制御する。このため、回線特性が
ばらついても、正確に引き込み時の位相に合わせること
ができる。又、引き込み直後の基準値に、ＰＬＬ制御す
るため、引き込み直後の過渡的なシフト状態の発生を防
止でき、引き込み直後から安定なデータ伝送が可能とな
る。

【００３３】

【発明の実施の形態】図１は、本発明の一実施の態様の
モデム受信部のブロック図、図２は、図１の自動等化部
の等価回路図である。

【００３４】図１に示すように、アナログ／デジタル変
換器１は、回線を介して受信したアナログ信号（受信信
号）をデジタル信号に変換する。復調部２は、アナログ
／デジタル変換器１から出力されたデジタル信号を復調
する。ロールオフフィルタ（ＲＯＦ）３は、復調部２か
らの出力を波形整形する。

【００３５】自動利得制御部（ＡＧＣ）４は、ロールオ
フフィルタ３の出力を、自動利得制御する。自動等化部
（ＥＱＬ）５は、自動利得制御部４の出力を波形等化す
る。そして、自動等化出力は、図示しない判定部に入力
して、受信データが再生される。

【００３６】図２の自動等化部の等価回路図に示すよう
に、自動等化部５は、周知のトランスバーサルフィルタ
で構成されている。即ち、自動等化部５では、Ｌ（＝ｍ
＋ｎ＋１）個のタップ５０〜６ｎが直列接続される。例
えば、自動等化部５のタップは、６４個のタップで構成
されている。

【００３７】各タップ５０〜６ｎの出力には、タップ係
数ＣＬ１〜ＣＬｍ、ＣＣ、ＣＲ１〜ＣＲｎが乗算器３０
〜４ｎにより乗算される。各乗算器３０〜４ｎの出力
は、図示しない判定部に入力され、データ再生される。
又、タップ係数ＣＬ１〜ＣＲｎは、判定部の判定誤差に
応じて、更新される。

【００３８】ここで、自動等化部５のタップ係数の成長
量が最大となるタップ６０をセンタータップとする。セ
ンタータップ６０のタップ係数ＣＣは、定常時に最大に
成長する。このセンタータップ６０の右側に位置するタ
ップ６１〜６ｎを右側タップとする。又、このセンター
タップ６０の左側に位置するタップ５０〜５ｍを左側タ
ップとする。

【００３９】図１に戻り、タイミング抽出／位相回転量
算出部６は、受信信号のタイミング成分を抽出して、タ
イミング成分の位相回転量を算出する。選択部７は、ト
レーニング期間中は、この位相回転量をＰＬＬ制御信号
として選択する。選択部７は、定常時（データ伝送時）
には、後述する加算部１２からのＰＬＬ制御信号を選択
する。

【００４０】タイミングＰＬＬ部（ＴＩＭ ＰＬＬ）８
は、入力されたＰＬＬ制御信号に応じて、サンプリング
信号の位相を同期制御して、同期制御したサンプリング
信号を出力する。

【００４１】タップ差抽出部９は、後述するように、自
動等化部５の右側タップ６１〜６ｎのタップ係数ＣＲ１
〜ＣＲｎの第１の和ΣＣＲｎと、左側タップ５０〜５ｍ
のタップ係数ＣＬ１〜ＣＬｍの第２の和ΣＣＬｍとを算
出する。そして、タップ差抽出部９は、引き込み直後
は、第１の和ΣＣＲｎと第２の和ΣＣＬｍを、右側基準
値Ｒｒ及び左側基準値Ｌｒとして、記憶する。

【００４２】以降、タップ差抽出部９は、算出した第１
の和ΣＣＲｎと右側基準値Ｒｒとの第１の差（ＲｒーΣ
ＣＲｎ）を計算する。又、タップ差抽出部９は、算出し
た第２の和ΣＣＬｍと左側基準値Ｌｒとの第２の差（Ｌ
ｒーΣＣＬｍ）を計算する。更に、第１の差（ＲｒーΣ
ＣＲｎ）と第２の差（ＬｒーΣＣＬｍ）との差〔（Ｒｒ
ーΣＣＲｎ）ー（ＬｒーΣＣＬｍ）〕を計算し、第１の
ＰＬＬ制御信号（１）を得る。

【００４３】基準値格納部１０は、引き込み直後に計算
された右側基準値Ｒｒと左側基準値Ｌｒとを格納する。
位相誤差抽出部１１は、後述するように、引き込み直後
の位相回転量を積分し、その平均値を基準位相として、
保持する。位相誤差抽出部１１は、以降、位相回転量を
積分して、平均値を算出し、そしてその平均値と基準位
相との第３の差を計算して、第２のＰＬＬ制御信号
（２）を得る。

【００４４】加算部１２は、タップ差抽出部９からの第
１のＰＬＬ制御入力（１）と位相誤差抽出部１１からの
第２のＰＬＬ制御入力（２）とを加算して、選択部７に
出力する。尚、ブロック２〜１２は、デジタル／シグナ
ルプロセッサ（ＤＳＰ）２０が行う処理をブロック化し
たものである。

【００４５】図３は、本発明の一実施の態様のＰＬＬ制
御処理フロー図、図４は図３のタップＰＬＬ処理フロー
図、図５は、図４のセンタータップ決定の説明図、図６
は、図４のセンタータップ決定処理の説明図、図７は、
図３の位相補正処理フロー図、図８は、図３のＰＬＬ制
御シーケンスの説明図である。

【００４６】図３により、全体のＰＬＬ制御処理につい
て、説明する。

【００４７】（Ｓ１）トレーニング期間中か定常時かを
判定する。

【００４８】（Ｓ２）トレーニング時であれば、トレー
ニング信号からタイミング成分を正確に抽出できるた
め、トレーニング信号からタイミング成分を抽出する。
そして、抽出したタイミング成分から位相回転量を算出
する。位相回転量に応じて、ＰＬＬ制御入力を算出す
る。ステップＳ５に進む。

【００４９】（Ｓ３）一方、トレーニング時でないと、
定常時（データ伝送時）である。その場合は、トレーニ
ング信号を利用したタイミング引き込みが困難である。
このため、自動等化部５のタップ係数を利用して、ＰＬ
Ｌ制御入力（１）を作成するタップＰＬＬ処理する。こ
の処理は、図４以下により、説明する。

【００５０】（Ｓ４）次に、長時間の位相ずれを補正す
るため、タイミング位相抽出出力を用いてＰＬＬ制御入
力（２）を作成して、位相誤差補正を行う。この処理
は、図７により説明する。

【００５１】（Ｓ５）作成したＰＬＬ制御入力により、
タイミングＰＬＬ部８をＰＬＬ制御する。

【００５２】次に、図３のタップＰＬＬ処理について、
図４により説明する。尚、図５、図６及び図８も参照し
て、説明する。

【００５３】（Ｓ１０）ＤＳＰ２０のタップ左右差抽出
部９は、自動等化部５の左右タップ値の積算を行う。即
ち、前述したように、抽出部９は、センタータップの右
側タップ６１〜６ｎのタップ係数ＣＲ１〜ＣＲｎを検出
し、左側タップ５０〜５ｍのタップ係数ＣＬ１〜ＣＬｍ
を検出して、記憶する。

【００５４】（Ｓ１１）ＤＳＰ２０は、定常時の開始か
ら（トレーニングの終了から）３６０シンボル目に到達
したかを判定する。ＤＳＰ２０は、３６０シンボル目で
ないと、ステップＳ１３に進む。

【００５５】（Ｓ１２）一方、ＤＳＰ２０は、３６０シ
ンボル目に到達したと判定すると（図８参照）、ＰＬＬ
制御に先立って、自動等化部５のセンタータップの決定
を行う。センタータップの位置が、正確でないなら、自
動等化部５の右側タップと左側タップを正確に把握でき
ない。このため、自動等化部５の左右タップ係数を利用
したＰＬＬ制御信号に誤差が生じる。従って、自動等化
部５のセンタータップの位置を正確に把握する必要があ
る。

【００５６】センタータップは、定常時にタップ係数が
最も成長するタップであり、自動等化部５の設計により
そのタップ位置を予測できる。しかし、搬送リンクを経
由した回線の場合や、非ナイキスト伝送の場合では、タ
イミング抽出が困難となり、トレーニング時のタイミン
グ引き込みに、誤差が発生する場合がある。位相誤差が
発生しても、引き込みが可能となるように、自動等化部
５では、シンボルレートの２倍の速度でサンプリングし
て、等化を行う。

【００５７】この場合に、位相がずれた状態で、自動等
化部５のタップが成長するため、センタータップの位置
がずれる場合がある。図５に示すように、シンボルレー
トの２倍の速度でサンプリングすると、自動等化部５の
タップは、互いに１８０°毎の位相間隔のタップとな
る。引き込み時には、３６０°毎、即ちシンボルレート
毎のタップＣ０、Ｃ２、Ｃ４のタップ係数のみ成長す
る。

【００５８】そして、定常時には、１８０°位相のタッ
プＣ１、Ｃ３のタップ係数が成長し、３６０°位相のタ
ップＣ０、Ｃ２のタップ係数の値は、小さくなる。この
ような場合に、前述の位相誤差により位相がずれた状態
で、自動等化部のタップ係数が成長すると、センタータ
ップの位置がずれる。このずれたセンタータップの位置
を検出するため、引き込み直後のタップ係数の値から、
定常時にタップ係数が最大となるセンタータップの位置
を決定する。

【００５９】図６に示すように、候補となるタップは、
設計上のセンタータップ近傍のタップＴ４４、Ｔ４５、
Ｔ４６である。タップＴ４４、Ｔ４６は、３６０°位相
のタップ、タップＴ４５は、１８０°位相のタップであ
り、これらタップは、隣接して配置されている。これら
タップＴ４４〜Ｔ４６のタップ係数Ｃ４４〜Ｃ４６の大
小比較を行い、いずれかをセンタータップとして決定す
る。

【００６０】即ち、タップＴ４４のタップ係数Ｃ４４
と、タップＴ４６のタップ係数Ｃ４６とを比較する。タ
ップ係数Ｃ４４が、タップ係数Ｃ４６の２倍以上である
時には（Ｃ４４≧２・Ｃ４６である時には）、タップ係
数Ｃ４４のタップＴ４４をセンタータップと決定する。
この場合に、タップＴ４４のタップ係数Ｃ４４が最大に
成長する。

【００６１】タップ係数Ｃ４６が、タップ係数Ｃ４４の
２倍以上である時には（Ｃ４６≧２・Ｃ４４である時に
は）、タップ係数Ｃ４６のタップＴ４６をセンタータッ
プと決定する。この場合に、タップＴ４６のタップ係数
Ｃ４６が最大に成長する。

【００６２】タップ係数Ｃ４４が、タップ係数Ｃ４６の
２倍を越えずに、タップ係数Ｃ４６が、タップ係数Ｃ４
４の２倍を越えない時には（Ｃ４４＜２・Ｃ４６ ＡＮ
Ｄ２・Ｃ４４＞Ｃ４６）、タップＴ４５のタップ係数Ｃ
４５が最大に成長すると判断して、タップ係数Ｃ４５の
タップＴ４５をセンタータップとして決定する。

【００６３】このようにして、センタータップの位置を
判定して、終了する。

【００６４】（Ｓ１３）ＤＳＰ２０は、定常時の開始か
ら３７２（３６０＋１２）シンボル目かを判定する。定
常時から３７２シンボル目でない時は、ステップＳ１５
に進む。

【００６５】（Ｓ１４）定常時から３７２シンボル目に
到達した時は（図８参照）、タップ和の基準値の決定を
行う。即ち、ステップＳ１１で決定したセンタータップ
の右側タップ６１〜６ｎのタップ係数ＣＲ１〜ＣＲｎを
検出し、そのタップ係数ＣＲ１〜ＣＲｎの第１の和ΣＣ
Ｒｎを計算する。同様に、左側タップ５０〜５ｍのタッ
プ係数ＣＬ１〜ＣＬｍを検出し、そのタップ係数ＣＬ１
〜ＣＬｍの第２の和ΣＣＬｍとを計算する。そして、第
１の和ΣＣＲｎを、右側基準値Ｒｒとし、第２の和ΣＣ
Ｌｍを、左側基準値Ｌｒとして、メモリ１０に記憶す
る。そして、ポインターｐを「１」として、終了する。

【００６６】（Ｓ１５）ＤＳＰ２０は、定常時の開始か
ら３６０＋１２×（ｐ＋１）シンボル目かを判定する。
定常時から３６０＋１２×（ｐ＋１）シンボル目でない
時は、終了する。

【００６７】（Ｓ１６）定常時から３６０＋１２×（ｐ
＋１）シンボル目に到達した時は（図８参照）、ＰＬＬ
出力（ＰＬＬ制御信号）（１）の算出を行う。即ち、ス
テップＳ１１で決定したセンタータップの右側タップ６
１〜６ｎのタップ係数ＣＲ１〜ＣＲｎを検出し、そのタ
ップ係数ＣＲ１〜ＣＲｎの第１の和ΣＣＲｎ（＝Ｒ）を
計算する。同様に、左側タップ５０〜５ｍのタップ係数
ＣＬ１〜ＣＬｍを検出し、そのタップ係数ＣＬ１〜ＣＬ
ｍの第２の和ΣＣＬｍ（＝Ｌ）とを計算する。

【００６８】そして、ＤＳＰ２０は、右側基準値Ｒｒと
第１の和Ｒとの第１の差（＝ＲｒーＲ）と、左側基準値
Ｌｒと第２の和Ｌとの第２の差（＝ＬｒーＬ）とを計算
する。更に、ＤＳＰ２０は、第１の差（ＲｒーＲ）と第
２の差（ＬｒーＬ）との差（＝（ＲｒーＲ）ー（Ｌｒー
Ｌ）を計算する。そして、この差をＰＬＬ出力（制御信
号）（１）とする。

【００６９】従って、ＰＬＬ制御信号（１）は、下記式
で示される。

【００７０】 ＰＬＬ制御信号（１）＝（ＲｒーＲ）ー（ＬｒーＬ） （１） 更に、ポインターｐを「ｐ＋１」に更新して、終了す
る。

【００７１】このようにして、図８に示すように、引き
込み直後の３６０シンボル目に、センタータップを決定
して、その後、自動等化部５の左右タップ係数の和から
タップ和の基準値を決定する。以降、１２シンボル毎
に、その時点での右側タップ係数の和ΣＣＲｎと、左側
タップ係数の和ΣＣＬｍとを計算し、且つ各基準値との
第１の差と第２の差を計算する。そして、第１の差と第
２の差との差を計算して、ＰＬＬ制御信号（１）を得
る。

【００７２】このように、引き込み直後の自動等化部５
のタップ係数の和を基準値として記憶して、以降左右タ
ップ係数の和との差を制御量とするので、引き込んだ時
点のタップ係数の状態に制御することが可能となる。こ
のため、回線特性にかかわらず、引き込んだ位相に、ロ
ックすることができる。従って、回線特性による位相ず
れ及び位相シフト状態を防止できる。

【００７３】又、引き込み後の、ＰＬＬ制御前に、自動
等化部５のセンタータップの決定を、引き込み直後のタ
ップ係数から決定しているので、位相ずれが合っても、
正確なセンタータップの位置を判定できる。このため、
左右タップ係数を使用した制御量を正確に計算できる。

【００７４】次に、位相補正処理について、説明する。
位相補正処理は、前述のタップ係数によるＰＬＬ制御を
補うために行われる。前述のタップ係数によるＰＬＬ制
御では、長時間かけてわずかずつの位相ずれが発生す
る。このため、再生データの品質を低下する。この位相
ずれを補正するため、タイミング位相抽出出力を用い
て、位相誤差の補正を行う。

【００７５】非ナイキスト伝送では、タイミング位相抽
出出力は不安定であり、大きなジッタを持つ。このた
め、タイミング抽出出力を一定時間積分して、その平均
値をとる。又、引き込み直後のタイミング位相の平均値
を基準位相として記憶しておき、以降のタイミング位相
との平均値との差を位相誤差とする。

【００７６】図７を用いて、位相補正処理について、説
明する。尚、図８も使用して、説明する。

【００７７】（Ｓ２０）ＤＳＰ２０のタイミング抽出／
位相回転部６は、復調部２の出力からタイミング成分を
抽出して、位相回転量を算出する。

【００７８】（Ｓ２１）ＤＳＰ２０は、定常時の開始か
ら（トレーニングの終了から）１６５００×１２（１９
８０００）シンボル目（６０秒後）に到達したかを判定
する。ＤＳＰ２０は、１９８０００シンボル目でない
と、ステップＳ２３に進む。

【００７９】（Ｓ１２）一方、ＤＳＰ２０は、１９８０
００シンボル目（６０秒後）に到達したと判定すると
（図８参照）、計算した位相回転量の積分動作を開始す
る。そして、終了する。

【００８０】（Ｓ１３）ＤＳＰ２０は、定常時の開始か
ら２４７５０×１２（２９７０００）シンボル目（９０
秒後）かを判定する。定常時から２９７０００シンボル
目でない時は、ステップＳ２５に進む。

【００８１】（Ｓ１４）定常時から２９７０００シンボ
ル目に到達した時は（図８参照）、基準位相（ＴＩＭ
ｒ）の算出を行う。即ち、ステップＳ２２で積分した３
０秒間の位相回転量の平均値を計算して、基準位相ＴＩ
Ｍｒとして記憶する。そして、ポインターｑを「１」と
して、終了する。

【００８２】（Ｓ２５）ＤＳＰ２０は、定常時の開始か
ら２９７０００＋６６０００×ｑシンボル目かを判定す
る。定常時から２９７０００＋６６０００×ｑシンボル
目でない時は、ステップＳ２７に進む。

【００８３】（Ｓ２６）定常時から２９７０００＋６６
０００×ｑシンボル目に到達した時は（図８参照）、Ｐ
ＬＬ出力（ＰＬＬ制御信号）（２）の算出を行う。即
ち、ステップＳ２０で計算し、ステップＳ２２で積分し
た２０秒間の位相回転量の平均値ＴＩＭを算出する。そ
して、ＤＳＰ２０の位相誤差抽出部１１は、基準位相Ｔ
ＩＭｒから検出した平均値ＴＩＭを差し引き、係数ｋを
掛けて、積算して、ＰＬＬ制御信号（２）を得る。

【００８４】従って、ＰＬＬ制御信号（２）は下記式で
示される。

【００８５】 ＰＬＬ制御信号（２）＝Σｋ（ＴＩＭｒーＴＩＭ） （２） 尚、ｋは、ＰＬＬ制御入力（１）の制御力と、位相誤差
補正の制御力とを一致させるための係数である。

【００８６】更に、ポインターｑを「ｑ＋１」に更新し
て、ステップＳ２７に進む。

【００８７】（Ｓ２７）ＤＳＰ２０の加算部１２は、Ｐ
ＬＬ制御信号（１）とＰＬＬ制御信号（２）を加算し
て、最終的なＰＬＬ制御入力ＴＩＭＹを得る。従って、
ＰＬＬ制御入力ＴＩＭＹは、下記式で示される。

【００８８】 ＴＩＭＹ＝ＰＬＬ制御信号（１）＋ＰＬＬ制御信号（２） （３） このようにして、図８に示すように、定常状態後に、６
０秒間待ち、タイミング抽出出力が落ちつくのを待つ。
この後、基準位相の検出のための積分を開始する。基準
位相は、３０秒間の位相回転量の平均値をとる。以降、
２０秒毎に、２０秒間の位相回転量の平均値を計算し、
基準位相との誤差を算出して、この誤差を積算して、Ｐ
ＬＬ制御入力（２）を得る。

【００８９】このように、タイミング位相抽出出力が不
安定で、ジッタを含んでいても、一定時間の平均値をと
っているので、タイミング位相を正確に得ることができ
る。このため、位相補正が正確となる。

【００９０】図８に示すように、トレーニング終了後、
定常状態開始から３８４シンボル目（１１６．４ｍｓ）
までは、ＰＬＬ制御入力ＴＩＭＹは、ゼロである。従っ
て、タイミングＰＬＬ部８は、トレーニング時に引き込
んだ位相で自走する。この間に、自動等化部５のセンタ
ータップの決定と、タップ係数の基準値Ｒｒ、Ｌｒの決
定が行われる。

【００９１】そして、３８４シンボル経過すると、１２
シンボル毎に、基準値と左右タップ和の差（ＲｒーＲ）
ー（ＬｒーＬ）により、ＰＬＬ制御入力ＴＩＭＹが計算
される。タイミングＰＬＬ部８は、このタップＰＬＬ制
御入力により制御される。

【００９２】更に、３６３０００シンボル経過すると、
６６０００毎に、基準位相ＴＩＭｒと平均値ＴＩＭとの
誤差を計算し、その積算値Σｋ（ＴＩＭｒーＴＩＭ）を
得る。そして、ＰＬＬ制御入力は、タップＰＬＬ制御入
力と、位相補正ＰＬＬ制御入力との和〔（ＲｒーＲ）ー
（ＬｒーＬ）＋Σｋ（ＴＩＭｒーＴＩＭ）〕となる。

【００９３】このようにして、引き込み時の位相を基準
として、タップ係数によるＰＬＬ制御が行われるため、
位相が過渡的にシフトした現象を防止でき、引き込み直
後から安定したデータ伝送が可能となる。

【００９４】又、タップ係数にＰＬＬ制御のわずかな誤
差により発生する長時間でゆっくりとした位相誤差を、
タイミング位相抽出出力を平均化して位相補正するの
で、位相誤差を大幅に抑圧したＰＬＬ制御が可能であ
る。

【００９５】上述の実施の態様の他に、本発明は、次の
ような変形が可能である。

【００９６】(1) 前述の実施の態様では、自動等化部を
有するデータ受信装置として、モデムを例に説明した
が、他のデータ受信装置にも適用できる。

【００９７】(2) タップＰＬＬ制御において、センター
タップの決定を行っているが、この決定処理を行わなく
ても良い。

【００９８】(3) 位相補正処理を附加しているが、位相
補正処理を除いても良い。

【００９９】以上、本発明を実施の形態により説明した
が、本発明の主旨の範囲内で種々の変形が可能であり、
これらを本発明の範囲から排除するものではない。

【０１００】

【発明の効果】以上説明したように、本発明によれば、
次の効果を奏する。

【０１０１】(1) 引き込み直後の右側タップ係数の和と
左側タップ係数の和とを右側及び左側基準値として、格
納しておき、基準値との差がゼロとなるように、ＰＬＬ
制御する。このため、回線特性がばらついても、正確に
引き込み時の位相に合わせることができる。

【０１０２】(2) 又、引き込み直後の基準値に、ＰＬＬ
制御するため、引き込み直後の過渡的なシフト状態の発
生を防止でき、引き込み直後から安定なデータ伝送が可
能となる。

【図面の簡単な説明】

【図１】本発明の一実施の形態のブロック図である。

【図２】図１の自動等化部の等価回路図である。

【図３】図１のＰＬＬ制御処理フロー図である。

【図４】図３のタップＰＬＬ処理フロー図である。

【図５】図４のセンタータップの説明図である。

【図６】図４のセンタータップ決定処理の説明図であ
る。

【図７】図３の位相補正処理フロー図である。

【図８】図３のＰＬＬ制御シーケンスの説明図である。

【図９】ナイキスト伝送のスペクトル図である。

【図１０】非ナイキスト伝送のスペクトル図である。

【図１１】従来技術の構成図である。

【図１２】従来技術の説明図である。

【符号の説明】 １ アナログ／デジタル変換器 ２ 復調部 ３ ロールオフフィルタ部 ４ 自動利得制御部 ５ 自動等化部 ６ タイミング抽出部 ７ 選択部 ８ タイミングＰＬＬ部 ９ タップ左右差抽出部 １０ 基準値格納部 １１ 位相誤差抽出部 １２ 加算部 ２０ ＤＳＰ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 27/00 - 27/38 H03L 1/00 - 7/26

Claims (5)

(57)【特許請求の範囲】
1. 【請求項１】 復調された受信信号を自動等化する自動
   等化部を有するデータ受信装置のＰＬＬ制御方法におい
   て、 トレーニング信号に応じて、ＰＬＬのタイミング位相の
   引き込みを行うステップと、 前記引き込み直後に、前記自動等化部のセンタータップ
   の右側のタップのタップ係数の和から右側の基準値を求
   め、前記自動等化部のセンタータップの左側のタップの
   タップ係数の和から左側の基準値を求めるステップと、 前記両基準値を求めた後、前記自動等化部のセンタータ
   ップの右側のタップのタップ係数の第１の和を算出した
   後、前記第１の和と前記右側の基準値との第１の差と、
   前記自動等化部のセンタータップの左側のタップのタッ
   プ係数の第２の和を算出した後、前記第２の和と前記左
   側の基準値との第２の差を求めるステップと、 前記第１の差と第２の差との差を求め、前記ＰＬＬの制
   御信号を得るステップとを有することを特徴とするデー
   タ受信装置のＰＬＬ制御方法。
2. 【請求項２】 請求項１のデータ受信装置のＰＬＬ制御
   方法において、 前記引き込みを行うステップは、前記トレーニング信号
   のタイミング成分を抽出した後、前記タイミング成分の
   位相回転量を算出するステップを有することを特徴とす
   るデータ受信装置のＰＬＬ制御方法。
3. 【請求項３】 請求項１のデータ受信装置のＰＬＬ制御
   方法において、 前記基準値を求めるステップは、前記求めた右側基準値
   と左側基準値とを記憶するステップを有することを特徴
   とするデータ受信装置のＰＬＬ制御方法。
4. 【請求項４】 請求項１のデータ受信装置のＰＬＬ制御
   方法において、 前記引き込み後、前記自動等化部のタップのタップ係数
   の値に応じて、前記自動等化部のセンタータップを決定
   するステップを更に有することを特徴とするデータ受信
   装置のＰＬＬ制御方法。
5. 【請求項５】 請求項１のデータ受信装置のＰＬＬ制御
   方法において、 前記引き込み後に、受信信号から再生したタイミング成
   分の位相からタイミング基準値を得るステップと、 前記受信信号から再生したタイミング成分の位相の平均
   値と前記基準値との第３の差を得るステップと、 前記第１の差と前記第２の差との差に、前記第３の差を
   加算して、前記ＰＬＬ制御信号を得るステップとを更に
   有することを特徴とするデータ受信装置のＰＬＬ制御方
   法。