JP3271215B2 - パッド部及びその形成方法 - Google Patents
パッド部及びその形成方法Info
- Publication number
- JP3271215B2 JP3271215B2 JP24387293A JP24387293A JP3271215B2 JP 3271215 B2 JP3271215 B2 JP 3271215B2 JP 24387293 A JP24387293 A JP 24387293A JP 24387293 A JP24387293 A JP 24387293A JP 3271215 B2 JP3271215 B2 JP 3271215B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- forming
- orientation
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 239000010936 titanium Substances 0.000 claims description 38
- 229910052719 titanium Inorganic materials 0.000 claims description 38
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 37
- 238000004544 sputter deposition Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 127
- 239000011229 interlayer Substances 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 12
- 239000007789 gas Substances 0.000 description 9
- 230000003746 surface roughness Effects 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0501—Shape
- H01L2224/05016—Shape in side view
- H01L2224/05017—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05557—Shape in side view comprising protrusions or indentations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
- H01L2224/05558—Shape in side view conformal layer on a patterned surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、パッド部及びその形成
方法に関し、特には、半導体装置において基板上に形成
されるパッド部及びその形成方法に関する。
方法に関し、特には、半導体装置において基板上に形成
されるパッド部及びその形成方法に関する。
【０００２】
【従来の技術】半導体装置では、基板上に形成される配
線と外部端子との接続を図るために、上記基板上にパッ
ド部が形成されている。このパッド部は、上記配線を形
成する導電層と同じ導電層で形成されるものである。
線と外部端子との接続を図るために、上記基板上にパッ
ド部が形成されている。このパッド部は、上記配線を形
成する導電層と同じ導電層で形成されるものである。
【０００３】一方、半導体装置の高速化及び高集積化に
伴い、デバイス構造の多層化と微細化とが進展してい
る。上記多層化の進展によって、各導電層は薄膜化する
傾向にある。このため、上記パッド部の構造も、例え
ば、ワイヤボンディング時の衝撃によって基板に加えら
れるダメージを防止するために、複数の導電層を積層し
た多層構造で形成される。
伴い、デバイス構造の多層化と微細化とが進展してい
る。上記多層化の進展によって、各導電層は薄膜化する
傾向にある。このため、上記パッド部の構造も、例え
ば、ワイヤボンディング時の衝撃によって基板に加えら
れるダメージを防止するために、複数の導電層を積層し
た多層構造で形成される。
【０００４】さらに、デバイス構造の微細化の進展によ
って、各導電層間の電気的な導通を図るための接続孔で
はアスペクト比が高くなる傾向にある。このため、上層
導電層の形成には、高アスペクト比の接続孔の埋め込み
特性に優れた高温スパッタ法を適用することが提案され
ている。この高温スパッタ法は、スパッタリングによる
導電層の成膜時に、成膜雰囲気の温度を４００℃〜６０
０℃に設定して成膜を行う方法である。
って、各導電層間の電気的な導通を図るための接続孔で
はアスペクト比が高くなる傾向にある。このため、上層
導電層の形成には、高アスペクト比の接続孔の埋め込み
特性に優れた高温スパッタ法を適用することが提案され
ている。この高温スパッタ法は、スパッタリングによる
導電層の成膜時に、成膜雰囲気の温度を４００℃〜６０
０℃に設定して成膜を行う方法である。
【０００５】上記高温スパッタ法を用いて上層導電層を
成膜する場合の、パッド部の形成方法の一例を以下に説
明する。先ず、図４（１）に示すように、基板４０１の
表面に第１の層間絶縁膜４０２を成膜する。そして、第
１の層間絶縁膜４０２の上面に、アルミニウム系金属か
らなる下層導電層４０３を成膜し、この下層導電層４０
３をパッド部の形状にエッチングする。その後、下層導
電層４０３を覆う状態に第１の層間絶縁膜４０２の上面
に第２の層間絶縁膜４０４を成膜する。そして、この第
２の層間絶縁膜４０４に下層導電層４０３に達する接続
孔４０５を形成する。
成膜する場合の、パッド部の形成方法の一例を以下に説
明する。先ず、図４（１）に示すように、基板４０１の
表面に第１の層間絶縁膜４０２を成膜する。そして、第
１の層間絶縁膜４０２の上面に、アルミニウム系金属か
らなる下層導電層４０３を成膜し、この下層導電層４０
３をパッド部の形状にエッチングする。その後、下層導
電層４０３を覆う状態に第１の層間絶縁膜４０２の上面
に第２の層間絶縁膜４０４を成膜する。そして、この第
２の層間絶縁膜４０４に下層導電層４０３に達する接続
孔４０５を形成する。
【０００６】次に、図４（２）に示すように、接続孔４
０５の内部を含む第２の層間絶縁膜４０４の上面に、高
温スパッタ法にてアルミニウム系金属からなる上層導電
層４０６を成膜する。そして、この上層導電層４０６を
パッド部の形状にエッチングし、基板４０１上に下層導
電層４０３と上層導電層４０６とを積層した構造のパッ
ド部４を形成する。
０５の内部を含む第２の層間絶縁膜４０４の上面に、高
温スパッタ法にてアルミニウム系金属からなる上層導電
層４０６を成膜する。そして、この上層導電層４０６を
パッド部の形状にエッチングし、基板４０１上に下層導
電層４０３と上層導電層４０６とを積層した構造のパッ
ド部４を形成する。
【０００７】その後、例えば、上層導電層４０６を覆う
状態に上層絶縁膜４０７を成膜し、この上層絶縁膜４０
７に上層導電層４０６に達する接続孔４０８を形成す
る。
状態に上層絶縁膜４０７を成膜し、この上層絶縁膜４０
７に上層導電層４０６に達する接続孔４０８を形成す
る。
【０００８】
【発明が解決しようとする課題】しかし、上記のように
して形成されたパッド部には、以下のような課題があっ
た。すなわち、図４に示したように、アルミニウム系金
属からなる下層導電層４０３及び上層導電層４０６の表
面には、成膜時の配向性の問題から凹凸が形成される。
そして、高温スパッタ法によって成膜される上層導電層
４０６は、下層導電層４０３の配向性を引き継ぎ易い。
このため、パッド部４の表面になる上層導電層４０６の
表面では、下層導電層４０３の凹凸の度合いがさらに拡
大されて表面粗れが発生する。
して形成されたパッド部には、以下のような課題があっ
た。すなわち、図４に示したように、アルミニウム系金
属からなる下層導電層４０３及び上層導電層４０６の表
面には、成膜時の配向性の問題から凹凸が形成される。
そして、高温スパッタ法によって成膜される上層導電層
４０６は、下層導電層４０３の配向性を引き継ぎ易い。
このため、パッド部４の表面になる上層導電層４０６の
表面では、下層導電層４０３の凹凸の度合いがさらに拡
大されて表面粗れが発生する。
【０００９】そして、上記のように表面粗れが発生した
パッド部４では、表面反射率が低下するために、ワイヤ
ボンディング時のアライメント精度が低下し、ボンディ
ングの位置ずれが発生する。
パッド部４では、表面反射率が低下するために、ワイヤ
ボンディング時のアライメント精度が低下し、ボンディ
ングの位置ずれが発生する。
【００１０】そこで、本発明は上記の課題を解決するパ
ッド部及びその形成方法を提供することによって、半導
体装置の信頼性と歩留りの向上を図ることを目的とす
る。
ッド部及びその形成方法を提供することによって、半導
体装置の信頼性と歩留りの向上を図ることを目的とす
る。
【００１１】
【課題を解決するための手段】上記の目的を達成するた
めの本発明のパッド部は、基板上に成膜されたアルミニ
ウム系金属からなる下層導電層と、当該下層導電層上に
高温スパッタ法によって成膜されたアルミニウム系金属
からなる上層導電層とで構成されたパッド部である。こ
のパッド部において、上層導電層は、チタン層、窒化系
チタン層およびチタン層を下層から順次積層してなる配
向性改善膜を介して前記下層導電層上に積層されてい
る。
めの本発明のパッド部は、基板上に成膜されたアルミニ
ウム系金属からなる下層導電層と、当該下層導電層上に
高温スパッタ法によって成膜されたアルミニウム系金属
からなる上層導電層とで構成されたパッド部である。こ
のパッド部において、上層導電層は、チタン層、窒化系
チタン層およびチタン層を下層から順次積層してなる配
向性改善膜を介して前記下層導電層上に積層されてい
る。
【００１２】さらに、上記構造のパッド部の形成方法
は、先ず、第1の工程で基板上に下層導電層を成膜す
る。次いで、第２の工程で下層導電層上に、チタン層、
窒化系チタン層およびチタン層を下層から順次積層して
配向性改善膜を形成する。そして、第３の工程でこの配
向性改善膜上に高温スパッタ法によって上層導電層を成
膜する。
は、先ず、第1の工程で基板上に下層導電層を成膜す
る。次いで、第２の工程で下層導電層上に、チタン層、
窒化系チタン層およびチタン層を下層から順次積層して
配向性改善膜を形成する。そして、第３の工程でこの配
向性改善膜上に高温スパッタ法によって上層導電層を成
膜する。
【００１３】
【作用】上記パッド部では、下層導電膜と上層導電膜と
の間に窒化系チタン層を含む配向性改善膜を設けたこと
で、下層導電層の配向性がこの配向性改善膜によって分
断される。このため、下層導電層の面粗れに起因して、
高温スパッタ法によって成膜された上層導電膜の表面に
粗れが生じることが防止される。そして特に、この配向
性改善膜を、チタン層、窒化系チタン層およびチタン層
の３層構造とし、窒化系チタン層をチタン層で挟んだ構
成としたことにより、上層のチタン層によって上層導電
層成膜時のヌレ性を改善することができ、また下層のチ
タン層によって下層導電層との密着性を改善することが
できるため、上層導電層の表面粗れを防止する効果をさ
らに高めることができる。
の間に窒化系チタン層を含む配向性改善膜を設けたこと
で、下層導電層の配向性がこの配向性改善膜によって分
断される。このため、下層導電層の面粗れに起因して、
高温スパッタ法によって成膜された上層導電膜の表面に
粗れが生じることが防止される。そして特に、この配向
性改善膜を、チタン層、窒化系チタン層およびチタン層
の３層構造とし、窒化系チタン層をチタン層で挟んだ構
成としたことにより、上層のチタン層によって上層導電
層成膜時のヌレ性を改善することができ、また下層のチ
タン層によって下層導電層との密着性を改善することが
できるため、上層導電層の表面粗れを防止する効果をさ
らに高めることができる。
【００１４】さらに、上記パッド部の形成方法では、下
層導電層上に窒化系チタン層を含む配向性改善膜を形成
し、この上部に上層導電層を成膜することで、下層導電
層の配向性がこの配向性改善膜によって分断され、上層
導電層の下地の配向性が改善される。そして、高温スパ
ッタ法によって成膜される上層導電層は、配向性改善膜
の配向性を引き継いで成膜されるため、形成されるパッ
ド部の表面は配向性が改善されて表面粗れが防止され
る。特に、チタン層、窒化系チタン層およびチタン層を
順次積層して配向性改善膜を形成することで、下層のチ
タン層によって配向性改善膜の密着性が改善され、また
上層のチタン層によって上層導電層成膜時のヌレ性を改
善されて、上層導電層の表面粗れを防止する効果をさら
に高めることができる。
層導電層上に窒化系チタン層を含む配向性改善膜を形成
し、この上部に上層導電層を成膜することで、下層導電
層の配向性がこの配向性改善膜によって分断され、上層
導電層の下地の配向性が改善される。そして、高温スパ
ッタ法によって成膜される上層導電層は、配向性改善膜
の配向性を引き継いで成膜されるため、形成されるパッ
ド部の表面は配向性が改善されて表面粗れが防止され
る。特に、チタン層、窒化系チタン層およびチタン層を
順次積層して配向性改善膜を形成することで、下層のチ
タン層によって配向性改善膜の密着性が改善され、また
上層のチタン層によって上層導電層成膜時のヌレ性を改
善されて、上層導電層の表面粗れを防止する効果をさら
に高めることができる。
【００１５】
【実施例】以下、本発明のパッド部及びその形成方法の
実施例を図面に基づいて説明する。先ず、図１に示すよ
うに、実施例のパッド部１は、基板１１上に第１の層間
絶縁膜１２を介して成膜された下層導電層１３と、この
下層導電層１３に接続する状態で形成された配向性改善
膜１６と、この配向性改善膜１６上に成膜された上層導
電層１７とで構成されている。上記配向性改善膜１６と
上層導電層１７とは、下層導電層１３上の層間絶縁膜１
４に形成された接続孔１５の内部を埋め込む状態で形成
されている。
実施例を図面に基づいて説明する。先ず、図１に示すよ
うに、実施例のパッド部１は、基板１１上に第１の層間
絶縁膜１２を介して成膜された下層導電層１３と、この
下層導電層１３に接続する状態で形成された配向性改善
膜１６と、この配向性改善膜１６上に成膜された上層導
電層１７とで構成されている。上記配向性改善膜１６と
上層導電層１７とは、下層導電層１３上の層間絶縁膜１
４に形成された接続孔１５の内部を埋め込む状態で形成
されている。
【００１６】上記下層導電層１３は、例えば、１％のシ
リコンを含有するアルミニウム系金属を５００ｎｍの膜
厚で成膜してなる層であり、エッチングによってパッド
部１の形状にパターニングされている。
リコンを含有するアルミニウム系金属を５００ｎｍの膜
厚で成膜してなる層であり、エッチングによってパッド
部１の形状にパターニングされている。
【００１７】上記配向性改善膜１６は、下層導電層１３
の配向性を分断して上層導電層１７の配向性を改善する
ための膜であり、例えば、窒化チタンまたは酸化窒化チ
タンのような窒化系チタンを１００ｎｍの膜厚で成膜し
てなる層である。この配向性改善膜１６は、エッチング
によってパッド部１の形状にパターニングされている。
さらに、この配向性改善膜１６の上面と下面とには、こ
こでは図示しないチタン層が３０ｎｍの膜厚で成膜され
ている。このチタン層は下層導電層１３と配向性改善膜
１６との密着性を改善すると共に、上層導電層１７の成
膜時のヌレ性を改善する。
の配向性を分断して上層導電層１７の配向性を改善する
ための膜であり、例えば、窒化チタンまたは酸化窒化チ
タンのような窒化系チタンを１００ｎｍの膜厚で成膜し
てなる層である。この配向性改善膜１６は、エッチング
によってパッド部１の形状にパターニングされている。
さらに、この配向性改善膜１６の上面と下面とには、こ
こでは図示しないチタン層が３０ｎｍの膜厚で成膜され
ている。このチタン層は下層導電層１３と配向性改善膜
１６との密着性を改善すると共に、上層導電層１７の成
膜時のヌレ性を改善する。
【００１８】上層導電層１７は、高温スパッタ法によっ
て成膜されたアルミニウム系金属からなる層である。そ
して、例えば上記下層導電層１３と同様に、１％のシリ
コンを含有するアルミニウム系金属を７００ｎｍの膜厚
で成膜してなると共に、エッチングによってパッド部１
の形状にパターニングされている。
て成膜されたアルミニウム系金属からなる層である。そ
して、例えば上記下層導電層１３と同様に、１％のシリ
コンを含有するアルミニウム系金属を７００ｎｍの膜厚
で成膜してなると共に、エッチングによってパッド部１
の形状にパターニングされている。
【００１９】上記構造のパッド部１では、下層導電層１
３の上面に配向性改善膜１６を介して上層導電層１７が
積層されている。このため、下層導電層１３と上層導電
層１７との配向性がこの配向性改善膜１６によって分断
された状態になっている。したがって、下層導電層１３
の配向性が上層導電層１７に引き継がれることによる上
層導電層の表面粗れが防止される。
３の上面に配向性改善膜１６を介して上層導電層１７が
積層されている。このため、下層導電層１３と上層導電
層１７との配向性がこの配向性改善膜１６によって分断
された状態になっている。したがって、下層導電層１３
の配向性が上層導電層１７に引き継がれることによる上
層導電層の表面粗れが防止される。
【００２０】次に、上記パッド部の形成方法を説明す
る。先ず、図２（１）に示すように、基板１１の表面に
第１の層間絶縁膜１２を成膜する。
る。先ず、図２（１）に示すように、基板１１の表面に
第１の層間絶縁膜１２を成膜する。
【００２１】そして、第１の層間絶縁膜１２の上面にア
ルミニウム系金属からなる下層導電層１３を成膜し、こ
の下層導電層１３をエッチングして形成しようとするパ
ッド部の形状にパターニングする。次いで、下層導電層
１３を覆う状態に、第１の層間絶縁膜１２の上面に第２
の層間絶縁膜１４を成膜する。そして、この第２の層間
絶縁膜１４に下層導電層１３に達する接続孔１５を形成
する。
ルミニウム系金属からなる下層導電層１３を成膜し、こ
の下層導電層１３をエッチングして形成しようとするパ
ッド部の形状にパターニングする。次いで、下層導電層
１３を覆う状態に、第１の層間絶縁膜１２の上面に第２
の層間絶縁膜１４を成膜する。そして、この第２の層間
絶縁膜１４に下層導電層１３に達する接続孔１５を形成
する。
【００２２】次に、図２（２）に示すように、接続孔１
５の内壁を含む第２の層間絶縁膜１４の上面に、窒化系
チタンからなる配向性改善膜１６を形成する。そして、
配向性改善膜１６の上面と下面とには、ここでは図示し
ないチタン層を成膜する。
５の内壁を含む第２の層間絶縁膜１４の上面に、窒化系
チタンからなる配向性改善膜１６を形成する。そして、
配向性改善膜１６の上面と下面とには、ここでは図示し
ないチタン層を成膜する。
【００２３】上記配向性改善膜１６及びチタン層とは、
例えば、以下のようにして形成する。先ず、接続孔１５
の内部を含む第２の層間絶縁膜１４上に、スパッタ法に
よって上記のチタン層（図示せず）を成膜する。この時
の成膜条件は、例えば、スパッタリングガスにアルゴン
ガスを用いる。そして、アルゴンガスの流量を１００ｓ
ｃｃｍ、成膜雰囲気の圧力を０．４Ｐａ、スパッタリン
グ出力を４ｋＷ、及び成膜温度を１５０℃に設定する。
例えば、以下のようにして形成する。先ず、接続孔１５
の内部を含む第２の層間絶縁膜１４上に、スパッタ法に
よって上記のチタン層（図示せず）を成膜する。この時
の成膜条件は、例えば、スパッタリングガスにアルゴン
ガスを用いる。そして、アルゴンガスの流量を１００ｓ
ｃｃｍ、成膜雰囲気の圧力を０．４Ｐａ、スパッタリン
グ出力を４ｋＷ、及び成膜温度を１５０℃に設定する。
【００２４】次に、上記チタン層の上面に、スパッタ法
によって窒化チタンからなる配向性改善膜１６を形成す
る。この時の形成条件は、例えば、スパッタリングガス
にアルゴンガスと窒素ガスとを用いる。そして、アルゴ
ンガスの流量を３０ｓｃｃｍ、窒素ガスの流量を７０ｓ
ｃｃｍ、成膜雰囲気の圧力を０．４Ｐａ、スパッタリン
グ出力を５ｋＷ、及び成膜温度を１５０℃に設定する。
によって窒化チタンからなる配向性改善膜１６を形成す
る。この時の形成条件は、例えば、スパッタリングガス
にアルゴンガスと窒素ガスとを用いる。そして、アルゴ
ンガスの流量を３０ｓｃｃｍ、窒素ガスの流量を７０ｓ
ｃｃｍ、成膜雰囲気の圧力を０．４Ｐａ、スパッタリン
グ出力を５ｋＷ、及び成膜温度を１５０℃に設定する。
【００２５】その後、上記配向性改善膜１６の上面に、
上記と同様のチタン層（図示せず）を上記と同様の成膜
条件にて成膜する。
上記と同様のチタン層（図示せず）を上記と同様の成膜
条件にて成膜する。
【００２６】そして、図２（３）に示すように、上面に
チタン層を成膜した配向性改善膜１６の上面に、高温ス
パッタ法によって上層導電層１７を成膜する。成膜条件
は、例えば、スパッタリングガスにアルゴンガスを用い
る。そして、アルゴンガスの流量を１００ｓｃｃｍ、成
膜雰囲気の圧力を０．４Ｐａ、スパッタリング出力を１
０ｋＷ、及び成膜温度を５００℃に設定する。
チタン層を成膜した配向性改善膜１６の上面に、高温ス
パッタ法によって上層導電層１７を成膜する。成膜条件
は、例えば、スパッタリングガスにアルゴンガスを用い
る。そして、アルゴンガスの流量を１００ｓｃｃｍ、成
膜雰囲気の圧力を０．４Ｐａ、スパッタリング出力を１
０ｋＷ、及び成膜温度を５００℃に設定する。
【００２７】その後、エッチングによって配向性改善膜
１６とこの上層導電層１７とのパターニングを行い、パ
ッド部１を形成する。
１６とこの上層導電層１７とのパターニングを行い、パ
ッド部１を形成する。
【００２８】上記のようにしてパッド部１を形成した
後、例えば、図３に示すように、パッド部１を覆う状態
に、第２の層間絶縁膜１４の上面に上層絶縁膜１８を成
膜する。そして、この上層絶縁膜１８にパッド部１の表
面に達する接続孔１９を形成する。
後、例えば、図３に示すように、パッド部１を覆う状態
に、第２の層間絶縁膜１４の上面に上層絶縁膜１８を成
膜する。そして、この上層絶縁膜１８にパッド部１の表
面に達する接続孔１９を形成する。
【００２９】上記パッド部の形成方法では、下層導電層
の上面に窒化系チタンからなる配向性改善膜を形成する
ことによって、下層導電層の配向性が分断されると共に
上層配線層の下地の配向性が改善される。そして、高温
スパッタ法によって成膜される上層導電層は、配向性改
善膜の配向性を引き継いで成膜されるため、形成される
パッド部の表面は配向性が改善されて表面粗れが防止さ
れる。
の上面に窒化系チタンからなる配向性改善膜を形成する
ことによって、下層導電層の配向性が分断されると共に
上層配線層の下地の配向性が改善される。そして、高温
スパッタ法によって成膜される上層導電層は、配向性改
善膜の配向性を引き継いで成膜されるため、形成される
パッド部の表面は配向性が改善されて表面粗れが防止さ
れる。
【００３０】上記実施例においては、上層導電層と下層
導電層との２層の積層構造でパッド部を形成する場合を
例にとって説明した。しかし本発明は、上記実施例に引
き続いて３層以上の導電層を高温スパッタ法によって成
膜するような積層構造のパッド部を形成する場合にも適
用することが可能である。
導電層との２層の積層構造でパッド部を形成する場合を
例にとって説明した。しかし本発明は、上記実施例に引
き続いて３層以上の導電層を高温スパッタ法によって成
膜するような積層構造のパッド部を形成する場合にも適
用することが可能である。
【００３１】さらに上記実施例では、第２の層間絶縁膜
に接続孔を形成した後に、配向性改善膜を形成する方法
を説明した。しかし本発明は、上記の手順に限らず、下
層導電層の上面に配向性改善膜を形成した後に、第２の
層間絶縁膜を成膜する手順でも良い。
に接続孔を形成した後に、配向性改善膜を形成する方法
を説明した。しかし本発明は、上記の手順に限らず、下
層導電層の上面に配向性改善膜を形成した後に、第２の
層間絶縁膜を成膜する手順でも良い。
【００３２】
【発明の効果】以上説明したように、本発明のパッド部
の構造およびその製造方法によれば、窒化系チタン層を
含む配向性改善膜によって下層導電層の配向性を分断し
て、この配向性改善膜上に高温スパッタ法によって成膜
される上層導電膜の表面粗れを防止する場合に、窒化チ
タン層の上層のチタン層によって上層導電層成膜時のヌ
レ性を改善し、また窒化チタン層の下層のチタン層によ
って下層導電層との密着性を改善することで、上層導電
膜の表面粗れを防止する効果をさらに高めることが可能
になる。したがって、パッド部のアライメントの精度を
向上させることが可能になり、ワイヤボンディングの位
置ずれを防止することができ、半導体装置の歩留まりと
信頼性の向上を図ることができる。
の構造およびその製造方法によれば、窒化系チタン層を
含む配向性改善膜によって下層導電層の配向性を分断し
て、この配向性改善膜上に高温スパッタ法によって成膜
される上層導電膜の表面粗れを防止する場合に、窒化チ
タン層の上層のチタン層によって上層導電層成膜時のヌ
レ性を改善し、また窒化チタン層の下層のチタン層によ
って下層導電層との密着性を改善することで、上層導電
膜の表面粗れを防止する効果をさらに高めることが可能
になる。したがって、パッド部のアライメントの精度を
向上させることが可能になり、ワイヤボンディングの位
置ずれを防止することができ、半導体装置の歩留まりと
信頼性の向上を図ることができる。
【図１】実施例のパッド部の断面模式図である。
【図２】実施例を説明する断面模式図である。
【図３】実施例を説明する断面模式図である。
【図４】従来例を説明する断面模式図である。
１ パッド部 １１ 基板 １３ 下層導電層 １６ 配向性改善膜 １７ 上層導電層
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−153544（ＪＰ，Ａ) 特開 平５−3254（ＪＰ，Ａ) 特開 平２−35753（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/60
Claims (2)
- 【請求項１】 基板上に成膜されたアルミニウム系金属
からなる下層導電層と、当該下層導電層上に高温スパッ
タ法によって成膜されたアルミニウム系金属からなる上
層導電層とで構成されたパッド部において、 前記上層導電層は、チタン層、窒化系チタン層およびチ
タン層を下層から順次積層してなる配向性改善膜を介し
て前記下層導電層上に積層されていることを特徴とする
パッド部。 - 【請求項２】 請求項１記載のパッド部の形成方法であ
って、 基板の上面に下層導電層を成膜する第１の工程と、 前記下層導電層上に、チタン層、窒化系チタン層および
チタン層を下層から順次積層して配向性改善膜を形成す
る第２の工程と、 前記配向性改善膜上に高温スパッタ法によって上層導電
層を成膜する第３の工程とを行うことを特徴とするパッ
ド部の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24387293A JP3271215B2 (ja) | 1993-09-03 | 1993-09-03 | パッド部及びその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24387293A JP3271215B2 (ja) | 1993-09-03 | 1993-09-03 | パッド部及びその形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774204A JPH0774204A (ja) | 1995-03-17 |
| JP3271215B2 true JP3271215B2 (ja) | 2002-04-02 |
Family
ID=17110239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24387293A Expired - Fee Related JP3271215B2 (ja) | 1993-09-03 | 1993-09-03 | パッド部及びその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3271215B2 (ja) |
-
1993
- 1993-09-03 JP JP24387293A patent/JP3271215B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0774204A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JP2003031575A (ja) | 半導体装置及びその製造方法 | |
| JP3271215B2 (ja) | パッド部及びその形成方法 | |
| JPH11121458A (ja) | 半導体装置 | |
| JPH0823028A (ja) | 多層配線を有する半導体素子及びその製造方法 | |
| JP3327244B2 (ja) | 半導体装置 | |
| JP3099813B2 (ja) | 半導体装置の製造方法 | |
| JPH03171758A (ja) | 半導体装置及びその製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| JP2933766B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0621218A (ja) | 半導体装置とその製造方法 | |
| JP2745550B2 (ja) | 多層配線の形成方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPH10223753A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPH0342834A (ja) | 半導体装置 | |
| JP4034524B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001345381A5 (ja) | ||
| JPH05343531A (ja) | 半導体装置及びその製造方法 | |
| JP3481060B2 (ja) | 半導体装置とその製造方法 | |
| JPH01145835A (ja) | 半導体装置の製造方法 | |
| JPH04369853A (ja) | 半導体装置 | |
| JP2001284353A (ja) | 半導体装置の製造方法 | |
| JP2001156071A (ja) | 半導体装置及びその製造方法 | |
| JPH06302597A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |