JP3255984B2 - ベクトル・ロックループ - Google Patents
ベクトル・ロックループInfo
- Publication number
- JP3255984B2 JP3255984B2 JP25216592A JP25216592A JP3255984B2 JP 3255984 B2 JP3255984 B2 JP 3255984B2 JP 25216592 A JP25216592 A JP 25216592A JP 25216592 A JP25216592 A JP 25216592A JP 3255984 B2 JP3255984 B2 JP 3255984B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- coupled
- output
- circuit
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000013598 vector Substances 0.000 title description 37
- 239000011435 rock Substances 0.000 title 1
- 238000001514 detection method Methods 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/02—Details
- H03C1/06—Modifications of modulator to reduce distortion, e.g. by feedback, and clearly applicable to more than one type of modulator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
- H03D3/244—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop combined with means for obtaining automatic gain control
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/438—Separate feedback of amplitude and phase signals being present
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は信号源に関し、より詳細
には、得られる出力信号の位相と振幅の両方にロックす
るフィードバックループを用いた信号源に関する。
には、得られる出力信号の位相と振幅の両方にロックす
るフィードバックループを用いた信号源に関する。
【０００２】
【従来の技術】位相と振幅の両方にロックされたフィー
ドバック信号発生器の概念については、Daniel Sendero
wiczがU.C. Berkeleyにおける1982年の博士論文"An NMO
S Integrated Vector Lock Loop"で初めて説明した。こ
の論文を要約したものがIEEEによって"Proceedings of
the 1982 International Symposium on Circuits andSy
stems" 、volume 3、1164−1167ページに発表されてい
る。
ドバック信号発生器の概念については、Daniel Sendero
wiczがU.C. Berkeleyにおける1982年の博士論文"An NMO
S Integrated Vector Lock Loop"で初めて説明した。こ
の論文を要約したものがIEEEによって"Proceedings of
the 1982 International Symposium on Circuits andSy
stems" 、volume 3、1164−1167ページに発表されてい
る。
【０００３】Senderowiczの発表から10年間はベクトル
・ロックループは広く受け入れられるには至らなかっ
た。実際、第２の博士論文(すなわち、Polytechnic Ins
titute of New York, 1985年の"Vector−Locked Loop I
nterference Canceller")を除いて、以後刊行された文
献にはこの技術に言及したものは全くないようである。
Senderowiczの文献に説明する回路構成はある面では有
効であるが、回路の用途が限られており、これがベクト
ル・ロックループが広く受け入れられない要因とみなさ
れている。本発明ではより融通性のある構成を開示して
おり、この構成によればVLLの用途が広がりこの回路を
有効に活用できるアプリケーションの範囲が広がる。
・ロックループは広く受け入れられるには至らなかっ
た。実際、第２の博士論文(すなわち、Polytechnic Ins
titute of New York, 1985年の"Vector−Locked Loop I
nterference Canceller")を除いて、以後刊行された文
献にはこの技術に言及したものは全くないようである。
Senderowiczの文献に説明する回路構成はある面では有
効であるが、回路の用途が限られており、これがベクト
ル・ロックループが広く受け入れられない要因とみなさ
れている。本発明ではより融通性のある構成を開示して
おり、この構成によればVLLの用途が広がりこの回路を
有効に活用できるアプリケーションの範囲が広がる。
【０００４】
【発明の目的】本発明は、応用範囲の広いベクトル・ロ
ックループを提供することを目的とする。
ックループを提供することを目的とする。
【０００５】
【発明の概要】本発明の回路構成を理解するための一助
として、まずその数学的な基礎を説明することが有益で
あろう。ベクトル変調された搬送波は次のように表すこ
とができる。 V(t)＝A(t)cos[ωt＋φ(t)] (1) ここでA(t)は振幅変調関数を表し、φ(t)は位相変調を
表す。複素数を用いて表すと上の式は次のようになる。
として、まずその数学的な基礎を説明することが有益で
あろう。ベクトル変調された搬送波は次のように表すこ
とができる。 V(t)＝A(t)cos[ωt＋φ(t)] (1) ここでA(t)は振幅変調関数を表し、φ(t)は位相変調を
表す。複素数を用いて表すと上の式は次のようになる。
【０００６】
【数１】
【０００７】ベクトル変調信号を実数成分と虚数成分の
和として考えることが有効であることが多い。
和として考えることが有効であることが多い。
【０００８】
【数２】
【０００９】ここで、 I(t)＝A(t)cos[φ(t)] (4) また、 Q(t)＝A(t)sin[φ(t)] (5)
【００１０】ベクトル変調信号は図１に示すように図示
することができる。振幅A(t)、角度φ(t)のベクトルは
二つの直交ベクトルI(t)およびQ(t)の和として示され
る。このI−Q法はベクトル変調信号の生成に用いられる
ことが多い。90の位相差を有する二つの信号が生成され
る。これらの信号の振幅はそれぞれI(t)とQ(t)で変調さ
れる。次に、二つの変調された信号が加えられて最終的
な信号が形成される。
することができる。振幅A(t)、角度φ(t)のベクトルは
二つの直交ベクトルI(t)およびQ(t)の和として示され
る。このI−Q法はベクトル変調信号の生成に用いられる
ことが多い。90の位相差を有する二つの信号が生成され
る。これらの信号の振幅はそれぞれI(t)とQ(t)で変調さ
れる。次に、二つの変調された信号が加えられて最終的
な信号が形成される。
【００１１】ベクトル変調信号を表すもう一つの方法
は、それを振幅が同じで任意の位相を有する二つの信号
の和として表すことである。簡略化のためにこれらの信
号は単位振幅のものと考えることができる。 信号V(t)＝A(t)cos[ωt＋φ(t)] (6) は次のように表すことができる。 V(t)＝cos[ωt ＋φ1(t)] ＋cos[ωt ＋φ2(t)] (7) あるいは、
は、それを振幅が同じで任意の位相を有する二つの信号
の和として表すことである。簡略化のためにこれらの信
号は単位振幅のものと考えることができる。 信号V(t)＝A(t)cos[ωt＋φ(t)] (6) は次のように表すことができる。 V(t)＝cos[ωt ＋φ1(t)] ＋cos[ωt ＋φ2(t)] (7) あるいは、
【００１２】
【数３】
【００１３】φ1(t)とφ2(t)の信号の振幅と位相に対す
る関係は次のように示すことができる。 φ1(t)＝φ(t)＋cos-1[A(t)] (9) φ2(t)＝φ(t)−cos-1[A(t)] (10)
る関係は次のように示すことができる。 φ1(t)＝φ(t)＋cos-1[A(t)] (9) φ2(t)＝φ(t)−cos-1[A(t)] (10)
【００１４】逆の関係は次の通りである。 φ(t)＝[φ1(t)＋φ2(t)]／2 (11) A(t)＝2cos｛[ φ1(t)−φ2(t)]／2 ｝ (12) 図２は、長さA(t)、角度φ(t)を有する任意のベクトル
が、等しい長さと位相φ1(t)およびφ2(t)とを有する二
つのベクトルの和として表すことができることを示して
いる。その結果得られるベクトルの長さA(t)は成分ベク
トルの長さの２倍以下でなければならない。
が、等しい長さと位相φ1(t)およびφ2(t)とを有する二
つのベクトルの和として表すことができることを示して
いる。その結果得られるベクトルの長さA(t)は成分ベク
トルの長さの２倍以下でなければならない。
【００１５】二つのベクトルが図２に示すような単位振
幅を有する場合、 A(t)≦2 (13) 単位長さの成分ベクトルを想定すると、得られるベクト
ルの長さが２である場合、φ1(t)はφ2(t)に等しい。A
(t)が小さくなると二つの成分ベクトルは離れる。以上
のことから、任意の大きさと位相の変調信号は二つの信
号を組合わせそれらの位相を制御された方法で制御する
ことによって生成することができる。本発明のベクトル
・ロックループ回路構成はこの原理に基づいている。
幅を有する場合、 A(t)≦2 (13) 単位長さの成分ベクトルを想定すると、得られるベクト
ルの長さが２である場合、φ1(t)はφ2(t)に等しい。A
(t)が小さくなると二つの成分ベクトルは離れる。以上
のことから、任意の大きさと位相の変調信号は二つの信
号を組合わせそれらの位相を制御された方法で制御する
ことによって生成することができる。本発明のベクトル
・ロックループ回路構成はこの原理に基づいている。
【００１６】
【実施例】図３において、図示するベクトル・ロックル
ープ10は第１および第２の発振器12、14を含み、これら
の発振器はそれぞれその周波数が制御入力16、18に加え
られる信号に応じた出力信号を生成する。結合回路20は
第１および第２の発振器12、14の出力26、28に結合され
た入力22、24と位相検出回路34の第１の入力32および大
きさ検出器回路38の第１の入力36に結合された出力30を
有する。差分回路40は位相検出器34の出力44に結合され
た第１の入力42、大きさ検出器38の出力48に結合された
第２の入力46、および第１のループフィルター52を介し
て第１の発振器12の制御入力16に結合された出力50を有
する。加算回路54は振幅検出器38の出力48に結合された
第１の入力56、位相検出器34の出力44に結合された第２
の入力58、および第２のループフィルター62を介して第
２の発振器14の制御入力18に結合された出力60を有す
る。検出器回路34、38のそれぞれもまた基準信号を印加
することのできる第２の入力64、66を有する。ここで、
大きさ検出器38は、第１の入力36と第２の入力66、のそ
れぞれに入力される信号振幅の大きさの差を検出するも
のである。また、位相検出器38は、第１の入力32と第２
の入力64の、それぞれに入力される信号の位相差を検出
するものである。
ープ10は第１および第２の発振器12、14を含み、これら
の発振器はそれぞれその周波数が制御入力16、18に加え
られる信号に応じた出力信号を生成する。結合回路20は
第１および第２の発振器12、14の出力26、28に結合され
た入力22、24と位相検出回路34の第１の入力32および大
きさ検出器回路38の第１の入力36に結合された出力30を
有する。差分回路40は位相検出器34の出力44に結合され
た第１の入力42、大きさ検出器38の出力48に結合された
第２の入力46、および第１のループフィルター52を介し
て第１の発振器12の制御入力16に結合された出力50を有
する。加算回路54は振幅検出器38の出力48に結合された
第１の入力56、位相検出器34の出力44に結合された第２
の入力58、および第２のループフィルター62を介して第
２の発振器14の制御入力18に結合された出力60を有す
る。検出器回路34、38のそれぞれもまた基準信号を印加
することのできる第２の入力64、66を有する。ここで、
大きさ検出器38は、第１の入力36と第２の入力66、のそ
れぞれに入力される信号振幅の大きさの差を検出するも
のである。また、位相検出器38は、第１の入力32と第２
の入力64の、それぞれに入力される信号の位相差を検出
するものである。
【００１７】動作においては、図示するベクトル・ロッ
クループ10は二つの交差結合された位相ロックループに
似ており、大きさと位相の両方がフィードバック信号と
して用いられる。出力信号は、電圧結合器20において、
二つのVCO12、14の出力を結合することによって生成さ
れる。この出力信号は入力にフィードバックされ、位相
および大きさ検出器34および38が誤差信号の生成に用い
られる。位相誤差と大きさ誤差の間の差は第１のループ
フィルター52を介して第１のVCO12に供給される。位相
誤差と大きさ誤差の和は第２のループフィルター62を介
して第２のVCO14に供給される。このループがロックさ
れると、位相誤差と大きさ誤差はゼロになる。すると出
力信号は入力信号の位相、周波数および振幅に追従す
る。
クループ10は二つの交差結合された位相ロックループに
似ており、大きさと位相の両方がフィードバック信号と
して用いられる。出力信号は、電圧結合器20において、
二つのVCO12、14の出力を結合することによって生成さ
れる。この出力信号は入力にフィードバックされ、位相
および大きさ検出器34および38が誤差信号の生成に用い
られる。位相誤差と大きさ誤差の間の差は第１のループ
フィルター52を介して第１のVCO12に供給される。位相
誤差と大きさ誤差の和は第２のループフィルター62を介
して第２のVCO14に供給される。このループがロックさ
れると、位相誤差と大きさ誤差はゼロになる。すると出
力信号は入力信号の位相、周波数および振幅に追従す
る。
【００１８】上述の回路要素のいくつかの動作について
次に詳細に検討する。 位相検出器34：位相検出器34の動作は次の式で記述する
ことができる。 Vout＝Kd(φi−φo)＝Kdφerr (14) ここでφiとφoはそれぞれ入力信号と出力信号の位相で
ある。
次に詳細に検討する。 位相検出器34：位相検出器34の動作は次の式で記述する
ことができる。 Vout＝Kd(φi−φo)＝Kdφerr (14) ここでφiとφoはそれぞれ入力信号と出力信号の位相で
ある。
【００１９】大きさ検出器38：大きさ検出器38の動作は
次の式で記述することができる。 Vout＝Km(Mi−Mo)＝KmMerr (15) ここでMiとMoはそれぞれ入力信号と出力信号の大きさで
ある。
次の式で記述することができる。 Vout＝Km(Mi−Mo)＝KmMerr (15) ここでMiとMoはそれぞれ入力信号と出力信号の大きさで
ある。
【００２０】ループフィルター52、62：要素52、62は任
意のループフィルターブロックを表す。これらのブロッ
クはVLLの動特性、影響する帯域幅、獲得(acquisition)
時間その他を調整するために用いることができる。こ
れらは以下の説明において任意の伝達関数、F1(S)およ
びF2(S)として取り扱われる。
意のループフィルターブロックを表す。これらのブロッ
クはVLLの動特性、影響する帯域幅、獲得(acquisition)
時間その他を調整するために用いることができる。こ
れらは以下の説明において任意の伝達関数、F1(S)およ
びF2(S)として取り扱われる。
【００２１】発振器12、14：それぞれの発振器（ここで
は電圧制御発振器）の動作は次の式で記述することがで
きる。 ω1＝Kv1 ・Vin (16) φ1(s)＝Kv1 ・Vin ／s (17) そして、 ω2＝Kv2 ・Vin (18) φ2(s)＝Kv2 ・Vin ／s (19) ここでKv1とKv2は二つのVCOの電圧／周波数変換定数で
ある。VCOの出力の位相はループフィルターへの入力に
おける信号の関数として行列の形式で表すことができ
る。
は電圧制御発振器）の動作は次の式で記述することがで
きる。 ω1＝Kv1 ・Vin (16) φ1(s)＝Kv1 ・Vin ／s (17) そして、 ω2＝Kv2 ・Vin (18) φ2(s)＝Kv2 ・Vin ／s (19) ここでKv1とKv2は二つのVCOの電圧／周波数変換定数で
ある。VCOの出力の位相はループフィルターへの入力に
おける信号の関数として行列の形式で表すことができ
る。
【００２２】
【数４】
【００２３】結合器20：簡略化のために、二つのVCOの
出力を単位振幅のものと考える。結合器20の出力におけ
る信号は二つのVCOの位相によって決まる。 φo＝(φ1＋φ2)／2 (21) Mo＝2cos[(φ1−φ2)／2] (22) 出力振幅の式はφ1とφ2に関してMoの偏導関数をとるこ
とによって線形化することができる。 δＭo ／δφ1＝−sin[(φ1−φ2)／2]＝−[1−Mo2／4]1/2＝−A (23) δＭo／δφ2＝ sin[(φ1−φ2)／2]＝−[1−Mo2／4]1/2＝A (24) ここでＭo＜＜２、Ａ＝１。結合器20は次の行列で表す
ことができる。
出力を単位振幅のものと考える。結合器20の出力におけ
る信号は二つのVCOの位相によって決まる。 φo＝(φ1＋φ2)／2 (21) Mo＝2cos[(φ1−φ2)／2] (22) 出力振幅の式はφ1とφ2に関してMoの偏導関数をとるこ
とによって線形化することができる。 δＭo ／δφ1＝−sin[(φ1−φ2)／2]＝−[1−Mo2／4]1/2＝−A (23) δＭo／δφ2＝ sin[(φ1−φ2)／2]＝−[1−Mo2／4]1/2＝A (24) ここでＭo＜＜２、Ａ＝１。結合器20は次の行列で表す
ことができる。
【００２４】
【数５】
【００２５】差分回路40／加算回路54：ループフィルタ
ー52、62への入力における信号は次の通りである。 b1＝Kdφerr−KmMerr (26) b2＝Kdφerr＋KmMerr (27) これらは次のように行列の形式で表すことができる。
ー52、62への入力における信号は次の通りである。 b1＝Kdφerr−KmMerr (26) b2＝Kdφerr＋KmMerr (27) これらは次のように行列の形式で表すことができる。
【００２６】
【数６】
【００２７】伝達行列：
【００２８】
【数７】
【００２９】あるいは、
【００３０】
【数８】
【００３１】G(S)は展開すると次のようになる
【００３２】
【数９】
【００３３】行列形式のフィードバック式は次のように
記述することができる。 Vo＝[I＋G(S)]-1G(S)Vi (32) ここでＩは単位行列であり、VoとViはそれぞれ入力ベク
トルと出力ベクトルである。上の行列式を解くと次のよ
うになる。
記述することができる。 Vo＝[I＋G(S)]-1G(S)Vi (32) ここでＩは単位行列であり、VoとViはそれぞれ入力ベク
トルと出力ベクトルである。上の行列式を解くと次のよ
うになる。
【００３４】
【数１０】
【００３５】ここで、
【００３６】
【数１１】
【００３７】F2(S)Kv2＝F1(S)Kv1である場合、二つのパ
スのバランスがとれ、交差項t12とt21がゼロであること
に注意しなければならない。これは、出力の大きさが入
力の大きさにのみ左右され、出力位相が入力位相にのみ
左右されることを意味する。完全なバランスが達成され
なくても、良好なバランスを得ることが望ましい。それ
によって位相に対する大きさの影響および大きさに対す
る位相の影響が最小限となるためである。また、出力の
大きさの入力の大きさに対する依存および出力位相の入
力位相に対する依存は低域通過関数であり、出力位相の
入力の大きさに対する依存および出力の大きさの入力位
相に対する依存は帯域通過関数である。帯域通過関数の
最大利得はループの二つのパスが完全に整合している場
合ゼロになる。低い変調周波数では、出力位相は入力位
相に等しく、出力の大きさは入力の大きさに等しい。こ
れらの関係を図4A−図4Dのグラフに示す。
スのバランスがとれ、交差項t12とt21がゼロであること
に注意しなければならない。これは、出力の大きさが入
力の大きさにのみ左右され、出力位相が入力位相にのみ
左右されることを意味する。完全なバランスが達成され
なくても、良好なバランスを得ることが望ましい。それ
によって位相に対する大きさの影響および大きさに対す
る位相の影響が最小限となるためである。また、出力の
大きさの入力の大きさに対する依存および出力位相の入
力位相に対する依存は低域通過関数であり、出力位相の
入力の大きさに対する依存および出力の大きさの入力位
相に対する依存は帯域通過関数である。帯域通過関数の
最大利得はループの二つのパスが完全に整合している場
合ゼロになる。低い変調周波数では、出力位相は入力位
相に等しく、出力の大きさは入力の大きさに等しい。こ
れらの関係を図4A−図4Dのグラフに示す。
【００３８】出力の位相と振幅が入力の位相と振幅に等
しいことはVLLをさまざまなアプリケーションにおいて
有効なものとする。かかるアプリケーションのいくつか
を次に説明する。VLLの第１のアプリケーション例とし
ては任意の（すなわちベクトル）変調を有する低周波信
号をアップコンバートするのに用いることのできるよう
な周波数変換器としてのアプリケーションがある。図５
において、VLLの出力はミクサ68に加えられ、このミク
サには局部発振器の信号も加えられている。低域通過フ
ィルター70を用いて不要なミクサ生成物が排除される。
フィルター70の出力が次に入力信号と比較され、前述の
ように振幅誤差信号と位相誤差信号が生成される。ロッ
クすると、VLL出力信号の周波数は局部発振器信号の周
波数と入力信号の周波数の和になる。入力信号に存在す
るあらゆる変調が出力信号にも存在する。
しいことはVLLをさまざまなアプリケーションにおいて
有効なものとする。かかるアプリケーションのいくつか
を次に説明する。VLLの第１のアプリケーション例とし
ては任意の（すなわちベクトル）変調を有する低周波信
号をアップコンバートするのに用いることのできるよう
な周波数変換器としてのアプリケーションがある。図５
において、VLLの出力はミクサ68に加えられ、このミク
サには局部発振器の信号も加えられている。低域通過フ
ィルター70を用いて不要なミクサ生成物が排除される。
フィルター70の出力が次に入力信号と比較され、前述の
ように振幅誤差信号と位相誤差信号が生成される。ロッ
クすると、VLL出力信号の周波数は局部発振器信号の周
波数と入力信号の周波数の和になる。入力信号に存在す
るあらゆる変調が出力信号にも存在する。
【００３９】図示するVLLの第２のアプリケーション例
としては、位相もしくは振幅（すなわちベクトル）変調
器としてのアプリケーションがある。変調信号はまず位
相成分と振幅成分に分解される。位相成分が位相検出器
34の後加算回路72によって位相誤差に加えられる。振幅
成分が大きさ検出器38の出力の加算回路74によって大き
さ誤差に加えられる。出力信号の周波数は入力信号の周
波数に等しくなるが、AMおよび位相変調入力にしたがっ
て変調される。図示するVLLの第３のアプリケーション
例としては、RF電力増幅器としてのアプリケーションが
ある。任意の振幅を有する信号は信号の忠実度を維持す
るために線形増幅を必要とする。しかし、線形増幅は線
形増幅回路の効率が非常に悪いために望ましくない。VL
Lは非線形電力増幅器のみを用いて帯域通過信号の線形
増幅を行うのに用いることができる。
としては、位相もしくは振幅（すなわちベクトル）変調
器としてのアプリケーションがある。変調信号はまず位
相成分と振幅成分に分解される。位相成分が位相検出器
34の後加算回路72によって位相誤差に加えられる。振幅
成分が大きさ検出器38の出力の加算回路74によって大き
さ誤差に加えられる。出力信号の周波数は入力信号の周
波数に等しくなるが、AMおよび位相変調入力にしたがっ
て変調される。図示するVLLの第３のアプリケーション
例としては、RF電力増幅器としてのアプリケーションが
ある。任意の振幅を有する信号は信号の忠実度を維持す
るために線形増幅を必要とする。しかし、線形増幅は線
形増幅回路の効率が非常に悪いために望ましくない。VL
Lは非線形電力増幅器のみを用いて帯域通過信号の線形
増幅を行うのに用いることができる。
【００４０】図７において、VCO12とVCO14のそれぞれの
出力は同一の非線形電力増幅器76、78に供給される。次
に電力増幅器の出力が結合器20内で加算される。結合器
の出力は望ましくないスペクトル成分を抑えるフィルタ
ー82を介して増幅器の負荷（通常アンテナ）に送られ
る。次に、信号の一部が減衰器80によって減衰され、入
力信号と比較され、それによって位相誤差と振幅誤差の
両方が発生する。ここでも、これらの誤差の両方がゼロ
になる。これでこの出力は入力信号の正確な再生とな
る。このシステムの利得は減衰の逆数である。
出力は同一の非線形電力増幅器76、78に供給される。次
に電力増幅器の出力が結合器20内で加算される。結合器
の出力は望ましくないスペクトル成分を抑えるフィルタ
ー82を介して増幅器の負荷（通常アンテナ）に送られ
る。次に、信号の一部が減衰器80によって減衰され、入
力信号と比較され、それによって位相誤差と振幅誤差の
両方が発生する。ここでも、これらの誤差の両方がゼロ
になる。これでこの出力は入力信号の正確な再生とな
る。このシステムの利得は減衰の逆数である。
【００４１】以上実施例を参照して本発明の原理を説明
および図示したが、本発明の構成や細部にはかかる原理
から逸脱することなく変更を加えうることが理解されよ
う。たとえば、本発明を電圧制御発振器を用いた回路を
参照して説明してきたが、本発明は制御信号に応答する
他のいかなる信号源にも実施しうることが理解されるで
あろう。同様に、本発明を位相検出器および大きさ検出
器からの出力信号を結合しVCOを制御する加算器／差分
回路を参照して説明してきたが、これらの要素を他のさ
まざまな回路ブロックに置き換えることができることが
理解されるであろう。このような他の回路ブロックは、
位相誤差入力信号および大きさ誤差入力信号からさまざ
まな異なる行列伝達関数にしたがって出力制御信号を生
成することができ、その中の一つの行列伝達関数を例示
したにすぎない。
および図示したが、本発明の構成や細部にはかかる原理
から逸脱することなく変更を加えうることが理解されよ
う。たとえば、本発明を電圧制御発振器を用いた回路を
参照して説明してきたが、本発明は制御信号に応答する
他のいかなる信号源にも実施しうることが理解されるで
あろう。同様に、本発明を位相検出器および大きさ検出
器からの出力信号を結合しVCOを制御する加算器／差分
回路を参照して説明してきたが、これらの要素を他のさ
まざまな回路ブロックに置き換えることができることが
理解されるであろう。このような他の回路ブロックは、
位相誤差入力信号および大きさ誤差入力信号からさまざ
まな異なる行列伝達関数にしたがって出力制御信号を生
成することができ、その中の一つの行列伝達関数を例示
したにすぎない。
【００４２】さらに、本発明を等振幅出力信号を提供す
るVCOを参照して説明したが、これには限定されないこ
とが理解されるであろう。異なる出力振幅を有するVCO
を結合してゼロ振幅の出力信号を提供することは通常で
きないが（等しいと同時に反対であるという条件を満た
すことができないため）、これは本発明のある種の実施
例においては問題にならない制約である。またその他の
ケースではVCO出力のうちの少なくとも一つと結合器回
路の間に等化回路を設けて信号振幅を結合の前に正確に
整合させうるようにすることが望ましい場合がある。
るVCOを参照して説明したが、これには限定されないこ
とが理解されるであろう。異なる出力振幅を有するVCO
を結合してゼロ振幅の出力信号を提供することは通常で
きないが（等しいと同時に反対であるという条件を満た
すことができないため）、これは本発明のある種の実施
例においては問題にならない制約である。またその他の
ケースではVCO出力のうちの少なくとも一つと結合器回
路の間に等化回路を設けて信号振幅を結合の前に正確に
整合させうるようにすることが望ましい場合がある。
【００４３】
【発明の効果】以上説明したように、本発明を用いるこ
とにより、ベクトル・ロックループの用途が広がり、該
回路を有効に活用できるアプリケーションの範囲が広が
る。
とにより、ベクトル・ロックループの用途が広がり、該
回路を有効に活用できるアプリケーションの範囲が広が
る。
【図１】ベクトル変調信号を説明するための図である。
【図２】任意のベクトルが、大きさの等しい２つのベク
トルに分解できることを説明するための図である。
トルに分解できることを説明するための図である。
【図３】本発明の一実施例によるベクトル・ロックルー
プのブロック図である。
プのブロック図である。
【図４Ａ】ベクトル・ロックループの伝達行列要素の周
波数応答を示す図である。
波数応答を示す図である。
【図４Ｂ】ベクトル・ロックループの伝達行列要素の周
波数応答を示す図である。
波数応答を示す図である。
【図４Ｃ】ベクトル・ロックループの伝達行列要素の周
波数応答を示す図である。
波数応答を示す図である。
【図４Ｄ】ベクトル・ロックループの伝達行列要素の周
波数応答を示す図である。
波数応答を示す図である。
【図５】周波数変換に適用される、図３のベクトル・ロ
ックループのブロック図である。
ックループのブロック図である。
【図６】振幅変調および位相変調の両方、またはいずれ
かに適用される、図３のベクトル・ロックループのブロ
ック図である。
かに適用される、図３のベクトル・ロックループのブロ
ック図である。
【図７】Ｃ級増幅器段を使用した、図３のベクトル・ロ
ックループのブロック図である。
ックループのブロック図である。
１２、１４：発振器 ２０：結合器 ３４：位相検出器 ３８：大きさ検出器 ４０：差分回路 ５４：加算回路 ５２、６２：ループフィルター
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎ ｉａ Ｕ．Ｓ．Ａ. (58)調査した分野(Int.Cl.7，ＤＢ名) H03L 7/08 H03L 5/00 H03L 7/093
Claims (7)
- 【請求項１】制御入力端において制御入力信号を受信
し、該制御入力信号に応答した周波数の信号を出力する
第１及び第２の発振器と、 前記第１の発振器の出力を入力する第１の入力と、前記
第２の発振器の出力を入力する第２の入力とを有してお
り、これら発振器の出力を結合する結合器と、 第１の入力と第２の入力を有しており、前記第１の入力
に前記結合器の出力が結合され、第１の入力と第２の入
力との位相差を検出する、位相検出器と、 第１の入力と第２の入力を有しており、前記第１の入力
に前記結合器の出力が結合され、第１の入力と第２の入
力との振幅差を検出する、大きさ検出器と、 前記位相検出器の出力に結合された第１入力と、前記大
きさ検出器の出力に結合された第２入力と、前記第１の
発振器の制御入力端に結合された第１出力と、 前記第２の発振器の制御入力端に結合された第２出力と
を備えており、所定の伝達関数によって前記第１及び第
２の入力に入力された入力信号に関連付けた信号を前記
第１及び第２の出力に供給する回路網と、 前記位相検出回路及び前記大きさ検出回路夫々の前記第
２の入力に結合された入力端とを設けて成る回路であっ
て、さらに、 前記回路網は、 前記位相検出器の出力に結合された第１の入力と、前記
大きさ検出器の出力に結合された第２の入力と、前記第
１発振器の制御入力端に結合された出力とを備えた差分
回路と、 前記大きさ検出器の出力に結合された第１の入力と、前
記位相検出器の出力に結合された第２の入力と、前記第
２発振器の制御入力端に結合された出力とを備えた加算
回路とを備えていることを特徴とする回路。 - 【請求項２】前記第１発振器の制御入力端に直列に結合
された第１のループフィルタと、 前記第２発振器の制御入力端に直列に結合された第２の
ループフィルタとをさらに備えていることを特徴とす
る、請求項１に記載の回路。 - 【請求項３】前記結合器の出力に結合された第１の入力
と、局部発振器信号を入力する第２の入力と、前記位相
検出器の第１入力と前記大きさ検出器の第１の入力に結
合された出力とを有するミクサをさらに備えていること
を特徴とする、請求項１または２に記載の回路。 - 【請求項４】前記位相検出器の出力と前記回路網の第１
入力との間に結合された位相変調回路であって、前記位
相検出器の出力に結合された第１の入力と、位相変調信
号源に結合される第２の入力と、前記回路網の第１入力
に結合された出力とを備えた位相変調回路をさらに備え
たことを特徴とする、請求項１乃至請求項３のいずれか
一項に記載の回路。 - 【請求項５】前記大きさ検出器と前記回路網の第２入力
との間に結合された振幅変調回路であって、前記大きさ
検出器の出力に結合された第１の入力と、振幅変調信号
源に結合される第２の入力と、前記回路網の第２入力に
結合された出力とを備えた振幅変調回路をさらに備えて
いることを特徴とする、請求項１乃至請求項４のいずれ
か一項に記載の回路。 - 【請求項６】前記第１の発振器と前記結合器の第１の入
力との間に第１の非線形増幅器が、また、前記第２の発
振器と前記結合器の第２の入力との間に第２の非線形増
幅器が夫々結合されていることを特徴とする、請求項１
乃至請求項５のいずれか一項に記載の回路。 - 【請求項７】前記結合器の出力と前記位相検出器及び前
記大きさ検出器の夫々の第１の入力との間に減衰器が結
合されていることを特徴とする、請求項６に記載の回
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US751,458 | 1991-08-28 | ||
| US07/751,458 US5105168A (en) | 1991-08-28 | 1991-08-28 | Vector locked loop |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05243985A JPH05243985A (ja) | 1993-09-21 |
| JP3255984B2 true JP3255984B2 (ja) | 2002-02-12 |
Family
ID=25022057
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25216592A Expired - Fee Related JP3255984B2 (ja) | 1991-08-28 | 1992-08-27 | ベクトル・ロックループ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5105168A (ja) |
| EP (1) | EP0529874B1 (ja) |
| JP (1) | JP3255984B2 (ja) |
| DE (1) | DE69214902T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5329250A (en) * | 1992-02-25 | 1994-07-12 | Sanyo Electric Co., Ltd. | Double phase locked loop circuit |
| GB9209982D0 (en) * | 1992-05-08 | 1992-06-24 | British Tech Group | Method and apparatus for amplifying modulating and demodulating |
| US5317284A (en) * | 1993-02-08 | 1994-05-31 | Hughes Aircraft Company | Wide band, low noise, fine step tuning, phase locked loop frequency synthesizer |
| GB9313981D0 (en) * | 1993-07-06 | 1993-08-18 | Plessey Semiconductors Ltd | Wide-band microwave modulator arrangements |
| US5939951A (en) * | 1995-05-25 | 1999-08-17 | Btg International Limited | Methods and apparatus for modulating, demodulating and amplifying |
| US5652548A (en) * | 1995-06-07 | 1997-07-29 | Cornell Research Foundation, Inc. | PTM signal generator combining outputs of two same frequency oscillators |
| WO1997005721A1 (en) * | 1995-07-28 | 1997-02-13 | Airnet Communications Corporation | Reducing peak-to-average variance of a composite transmitted signal via out-of-band artifact signaling |
| US5808517A (en) * | 1996-12-10 | 1998-09-15 | Cornell Research Foundation, Inc. | PTM signal generator combining outputs of multiple oscillators |
| US5901346A (en) * | 1996-12-11 | 1999-05-04 | Motorola, Inc. | Method and apparatus utilizing a compensated multiple output signal source |
| US6054896A (en) | 1998-12-17 | 2000-04-25 | Datum Telegraphic Inc. | Controller and associated methods for a linc linear power amplifier |
| EP1088390B1 (en) * | 1998-06-19 | 2002-04-10 | PMC-Sierra, Inc. | Circuit and methods for compensating for imperfections in amplification chains in a linc or other amplification system |
| US6313680B1 (en) * | 2000-01-28 | 2001-11-06 | Agere Systems Guardian Corp. | Phase splitter |
| US6973145B1 (en) * | 2000-09-01 | 2005-12-06 | Ut-Battelle, Llc | Digital-data receiver synchronization method and apparatus |
| GB2370435A (en) * | 2000-12-22 | 2002-06-26 | Nokia Mobile Phones Ltd | A polar loop transmitter for a mobile phone |
| US7088968B2 (en) * | 2001-12-12 | 2006-08-08 | Intel Corporation | Method and polar-loop transmitter with origin offset for zero-crossing signals |
| TW583853B (en) * | 2002-08-16 | 2004-04-11 | Realtek Semiconductor Corp | Compensation method for synchronization of sampling frequency and carrier frequency in multi-carrier communication system and apparatus thereof |
| US6880350B2 (en) | 2002-09-13 | 2005-04-19 | Isothermal Systems Research, Inc. | Dynamic spray system |
| US6857283B2 (en) | 2002-09-13 | 2005-02-22 | Isothermal Systems Research, Inc. | Semiconductor burn-in thermal management system |
| US7260157B2 (en) | 2002-11-21 | 2007-08-21 | Sotoudeh Hamedi Hagh | Phase shifted transmitter architecture for communication systems |
| US9325491B2 (en) * | 2014-04-15 | 2016-04-26 | Triquint Semiconductor, Inc. | Clock generation circuit with dual phase-locked loops |
| CN110557118B (zh) * | 2018-05-31 | 2022-12-27 | 华为技术有限公司 | 一种锁相装置及锁相方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3778728A (en) * | 1972-04-11 | 1973-12-11 | Edmac Ass Inc | Phaselocked-fm detector apparatus |
| JPS6013555B2 (ja) * | 1977-06-17 | 1985-04-08 | ソニー株式会社 | バ−スト信号のレベル検出回路 |
| NL8001903A (nl) * | 1980-04-01 | 1981-11-02 | Philips Nv | Inrichting voor het versterken van een gemoduleerd draaggolfsignaal. |
| US4884040A (en) * | 1988-09-26 | 1989-11-28 | Rca Licensing Corporation | Sampled data phase locking system |
-
1991
- 1991-08-28 US US07/751,458 patent/US5105168A/en not_active Expired - Lifetime
-
1992
- 1992-08-12 EP EP92307363A patent/EP0529874B1/en not_active Expired - Lifetime
- 1992-08-12 DE DE69214902T patent/DE69214902T2/de not_active Expired - Fee Related
- 1992-08-27 JP JP25216592A patent/JP3255984B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69214902T2 (de) | 1997-02-27 |
| EP0529874A1 (en) | 1993-03-03 |
| JPH05243985A (ja) | 1993-09-21 |
| US5105168A (en) | 1992-04-14 |
| EP0529874B1 (en) | 1996-10-30 |
| DE69214902D1 (de) | 1996-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255984B2 (ja) | ベクトル・ロックループ | |
| US4420723A (en) | Phase locked loop amplifier for variable amplitude radio waves | |
| JP3226577B2 (ja) | ベクトル変調システム、ベクトル変調器 | |
| US4933986A (en) | Gain/phase compensation for linear amplifier feedback loop | |
| US6404277B1 (en) | Gm-C tuning circuit with filter configuration | |
| EP0883242A2 (en) | Radio receiver and method of operation | |
| JPH0680986B2 (ja) | 無線通信システム用周波数コンバータ | |
| JPH09505695A (ja) | 位相／周波数変調器 | |
| JP3098464B2 (ja) | ９０度移相回路 | |
| US3418595A (en) | Automatic frequency control system | |
| EP0883237A1 (en) | Radio receiver and method of operation | |
| JPS63502133A (ja) | 改善された直角ノツチフイルタ | |
| JP3314726B2 (ja) | 位相シフト回路、それを用いた移相回路、発振回路、及びイメージリジェクションミキサ | |
| JPS648934B2 (ja) | ||
| US6617932B2 (en) | System and method for wide dynamic range clock recovery | |
| US3629716A (en) | Method and apparatus of infinite q detection | |
| WO2003023950A2 (en) | Receiver | |
| US7064608B2 (en) | Feed-forward-back suppressed noise circuits | |
| US4186399A (en) | Goniometer circuit for VOR system | |
| US4114111A (en) | Constant phase delay network having a coherent reference | |
| JP3219984B2 (ja) | 位相同期発振器および通信装置 | |
| Hansen et al. | High frequency phase sensitive detection applied to helicon wave studies | |
| JPH07123123A (ja) | ４相位相変調回路 | |
| JP2003023324A (ja) | 増幅回路 | |
| JPS61134102A (ja) | 妨害波抑圧装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |