[go: up one dir, main page]

JP3213292B2 - 多層基板、及びモジュール - Google Patents

多層基板、及びモジュール

Info

Publication number
JP3213292B2
JP3213292B2 JP19685999A JP19685999A JP3213292B2 JP 3213292 B2 JP3213292 B2 JP 3213292B2 JP 19685999 A JP19685999 A JP 19685999A JP 19685999 A JP19685999 A JP 19685999A JP 3213292 B2 JP3213292 B2 JP 3213292B2
Authority
JP
Japan
Prior art keywords
layer substrate
layer
substrate
wiring film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19685999A
Other languages
English (en)
Other versions
JP2001024333A (ja
Inventor
英之 栗田
雅之 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Priority to JP19685999A priority Critical patent/JP3213292B2/ja
Priority to US09/610,674 priority patent/US6404052B1/en
Priority to CNB001201328A priority patent/CN1138629C/zh
Priority to EP00114872A priority patent/EP1069616A3/en
Priority to KR1020000039814A priority patent/KR100773287B1/ko
Publication of JP2001024333A publication Critical patent/JP2001024333A/ja
Application granted granted Critical
Publication of JP3213292B2 publication Critical patent/JP3213292B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4635—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating flexible circuit boards using additional insulating adhesive materials between the boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/2402—Laminated, e.g. MCM-L type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7665—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は多層基板の技術分野
にかかり、特に、集積回路等の半導体デバイスを搭載す
るのに適した多層基板の技術分野に関する。
【０００２】
【従来の技術】従来より、集積回路等の半導体デバイス
を搭載する基板として、配線の自由度が高い多層基板が
用いられている。図１１(ａ)の符号１０６は多層基板で
あり、複数の単層基板１０１が積層されて構成されてい
る。
【０００３】各単層基板１０１は、ポリイミドフィルム
から成るベースフィルム１２２と、該ベースフィルム１
２２上に配置されている配線膜１１５と、配線膜１１５
及びベースフィルム１２２上に配置されている接着フィ
ルム１２１とを有している。
【０００４】配線膜１１５上には導電性のバンプ１１６
が形成されており、その先端は接着フィルム１２１上か
ら突き出されている。ベースフィルム１２２はパターニ
ングされており、配線膜１１５裏面の所定位置は部分的
に露出されている。
【０００５】複数の単層基板１０１を積層する際には、
一単層基板１０１のバンプ１１６を、積層させる単層基
板１０１の配線膜１１５裏面に向け、バンプ１１６先端
を配線膜１１５裏面に当接させ、接着層１２１によって
互いに接着すると、所望膜数の多層基板１０６が得られ
る。
【０００６】この多層基板１０６の表面は、保護膜１２
０で覆われており、その表面上には、符号１１６ａで示
すバンプが突き出されている。
【０００７】符号１３３は半導体デバイスであり、内部
に多数の回路が形成されている。その回路は、半導体デ
バイス１３３上に形成されたボンディングパッド１３４
に接続されており、ボンディングパッド１３４を多層基
板１０６表面に向け、図１１(ｂ)に示すようにボンディ
ングパッド１３４をバンプ１１６ａに当接させ、熱圧着
するとバンプ１１６ａ表面の半田被膜が溶融し、ボンデ
ィングパッド１３４及びバンプ１１６ａを介して、半導
体デバイス１３３の内部回路が多層基板１０６内の配線
膜１１５に接続される。
【０００８】上記のような多層基板１１６にチップ状態
の半導体デバイス１３３を搭載子、モジュールを構成し
た場合、半導体デバイス１３３のパッケージが不要であ
り、電子機器の小型化に大きく寄与することができる。
【０００９】しかしながら、上記従来の多層基板１０６
を用いたモジュールでは、半導体デバイス１３３は多層
基板１０６上に配置されているため、半導体デバイス１
３３の分厚みの分、モジュール全体の厚みが増してしま
う。
【００１０】また、従来の多層基板１０６では、半導体
デバイス１３３を保護する必要があるため、図１１(ｃ)
のように、半導体デバイス１３３を樹脂１３５で覆った
場合、樹脂１３５の厚みの分だけ更に全体の厚みが更に
増してしまうという問題がある。
【００１１】近年では、携帯電話やノートパソコン等に
は、一層の小型化、薄型化が求められているため、薄型
のモジュールが求められている。
【００１２】
【発明が解決しようとする課題】本発明は上記従来技術
の不都合を解決するために創作されたものであり、その
目的は、半導体デバイスを搭載しても、厚みが増さない
モジュールに関する。
【００１３】上記課題を解決するために、請求項１記載
の発明は、樹脂フィルムと、前記樹脂フィルム上に配置
された配線膜とを有する単層基板が複数層積層された多
層基板であって、前記単層基板には、貫通孔が形成され
た第１の単層基板と、前記第１の単層基板に接続された
第２の単層基板とが含まれ、前記第１の単層基板が複数
層積層され、各前記第１の単層基板の貫通孔と前記第２
の単層基板によって有底の収容部が構成され、前記収容
部底面には、前記第２の単層基板の前記配線膜に接続さ
れたバンプが露出された多層基板である。請求項２記載
の発明は、少なくとも前記第１の単層基板の前記配線膜
は、前記第２の単層基板が有するバンプによって、前記
第２の単層基板の前記配線膜に接続された請求項１記載
の多層基板である。請求項３記載の発明は、樹脂フィル
ムと、前記樹脂フィルム上に配置された配線膜とを有す
る単層基板が複数層積層された多層基板と、前記多層基
板の前記配線膜に接続され、前記単層基板よりも厚みの
厚いチップ状の半導体デバイスとを有するモジュールで
あって、前記単層基板には、貫通孔が形成された第１の
単層基板と、前記第１の単層基板に接続された第２の単
層基板とが含まれ、前記第１の単層基板は前記貫通孔が
連通するように複数層積層され、各前記第１の単層基板
の貫通孔と前記第２の単層基板によって有底の収容部が
構成され、前記収容部底面には、前記第２の単層基板の
前記配線膜に接続されたバンプが露出され、前記半導体
デバイスの電極は、前記バンプに当接され、電気的に接
続されたモジュールである。請求項４記載の発明は、少
なくとも前記第１の単層基板の前記配線膜は、前記第２
の単層基板が有するバンプによって、前記第２の単層基
板の前記配線膜に接続された請求項３記載のモジュール
である。請求項５記載の発明は、樹脂フィルムと、前記
樹脂フィルム上に配置された配線膜とを有する単層基板
が複数層積層された多層基板と、前記多層基板の前記配
線膜に接続され、前記単層基板よりも厚みの厚いチップ
状の半導体デバイスとを有するモジュールであって、前
記単層基板には、貫通孔が形成された第１の単層基板
と、前記第１の単層基板に接続された第２の単層基板と
が含まれ、前記第１の単層基板は前記貫通孔が連通する
ように複数層積層され、各前記第１の単層基板の貫通孔
と前記第２の単層基板によって有底の収容部が構成さ
れ、前記収容部底面には、前記第２の単層基板の前記配
線膜に接続された電極が露出され、前記半導体デバイス
が有するバンプは、前記第２の単層基板の電極に当接さ
れ、電気的に接続されたモジュール。請求項６記載の発
明は、前記第１の単層基板はバンプを有し、前記第２の
単層基板の前記配線膜は、前記第１の単層基板が有する
バンプによって前記第２の単層基板の前記配線膜に接続
された請求項５記載のモジュールである。請求項７記載
の発明は、前記半導体デバイスは前記多層基板中に埋設
されたことを特徴とする請求項３乃至請求項６のいずれ
か１項記載のモジュールである。請求項８記載の発明
は、前記半導体デバイスの表面側及び裏面側には、少な
くとも１層以上の前記単層基板が配置された請求項３乃
至請求項７のいずれか１項記載のモジュールである。請
求項９記載の発明は、前記半導体デバイスは半導体集積
回路から成る請求項３乃至請求項８のいずれか１項記載
のモジュールであって、比較的大面積の金属層から成
り、前記配線膜に接続されたシールド膜が、前記半導体
デバイスの回路形成面の近傍に配置されたことを特徴と
するモジュールである。
【００１４】本発明は上記のように構成されており、単
層基板が積層されて構成された多層基板と、その多層基
板中の空洞に半導体デバイスが収容されたモジュールで
ある。本発明の多層基板では、複数の単層基板が積層さ
れて構成されている。例えば、各単層基板上に接着層を
形成し、接着層を樹脂フィルムに接着させると、各単層
基板が接続され、多層基板を構成することができる。
【００１５】各単層基板はパターニングされた配線膜を
有しており、配線膜上にバンプを形成しておき、樹脂フ
ィルム裏面の窓開部分を介してバンプと配線膜とを接続
させると、バンプを介して積層した多層基板の配線膜間
を接続することが可能になる。バンプ表面に半田被膜を
設けておき、接続の際に半田被膜を溶融させるようにす
ると、バンプと配線膜の間の接続が確実になる。
【００１６】半導体デバイスを多層基板に接続する際に
は、多層基板の収容部底面にバンプを露出させておいて
もよいし、収容部底面に、部分的に配線膜を露出させて
おき、半導体デバイスに設けられたバンプを当接させる
ようにしてもよい。
【００１７】また、半導体デバイスは、多層基板の空洞
中に埋設させてもよいし、半導体デバイス裏面が露出す
るようにしてもよい。この場合、半導体デバイス裏面と
多層基板表面とが面一になるようにすることができる。
【００１８】多層基板中にシールド部を設け、接地電位
に接続しておくと、多層基板の空洞中に配置された半導
体デバイスにノイズが侵入しなくなる。
【００１９】
【発明の実施の形態】図１(ａ)〜(ｆ)、図２(ｇ)〜(ｍ)
は、本発明の多層基板に用いられる単層基板の製造工程
である。
【００２０】図１(ａ)〜(ｆ)を参照し、先ず、金属箔１
１(ここでは厚み１８μｍの圧延銅箔を用いた)を用意し
(同図(ａ))、その裏面に保護フィルム１２を貼付し、表
面に、紫外線露光可能なマスクフィルム(旭化成(株)製
ドライフィルム：ＳＰＧ−１５２)１３を貼付する(同図
(ｂ))。
【００２１】次に、所定パターンが形成されたガラスマ
スクを用い、マスクフィルム１３を露光(露光光強度１
００ｍＪ)し、薬液で現像し、開口部１４を所定位置に
形成する(同図(ｃ))。このときの開口部１４の形成精度
は、マスクのパターン直径が３０μ〜５０μｍの円に対
し、開口部の直径は±２．５μｍ程度である。
【００２２】その状態で全体を銅メッキ用の電解液に浸
漬し、電流を流すと、開口部１４底面に露出した金属箔
１１表面に銅が成長し、導電性のバンプ１６が形成され
る(同図(ｄ))。
【００２３】次に、アルカリを用い、マスクフィルム１
３と保護フィルム１２を除去する(同図(ｅ))。この状態
では金属箔１１表面に茸形状の導電性バンプ１６が直立
している。
【００２４】その金属箔１１裏面(バンプ１６とは反対
側の面)にキャリアフィルム１７を貼付し、金属箔１１
表面に、ポリイミド前駆体から成る樹脂原料を塗布・乾
燥し、ポリイミド前駆体から成る前駆体被膜１８を形成
する(同図(ｆ))。この状態では前駆体被膜１８は、バン
プ１６上とその近傍で盛り上がっているが、バンプ１６
から離れた位置では平坦になっている。前駆体被膜１８
の平坦な部分の厚みは、バンプ１６の高さより薄くなる
ように形成しておく。図１(ｆ)の符号１９は、前駆体被
膜１８が形成された状態のフィルムを示している。
【００２５】次に、図２(ｇ)〜(ｊ)を参照し、そのフィ
ルム１９をローラー３１1、３１2で圧延し(同図(ｇ))、
バンプ１６上の前駆体被膜１８を薄くする。次いで、前
駆体被膜１８上にアルカリ溶液をスプレー噴霧し、表面
をエッチングすると、バンプ１６の先端部が前駆体被膜
１８表面上に露出する(同図(ｈ))。
【００２６】次に、裏面のキャリアフィルム１７を剥離
した後、加熱(２８０℃１０分)すると前駆体被膜１８が
フィルム化し、金属箔１１表面にポリイミド樹脂から成
る接着層２１が形成される(同図(ｉ))。この接着層２１
は、熱可塑性を有しており接着性を有している。
【００２７】次に、銅箔１１の裏面にレジストフィルム
を形成し、パターニングする。図２(ｊ)の符号２２は、
パターニングしたレジストフィルムを示している。その
レジストフィルム２２の開口部３２の底面には金属箔１
１が露出しており、その状態でエッチングすると、レジ
ストフィルム２２のパターンが金属箔１１に転写され、
配線膜が形成される。
【００２８】図２(ｋ)は、レジストフィルム２２を除去
した状態であり、符号１５は、パターニングされた配線
膜を示している。配線膜１５のうち、バンプ１６が形成
されている部分はやや幅広にパターニングされる。この
とき、金属箔１１のパターニングにより、配線膜１５と
一緒に、後述するシールド部が一緒に形成される。
【００２９】同図符号３３は、金属箔１１が除去された
領域のうち、後述する貫通孔が形成される部分を示して
いる。
【００３０】次いで、配線膜１１の裏面側(バンプ１６
が形成されていない面)にポリイミド前駆体を塗布し、
前駆体被膜２３を形成する(同図(ｌ))。前駆体被膜２３
は、配線膜１５が存している部分では配線膜１５と接
し、配線膜が存しない部分では、接着層２１と接してい
る。
【００３１】次に、前駆体被膜２３表面にレジスト膜を
形成し、パターニングする。図２(ｍ)の符号２４は、パ
ターニングされたレジスト膜２４を示しており、開口部
３４が形成されている。その開口部３４は、前駆体被膜
２３が接着層２１に密着している部分に設けられた開口
部３４ａと、前駆体被膜２３が配線膜１５と接している
部分に設けられた開口部３４ｂとから成る。
【００３２】このレジスト膜２４をマスクとし、開口部
３４ａ、３４ｂの底面に露出している前駆体被膜２３を
除去し、パターニングする。このとき、前駆体被膜２３
が接着層２１に接している部分では、前駆体被膜２３と
一緒に接着層２１も除去される。
【００３３】レジスト膜２４を除去した後、熱処理し、
前駆体被膜２３を硬化させると、図３(ｎ)の符号１に示
すような第１の単層基板が得られる。符号２５は、パタ
ーニングされた前駆体被膜２３が硬化した樹脂フィルム
(ポリイミドフィルム)を示している。
【００３４】このポリイミドフィルムの配線膜１５には
開口部３５が形成されており、その開口部３５により、
接着層２１とポリイミドフィルム２５とが一緒に除去さ
れた部分では貫通孔３５ａが形成され、配線膜１５上に
は接続孔３５ｂが形成されている。
【００３５】貫通孔３５ａは第１の単層基板１の表面か
ら裏面まで貫通しており、他方、接続孔３５ｂは貫通し
ておらず、その底面には配線膜１５が露出されている。
【００３６】貫通孔３５ａは、複数層の第１の単層基板
１が積層されたときに、各貫通孔３５ａによって後述す
る収容部が形成される部分であり、積層される各第１の
単層基板１の貫通孔３５ａの大きさは、搭載するチップ
状の半導体デバイスと同程度の大きさにされている(数
ｍｍ〜数十ｍｍ程度)。この貫通孔３５ａ内には配線膜
１５の端部が露出しないようにされており、貫通孔３５
ａによって構成する収容部内にチップ状の半導体デバイ
スを収容したときに、半導体デバイス側面が配線膜１５
に接触しないようになっている。
【００３７】他方、接続孔３５ｂの大きさはバンプ１６
の大きさと同程度(３０〜５０μｍ程度)にされ、接続孔
３５ｂ底面に露出する配線膜１５表面にバンプ１６先端
が当接できるようにされている。
【００３８】図４(ａ)の符号２は、貫通孔３４ａを有さ
ない第２の単層基板である。この第２の単層基板２は、
接着層２１と前駆体被膜２３が密着した部分には、レジ
スト膜２４の開口部３４ａが形成されない他は、第１の
単層基板１と同じ工程によって形成される。この第２の
単層基板２は、積層された第１の単層基板１の下部に配
置され、収容部の底面を構成するものである。
【００３９】図４(ｂ)の符号３は、単層基板を積層させ
て多層基板を形成する際に、その多層基板の最上部に配
置される第３の単層基板を示している。配線膜１５の表
面には、樹脂フィルム２５と同じ材質の保護膜２１が形
成されている。この第３の単層基板３の場合、バンプ１
６は有していない場合と有している場合がある。また、
貫通孔３５ａが形成されている場合と形成されていない
場合がある。
【００４０】図４(ｃ)の符号４は、多層基板の底部に位
置すべき第４の単層基板を示している。この第４の単層
基板４は、第２の単層基板２と同じ構造であるが、接続
孔３５ｂを有していても有していなくてもよい。
【００４１】以上の第１〜第４の単層基板１〜４を積層
させ、本発明の多層基板を構成させる場合、互いに積層
させる単層基板では、接続孔３５ｂとバンプ１６の位置
は、一方の単層基板の接続孔３５ｂに、他方の単層基板
のバンプ１６が当接されるように配置されている。接続
孔３５ｂ底面に露出する配線膜１５バンプ１６を当接さ
せ、加熱しながら圧着すると、接着層２１が軟化し、接
着力が発現して基板同士が互いに接着される。
【００４２】バンプ１６表面に半田被膜が形成されてい
る場合、半田が溶融することで配線膜１５とバンプ１６
が電気的、機械的に接続される。この場合、半田被膜表
面には金被膜を形成しておいてもよい。また、半田被膜
を設けておかなくても電気的に接続される。
【００４３】図５(ａ)に、複数の単層基板を積層させた
場合の、バンプ１６と配線膜１５の接続部分の拡大図を
示す。
【００４４】図５(ｂ)の符号６ａは、１枚の第４の単層
基板４と、２枚の第２の単層基板２ 1、２2と、３枚の第
１の単層基板１1〜１3とがこの順序で積層された多層基
板の断面図である。第１の単層基板１1〜１3には、同じ
位置に同じ大きさの貫通孔３５ａ1〜３５ａ3が形成され
ている。
【００４５】最下層の第１の単層基板１1には、第２の
単層基板２2が接続されているから、収容部２６の底面
には、その第２の単層基板２2が位置している。従っ
て、第１の単層基板１1〜１3の貫通孔３５ａ1〜３５ａ3
と、その底面に配置された第２の多層基板２1によっ
て、有底の収容部２６が形成されている。
【００４６】図５(ｂ)の符号１６ａは、その第２の単層
基板２2に設けられたバンプ１６のうち、収容部２６底
面に露出するバンプを示している。
【００４７】また、同図(ｂ)の符号１６ｂは、多層基板
６ａの表面に位置する第１の単層基板１3のバンプを示
しており、符号１６ｃは、多層基板６ａ内部に位置し、
配線膜１５に接続されているバンプを示している。
【００４８】多層基板６ａの収容部２６が形成された部
分の模式的な斜視図を同図(ｃ)に示す。収容部２６底面
には、第２の単層基板２2のバンプ１６ａが露出してい
るが、この斜視図では省略する。
【００４９】次に、この積層基板６ａに半導体デバイス
を搭載する工程を説明する。図６(ｏ)の符号４１は半導
体集積回路等の半導体デバイスを示しており、電気素子
による回路が形成された面には、金属薄膜から成るボン
ディングパッド４２が形成されている。
【００５０】多層基板６ａに半導体デバイス４１を搭載
する場合、ボンディングパッド４２を収容部２６底面側
に向け、収容部２６内に挿入する。
【００５１】収容部２６内のバンプ１６ａは、ボンディ
ングパッド４２に対応した位置に配置されており、位置
合わせをすると各ボンディングパッド４２はバンプ１６
ａ上に乗るようになっている。
【００５２】ボンディングパッド４２をバンプ１６ａ上
に乗せた状態で、半導体デバイス４１を多層基板６ａに
加熱しながら押圧すると、収容部２６底面上の接着層２
１表面に半導体デバイス４１の表面が当接され、軟化し
た接着層２１によって、半導体デバイス４１が多層基板
６ａに接着される(図６(ｐ))。
【００５３】上記のように収容部２６を有する多層基板
６ａとは別に、図６(ｑ)の符号６ｂで示すような多層基
板を用意しておく。
【００５４】この多層基板６ｂは、ここでは２枚の第２
の単層基板２3、２4と、第３の単層基板３とがこの順で
積層されている。この多層基板６ｂを蓋側とし、収容部
２６が形成されている多層基板６ａを容器側とし、半導
体デバイス４１を収容部２６内に収容した後、容器側の
多層基板６ａの上から蓋側の多層基板６ｂを被せる。
【００５５】蓋側の多層基板６ｂの底面には、第２の単
層基板２3の接続孔３５ｂが配置されており、その接続
孔３５ｂと、容器側の多層基板６ａ上に露出されたバン
プ１６ｂとは、互いに対応した位置に配置されている。
【００５６】従って、蓋側の多層基板６ｂと容器側の多
層基板６ａとを位置合わせして被せた場合、蓋側の多層
基板６ｂの接続孔３５底面に露出する配線膜１５表面に
容器側の多層基板６ａのバンプ１６ｂが当接される。
【００５７】その状態で加熱・押圧すると、接着層２１
によって、容器側の多層基板６ａと蓋側の多層基板６ｂ
とが接着されると共に、バンプ１６ｂにより、蓋側の多
層基板６ｂ内の配線膜１５と、収容部２６側の単層基板
６ａ内の配線膜１５とが互いに電気的に接続され、一体
となった多層基板６が形成される。その多層基板６の内
部には、半導体デバイス４１を収容した空洞２７が形成
されている。
【００５８】このように、半導体デバイス４１が収容さ
れた状態で一体となり、一つの多層基板６が形成される
と、多層基板６と、その空洞２７内に埋設された半導体
デバイス４１とでモジュール６２が構成される。
【００５９】半導体デバイス４１内の回路は、ボンディ
ングパッド４２とバンプ１６を介して、多層基板６を構
成する各単層基板１〜４の配線膜１５にそれぞれ接続さ
れている。
【００６０】このモジュール６２の端部には、図７に示
すように、表面に露出されたバンプ３６や、底面に形成
された接続孔３７によって、多層基板６内部の配線膜１
５を他の回路基板等に電気的に接続できるように構成さ
れている。従って、モジュール６２内の半導体デバイス
４１は、バンプ３６や接続孔３７によって、他の回路基
板等に電気的に接続されるようになっている。
【００６１】また、端部底面に比較的大面積の配線膜１
５を露出させ、接続端子３８を形成しておき、その接続
端子で他の回路基板等に接続してもよい。
【００６２】このように、上記モジュール６２では、多
層基板６内に半導体デバイス４１が埋設されているの
で、全体の厚みが半導体デバイス４１の分だけ増すとい
うことはない。
【００６３】なお、この例では、多層基板６内に半導体
デバイス４１を１個だけ埋設してモジュールを構成させ
たが、複数個を埋設してモジュールを構成させてもよ
い。その場合、埋設した各半導体デバイス間は多層基板
６内部の配線膜１５とバンプ１６とで電気的に互いに接
続することが可能である。
【００６４】次に、本発明の他の例を説明する。図８
(ａ)の符号７ａは、上述した容器側の多層基板６ａと同
じ構造の多層基板を示している。この容器側の多層基板
７ａに対し、蓋側の多層基板７ｂは、積層された複数の
第１の単層基板１上に、第２の単層基板２と第３の多層
基板３とが更に積層されて構成されている。
【００６５】容器側の多層基板７ａには、積層された第
１の積層板１の貫通孔３５ａによって有底の収容部５３
が形成されており、蓋側の多層基板７ｂにも、同様に、
貫通孔３５ａによって有底の収容部５４が形成されてい
る。
【００６６】上記の半導体デバイス４１を容器側の多層
基板７ａの収容部５３内に収容し、その多層基板７ａに
接着すると共に、配線膜１５に電気的に接続させ、更に
その上部から蓋側の多層基板７ｂを接着させ、多層基板
７ａ、７ｂ間を電気的・機械的に接続させて一体となっ
た多層基板７を構成すると、半導体デバイス４１は、２
つの収容部５３、５４で構成される空洞内に収容され
る。
【００６７】この多層基板７は、図６(ｒ)に示した多層
基板６と同様の構造であり、同様の構造のモジュールが
得られる。
【００６８】次に、図８(ｂ)の符号４３は、バンプ４４
が表面に形成された半導体デバイスを示している。この
半導体デバイス４３を用いる場合には、容器側の多層基
板８ａの収容部５５底面には、半導体デバイス４３に形
成されたバンプ４４を当接させられるように、配線膜１
５表面を部分的に露出させておくとよい。
【００６９】この多層基板８ａと、図６(ｑ)や図８(ａ)
に示した蓋側の多層基板６ｂ、７ｂを貼り合わせると、
一体となった多層基板８が得られる。この多層基板８
と、該多層基板８中に埋め込まれた半導体デバイス４３
とでも本発明のモジュールが構成される。
【００７０】図８(ｃ)の符号９は、貫通孔が設けられた
第３の単層基板３'を有する多層基板である。
【００７１】この多層基板９は、第４の単層基板４と、
複数層の第１の単層基板１と、第３の単層基板３'とが
この順序で積層されている。第３の単層基板３'の表面
には保護膜となる樹脂フィルムが形成されている。
【００７２】第３の単層基板３'の貫通孔は、第１の単
層基板１の貫通孔３５ａと同じ位置に配置されており、
それら貫通孔で構成される収容部５６内には半導体デバ
イス４１が電気的・機械的に接続された状態で収容され
ている。
【００７３】半導体デバイス４１裏面は多層基板９表面
上に露出している。また、半導体デバイス４１裏面と多
層基板９表面とは略面一にされている。
【００７４】この多層基板９と半導体デバイス４１とで
構成されたモジュール６３では、半導体デバイス４１裏
面が露出しているので放熱性に優れている。
【００７５】図８(ｄ)の符号６４は、上記モジュール６
３上に、保護フィルム２９を貼付したモジュールであ
る。このモジュール６４は表面が保護フィルム２９で覆
われているので、耐湿性等に優れている。
【００７６】次に、図９に示したモジュール６５は、容
器側の多層基板１０ａが、第４の単層基板４上に、複数
層の第２の単層基板５、２と、複数層の第１の単層基板
１が積層されて構成されている。
【００７７】第４の単層基板４に直接接続された第２の
単層基板５は、図１０に示すようなシールド部２８を有
している。
【００７８】容器側の多層基板１０ａには、積層された
第１の単層基板１の貫通孔３５ａによって収容部５７が
構成されている(蓋側の多層基板６ｂが収容部５７上に
配置されると空洞が構成される)。
【００７９】シールド部２８は、金属箔１１をパターニ
ングして幅狭の配線膜１５を形成する際に一緒に形成さ
れており、収容部５７底面と略同じ面積か、収容部５７
底面よりも大面積に形成されている。シールド部２８
は、収容部５７底面を覆うように、底面と平行に配置さ
れている。
【００８０】収容部５７内には半導体デバイス(半導体
集積回路)４７が収容されている。半導体デバイス４７
には、回路形成面４９にボンディングパッド４２が設け
られており、収容部５７底面上の接着層によって容器側
の多層基板１０ａに機械的に接続されると共に、ボンデ
ィングパッド４２に当接されたバンプ１６ａによって、
配線膜１５に電気的に接続された後、蓋側の多層基板６
ｂが容器側の多層基板１０ａに電気的・機械的に接続さ
れている。
【００８１】従って、収容部５７内に半導体デバイス４
７が埋設された状態では、半導体デバイス４７の回路形
成面４９はシールド部２８に対向しており、シールド部
２８で覆われている。
【００８２】一般に、半導体集積回路では、ボンディン
グパッド４２が形成された面とは反対の裏面側に金属膜
４８が形成されており、その金属膜４８は、グラウンド
電位に接続されるようになっている。
【００８３】従って、シールド部２８が接続された配線
膜１５をグラウンド電位に接続すると、モジュール６５
外部から侵入しようとする電波ノイズは、シールド部２
８と裏面側の金属膜４８とで吸収されるので、半導体デ
バイス４７内に侵入しないようになる。
【００８４】このように、図９のモジュール６５は、シ
ールド部２８を有する多層基板１０と、該多層基板１０
中に埋設された半導体デバイス４７とで構成されてお
り、ノイズに強くなっている。
【００８５】以上は、バンプ表面に半田被膜を設け、半
田を溶融させてバンプと配線膜とを接続したが、バンプ
と配線膜とを密着させることで電気的に接続してもよ
い。その場合、半田被膜ではなく金被膜をバンプ表面に
形成しておくこともできる。金被膜を設けた場合、バン
プと配線膜を密着させて超音波を印加し、バンプと配線
膜とを電気的・機械的に接続してもよい。
【００８６】
【発明の効果】半導体デバイスを搭載しても厚みが増さ
ない。シールド部によってノイズが侵入しずらい。
【図面の簡単な説明】
【図１】(ａ)〜(ｆ)：本発明に用いられる単層基板の製
造工程図
【図２】(ｇ)〜(ｍ)：その続きの製造工程図
【図３】(ｎ)：第１の単層基板
【図４】(ａ)：第２の単層基板 (ｂ)：第３の単層基
板 (ｃ)：第４の単層基板
【図５】(ａ)：本発明の多層基板の一例のバンプ部分の
拡大図 (ｂ)：収容部の断面図 (ｃ)：収容部の概
略を示す斜視図
【図６】(ｏ)〜(ｒ)：本発明のモジュールの一例の製造
工程図
【図７】そのモジュールの端部を示す図
【図８】(ａ)〜(ｄ)：本発明のモジュールの他の例を示
す図
【図９】シールド部を有する本発明のモジュールの例を
示す図
【図１０】シールド部を示す図
【図１１】(ａ)〜(ｃ)：従来技術のモジュールの製造工
程図
【符号の説明】
１……第１の単層基板 ２、５……第２の単層基板 ３、３'……第３の単層基板 ４……第４の単層基板 ６〜１０……多層基板 １５……配線膜 １６……バンプ ２５……樹脂フィルム ２７、５６……空洞 ２８……シールド部 ３５ａ……貫通孔 ４１、４７……半導体デバイス ４９……回路形成面 ６２〜６５……モジュール
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−326438（ＪＰ，Ａ) 特開 平８−111574（ＪＰ，Ａ) 特開 平10−75061（ＪＰ，Ａ) 特開 昭63−156395（ＪＰ，Ａ) 特開 平６−45763（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 H01L 23/12

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】樹脂フィルムと、前記樹脂フィルム上に配
    置された配線膜とを有する単層基板が複数層積層された
    多層基板であって、 前記単層基板には、貫通孔が形成された第１の単層基板
    と、 前記第１の単層基板に接続された第２の単層基板とが含
    まれ、 前記第１の単層基板が複数層積層され、各前記第１の単
    層基板の貫通孔と前記第２の単層基板によって有底の収
    容部が構成され、 前記収容部底面には、前記第２の単層基板の前記配線膜
    に接続されたバンプが露出された多層基板。
  2. 【請求項２】少なくとも前記第１の単層基板の前記配線
    膜は、前記第２の単層基板が有するバンプによって、前
    記第２の単層基板の前記配線膜に接続された請求項１記
    載の多層基板。
  3. 【請求項３】樹脂フィルムと、前記樹脂フィルム上に配
    置された配線膜とを有する単層基板が複数層積層された
    多層基板と、 前記多層基板の前記配線膜に接続され、前記単層基板よ
    りも厚みの厚いチップ状の半導体デバイスとを有するモ
    ジュールであって、 前記単層基板には、貫通孔が形成された第１の単層基板
    と、 前記第１の単層基板に接続された第２の単層基板とが含
    まれ、 前記第１の単層基板は前記貫通孔が連通するように複数
    層積層され、各前記第１の単層基板の貫通孔と前記第２
    の単層基板によって有底の収容部が構成され、 前記収容部底面には、前記第２の単層基板の前記配線膜
    に接続されたバンプが露出され、 前記半導体デバイスの電極は、前記バンプに当接され、
    電気的に接続されたモジュール。
  4. 【請求項４】少なくとも前記第１の単層基板の前記配線
    膜は、前記第２の単層基板が有するバンプによって、前
    記第２の単層基板の前記配線膜に接続された請求項３記
    載のモジュール。
  5. 【請求項５】樹脂フィルムと、前記樹脂フィルム上に配
    置された配線膜とを有する単層基板が複数層積層された
    多層基板と、 前記多層基板の前記配線膜に接続され、前記単層基板よ
    りも厚みの厚いチップ状の半導体デバイスとを有するモ
    ジュールであって、 前記単層基板には、貫通孔が形成された第１の単層基板
    と、 前記第１の単層基板に接続された第２の単層基板とが含
    まれ、 前記第１の単層基板は前記貫通孔が連通するように複数
    層積層され、各前記第１の単層基板の貫通孔と前記第２
    の単層基板によって有底の収容部が構成され、前記収容
    部底面には、前記第２の単層基板の前記配線膜に接続さ
    れた電極が露出され、 前記半導体デバイスが有するバンプは、前記第２の単層
    基板の電極に当接され、電気的に接続されたモジュー
    ル。
  6. 【請求項６】前記第１の単層基板はバンプを有し、前記
    第２の単層基板の前記配線膜は、前記第１の単層基板が
    有するバンプによって前記第２の単層基板の前記配線膜
    に接続された請求項５記載のモジュール。
  7. 【請求項７】前記半導体デバイスは前記多層基板中に埋
    設されたことを特徴とする請求項３乃至請求項６のいず
    れか１項記載のモジュール。
  8. 【請求項８】前記半導体デバイスの表面側及び裏面側に
    は、少なくとも１層以上の前記単層基板が配置された請
    求項３乃至請求項７のいずれか１項記載のモジュール。
  9. 【請求項９】前記半導体デバイスは半導体集積回路から
    成る請求項３乃至請求項８のいずれか１項記載のモジュ
    ールであって、 比較的大面積の金属層から成り、前記配線膜に接続され
    たシールド膜が、前記半導体デバイスの回路形成面の近
    傍に配置されたことを特徴とするモジュール。
JP19685999A 1999-07-12 1999-07-12 多層基板、及びモジュール Expired - Lifetime JP3213292B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP19685999A JP3213292B2 (ja) 1999-07-12 1999-07-12 多層基板、及びモジュール
US09/610,674 US6404052B1 (en) 1999-07-12 2000-07-07 Multi-layer flexible printed wiring board
CNB001201328A CN1138629C (zh) 1999-07-12 2000-07-11 多层基板
EP00114872A EP1069616A3 (en) 1999-07-12 2000-07-11 Multi-layer flexible printed wiring board
KR1020000039814A KR100773287B1 (ko) 1999-07-12 2000-07-12 다층 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19685999A JP3213292B2 (ja) 1999-07-12 1999-07-12 多層基板、及びモジュール

Publications (2)

Publication Number Publication Date
JP2001024333A JP2001024333A (ja) 2001-01-26
JP3213292B2 true JP3213292B2 (ja) 2001-10-02

Family

ID=16364854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19685999A Expired - Lifetime JP3213292B2 (ja) 1999-07-12 1999-07-12 多層基板、及びモジュール

Country Status (5)

Country Link
US (1) US6404052B1 (ja)
EP (1) EP1069616A3 (ja)
JP (1) JP3213292B2 (ja)
KR (1) KR100773287B1 (ja)
CN (1) CN1138629C (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6862189B2 (en) * 2000-09-26 2005-03-01 Kabushiki Kaisha Toshiba Electronic component, circuit device, method for manufacturing the circuit device, and semiconductor device
TW511415B (en) * 2001-01-19 2002-11-21 Matsushita Electric Ind Co Ltd Component built-in module and its manufacturing method
CN101370361B (zh) * 2001-06-13 2010-09-08 株式会社电装 埋有电子器件的印刷线路板的制造方法
US6680441B2 (en) * 2001-06-13 2004-01-20 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
TW550997B (en) * 2001-10-18 2003-09-01 Matsushita Electric Ind Co Ltd Module with built-in components and the manufacturing method thereof
DE10164494B9 (de) 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
US20060246621A1 (en) * 2002-02-14 2006-11-02 Intel Corporation Microelectronic die including thermally conductive structure in a substrate thereof and method of forming same
US20030151132A1 (en) * 2002-02-14 2003-08-14 Crippen Warren Stuart Microelectronic die providing improved heat dissipation, and method of packaging same
JP2003243797A (ja) * 2002-02-19 2003-08-29 Matsushita Electric Ind Co Ltd モジュール部品
DE10228593A1 (de) 2002-06-26 2004-01-15 Infineon Technologies Ag Elektronisches Bauteil mit einer Gehäusepackung
JP3575478B2 (ja) * 2002-07-03 2004-10-13 ソニー株式会社 モジュール基板装置の製造方法、高周波モジュール及びその製造方法
FI20031341L (fi) 2003-09-18 2005-03-19 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
JP4324732B2 (ja) * 2003-11-28 2009-09-02 カシオ計算機株式会社 半導体装置の製造方法
JP4718890B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体
JP4718889B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
FI119714B (fi) 2005-06-16 2009-02-13 Imbera Electronics Oy Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi
KR100699240B1 (ko) * 2005-06-28 2007-03-27 삼성전기주식회사 소자 내장 인쇄회로기판 및 그 제조방법
CN101854771A (zh) * 2005-06-30 2010-10-06 揖斐电株式会社 印刷线路板
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
TWI324380B (en) * 2006-12-06 2010-05-01 Princo Corp Hybrid structure of multi-layer substrates and manufacture method thereof
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making
JP5194505B2 (ja) * 2007-03-23 2013-05-08 パナソニック株式会社 キャビティ付きプリント配線基板とその製造方法
KR100835061B1 (ko) * 2007-06-11 2008-06-03 삼성전기주식회사 반도체 칩 패키지
JP2009252869A (ja) * 2008-04-03 2009-10-29 Nec Electronics Corp 半導体装置の製造方法およびこの方法により製造された半導体装置
FI20095557A0 (fi) 2009-05-19 2009-05-19 Imbera Electronics Oy Valmistusmenetelmä ja elektroniikkamoduuli, joka tarjoaa uusia mahdollisuuksia johdevedoille
WO2011040502A1 (ja) * 2009-10-01 2011-04-07 株式会社村田製作所 回路基板及びその製造方法
JPWO2011089936A1 (ja) * 2010-01-22 2013-05-23 日本電気株式会社 機能素子内蔵基板及び配線基板
US9888568B2 (en) * 2012-02-08 2018-02-06 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
EP2813132B1 (en) * 2012-02-08 2018-04-11 Crane Electronics, Inc. Multilayer electronics assembly and method for embedding electrical circuit components within a three dimensional module
WO2014171564A1 (ko) * 2013-04-15 2014-10-23 Lee Sung 필름 레이어 부품소자 및 그 제조방법
US9230726B1 (en) 2015-02-20 2016-01-05 Crane Electronics, Inc. Transformer-based power converters with 3D printed microchannel heat sink
DE102016204231B4 (de) 2015-03-30 2022-11-24 Denso Corporation Elektronische Steuereinheit
ITTO20150229A1 (it) * 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre bump in componenti elettronici, componente e prodotto informatico corrispondenti
JP2015181204A (ja) * 2015-07-10 2015-10-15 大日本印刷株式会社 電子モジュール
US10818621B2 (en) * 2016-03-25 2020-10-27 Samsung Electronics Co., Ltd. Fan-out semiconductor package
WO2018044326A1 (en) * 2016-09-02 2018-03-08 Intel Corporation An apparatus with embedded fine line space in a cavity, and a method for forming the same
CH712932A2 (de) * 2016-09-16 2018-03-29 NM Numerical Modelling GmbH Verfahren zur Bestimmung der Position eines Positionsgebers eines Positionsmesssystems.
DE102018102144A1 (de) * 2018-01-31 2019-08-01 Tdk Electronics Ag Elektronisches Bauelement
CN109698188B (zh) * 2018-12-29 2020-08-04 江苏长电科技股份有限公司 封装结构的成型方法
CN112153801B (zh) * 2019-06-28 2022-03-08 庆鼎精密电子（淮安）有限公司 电路板及其制作方法
CN113438831B (zh) * 2021-06-03 2022-08-09 中国电子科技集团公司第三十八研究所 一种任意层互联内埋芯片微波多功能组件及其制造方法
DE102022102090A1 (de) * 2022-01-28 2023-08-03 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Optoelektronische vorrichtung und verfahren zur herstellung einer optoelektronischen vorrichtung
US12137516B2 (en) 2022-10-06 2024-11-05 Avago Technologies International Sales Pte. Limited Package with self shielding

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2924320B2 (ja) * 1991-06-22 1999-07-26 日本電気株式会社 ハイブリッドｉｃ
JP2501266B2 (ja) * 1991-11-15 1996-05-29 株式会社東芝 半導体モジュ―ル
JP3215424B2 (ja) * 1992-03-24 2001-10-09 ユニシス・コーポレイション 微細自己整合特性を有する集積回路モジュール
JP3325351B2 (ja) * 1993-08-18 2002-09-17 株式会社東芝 半導体装置
US5434452A (en) * 1993-11-01 1995-07-18 Motorola, Inc. Z-axis compliant mechanical IC wiring substrate and method for making the same
JP3527766B2 (ja) * 1993-11-30 2004-05-17 京セラ株式会社 積層回路基板の製造方法及び積層回路基板
US6157084A (en) * 1995-03-17 2000-12-05 Nitto Denko Corporation Film carrier and semiconductor device using same
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
JPH09199824A (ja) * 1995-11-16 1997-07-31 Matsushita Electric Ind Co Ltd プリント配線板とその実装体
JPH09162320A (ja) * 1995-12-08 1997-06-20 Shinko Electric Ind Co Ltd 半導体パッケージおよび半導体装置
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
US6072236A (en) * 1996-03-07 2000-06-06 Micron Technology, Inc. Micromachined chip scale package
US5789271A (en) * 1996-03-18 1998-08-04 Micron Technology, Inc. Method for fabricating microbump interconnect for bare semiconductor dice
JP2790122B2 (ja) * 1996-05-31 1998-08-27 日本電気株式会社 積層回路基板
DE69637246T2 (de) * 1996-09-12 2008-02-14 Ibiden Co., Ltd., Ogaki Leiterplatte zur montage elektronischer bauelemente
KR100234719B1 (ko) * 1997-03-14 1999-12-15 김영환 에리어 어레이 패키지 및 그 제조방법
EP1009205B1 (en) * 1997-06-06 2008-09-03 Ibiden Co., Ltd. Single-sided circuit board and method for manufacturing the same
JPH1154926A (ja) * 1997-06-06 1999-02-26 Ibiden Co Ltd 片面回路基板およびその製造方法
JPH11126978A (ja) * 1997-10-24 1999-05-11 Kyocera Corp 多層配線基板
JPH11135977A (ja) * 1997-10-28 1999-05-21 Sony Corp 電子回路
JP2870530B1 (ja) * 1997-10-30 1999-03-17 日本電気株式会社 スタックモジュール用インターポーザとスタックモジュール
JP2000100814A (ja) * 1998-09-18 2000-04-07 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
KR100773287B1 (ko) 2007-11-05
US6404052B1 (en) 2002-06-11
EP1069616A3 (en) 2003-09-03
CN1280056A (zh) 2001-01-17
EP1069616A2 (en) 2001-01-17
KR20010049762A (ko) 2001-06-15
CN1138629C (zh) 2004-02-18
JP2001024333A (ja) 2001-01-26

Similar Documents

Publication Publication Date Title
JP3213292B2 (ja) 多層基板、及びモジュール
US8872041B2 (en) Multilayer laminate package and method of manufacturing the same
JP5188256B2 (ja) キャパシタ部品の製造方法
JP4361826B2 (ja) 半導体装置
JP6922887B2 (ja) 半導体装置、電子モジュール、電子機器、および半導体装置の製造方法
US7936061B2 (en) Semiconductor device and method of manufacturing the same
DK2768291T3 (en) Built-in component board and method for making same as well as mounting body
JP2000323645A (ja) 半導体装置及びその製造方法
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
WO2001026155A1 (fr) Dispositif a semi-conducteur, procede et dispositif permettant d'obtenir ce dernier, carte de circuit imprime et equipement electronique
TW201536130A (zh) 內建零件的配線基板及其製造方法
CN101236943A (zh) 内埋芯片的散热型无芯板薄型基板及其制造方法
JP4074040B2 (ja) 半導体モジュール
JP2988045B2 (ja) ベアチップの構造およびベアチップの実装構造
TW202201675A (zh) 封裝載板及其製作方法
JP2005101170A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPH07111379A (ja) マルチチップモジュール実装型プリント配線板
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JP4562881B2 (ja) 半導体モジュールの製造方法
CN113838829B (zh) 封装载板及其制作方法
JP3639736B2 (ja) 半導体装置用パッケージ
JP3932771B2 (ja) 半導体チップ搭載用基板の製造方法及び半導体装置の製造方法
JP2002319760A (ja) 配線基板の製造方法
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JP3934284B2 (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3213292

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080719

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090719

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100719

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110719

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120719

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130719

Year of fee payment: 12

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term