JP3199115B2 - デジタル・アナログ変換回路 - Google Patents
デジタル・アナログ変換回路Info
- Publication number
- JP3199115B2 JP3199115B2 JP36616698A JP36616698A JP3199115B2 JP 3199115 B2 JP3199115 B2 JP 3199115B2 JP 36616698 A JP36616698 A JP 36616698A JP 36616698 A JP36616698 A JP 36616698A JP 3199115 B2 JP3199115 B2 JP 3199115B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- power supply
- current source
- current output
- complementary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 20
- 230000000295 complement effect Effects 0.000 claims description 15
- 239000011159 matrix material Substances 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
- H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/745—Simultaneous conversion using current sources as quantisation value generators with weighted currents
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、デジタル・アナログ変
換回路（Ｄ／Ａ変換回路）に関し、特に電流セルを用い
た電流出力型Ｄ／Ａ変換回路に関するものである。
換回路（Ｄ／Ａ変換回路）に関し、特に電流セルを用い
た電流出力型Ｄ／Ａ変換回路に関するものである。
【０００２】
【従来の技術】図２に従来のセグメントデコード電流出
力型Ｄ／Ａ変換回路の一部を示す。ここでは、電流セル
の配置を８ビット分を例に取って示してある。６ビット
分のアナログ出力を得る為に３１個の基本電流セルと２
個のバイナリ・ウエイトを持つ重み付け電流セル（バイ
ナリセル）による構成により、Ｄ／Ａ変換回路を構成し
ている。図中の符号は、１は単位電流セル、１１は単位
電流源、１２は切り替えスイッチ、２は第１のバイナリ
電流セル、２１は第１のバイナリ電流源、３は第２のバ
イナリ電流セル、３１は第２のバイナリ電流源、１０１
はアナログ電源線、１００はアナログ電源端子、２０１
および３０１は出力引出し線、２００および３００はア
ナログ出力端子である。バイナリ電流源２１は単位電流
源１１の１／２の電流出力が得られるように設計され、
バイナリ電流源３１は単位電流源１１の１／４の電流出
力が得られるように設計されている。
力型Ｄ／Ａ変換回路の一部を示す。ここでは、電流セル
の配置を８ビット分を例に取って示してある。６ビット
分のアナログ出力を得る為に３１個の基本電流セルと２
個のバイナリ・ウエイトを持つ重み付け電流セル（バイ
ナリセル）による構成により、Ｄ／Ａ変換回路を構成し
ている。図中の符号は、１は単位電流セル、１１は単位
電流源、１２は切り替えスイッチ、２は第１のバイナリ
電流セル、２１は第１のバイナリ電流源、３は第２のバ
イナリ電流セル、３１は第２のバイナリ電流源、１０１
はアナログ電源線、１００はアナログ電源端子、２０１
および３０１は出力引出し線、２００および３００はア
ナログ出力端子である。バイナリ電流源２１は単位電流
源１１の１／２の電流出力が得られるように設計され、
バイナリ電流源３１は単位電流源１１の１／４の電流出
力が得られるように設計されている。
【０００３】行、すなわち上下方向の位置はａ，ｂ，ｃ
…とアルファベットを付し、図中これらは（）で囲んで
表される。また、列、すなわち左右方向の位置は同様に
０，１，２，３，４…と番号を付す。マトリクス状に配
置された特定の電流セルを指定するには、これらの行、
列を示す符号を組み合わせて表記する。例えば右下にあ
るセルは”ｄ１５”と表記される。またはセル中にその
ように表記する場合もある。また、各行のすべて、また
は各列の全てのセルを指定する場合は、”＊１”、”ａ
＊”等＊をつけて表記する。また、ただ単に”１”、”
ａ”と表記する場合もある。
…とアルファベットを付し、図中これらは（）で囲んで
表される。また、列、すなわち左右方向の位置は同様に
０，１，２，３，４…と番号を付す。マトリクス状に配
置された特定の電流セルを指定するには、これらの行、
列を示す符号を組み合わせて表記する。例えば右下にあ
るセルは”ｄ１５”と表記される。またはセル中にその
ように表記する場合もある。また、各行のすべて、また
は各列の全てのセルを指定する場合は、”＊１”、”ａ
＊”等＊をつけて表記する。また、ただ単に”１”、”
ａ”と表記する場合もある。
【０００４】単位電流セル１および第１、２のバイナリ
電流セル２、３は、電源線１０１〜１０８により、順次
接続され、電源供給端子１００に接続される。電流源１
１、２１の出力は各セル内の切り替えスイッチ１２を介
して出力引出し線２０１、３０１に接続される。上記の
ような構成において、受信デジタル値に対して各セル内
の切り替えスイッチ１２を所望の状態にすることによっ
て、アナログ出力端子２００、３００に互いに相補的な
電流を供給する。
電流セル２、３は、電源線１０１〜１０８により、順次
接続され、電源供給端子１００に接続される。電流源１
１、２１の出力は各セル内の切り替えスイッチ１２を介
して出力引出し線２０１、３０１に接続される。上記の
ような構成において、受信デジタル値に対して各セル内
の切り替えスイッチ１２を所望の状態にすることによっ
て、アナログ出力端子２００、３００に互いに相補的な
電流を供給する。
【０００５】本従来例においては、入力デジタル値の上
位６ビットが増加するにつれて単位電流源セル１の切り
替えスイッチ１２を順次作動させ、各単位電流源１１を
第１および第２の出力端子２００、３００のいずれかに
接続する。また、入力デジタル値の下位から２ビット目
の状態により、バイナリ電流源セル２の切り替えスイッ
チ１２を作動させ、バイナリ電流源２１を第１および第
２の出力端子２００、３００のいずれかに接続する。さ
らに、入力デジタル値の最下位ビットの状態により、バ
イナリ電流源セル３の切り替えスイッチ１２を作動さ
せ、バイナリ電流源３１を第１および第２の出力端子２
００、３００のいずれかに接続する。これによって、第
１および第２の出力端子２００、３００に入力デジタル
コードに応じた大きさの電流が流れ、Ｄ／Ａ変換が行な
われることになる。
位６ビットが増加するにつれて単位電流源セル１の切り
替えスイッチ１２を順次作動させ、各単位電流源１１を
第１および第２の出力端子２００、３００のいずれかに
接続する。また、入力デジタル値の下位から２ビット目
の状態により、バイナリ電流源セル２の切り替えスイッ
チ１２を作動させ、バイナリ電流源２１を第１および第
２の出力端子２００、３００のいずれかに接続する。さ
らに、入力デジタル値の最下位ビットの状態により、バ
イナリ電流源セル３の切り替えスイッチ１２を作動さ
せ、バイナリ電流源３１を第１および第２の出力端子２
００、３００のいずれかに接続する。これによって、第
１および第２の出力端子２００、３００に入力デジタル
コードに応じた大きさの電流が流れ、Ｄ／Ａ変換が行な
われることになる。
【０００６】
【発明が解決しようとする課題】従来の電流出力型Ｄ／
Ａ変換回路の４行１６列に配置された電流セルは、電源
線１０１〜１０４によって左右方向に接続され、さらに
電源線１０５〜１０８によって少なくとも１つのパッド
に接続されており、かつ単位電流源１１およびバイナリ
電流源２１、３１は、全て共通のバイアス電圧電源によ
って駆動されるため、各単位電流１１およびバイナリ電
流源２１、３１が出力する電流値は、それらに印加され
る電源電圧に依存する。ところで、電源線１０１〜１０
８の金属配線は有意の抵抗を持っており、実際には図３
のような等価回路となり、アナログ電源線１０１〜１０
８には配線抵抗４０１〜４７２が存在している。この配
線抵抗４０１〜４７２に起因してアナログ電源線２に
は、電流源セル１６から０に向かって低くなる電位分布
が生じる。
Ａ変換回路の４行１６列に配置された電流セルは、電源
線１０１〜１０４によって左右方向に接続され、さらに
電源線１０５〜１０８によって少なくとも１つのパッド
に接続されており、かつ単位電流源１１およびバイナリ
電流源２１、３１は、全て共通のバイアス電圧電源によ
って駆動されるため、各単位電流１１およびバイナリ電
流源２１、３１が出力する電流値は、それらに印加され
る電源電圧に依存する。ところで、電源線１０１〜１０
８の金属配線は有意の抵抗を持っており、実際には図３
のような等価回路となり、アナログ電源線１０１〜１０
８には配線抵抗４０１〜４７２が存在している。この配
線抵抗４０１〜４７２に起因してアナログ電源線２に
は、電流源セル１６から０に向かって低くなる電位分布
が生じる。
【０００７】また、単位電流セルとバイナリセルの配置
は半導体の製造工程の特性を考慮して一般的に単位電流
源を規則的に配置し、バイナリ電流源を余剰スペースに
配置する。図３では例として第１のバイナリセル２をａ
８に、第２のバイナリセル３をｂ８に配置しており、ｃ
８、ｄ８、ｄ０にはセルを置いていない。このような構
成では、各行ａ，ｂ，ｃ，ｄにおけるアナログ電源配線
１０１〜１０４には、図４に示されるように電流源セル
＊１６から＊０に向かって低くなる電位分布が生じ、ま
た、各行ａ，ｂ，ｃ，ｄにおける電流源の数が異なるた
めに、たとえアナログ電源線１０１〜１０４の右端の電
位が同じであっても、アナログ電源線１０１〜１０４の
電位分布は同一とはならない。
は半導体の製造工程の特性を考慮して一般的に単位電流
源を規則的に配置し、バイナリ電流源を余剰スペースに
配置する。図３では例として第１のバイナリセル２をａ
８に、第２のバイナリセル３をｂ８に配置しており、ｃ
８、ｄ８、ｄ０にはセルを置いていない。このような構
成では、各行ａ，ｂ，ｃ，ｄにおけるアナログ電源配線
１０１〜１０４には、図４に示されるように電流源セル
＊１６から＊０に向かって低くなる電位分布が生じ、ま
た、各行ａ，ｂ，ｃ，ｄにおける電流源の数が異なるた
めに、たとえアナログ電源線１０１〜１０４の右端の電
位が同じであっても、アナログ電源線１０１〜１０４の
電位分布は同一とはならない。
【０００８】したがって、各セルにおける単位電流源１
１およびバイナリ電流源２１、３１のバイアス条件は異
なり、単位電流源１１の出力電流は、図５に示されるよ
うにそのセルの位置に依存して異なる。ここでは、ある
特定の電源配線形式について述べたが、他の電源配線に
ついても配線抵抗に起因した電源電位分布が起こり、よ
って同じく出力電流の分布が生じる。これにより出力端
子３１，４１から外部に供給される電流は必ずしも単位
電流源１１の整数倍にはならず、よってバイナリ電流源
とのマッチングも取れない。また、第１のバイナリ電流
源２１、第二のバイナリ電流源３１の間にも互いに１／
２倍、または２倍の関係とはならない。従来のＤ／Ａコ
ンバータには、このように単位電流源１１が流す電流値
に差異が生じており、この為に、デジタル入力に対する
アナログ出力が理想的にならず直線性が劣化するという
問題点があった。
１およびバイナリ電流源２１、３１のバイアス条件は異
なり、単位電流源１１の出力電流は、図５に示されるよ
うにそのセルの位置に依存して異なる。ここでは、ある
特定の電源配線形式について述べたが、他の電源配線に
ついても配線抵抗に起因した電源電位分布が起こり、よ
って同じく出力電流の分布が生じる。これにより出力端
子３１，４１から外部に供給される電流は必ずしも単位
電流源１１の整数倍にはならず、よってバイナリ電流源
とのマッチングも取れない。また、第１のバイナリ電流
源２１、第二のバイナリ電流源３１の間にも互いに１／
２倍、または２倍の関係とはならない。従来のＤ／Ａコ
ンバータには、このように単位電流源１１が流す電流値
に差異が生じており、この為に、デジタル入力に対する
アナログ出力が理想的にならず直線性が劣化するという
問題点があった。
【０００９】本発明は上記のような問題点を低減する為
になされたものであり、直線性を向上させたＤ／Ａ変換
回路を提供することを目的とする。
になされたものであり、直線性を向上させたＤ／Ａ変換
回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明におけるは変換回路は以下の特徴を有する。
に、本発明におけるは変換回路は以下の特徴を有する。
【００１１】電源入力端と電流出力端とを有する単位電
流源と、電流出力端に接続され第１および第２切り替え
出力端子を有する切り替えスイッチと、を有する相補型
単位電流出力セル； 電源入力端と電流出力端とを有し
前記単位電流源に対し２の−ｎ乗の重み付けを持つ少な
くとも１つの重み付け電流源と、電流出力端に接続され
た第１および第２切り替え出力端子を有する切り替えス
イッチと、を有する相補型重み付け電流出力セルであっ
て、前記相補型単位電流出力セルとともに行列状に配置
された相補型重み付け電流出力セル； 前記切り替えス
イッチの第１切り替え出力端子の全てと、前記切り替え
スイッチの第２切り替え出力端子の全てとに、それぞれ
接続された第１および第２出力端子； デジタル信号を
受け、該デジタル信号の上位ビット列に基づいて前記相
補型単位電流出力セルの切り替えスイッチの切り替えを
制御する制御信号を発生し、前記デジタル信号の示す値
が１づつ増加するにつれて、前記相補型単位電流出力セ
ルを順次１個づつ切り替えていき、前記デジタル信号の
下位ビット列の所定の１ビットのデータに基づいて前記
相補型重み付け電流出力セルの切り替えスイッチの切り
替えを制御する制御信号を発生するデコーダ； 各行に
おける前記単位電流源および重み付け電流源の電源供給
端を共通に接続する複数の第１アナログ電源ライン；
前記第１アナログ電源ラインと電源供給端子を接続する
複数の第２アナログ電源ライン； 各行の前記第１アナ
ログ電源ラインに接続される電流源の総消費電流が、各
第１アナログ電源ライン間において差異が生じないよう
に、所望の行に設けられる補助電流源； から構成され
るＤ／Ａ変換回路。
流源と、電流出力端に接続され第１および第２切り替え
出力端子を有する切り替えスイッチと、を有する相補型
単位電流出力セル； 電源入力端と電流出力端とを有し
前記単位電流源に対し２の−ｎ乗の重み付けを持つ少な
くとも１つの重み付け電流源と、電流出力端に接続され
た第１および第２切り替え出力端子を有する切り替えス
イッチと、を有する相補型重み付け電流出力セルであっ
て、前記相補型単位電流出力セルとともに行列状に配置
された相補型重み付け電流出力セル； 前記切り替えス
イッチの第１切り替え出力端子の全てと、前記切り替え
スイッチの第２切り替え出力端子の全てとに、それぞれ
接続された第１および第２出力端子； デジタル信号を
受け、該デジタル信号の上位ビット列に基づいて前記相
補型単位電流出力セルの切り替えスイッチの切り替えを
制御する制御信号を発生し、前記デジタル信号の示す値
が１づつ増加するにつれて、前記相補型単位電流出力セ
ルを順次１個づつ切り替えていき、前記デジタル信号の
下位ビット列の所定の１ビットのデータに基づいて前記
相補型重み付け電流出力セルの切り替えスイッチの切り
替えを制御する制御信号を発生するデコーダ； 各行に
おける前記単位電流源および重み付け電流源の電源供給
端を共通に接続する複数の第１アナログ電源ライン；
前記第１アナログ電源ラインと電源供給端子を接続する
複数の第２アナログ電源ライン； 各行の前記第１アナ
ログ電源ラインに接続される電流源の総消費電流が、各
第１アナログ電源ライン間において差異が生じないよう
に、所望の行に設けられる補助電流源； から構成され
るＤ／Ａ変換回路。
【００１２】
【作用】上記のように構成した本発明においては、マト
リクス状に配置された電流源を行または列毎に配線され
た各アナログ電源ラインに接続される電流源の消費電流
量が、少なくとも行または列方向において同一になるよ
うに補助電流源を挿入しているため、各アナログ電源間
において生じていた電流源の消費電流の差異による電圧
降下パターンの差異がなくなり、電源電位の差異による
出力の変動が低減される。
リクス状に配置された電流源を行または列毎に配線され
た各アナログ電源ラインに接続される電流源の消費電流
量が、少なくとも行または列方向において同一になるよ
うに補助電流源を挿入しているため、各アナログ電源間
において生じていた電流源の消費電流の差異による電圧
降下パターンの差異がなくなり、電源電位の差異による
出力の変動が低減される。
【００１３】
【実施例】以下に本発明の実施例について図面を参照し
て説明する。まず本発明の第１実施例について、図１を
参照しながら説明する。図１は、本発明の第１実施例に
おける電流セルマトリクス型Ｄ／Ａ変換回路の１部を構
成する電流源セルの配置を示す概略図である。図中１は
電流セル、１１は単位電流源、１２は切り替えスイッ
チ、１０１〜１０８はアナログ電源線、１００はアナロ
グ電源端子、２０１および３０１は出力引出し線、２０
０および３００は出力端子である。また、図中４０１〜
４６７はアナログ電源線１０１〜１０８における配線抵
抗である。
て説明する。まず本発明の第１実施例について、図１を
参照しながら説明する。図１は、本発明の第１実施例に
おける電流セルマトリクス型Ｄ／Ａ変換回路の１部を構
成する電流源セルの配置を示す概略図である。図中１は
電流セル、１１は単位電流源、１２は切り替えスイッ
チ、１０１〜１０８はアナログ電源線、１００はアナロ
グ電源端子、２０１および３０１は出力引出し線、２０
０および３００は出力端子である。また、図中４０１〜
４６７はアナログ電源線１０１〜１０８における配線抵
抗である。
【００１４】ここでは、アナログ電源端子１００から電
流セルａ１６、ｂ１６、ｃ１６、ｄ１６に対し独立に配
線し、電流セルａ１６、ｂ１６、ｃ１６、ｄ１６の電源
供給端に供給される電源電圧は全て同一としている。ま
た、電源線１０１〜１０４に接続される電流を同一にす
るために、ｄ０に単位電流源６を、ｃ８には単位電流源
の１／２の重み付けを持つ電流源８を、ｄ８には単位電
流源の１／２の重み付けを持つ電流源８を、ｂ８には第
２のバイナリ電流セルに対して並列に１／４の重み付け
を持つ電流源７をそれぞれ付加する。これにより、各行
ａ、ｂ、ｃ、ｄの配線抵抗４０１〜４６７によるアナロ
グ電源線１０１から１０４に生じる電圧降下分布を同一
となり、これに起因した出力電流の分布幅を図３の構成
に対して低減している。
流セルａ１６、ｂ１６、ｃ１６、ｄ１６に対し独立に配
線し、電流セルａ１６、ｂ１６、ｃ１６、ｄ１６の電源
供給端に供給される電源電圧は全て同一としている。ま
た、電源線１０１〜１０４に接続される電流を同一にす
るために、ｄ０に単位電流源６を、ｃ８には単位電流源
の１／２の重み付けを持つ電流源８を、ｄ８には単位電
流源の１／２の重み付けを持つ電流源８を、ｂ８には第
２のバイナリ電流セルに対して並列に１／４の重み付け
を持つ電流源７をそれぞれ付加する。これにより、各行
ａ、ｂ、ｃ、ｄの配線抵抗４０１〜４６７によるアナロ
グ電源線１０１から１０４に生じる電圧降下分布を同一
となり、これに起因した出力電流の分布幅を図３の構成
に対して低減している。
【００１５】実際の低減の効果をシミュレーションした
結果を図６、７に示す。図６は図３の構成による単位電
流セルのみの直線性を示したもので、図７は図１の構成
による単位電流セルの直線性を示したものである。図６
に比べて図７の特性は直線性が改善されており、よって
本発明による直線性の改善効果があることがわかる。
結果を図６、７に示す。図６は図３の構成による単位電
流セルのみの直線性を示したもので、図７は図１の構成
による単位電流セルの直線性を示したものである。図６
に比べて図７の特性は直線性が改善されており、よって
本発明による直線性の改善効果があることがわかる。
【００１６】本発明上記実施例に限定されず、行、列が
互いに入れ替わっても良い。また、１つのセル内に電流
源が２個以上あっても良く、電流源の配置、行列の数、
電流源の数等が替わっても本発明の範囲内であり、本発
明の効果を奏することができる。また、以上の実施例で
は、電流源を電源側につなぎ、電源にプラスの電圧を印
加し、切り替えスイッチに対して電流が流れ出す構成に
ついて説明したが、逆に電源線をグランド、またはマイ
ナスの電源とし、切り替えスイッチに対して電流が流れ
込む構成も本発明の範囲内であり、本発明の効果を奏す
ることはもちろんである。
互いに入れ替わっても良い。また、１つのセル内に電流
源が２個以上あっても良く、電流源の配置、行列の数、
電流源の数等が替わっても本発明の範囲内であり、本発
明の効果を奏することができる。また、以上の実施例で
は、電流源を電源側につなぎ、電源にプラスの電圧を印
加し、切り替えスイッチに対して電流が流れ出す構成に
ついて説明したが、逆に電源線をグランド、またはマイ
ナスの電源とし、切り替えスイッチに対して電流が流れ
込む構成も本発明の範囲内であり、本発明の効果を奏す
ることはもちろんである。
【００１７】
【発明の効果】本発明は、上述のとおり構成されている
ので、アナログ出力の非直線性を低減して、直線性を向
上させたＤ／Ａ変換回路を提供するができる。
ので、アナログ出力の非直線性を低減して、直線性を向
上させたＤ／Ａ変換回路を提供するができる。
【図１】本発明の実施例である変換回路を示す構成図で
ある
ある
【図２】従来の変換回路を示す構成図である
【図３】従来の変換回路の等価回路である
【図４】図３の変換回路の電源線１０１〜１０４の電圧
降下の計算結果を示す図である
降下の計算結果を示す図である
【図５】図３の変換回路の各単位電流源１の電流出力の
計算結果を示す図である
計算結果を示す図である
【図６】図３の変換回路の直線性誤差の計算結果を示す
図である
図である
【図７】図１の実施例の直線性誤差の計算結果を示す図
である
である
１ 単位電流セル １１ 単位電流源 １２ 切り替えスイッチ ２ 第１のバイナリ電流セル ２１ 第１のバイナリ電流源 ３ 第２のバイナリ電流セル ３１ 第２のバイナリ電流源 １００ アナログ電源端子 １０１ アナログ電源線 ２００ アナログ出力端子 ３００ アナログ出力端子 ２０１ 出力引出し線 ３０１ 出力引出し線 ４ｘｘ 電源配線抵抗 ５ 電圧源 ６ 補正用単位電流源 ７ 補正用の第１のバイナリ電流源 ８ 補正用の第２のバイナリ電流源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−120834（ＪＰ，Ａ) 特開 昭61−240716（ＪＰ，Ａ) 特開 平７−154260（ＪＰ，Ａ) 特開 平２−306723（ＪＰ，Ａ) 特開 平６−204879（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 1/00 - 1/88
Claims (1)
- 【請求項１】電源入力端と電流出力端とを有する単位電
流源と、電流出力端に接続され第１および第２切り替え
出力端子を有する切り替えスイッチと、を有する相補型
単位電流出力セル；電源入力端と電流出力端とを有し前
記単位電流源に対し２の−ｎ乗の重み付けを持つ少なく
とも１つの重み付け電流源と、電流出力端に接続された
第１および第２切り替え出力端子を有する切り替えスイ
ッチと、を有する相補型重み付け電流出力セルであっ
て、前記相補型単位電流出力セルとともに行列状に配置
された相補型重み付け電流出力セル；前記切り替えスイ
ッチの第１切り替え出力端子の全てと、前記切り替えス
イッチの第２切り替え出力端子の全てとに、それぞれ接
続された第１および第２出力端子；デジタル信号を受
け、該デジタル信号の上位ビット列に基づいて前記相補
型単位電流出力セルの切り替えスイッチの切り替えを制
御する制御信号を発生し、前記デジタル信号の示す値が
１づつ増加するにつれて、前記相補型単位電流出力セル
を順次１個づつ切り替えていき、前記デジタル信号の下
位ビット列の所定の１ビットのデータに基づいて前記相
補型重み付け電流出力セルの切り替えスイッチの切り替
えを制御する制御信号を発生するデコーダ；各行におけ
る前記単位電流源および重み付け電流源の電源供給端を
共通に接続する複数の第１アナログ電源ライン；前記第
１アナログ電源ラインと電源供給端子を接続する複数の
第２アナログ電源ライン；各行の前記第１アナログ電源
ラインに接続される電流源の総消費電流が、各第１アナ
ログ電源ライン間において差異が生じないように、所望
の行に設けられる補助電流源；から構成されるＤ／Ａ変
換回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36616698A JP3199115B2 (ja) | 1998-12-24 | 1998-12-24 | デジタル・アナログ変換回路 |
| US09/470,121 US6346901B1 (en) | 1998-12-24 | 1999-12-22 | Digital-to-analog conversion circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36616698A JP3199115B2 (ja) | 1998-12-24 | 1998-12-24 | デジタル・アナログ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000196456A JP2000196456A (ja) | 2000-07-14 |
| JP3199115B2 true JP3199115B2 (ja) | 2001-08-13 |
Family
ID=18486089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36616698A Expired - Fee Related JP3199115B2 (ja) | 1998-12-24 | 1998-12-24 | デジタル・アナログ変換回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6346901B1 (ja) |
| JP (1) | JP3199115B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI265925B (en) * | 1999-10-11 | 2006-11-11 | Pfizer | Pyrazolo[4,3-d]pyrimidin-7-ones useful in inhibiting type 5 cyclic guanosine 3',5'-monophosphate phosphodiesterases(cGMP PDE5), process and intermediates for their preparation, their uses and composition comprising them |
| DE10038372C2 (de) * | 2000-08-07 | 2003-03-13 | Infineon Technologies Ag | Differentieller Digital/Analog-Wandler |
| DE10053914C2 (de) * | 2000-10-31 | 2003-05-22 | Infineon Technologies Ag | Digital/Analog-Wandler mit programmierbarer Verstärkung |
| JP3820375B2 (ja) * | 2002-02-14 | 2006-09-13 | フリースケール セミコンダクター インコーポレイテッド | デジタル・アナログ変換回路 |
| US7023370B2 (en) * | 2002-02-28 | 2006-04-04 | Charles Douglas Murphy | Shared parallel digital-to-analog conversion |
| US6911896B2 (en) * | 2003-03-31 | 2005-06-28 | Maxim Integrated Products, Inc. | Enhanced linearity, low switching perturbation resistor strings |
| JP3647441B2 (ja) * | 2003-04-22 | 2005-05-11 | 沖電気工業株式会社 | 電流セル型デジタル／アナログ変換器 |
| US7199741B2 (en) * | 2003-10-24 | 2007-04-03 | Infineon Technologies Ag | Method for digital/analog conversion and corresponding digital/analog converter device |
| DE102004005138B9 (de) * | 2003-10-24 | 2010-11-25 | Infineon Technologies Ag | Verfahren zur Digital/Analog-Wandlung und entsprechende Digital/Analog-Wandlervorrichtung |
| DE102005017305B4 (de) * | 2005-04-14 | 2012-01-26 | Lantiq Deutschland Gmbh | Segmentierter Digital/Analog-Wandler, Verfahren zum Online-Kalibrieren des Digital/Analog-Wandlers sowie Verfahren zum Betreiben des segmentierten Digital/Analog-Wandlers |
| DE102005017304B3 (de) * | 2005-04-14 | 2006-11-02 | Infineon Technologies Ag | Digital/Analog-Wandler mit Selbstkalibrierung |
| DE102005030563B4 (de) * | 2005-06-30 | 2009-07-09 | Infineon Technologies Ag | Mehrkanal-Digital/Analog-Wandleranordnung |
| DE112006003542B4 (de) * | 2005-12-27 | 2016-08-04 | Analog Devices Inc. | Analog-Digital-Umsetzersystem mit Drehtakt-Flash und Verfahren |
| DE102008026019B4 (de) * | 2008-05-30 | 2010-04-08 | Micronas Gmbh | Digital-Analog-Wandler-Schaltungsanordnung |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4405916A (en) * | 1982-01-21 | 1983-09-20 | Hewlett-Packard Company | Digital-to analog converter having supplementary currents to enhance low current switching speed |
| JPH05191290A (ja) * | 1991-10-07 | 1993-07-30 | Mitsubishi Electric Corp | Ｄ／ａ変換器 |
| US5949362A (en) * | 1997-08-22 | 1999-09-07 | Harris Corporation | Digital-to-analog converter including current cell matrix with enhanced linearity and associated methods |
-
1998
- 1998-12-24 JP JP36616698A patent/JP3199115B2/ja not_active Expired - Fee Related
-
1999
- 1999-12-22 US US09/470,121 patent/US6346901B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6346901B1 (en) | 2002-02-12 |
| JP2000196456A (ja) | 2000-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3199115B2 (ja) | デジタル・アナログ変換回路 | |
| TWI307222B (en) | Digital-to-analog converter circuits including independently sized reference current source transistors and methods of operating same | |
| JP3039791B2 (ja) | Ｄａコンバータ | |
| JP3828667B2 (ja) | デジタル／アナログ変換器 | |
| US6507304B1 (en) | Current steering segmented DAC system | |
| US20080316078A1 (en) | D/a converter circuit | |
| US7095351B2 (en) | Digital-to-analog converter structures | |
| US6509857B1 (en) | Digital-to-analog converting method and digital-to-analog converter | |
| JPH08237128A (ja) | 抵抗の数が減じられたデジタル・アナログ変換器 | |
| JP2774126B2 (ja) | 電流源回路 | |
| JP2002100991A (ja) | Ｄ／ａコンバータ | |
| US5309151A (en) | Current-supplying integrated circuit | |
| JP3585113B2 (ja) | 電流源セル配置構造、電流源セル選択方法及び電流加算型ｄａ変換器 | |
| US20060007028A1 (en) | Digital-to-analog converter with secondary resistor string | |
| JP2598138B2 (ja) | Ｄ／ａ変換器 | |
| JP2009077370A (ja) | デジタルアナログ変換器 | |
| US6642867B1 (en) | Replica compensated heterogeneous DACs and methods | |
| JP2000188550A (ja) | デジタル・アナログ変換回路 | |
| JP2005252663A (ja) | 電流セルマトリクス型ディジタル・アナログ変換器 | |
| JPH0119474Y2 (ja) | ||
| JPH11239059A (ja) | ディジタル・アナログ変換器 | |
| JPS63133720A (ja) | デジタル値をアナログ値へ変換する装置 | |
| CN107809250B (zh) | 数模转换器电路 | |
| CN1097279C (zh) | 在场致发射显示器中使用的单元驱动电路 | |
| JPH0645939A (ja) | Ｄ／ａ変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090615 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |