JP3188350B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3188350B2 JP3188350B2 JP18522193A JP18522193A JP3188350B2 JP 3188350 B2 JP3188350 B2 JP 3188350B2 JP 18522193 A JP18522193 A JP 18522193A JP 18522193 A JP18522193 A JP 18522193A JP 3188350 B2 JP3188350 B2 JP 3188350B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- display device
- electrode
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は液晶表示装置に関する。
さらに詳しくは、各画素を駆動するスイッチング素子を
小型化して、有効表示面積を大きくすることができる液
晶表示装置に関する。
さらに詳しくは、各画素を駆動するスイッチング素子を
小型化して、有効表示面積を大きくすることができる液
晶表示装置に関する。
【０００２】
【従来の技術】液晶表示装置は、２枚の透明基板を平行
に配置し、その対向する面上に画素電極を設け、２枚の
透明基板の間隙に液晶層を挟持したものである。液晶表
示装置のうち、アクティブマトリックス形の液晶表示装
置は、画素電極をマトリックス状に配列して画像を表示
するものであり、一方の透明基板上の各画素電極の近傍
には、ＯＮ、ＯＦＦするためのスイッチング素子が配置
されている。
に配置し、その対向する面上に画素電極を設け、２枚の
透明基板の間隙に液晶層を挟持したものである。液晶表
示装置のうち、アクティブマトリックス形の液晶表示装
置は、画素電極をマトリックス状に配列して画像を表示
するものであり、一方の透明基板上の各画素電極の近傍
には、ＯＮ、ＯＦＦするためのスイッチング素子が配置
されている。
【０００３】従来からこのスイッチング素子として、Ｔ
ＦＴであるＭＯＳトランジスタが一般に用いられてい
る。図10に示すように、ＭＯＳトランジスタ31のソース
電極は、ソース線33と接続され、ドレイン電極は、ＩＴ
Ｏなどからなる画素電極35と接続されている。そしてゲ
ート線36を通じて外部回路からＭＯＳトランジスタ31の
ゲート電極に電圧が印加されると、ソース電極とドレイ
ン電極とが導通状態になり、外部の駆動回路からのＯ
Ｎ、ＯＦＦの信号により各画素がＯＮ、ＯＦＦされる。
ＦＴであるＭＯＳトランジスタが一般に用いられてい
る。図10に示すように、ＭＯＳトランジスタ31のソース
電極は、ソース線33と接続され、ドレイン電極は、ＩＴ
Ｏなどからなる画素電極35と接続されている。そしてゲ
ート線36を通じて外部回路からＭＯＳトランジスタ31の
ゲート電極に電圧が印加されると、ソース電極とドレイ
ン電極とが導通状態になり、外部の駆動回路からのＯ
Ｎ、ＯＦＦの信号により各画素がＯＮ、ＯＦＦされる。
【０００４】
【発明が解決しようとする課題】しかしアモルファスシ
リコンなどを用いたＭＯＳトランジスタは、電流駆動能
力すなわち電流を流す能力が低いため、あまり小型化す
ると画素電極に電圧をＯＮ、ＯＦＦするスイッチング速
度が遅くなり、スイッチング素子としての機能を果たす
ことができなくなる。すなわち液晶表示装置の開口率の
上昇を図るために、ＭＯＳトランジスタを小型化するこ
とに限界があるという問題がある。
リコンなどを用いたＭＯＳトランジスタは、電流駆動能
力すなわち電流を流す能力が低いため、あまり小型化す
ると画素電極に電圧をＯＮ、ＯＦＦするスイッチング速
度が遅くなり、スイッチング素子としての機能を果たす
ことができなくなる。すなわち液晶表示装置の開口率の
上昇を図るために、ＭＯＳトランジスタを小型化するこ
とに限界があるという問題がある。
【０００５】このため、電流駆動能力の大きい、バイポ
ーラトランジスタをスイッチング素子として使用するこ
とが検討されている。しかし、バイポーラトランジスタ
をマトリックス状に配列し、複数のトランジスタを同時
にＯＮ、ＯＦＦさせると、トランジスタの電流増幅率β
や飽和電圧Ｖsat のばらつきにより、一部が同じ動きと
ならないカレントホッギングが起るという問題がある。
ーラトランジスタをスイッチング素子として使用するこ
とが検討されている。しかし、バイポーラトランジスタ
をマトリックス状に配列し、複数のトランジスタを同時
にＯＮ、ＯＦＦさせると、トランジスタの電流増幅率β
や飽和電圧Ｖsat のばらつきにより、一部が同じ動きと
ならないカレントホッギングが起るという問題がある。
【０００６】本発明は、かかる問題を解決して、電流を
駆動する能力が大きく小型化が可能な素子をスイッチン
グ素子として採用し、開口率が大きく安定して動作する
液晶表示装置を提供することを目的とする。
駆動する能力が大きく小型化が可能な素子をスイッチン
グ素子として採用し、開口率が大きく安定して動作する
液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の液晶表示装置
は、マトリックス状に画素が設けられ、各画素ごとにス
イッチング素子を有するアクティブマトリックス形の液
晶表示装置であって、前記スイッチング素子としてベー
ス部分に高抵抗を有するバイポーラトランジスタを用い
たものである。
は、マトリックス状に画素が設けられ、各画素ごとにス
イッチング素子を有するアクティブマトリックス形の液
晶表示装置であって、前記スイッチング素子としてベー
ス部分に高抵抗を有するバイポーラトランジスタを用い
たものである。
【０００８】
【作用】本発明の液晶表示装置によれば、画素電極のス
イッチング素子として電流駆動能力の大きなバイポーラ
トランジスタを用いると共に、ベース部分に高抵抗部を
設けているため、スイッチング機能を低下させることな
くスイッチング素子の小型化を図ることができ、また各
バイポーラトランジスタの特性にばらつきがあっても、
一部のトランジスタの動きが同じとならないカレントホ
ッギングが起ることがない。
イッチング素子として電流駆動能力の大きなバイポーラ
トランジスタを用いると共に、ベース部分に高抵抗部を
設けているため、スイッチング機能を低下させることな
くスイッチング素子の小型化を図ることができ、また各
バイポーラトランジスタの特性にばらつきがあっても、
一部のトランジスタの動きが同じとならないカレントホ
ッギングが起ることがない。
【０００９】
【実施例】つぎに図面を参照しながら本発明の液晶表示
装置を説明する。
装置を説明する。
【００１０】図１は本発明の液晶表示装置の一実施例の
一画素部分を概念的に示す説明図、図２は本発明の液晶
表示装置の実施例１の要部平面説明図、図３は図２のII
I −III 線での断面説明図、図４は本発明の液晶表示装
置の実施例２の要部平面説明図、図５は図４のＶ−Ｖ線
での断面説明図、図６は本発明の液晶表示装置の実施例
３の要部平面説明図、図７は図６のVII −VII 線での断
面説明図、図８は本発明の液晶表示装置の実施例４の要
部平面説明図、図９は図８のIX−IX線での断面説明図で
ある。
一画素部分を概念的に示す説明図、図２は本発明の液晶
表示装置の実施例１の要部平面説明図、図３は図２のII
I −III 線での断面説明図、図４は本発明の液晶表示装
置の実施例２の要部平面説明図、図５は図４のＶ−Ｖ線
での断面説明図、図６は本発明の液晶表示装置の実施例
３の要部平面説明図、図７は図６のVII −VII 線での断
面説明図、図８は本発明の液晶表示装置の実施例４の要
部平面説明図、図９は図８のIX−IX線での断面説明図で
ある。
【００１１】本発明の液晶表示装置においては、各画素
電極の近傍には、そのスイッチング素子として従来のＭ
ＯＳトランジスタに代わって、バイポーラトランジスタ
が配置されている。図１に示すように、バイポーラトラ
ンジスタ１のエミッタ（コレクタ）電極は、ソース線３
を介して外部の駆動回路と接続し、コレクタ（エミッ
タ）電極は、ＩＴＯなどからなる画素電極５と接続して
いる。またベース電極は、高抵抗７を介してゲート線８
と接続している。
電極の近傍には、そのスイッチング素子として従来のＭ
ＯＳトランジスタに代わって、バイポーラトランジスタ
が配置されている。図１に示すように、バイポーラトラ
ンジスタ１のエミッタ（コレクタ）電極は、ソース線３
を介して外部の駆動回路と接続し、コレクタ（エミッ
タ）電極は、ＩＴＯなどからなる画素電極５と接続して
いる。またベース電極は、高抵抗７を介してゲート線８
と接続している。
【００１２】そしてバイポーラトランジスタ１のベース
電極にゲート線８を通じて外部回路から適当な電圧が印
加されると、ベース電流が流れると同時に、コレクタ電
極とエミッタ電極とが導通状態になり、外部の駆動回路
からのＯＮ、ＯＦＦの信号電圧が画素電極５に印加さ
れ、それに応じて液晶層の光学的性質が変化する。
電極にゲート線８を通じて外部回路から適当な電圧が印
加されると、ベース電流が流れると同時に、コレクタ電
極とエミッタ電極とが導通状態になり、外部の駆動回路
からのＯＮ、ＯＦＦの信号電圧が画素電極５に印加さ
れ、それに応じて液晶層の光学的性質が変化する。
【００１３】この際、バイポーラトランジスタ１の電流
増幅率βや順方向電圧ＶF や飽和電圧Ｖsat などの特性
にばらつきがあり、一部のバイポーラトランジスタ１に
過大なベース電流が流れようとしても、高抵抗７によっ
てベース電極に負帰還がかかるので、一部のトランジス
タに電流が集中するいわゆるカレントホッギング現象を
軽減することができ、全てのバイポーラトランジスタ１
を画素電極５のスイッチング素子として有効に機能させ
ることができる。
増幅率βや順方向電圧ＶF や飽和電圧Ｖsat などの特性
にばらつきがあり、一部のバイポーラトランジスタ１に
過大なベース電流が流れようとしても、高抵抗７によっ
てベース電極に負帰還がかかるので、一部のトランジス
タに電流が集中するいわゆるカレントホッギング現象を
軽減することができ、全てのバイポーラトランジスタ１
を画素電極５のスイッチング素子として有効に機能させ
ることができる。
【００１４】つぎに本発明の液晶表示装置の具体的な実
施例について図面を参照しながら詳細に説明する。
施例について図面を参照しながら詳細に説明する。
【００１５】実施例１ 図２は本発明の液晶表示装置の第１の実施例の要部平面
説明図である。実施例１では、図２に示すように、たと
えばバイポーラトランジスタの高融点金属または導電膜
などからなるベース電極６と同じ膜からなるゲート線８
とは、たとえばＩＴＯ、不純物濃度の調製された（たと
えばｎ+ ）半導体層からなる高抵抗７によって接続され
ている。この高抵抗７は10〜50ＭΩ程度の抵抗値になる
ように、その厚さおよび長さが定められ、たとえば、前
述のＩＴＯを用いたばあい、 0.1〜 1.0μｍの厚さで幅
が20〜40μｍ、長さが40〜80μｍ程度になる。なお５は
画素電極、３はソース線、２はエミッタ（コレクタ）電
極、４はコレクタ（エミッタ）電極、９はベース領域、
10はエッチングストッパである。
説明図である。実施例１では、図２に示すように、たと
えばバイポーラトランジスタの高融点金属または導電膜
などからなるベース電極６と同じ膜からなるゲート線８
とは、たとえばＩＴＯ、不純物濃度の調製された（たと
えばｎ+ ）半導体層からなる高抵抗７によって接続され
ている。この高抵抗７は10〜50ＭΩ程度の抵抗値になる
ように、その厚さおよび長さが定められ、たとえば、前
述のＩＴＯを用いたばあい、 0.1〜 1.0μｍの厚さで幅
が20〜40μｍ、長さが40〜80μｍ程度になる。なお５は
画素電極、３はソース線、２はエミッタ（コレクタ）電
極、４はコレクタ（エミッタ）電極、９はベース領域、
10はエッチングストッパである。
【００１６】図３は、図２におけるIII −III 線でバイ
ポーラトランジスタおよび画素電極を切断した断面説明
図である。
ポーラトランジスタおよび画素電極を切断した断面説明
図である。
【００１７】図３に示すように実施例１のバイポーラト
ランジスタ１は、ベース電極６が下部に設けられた構造
をしている。このバイポーラトランジスタ１では、たと
えばガラスなどの透明基板11上に、たとえば高融点金属
または導電膜からなるベース電極６が設けられ、その上
にたとえば真性のアモルファスシリコン層からなるベー
ス領域９とたとえばチッ化ケイ素からなるエッチングス
トッパ10とが順次設けられている。ベース領域９上に
は、たとえばｎ+ 形のアモルファスシリコン層からなる
コレクタ領域／エミッタ領域12、13とが、エッチングス
トッパ10上で互いに一定間隙をおいて設けられ、さらに
コレクタ領域／エミッタ領域12、13上には、それぞれ導
電膜層２ａ、４ａとアルミニウム層２ｂ、４ｂとの２層
からなるコレクタ電極／エミッタ電極２、４とがそれぞ
れ設けられている。コレクタ電極／エミッタ電極２、４
の一方は、たとえばＩＴＯなどからなる画素電極５と接
続されており、またバイポーラトランジスタ１と画素電
極５とからなる全体は、ＳｉＯ2 、ＳｉＮ、ＳｉＯＮか
らなる保護膜16によって覆われている。なお、前述のエ
ッチングストッパ10は、エッチングの際にベース領域が
損傷するのを防止するためのものであり、選択エッチン
グができればなくてもよい。このばあいはコレクタ領域
／エミッタ領域12、13の間隔をフォトリソグラフィ技術
の最小加工寸法と同じ長さにすることができ、バイポー
ラトランジスタ１の一層の小型化を図ることができる。
ランジスタ１は、ベース電極６が下部に設けられた構造
をしている。このバイポーラトランジスタ１では、たと
えばガラスなどの透明基板11上に、たとえば高融点金属
または導電膜からなるベース電極６が設けられ、その上
にたとえば真性のアモルファスシリコン層からなるベー
ス領域９とたとえばチッ化ケイ素からなるエッチングス
トッパ10とが順次設けられている。ベース領域９上に
は、たとえばｎ+ 形のアモルファスシリコン層からなる
コレクタ領域／エミッタ領域12、13とが、エッチングス
トッパ10上で互いに一定間隙をおいて設けられ、さらに
コレクタ領域／エミッタ領域12、13上には、それぞれ導
電膜層２ａ、４ａとアルミニウム層２ｂ、４ｂとの２層
からなるコレクタ電極／エミッタ電極２、４とがそれぞ
れ設けられている。コレクタ電極／エミッタ電極２、４
の一方は、たとえばＩＴＯなどからなる画素電極５と接
続されており、またバイポーラトランジスタ１と画素電
極５とからなる全体は、ＳｉＯ2 、ＳｉＮ、ＳｉＯＮか
らなる保護膜16によって覆われている。なお、前述のエ
ッチングストッパ10は、エッチングの際にベース領域が
損傷するのを防止するためのものであり、選択エッチン
グができればなくてもよい。このばあいはコレクタ領域
／エミッタ領域12、13の間隔をフォトリソグラフィ技術
の最小加工寸法と同じ長さにすることができ、バイポー
ラトランジスタ１の一層の小型化を図ることができる。
【００１８】実施例２ 図４は本発明の液晶表示装置の第２の実施例の平面説明
図である。実施例２においても、図４に示すようにアル
ミニウムからなるベース電極６と同じ金属からなるゲー
ト線８とは、ＩＴＯ、不純物濃度の調製された（たとえ
ばｎ+ ）半導体層からなる高抵抗７によって接続されて
いる。なお５は画素電極、３はソース線、２、４はエミ
ッタ／コレクタ電極、９はベース領域である。高抵抗７
の材質や大きさは実施例１と同じである。
図である。実施例２においても、図４に示すようにアル
ミニウムからなるベース電極６と同じ金属からなるゲー
ト線８とは、ＩＴＯ、不純物濃度の調製された（たとえ
ばｎ+ ）半導体層からなる高抵抗７によって接続されて
いる。なお５は画素電極、３はソース線、２、４はエミ
ッタ／コレクタ電極、９はベース領域である。高抵抗７
の材質や大きさは実施例１と同じである。
【００１９】図５は、図４におけるＶ−Ｖ線でバイポー
ラトランジスタおよび画素電極を切断した断面説明図で
ある。
ラトランジスタおよび画素電極を切断した断面説明図で
ある。
【００２０】図５に示すように、実施例２のバイポーラ
トランジスタ１は、ベース電極６が上部に設けられた構
造になっている。このバイポーラトランジスタ１では、
ガラスなどの透明基板11上にたとえばアルミニウム層２
ｂ、４ｂとクロム層２ａ、４ａとの２層からなるエミッ
タ電極／コレクタ電極２、４とが設けられ、これらの電
極２、４の上には、たとえばｎ+ 型の高濃度不純物半導
体層からなるエミッタ領域／コレクタ領域12、13とがそ
れぞれ設けられている。さらにこれらの領域12、13の上
およびその間隙には、たとえばアモルファスシリコン層
からなるベース領域９が設けられ、ベース領域９上に
は、たとえば高融点金属または導電膜からなるベース電
極６が設けられている。そしてコレクタ電極／エミッタ
電極２、４は、たとえばＩＴＯなどからなる画素電極５
と接続されており、全体の表面はＳｉＯ2 、ＳｉＮ、Ｓ
ｉＯＮからなる保護膜16によって覆われている。
トランジスタ１は、ベース電極６が上部に設けられた構
造になっている。このバイポーラトランジスタ１では、
ガラスなどの透明基板11上にたとえばアルミニウム層２
ｂ、４ｂとクロム層２ａ、４ａとの２層からなるエミッ
タ電極／コレクタ電極２、４とが設けられ、これらの電
極２、４の上には、たとえばｎ+ 型の高濃度不純物半導
体層からなるエミッタ領域／コレクタ領域12、13とがそ
れぞれ設けられている。さらにこれらの領域12、13の上
およびその間隙には、たとえばアモルファスシリコン層
からなるベース領域９が設けられ、ベース領域９上に
は、たとえば高融点金属または導電膜からなるベース電
極６が設けられている。そしてコレクタ電極／エミッタ
電極２、４は、たとえばＩＴＯなどからなる画素電極５
と接続されており、全体の表面はＳｉＯ2 、ＳｉＮ、Ｓ
ｉＯＮからなる保護膜16によって覆われている。
【００２１】前述の実施例１、２においては、バイポー
ラトランジスタのベース電極に直列に約10〜50ＭΩの高
抵抗を接続することによってカレントホッギング現象の
発生を軽減した。一方、ベース電極に高抵抗を接続する
代わりに、ベース領域のベース部抵抗（ベース広がり抵
抗）を大きくしても、ベース電極に高抵抗を接続したば
あいと実質的に同等な回路となる。
ラトランジスタのベース電極に直列に約10〜50ＭΩの高
抵抗を接続することによってカレントホッギング現象の
発生を軽減した。一方、ベース電極に高抵抗を接続する
代わりに、ベース領域のベース部抵抗（ベース広がり抵
抗）を大きくしても、ベース電極に高抵抗を接続したば
あいと実質的に同等な回路となる。
【００２２】つぎにベース領域のベース部抵抗を大きく
したばあいを、それぞれ実施例３、４として、これらに
ついて図面を参照しながら説明する。
したばあいを、それぞれ実施例３、４として、これらに
ついて図面を参照しながら説明する。
【００２３】実施例３ 図６は本発明の液晶表示装置の第３の実施例の要部平面
説明図である。図６に示すように、実施例３では、実施
例１でベース電極６とゲート線８とのあいだに設けた高
抵抗の代わりに、ベース領域９のｉ層を長くして直接ゲ
ート線８に接続することによりベース部抵抗を大きくし
たものである。なお10はエッチングストッパである。す
なわち実施例３ではベース電極を設けず、ベース領域９
のｉ層をゲート線８に直接、接続したものである。
説明図である。図６に示すように、実施例３では、実施
例１でベース電極６とゲート線８とのあいだに設けた高
抵抗の代わりに、ベース領域９のｉ層を長くして直接ゲ
ート線８に接続することによりベース部抵抗を大きくし
たものである。なお10はエッチングストッパである。す
なわち実施例３ではベース電極を設けず、ベース領域９
のｉ層をゲート線８に直接、接続したものである。
【００２４】図７は、図６におけるVII −VII 線でバイ
ポーラトランジスタおよび画素電極を切断した断面説明
図である。
ポーラトランジスタおよび画素電極を切断した断面説明
図である。
【００２５】図７に示すように、実施例３では、図３に
示す実施例１と異なり、ベース領域９の下部にベース電
極が設けられていない。したがって、ベース電極とコレ
クタ電極／エミッタ電極２、４とのあいだで短絡が発生
するおそれがない。また10はエッチングストッパであ
る。なお前述の実施例１のばあいと同様の理由で、エッ
チングストッパ10はなくてもよい。
示す実施例１と異なり、ベース領域９の下部にベース電
極が設けられていない。したがって、ベース電極とコレ
クタ電極／エミッタ電極２、４とのあいだで短絡が発生
するおそれがない。また10はエッチングストッパであ
る。なお前述の実施例１のばあいと同様の理由で、エッ
チングストッパ10はなくてもよい。
【００２６】実施例４ 図８は、本発明の液晶表示装置の第４の実施例の平面説
明図である。
明図である。
【００２７】図８に示すように、実施例９は、実施例３
と同様に、ベース領域９を直接ゲート線８に接続したも
ので、本実施例では、ベース領域９がコレクタ（エミッ
タ）電極２、４上に設けられたものである。
と同様に、ベース領域９を直接ゲート線８に接続したも
ので、本実施例では、ベース領域９がコレクタ（エミッ
タ）電極２、４上に設けられたものである。
【００２８】図９は、図８におけるIX−IX線でバイポー
ラトランジスタおよび画素電極を切断した断面説明図で
ある。
ラトランジスタおよび画素電極を切断した断面説明図で
ある。
【００２９】図９に示すように、実施例４のバイポーラ
トランジスタ１は、ベース領域９がコレクタ電極／エミ
ッタ電極２、４の上部に設けられたものである。また、
ベース電極が設けられていないので電極間で短絡が発生
するおそれがない。
トランジスタ１は、ベース領域９がコレクタ電極／エミ
ッタ電極２、４の上部に設けられたものである。また、
ベース電極が設けられていないので電極間で短絡が発生
するおそれがない。
【００３０】前述の実施例１〜４は、あくまでも一例で
あって、本発明の液晶表示装置はこれに限定されるもの
ではない。バイポーラトランジスタは、実施例１〜４の
ような構造のｎｐｎトランジスタに限定されず、他の構
造のｎｐｎトランジスタであってもよく、またｐｎｐト
ランジスタであってもよい。要するに本発明の液晶表示
装置は、画素電極のスイッチング素子としてバイポーラ
トランジスタが用いられ、かつ、各バイポーラトランジ
スタのベース部に実質的に直列に抵抗が接続されている
点に特徴があり、ベース部の抵抗により、トランジスタ
の特性のばらつきがあっても、一箇所に電流が集中した
りすることなく、安定したスイッチング特性がえられる
あって、本発明の液晶表示装置はこれに限定されるもの
ではない。バイポーラトランジスタは、実施例１〜４の
ような構造のｎｐｎトランジスタに限定されず、他の構
造のｎｐｎトランジスタであってもよく、またｐｎｐト
ランジスタであってもよい。要するに本発明の液晶表示
装置は、画素電極のスイッチング素子としてバイポーラ
トランジスタが用いられ、かつ、各バイポーラトランジ
スタのベース部に実質的に直列に抵抗が接続されている
点に特徴があり、ベース部の抵抗により、トランジスタ
の特性のばらつきがあっても、一箇所に電流が集中した
りすることなく、安定したスイッチング特性がえられる
【００３１】
【発明の効果】本発明の液晶表示装置によれば、画素電
極のスイッチング素子を小型化することができるため、
液晶表示装置の開口率を向上させ、有効表示範囲を大き
くすることができる。
極のスイッチング素子を小型化することができるため、
液晶表示装置の開口率を向上させ、有効表示範囲を大き
くすることができる。
【００３２】またバイポーラトランジスタは、製造段階
において、ＭＯＳトランジスタほど不純物の混入による
影響をうけないので、歩留りの向上が期待できる。
において、ＭＯＳトランジスタほど不純物の混入による
影響をうけないので、歩留りの向上が期待できる。
【００３３】さらにベース部分に高抵抗部を設けている
ため、トランジスタの特性にばらつきがあっても、いわ
ゆるカレントホッギングが軽減され、すべてのトランジ
スタが画素電極のスイッチング素子として有効に機能す
る。
ため、トランジスタの特性にばらつきがあっても、いわ
ゆるカレントホッギングが軽減され、すべてのトランジ
スタが画素電極のスイッチング素子として有効に機能す
る。
【図１】本発明の液晶表示装置の一実施例の一画素部分
を概念的に示す説明図である。
を概念的に示す説明図である。
【図２】本発明の液晶表示装置の第１の実施例の要部平
面説明図である。
面説明図である。
【図３】図２のIII −III 線での断面説明図である。
【図４】本発明の液晶表示装置の第２の実施例の要部平
面説明図である。
面説明図である。
【図５】図４のＶ−Ｖ線での断面説明図である。
【図６】本発明の液晶表示装置の第３の実施例の要部平
面説明図である。
面説明図である。
【図７】図６のVII −VII 線での断面説明図である。
【図８】本発明の液晶表示装置の第４の実施例の要部平
面説明図である。
面説明図である。
【図９】図８のIX−IX線での断面説明図である。
【図１０】従来の液晶表示装置の一例の一画素部分を概
念的に示す説明図である。
念的に示す説明図である。
１ バイポーラトランジスタ ５ 画素電極 ６ ベース電極 ７ 高抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高村 誠 京都市右京区西院溝崎町21番地 ローム 株式会社内 (56)参考文献 特開 平５−41505（ＪＰ，Ａ) 特開 昭57−23276（ＪＰ，Ａ) 特開 平５−88201（ＪＰ，Ａ) 特開 平２−61981（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G09G 3/36
Claims (1)
- 【請求項１】 マトリックス状に画素が設けられ、各画
素ごとにスイッチング素子を有するアクティブマトリッ
クス形の液晶表示装置であって、前記スイッチング素子
としてベース部分に高抵抗を有するバイポーラトランジ
スタを用いてなる液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18522193A JP3188350B2 (ja) | 1993-07-27 | 1993-07-27 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18522193A JP3188350B2 (ja) | 1993-07-27 | 1993-07-27 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0743743A JPH0743743A (ja) | 1995-02-14 |
| JP3188350B2 true JP3188350B2 (ja) | 2001-07-16 |
Family
ID=16167003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18522193A Expired - Fee Related JP3188350B2 (ja) | 1993-07-27 | 1993-07-27 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3188350B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7677087B2 (en) | 2004-12-15 | 2010-03-16 | Nihon Dempa Kogyo Co., Ltd. | Quartz sensor and sensing device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030037541A (ko) * | 2001-11-06 | 2003-05-14 | 삼성전자주식회사 | 액정 표시 장치용 기판 및 그의 제조 방법 |
-
1993
- 1993-07-27 JP JP18522193A patent/JP3188350B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7677087B2 (en) | 2004-12-15 | 2010-03-16 | Nihon Dempa Kogyo Co., Ltd. | Quartz sensor and sensing device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0743743A (ja) | 1995-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4723838A (en) | Liquid crystal display device | |
| US6812489B2 (en) | Liquid crystal display | |
| JP3535307B2 (ja) | 半導体装置 | |
| JP2000019556A (ja) | 液晶表示装置 | |
| JPH04213873A (ja) | 表示装置 | |
| JP3425851B2 (ja) | 液晶表示装置用薄膜トランジスタ | |
| JP2005093459A (ja) | 表示パネルの静電気保護構造 | |
| JP3188350B2 (ja) | 液晶表示装置 | |
| JPH09152626A (ja) | 液晶表示装置およびその製造方法 | |
| JP2850072B2 (ja) | 半導体装置 | |
| KR100776507B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR19980056197A (ko) | 액정 표시 장치 및 그 제조방법 | |
| JP3440764B2 (ja) | 液晶表示装置 | |
| JP2001051300A (ja) | 液晶表示装置 | |
| JP2003043523A (ja) | 薄膜トランジスタパネル | |
| JPH0743742A (ja) | 液晶表示装置 | |
| KR101136296B1 (ko) | 폴리 실리콘형 박막 트랜지스터와 그를 가지는 폴리실리콘형 박막트랜지스터 기판 및 그 제조 방법 | |
| JP3305814B2 (ja) | 薄膜トランジスタおよびそれを用いた液晶表示装置 | |
| JPH0258028A (ja) | 液晶表示装置 | |
| JPH0786607A (ja) | 薄膜トランジスタ | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| US5336905A (en) | Semiconductor device having an insulating substrate and Schottky diodes | |
| JPH07106581A (ja) | 半導体装置 | |
| JP2706044B2 (ja) | 半導体装置 | |
| JP2500231B2 (ja) | 表示装置用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |