[go: up one dir, main page]

JP3161142B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3161142B2
JP3161142B2 JP06845893A JP6845893A JP3161142B2 JP 3161142 B2 JP3161142 B2 JP 3161142B2 JP 06845893 A JP06845893 A JP 06845893A JP 6845893 A JP6845893 A JP 6845893A JP 3161142 B2 JP3161142 B2 JP 3161142B2
Authority
JP
Japan
Prior art keywords
base
semiconductor chip
plastic lid
adhesive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06845893A
Other languages
English (en)
Other versions
JPH06283616A (ja
Inventor
英雄 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP06845893A priority Critical patent/JP3161142B2/ja
Priority to KR1019940006109A priority patent/KR940022807A/ko
Publication of JPH06283616A publication Critical patent/JPH06283616A/ja
Priority to US08/526,145 priority patent/US5998862A/en
Application granted granted Critical
Publication of JP3161142B2 publication Critical patent/JP3161142B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/804—Containers or encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/806—Optical elements or arrangements associated with the image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F77/00—Constructional details of devices covered by this subclass
    • H10F77/50—Encapsulations or containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Solid State Image Pick-Up Elements (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＣＣＤエリアセンサ集
積回路、ＣＣＤリニアセンサ集積回路などの中空パッケ
ージ構造等を有する半導体装置に関する。
【０００２】
【従来の技術】従来から、ＣＣＤリニアセンサ・ＣＣＤ
エリアセンサ等の固体撮像素子を有する半導体装置で
は、半導体チップの素子形成面（以下、表面という。）
を保護するとともに光を入射させるために、半導体チッ
プの表面に対面して光透過部材が配置されている。この
光透過部材としては、一般に、板ガラスが採用されてい
る。
【０００３】図２１は、従来の技術による中空パッケー
ジ構造を有する半導体装置の断面構成を示している。
【０００４】図２１例の半導体装置では、セラミック基
台１上にダイボンドされた半導体チップ２に対してリー
ドフレーム３のインナーリードが金線２８でワイヤボン
ドされている。そのインナーリードの周囲を覆うよう
に、セラミック製の長方形薄板リング状のいわゆるウイ
ンドフレーム４が配置固定されている。そして、そのウ
インドフレーム４の上面に長方体状の透明板ガラス（以
下、必要に応じてカバーガラスという。）５が配置固定
されている。この場合、基台１とリードフレーム３及び
ウインドフレーム４との接合固定には低融点ガラス５１
が使用され、ウインドフレーム４とカバーガラス５との
接合固定には、熱硬化性エポキシ系Ｂステージ接着剤６
が使用されている。
【０００５】図２２は、他の従来の技術による中空パッ
ケージ構造を有する半導体装置の一部省略断面構成を示
している。なお、図２２において、図２１例に示したも
のに対応するものには同一の符号を付けている。
【０００６】図２２例の半導体装置では、ＴＡＢ（Tape
Automated Bonding）方式のテープ（以下、必要に応じ
て、単に、ＴＡＢテープという。）１０を有している。
このＴＡＢテープ１０は、周知のように、ポリイミド製
のベースフィルム１１、接着剤１２、インナーリード１
３及びソルダレジスト１４の４層構造になっている。
【０００７】そして、半導体チップ２の表面上のアルミ
ニューム（以下、Ａｌという）パッド上に、金ボールの
ネック部でワイヤを切断して金バンプを形成し、この金
バンプとＴＡＢテープ１０のインナーリード１３とを金
−金ボンディング（いわゆるシングルポイントボンディ
ング）で結線した後、カバーガラス５が低温硬化Ｂステ
ージ接着剤７でベースフィルム１１と接着され、さら
に、半導体チップ２の裏面側が樹脂１５で封止されるよ
うになっている。
【０００８】ところで、このような中空パッケージ構造
の半導体装置においては、これを使用する装置、例え
ば、カメラ一体型ＶＴＲ等の装置の高性能化、小形・軽
量・低コスト化、及び必要に応じて機械的強度及び精度
の向上が常に追求されており、このため、中空パッケー
ジ構造の半導体装置においてもそれらの向上が必須のも
のとされている。
【０００９】そのため、最近、中空パッケージ構造の半
導体装置においては、半導体チップの取り付け精度向上
による光学的特性の向上、軽量化及び低コスト化等を達
成するために、カバーガラス５のプラスチック化（いわ
ゆる透明プラスチックリッドで、以下プラスチックリッ
ドという。）が検討されている。
【００１０】
【発明が解決しようとする課題】しかしながら、図２１
例に示した半導体装置において、現時点で光学的な仕様
を満足する実用的なプラスチック材料は非晶質ポリオレ
フィン系樹脂であり、これには極性基がないので、適当
な接着剤がない。そのため、例えば、そのプラスチック
リッドに対してコロナ放電処理等の表面処理を行わなけ
ればならず、結局、コストがそれほどには低下しないと
いう問題があった。しかも、たとえ、そのようにして接
着ができたとしても、プラスチックリッドとセラミック
製の基台１とは熱膨張率に１桁の差があるので、温度サ
イクルでの剥がれ・気密性劣化等の問題が存在してお
り、実用化が遅れている。
【００１１】そこで、熱硬化型接着剤を使用せずに、紫
外線（以下、単にＵＶという。）照射硬化型又は可視光
照射硬化型接着剤で接着することも考えられるが、これ
らの接着剤は一般に液状（Ａステージ）のため、ＵＶま
たは可視光キュア及びアフターベーク時における放出ガ
スが中空内のプラスチックリッドの内側やＣＣＤエリア
センサなどの半導体チップの表面の有効画素領域部に付
着し、感度むら及び品質の低下が発生するという問題が
あった。さらに、ＵＶ照射の際に、半導体チップ２のチ
ャージアップによるポテンシャルシフト、色フィルタの
変色などをも発生させ易いという問題もあった。
【００１２】また、図２２例に示す半導体装置では、半
導体チップ２を樹脂１５で封止する際に、例えば、半導
体チップ２がＣＣＤリニアセンサ・ＣＣＤエリアセンサ
等の固体撮像デバイスである場合には、通常、半導体チ
ップ２に接続されるインナーリード１３の数が１４ピン
程度であることから、樹脂１５で封止する際に半導体チ
ップ２が移動する場合があった。移動した場合には、半
導体チップ２の表面とリッドとしてのカバーガラス５と
が平行ではなくなり、光学的に焦点がぼけて画質が低下
したりインナーリードの断線が起き易いという問題があ
った。
【００１３】さらに、図２１例及び図２２例の半導体装
置では、リッドとしてのカバーガラス５の不純物から発
生されるα線が半導体チップ２の表面に放射され、いわ
ゆるα線によるダメージでＣＣＤリニアセンサ・ＣＣＤ
エリアセンサ等の固体撮像デバイスにおいては暗電流が
発生するという問題もあった。特に、図２２例の半導体
装置では、樹脂１５が半導体チップ２の表面の上方まで
あるので、その樹脂１５にフィラーとして混入されてい
るガラスビーズなどから発生するα線によるダメージで
も暗電流が発生するという問題があった。
【００１４】本発明はこのような課題を考慮してなされ
たものであり、プラスチックリッドを有する実用性に優
れた半導体装置を提供することを目的とする。
【００１５】また、本発明はＴＡＢテープを使用しても
強度的に優れた半導体装置を提供することを目的とす
る。
【００１６】さらに、本発明はα線によるダメージの発
生しない半導体装置を提供することを目的とする。
【００１７】さらにまた、本発明は、ＵＶ照射硬化して
もチャージアップによるポテンシャルシフト及び色フィ
ルタの変色が発生しない半導体装置を提供することを目
的とする。
【００１８】
【００１９】
【課題を解決するための手段】
【００２０】第１の本発明は、例えば、図９に示すよう
に、中空パッケージ構造を有する半導体装置において、
両面接着テープ５９ｂのその両面に対向して配置されて
接着されている基台２１と半導体チップ２と、両面接着
テープ５９ｂの半導体チップ２側の面にベースフィルム
１１またはソルダレジスト１４を介して接着され、かつ
半導体チップ２の表面に接続されるインナーリード１３
を有するＴＡＢ方式によるテープ１０と、プラスチック
リッド７２とを有し、このプラスチックリッド７２は、
凹み部７０を有し、この凹み部７０内に半導体チップ２
が収容されるようにして基台２１の表面側から側面側ま
でを覆うように被せられ、かつ、被せられた状態で基台
２１との間に入れられた接着剤３２で基台２１に接着さ
れるようにしたものである。
【００２１】
【００２２】第２の本発明は、基台２１と接着剤３２で
接着されるプラスチックリッド２９、７２のその接着部
を、半導体チップ２の表面よりも低い位置にあるように
したものである。
【００２３】第３の本発明は、例えば、図７に示すよう
に、リードフレーム２４と接着剤５２で接着されるプラ
スチックリッド５５のその接着部が半導体チップ２の表
面よりも高い位置にくる場合は、その接着部と半導体チ
ップ２表面との間にプラスチックリッド５５の一部５７
が介在するような構造にしたものである。
【００２４】第４または８の本発明は、例えば、図２Ａ
に示すように、基台２１と接着剤３２で付けられるプラ
スチックリッド２９のその接着部を封止部材３４で封止
したものである。
【００２５】第５の本発明は、例えば、図１０に示すよ
うに、ＴＡＢ方式によるテープのアウターリード部（接
続端子部）７５を該半導体装置の１方向側に引き出すよ
うにしたものである。
【００２６】第６または９の本発明は、例えば、図１３
に示すように、基台７８と接着剤３２で付けられるプラ
スチックリッド８１，８２の半導体チップ２の表面に対
向する面に光学的フィルタ８０を形成したものである。
【００２７】第７または１０の本発明は、例えば、図１
４に示すように、基台７８と接着剤３２で接着されるプ
ラスチックリッド８２の半導体チップ２の表面に対向す
る面に光学的フィルタ８０ａと光学的フィルタのアライ
メントマーク８０ｂ〜８０ｄが形成され、半導体チップ
２の表面には光学的フィルタのアライメントマーク８０
ｂ〜８０ｄに対応した位置に半導体チップ２のアライメ
ントマーク２ｂ〜２ｄが形成され、両方のアライメント
マーク間（８０ｂと２ｂ等）の間隔をファイバーフコー
プ８９のＺ軸調整機構で測定し、かつ半導体チップ２表
面と光学的フィルタ８０ａ形成面との間隔を調整し、そ
の後、プラスチックリッド８２と基台７８との間を接着
剤３２で固着するようにしたものである。
【００２８】
【００２９】
【００３０】
【作用】
【００３１】第１の本発明によれば、例えば、図９に示
すように、両面接着テープ５９ｂの両面に対向して半導
体チップ２と基台２１とを接着した後、半導体チップ２
側の表面にＴＡＢ方式によるテープ１０をベースフィル
ム１１またはソルダレジスト１４を介して接着し、かつ
半導体チップ２のパッド部にインナーリード１３を接続
し、さらに、凹み部７０を有するプラスチックリッド７
２を半導体チップ２が配された基台２１に被せ、基台２
１との間の隙間に接着剤３２を入れて基台２１と接着す
るようにしている。このため、ＴＡＢテープ１０を使用
しても強度的に優れたプラスチックリッドを有する中空
パッケージ構造の半導体装置を低コストで製作できる。
詳しく説明すると、結果として、基台２１に半導体チッ
プ２とＴＡＢテープ１０のインナーリード１３及びベー
スフィルム１１（またはソルダレジスト１４）とが接着
固定されることになるので、インナーリード１３の断線
が皆無になり、かつ半導体チップ２の表面とプラスチッ
クリッド７２との平行度が変わることがないので、例え
ば、半導体チップ２がＣＣＤエリアセンサ等の固体撮像
デバイスであった場合には、光学的な焦点ぼけが発生し
ない。また、接着剤３２として、例えば、ＵＶ照射硬化
型接着剤または可視光照射硬化型接着剤を使用した場合
には、接着時のキュアタイムを短縮することができる。
また、構造上、ＵＶ照射を半導体チップ２の表面以外の
面、例えば、裏面（実際には基台２１の裏面）から行う
ようにすることができるので、半導体チップ２がＣＣＤ
エリアセンサなどの撮像デバイスであった場合に、ＵＶ
照射を原因とするチャージアップによるポテンシャルシ
フト及び色フィルタの変色等の問題が皆無になる。な
お、この第２の発明によれば、半導体チップ２の表面と
プラスチックリッド７２の内面との間隔が一定かつ正確
に制御できるという利点も有する。
【００３２】
【００３３】第２の本発明によれば、例えば、図１に示
すように、プラスチックリッド２９と基台２１との接着
部が半導体チップ２の表面よりも下方にされているの
で、接着剤硬化時における放出ガスが中空内部へ侵入す
ることがなくなる。この結果、放出ガスを原因とする不
純物が中空内のプラスチックリッド２９の内側やＣＣＤ
エリアセンサなどの半導体チップ２の表面の有効画素領
域部に付着し、感度むら及び品質の低下が発生するとい
う不良がなくなる。
【００３４】第３の本発明によれば、リードフレーム２
４と接着剤５２で接着されるプラスチックリッド５５の
その接着部が半導体チップ２の表面よりも高い位置にく
る場合は、その接着部と半導体チップ表面との間にプラ
スチックリッド５５の一部５７が介在するような構造に
したので、この場合にも、接着剤５２からのα線を一部
５７で遮蔽することができ、半導体チップ２にはα線に
よるダメージが発生しない。
【００３５】第４または８の本発明によれば、例えば、
図１に示すように、基台２１とプラスチックリッド２９
の接着部をさらに封止部材３４によって封止するように
しているので、一層の気密性を得ることができる。
【００３６】第５の本発明によれば、ＴＡＢ方式による
テープのアウターリード部（接続端子部）７５を該半導
体装置の１方向側に引き出すようにしたので、該半導体
装置のプリント配線基板等への実装が容易である。
【００３７】第６または９の本発明によれば、例えば、
図１３に示すように、プラスチックリッド８１の半導体
チップ２の表面に対向する面に光学的フィルタ８０を形
成している。このため、外部取り付けの水晶ローパスフ
ィルタに比較して低コストに光学フィルタを形成でき
る。
【００３８】第７または１０の本発明によれば、ファイ
バーフコープ８９のＺ軸調整機構で、両方のアライメン
トマーク間（８０ｂと２ｂ等）の間隔を測定して半導体
チップ２表面と光学的フィルタ８０ａ形成面との間隔を
調整し、その後にプラスチックリッド８２と基台との間
を接着剤３２で固着するようにしている。このため、半
導体チップ２の表面と光学的フィルタ８０ａとの間隔・
平行出しを容易かつ高精度に行うことができる。
【００３９】
【００４０】
【００４１】
【実施例】以下、本発明半導体装置の一実施例を固体撮
像装置に適用した場合について図面を参照して説明す
る。なお、以下に参照する図面において、上記の図２１
及び図２２に示したものに対応するものには同一の符号
を付けている。
【００４２】（実施例１：接着剤封止の例）
【００４３】図１は、実施例１の固体撮像装置の形成過
程及びその構成を示している。
【００４４】そこで、まず、図１Ａに示すように、直方
体状の基台２１を用意する。基台２１の材質はガラス、
セラミック、プラスチックまたは金属であり、基台２１
の厚みＨ1 は、Ｈ1 ＝２ｍｍである。
【００４５】次に、図１Ｂに示すように、リードフレー
ムを固着しようとする部位にスクリーン印刷により接着
剤２２を塗布する。接着剤２２としては、ＵＶ照射硬化
型または可視光照射硬化型接着剤、または熱硬化型接着
剤を用いることができる。接着剤２２の塗布厚みＨ
2 は、リードフレームの厚みＨ3 （図１Ｃ参照：Ｈ3 ＝
０．２〜０．２５ｍｍ）以下の厚みにされ、図１Ｂの例
では、Ｈ2 ＝約０．１０〜０．１５ｍｍにされている。
【００４６】次いで、図１Ｃに示すように、インナーリ
ード２４ａにＡｌクラッド層２３が形成されているリー
ドフレーム２４を接着剤２２のスクリーン印刷塗布部位
に配置しガラス製の固定治具２５で固定する。なお、リ
ードフレーム２４の材質は４２アロイ材または銅材であ
り、アウターリード部２４ｂにはＳｎめっきまたは半田
めっきがされている。
【００４７】リードフレーム２４をガラス固定治具２５
で固定した状態において、接着剤２２が熱硬化型接着剤
である場合には、約１５０゜Ｃで１ｈ〜２ｈポストキュ
アを行ってリードフレーム２４を基台２１に固定する。
一方、接着剤２２がＵＶ照射硬化型または可視光照射硬
化型接着剤である場合には、ＵＶＬまたは可視光Ｌをガ
ラス固定治具２５の上方（基台２１がガラス等の光透過
部材である場合にはその下方からでもよい。）から１０
００〜２０００ｍＪ／ｃｍ2 で照射する。ここで、ＵＶ
照射硬化型または可視光照射硬化型接着剤に熱硬化剤が
入っている場合には、さらに、約１００゜Ｃ、２ｈ以上
のポストキュアを行う。なお、この場合は、光透過し易
い石英ガラス製の固定治具が有利であることはいうまで
もない。
【００４８】図１Ｄは、このようにして、リードフレー
ム２４が固定された基台２１の平面構成を示している。
【００４９】次に、図１Ｅに示すように、半導体チップ
２の表面を上向きにして基台２１の表面側に低温硬化用
の絶縁性ペースト２７でダイボンドする。キュアの条件
は、約１００゜Ｃ、約１ｈである。
【００５０】次に、図１Ｆに示すように、φ２３〜２５
μｍの金線２８でＣＣＤエリアセンサ素子・ＣＣＤリニ
アセンサ素子等の半導体チップ２とリードフレーム２４
上のＡｌクラッド層２３とをワイヤボンドする。半導体
チップ２の厚みは、約４００μｍであり、ワイヤボンド
の際のコラムの温度は約１００゜Ｃである。
【００５１】次に、図１Ｇに示すように、透明のプラス
チックリッド２９を準備し、それを基台２１の表面側か
ら被せる。プラスチックリッド２９は非晶質ポリオレフ
ィン系の樹脂であり、凹み部３０が形成されている。凹
み部３０の周縁部には、段部３１ａとその段部３１ａよ
り小径の段部３１ｂとの２段の段部３１が切り込まれて
形成されている。図１Ｆから分かるように、プラスチッ
クリッド２９は、段部３１ｂがリードフレーム２４の角
に当たる位置まで被せられる。したがって、段部３１の
水平方向の面は、被せられた状態で半導体チップ２の表
面より下方の位置にあることになる（半導体チップ２の
厚みが４００μｍ、リードフレーム２４の厚みが０．２
５ｍｍ）。なお、プラスチックリッド２９を被せるとき
に擦れによるゴミが発生しても段部３１ｃ及び段部３１
ｂで一旦保持される。また、プラスチックリッド２９の
半導体チップ２の表面に対応する範囲が光透過部２９ａ
とされ、その他の範囲は、光非透過部２９ｂにされてい
る。
【００５２】次に、図１Ｈに示すように、プラスチック
リッド２９を被せた状態で基台２１を裏返しにする。な
お、プラスチックリッド２９の凹み部３０の内寸ｌ
1 （図に現れない紙面と直交する方向の内寸も含めて：
図１Ｇ参照）は基台２１を裏返しにした状態でもプラス
チックリッド２９が落下しないように、基台２１の寸法
に対して少し短めにしておく。この場合、プラスチック
リッド２９が基台２１に対して圧入されることになる。
【００５３】このように裏返した状態で接着剤３２を段
部３１ａと基台２１の側面部との間に形成される隙間３
３（図１Ｇ参照）の中に塗布する。このとき、接着剤３
２は、一部が段部３１ｂにも流れる。ここで、接着剤３
２としては、段部３１ｂ側からインナーリード２４ａ
側、言い換えれば、中空部内に侵入しない程度の粘性率
が必要であり、通常、段部３１ｃと基台２１の間隔つま
りリードフレーム２４の厚み分が０．２〜０．２５ｍｍ
前後であることから粘性率１００００〜１５０００ＣＰ
Ｓ程度に選択することが好ましい。接着剤３２の種類と
しては、ＵＶ照射硬化型または可視光照射硬化型接着剤
を使用することができる。それらの硬化照射条件は、約
１０００〜２０００ｍＪ／ｃｍ2 であり、熱硬化性接着
剤のキュアタイムに比較してキュアタイムが比較的に短
かくなる。なお、ＵＶＬまたは可視光Ｌの照射方向は、
図１Ｈに示すように基台２１側（半導体チップ２の裏面
側）からである。
【００５４】そして、この接着剤３２の硬化により上記
段部３１に付いたゴミも固定されるので、ゴミを原因と
する半導体チップ２の性能不良が一掃される。また、Ｕ
Ｖ照射を基台２１の裏面側から行っているので、半導体
チップ２の表面には照射されることがなく、ＵＶ照射を
原因とするチャージアップによるポテンシャルシフト、
色フィルタの変色などの不都合が発生しない。さらに、
段部３１が半導体チップ２の表面より下方にある（図１
Ｇ参照）ので、図１Ｈに示すように、接着剤３２を硬化
させたときの放出ガスが凹み部３０で形成される中空内
部へ侵入することがなくなる。この結果、半導体チップ
２の表面の有効画素領域部に放出ガスが付着して感度む
ら及び品質の低下が発生するという不良がなくなる。な
お、接着剤としては吸湿硬化型接着剤でもよい。また、
一層接着力と気密性を向上させるために接着剤塗布前に
プライマーコート処理を行ってもよい。
【００５５】そして必要に応じて、さらに封止剤として
のシリコンＲＴＶ接着剤３４を接着剤３２の上からリー
ドフレーム２４の回りに塗布してもよい。
【００５６】図２Ａは、図１Ｈ例に半導体装置をもとに
戻して正立させた状態の完成品としての半導体装置を示
している。図２Ｂは、半導体チップ２がＣＣＤエリアセ
ンサ素子であるときの完成品としての半導体装置のａ−
ａ線断面構成を示している。図２Ｃは、半導体チップ２
がＣＣＤリニアセンサ素子であるときの完成品としての
半導体装置の図２Ｂに対応する部位に対応する断面構成
を示している。
【００５７】このように図１例によれば、凹み部３０を
有するプラスチックリッド２９を半導体チップ２が配さ
れた基台２１に被せ、基台２１との間の隙間３３に接着
剤３２を入れて基台２１と接着するようにしている。こ
のため、従来の技術の項で示したようなウインドフレー
ムが不要になり、かつ、コロナ放電処理等が不要でＢス
テージの熱硬化性接着剤を使用しなくてもよくなり、プ
ラスチックリッドを有する中空パッケージ構造の半導体
装置を低コストで製作することができる。
【００５８】図３Ａ〜図３Ｃは、図１（図２）例の半導
体装置の変形例を示している。図３Ａ例〜図３Ｃ例にお
いては、いずれも折り曲げられたリードフレーム３７を
使用しており、このリードフレーム３７の折り曲げ部で
プラスチックリッド３８〜４０を支えるようにしてい
る。
【００５９】図３Ａ例では段部が一箇所のプラスチック
リッド３８、図３Ｂ例では凹み部の内寸ｌ2 が基台の寸
法に略等しくされたプラスチックリッド３９、図３Ｃ例
では、凹み部の側面にテーパー４０Ｃが形成されたプラ
スチックリッド４０を使用している。図３Ｃ例では、テ
ーパ４０Ｃでプラスチックリッド４０の位置決めが行わ
れる。
【００６０】なお、図３Ａ例〜図３Ｃ例においても、そ
れらの特有の効果以外に上述した図１例と同じ効果が得
られる。
【００６１】（実施例２：接着剤封止の他の例）この実
施例２では、外形φ５〜８ｍｍの超小型ＣＣＤ固体撮像
装置が形成される。
【００６２】図４は、実施例２の固体撮像装置の形成過
程及びその構成を示している。なお、図４例において、
上記図２１例、図２２例、図１〜図３例に対応するもの
には同一の符号を付けその詳細な説明を省略する。ま
た、実施例２以降（図４例以降）の後述する実施例にお
いてもその実施例以前で説明したものに対応するものに
は同一の符号を付けその詳細な説明を省略する。
【００６３】まず、図４Ａに示すように、直方体状また
は円柱状の基台４１を用意する。基台２１の材質はガラ
ス、セラミック、プラスチックまたは金属であり、基台
４１の厚みＨ4 は、Ｈ4 ＝約２ｍｍである。
【００６４】次に、図４Ｂに示すように、基台４１の表
面全面を厚み０．１〜０．１５ｍｍのエポキシ樹脂４２
でコートする。この場合、全面にコートするので、スク
リーン印刷用のマスクは不要である。
【００６５】次に、図４Ｃに示すように、リードフレー
ム２４のインナーリード２４ａをエポキシ樹脂４２に重
ねてガラス製の固定治具２５で押さえる。この状態にお
いて、焼成条件１５０〜１６０゜Ｃ、３〜５ｈで焼成し
て樹脂４２を硬化させリードフレーム２４を基台４１に
接合固定する。なお、基台２１の材質が金属である場合
には、リードフレーム２４と基台２１とが接触しないよ
うに注意する。
【００６６】次に、図４Ｄに示すように、半導体チップ
４４をダイボンドし、さらにワイヤボンド処理を行う。
【００６７】次に、図４Ｅに示すように、透明のプラス
チックリッド４５を準備し、それを基台４１の表面側か
ら被せる。プラスチックリッド４５は非晶質ポリオレフ
ィン系の樹脂であり、凹み部４６が形成されている。凹
み部４６の形状は、基台４１が直方体状である場合に
は、それに対応する直方体状であり、円柱状である場合
にはそれに対応する円柱状である。内寸ｌ3 は、基台４
１の寸法に対して少し小さくなっている。被せた後に裏
返したときに基台４１から落下しないようにするためで
ある。
【００６８】凹み部４６の周縁部には、段部４７ａとそ
の段部４７ａより小径の段部４７ｂとの２段の段部４７
が切り込まれて形成されている。図４Ｅから分かるよう
に、プラスチックリッド４５は、段部４７ｂがリードフ
レーム２４の角に当たる位置まで被せられる。段部４７
の水平方向の面は、半導体チップ４４の表面より下方の
位置にある。
【００６９】次に、プラスチックリッド４５を被せた状
態で基台４１を裏返しにする（裏返した状態は図示はし
ないが図１Ｈと同様な状態である。）。
【００７０】このように裏返した状態で接着剤３２を段
部４７ａと基台４１の側面部との間に形成される隙間３
３の中に塗布する。このとき、接着剤３２は、一部が段
部４７ｂにも流れる。接着剤３２の種類としては、ＵＶ
照射硬化型または可視光照射硬化型接着剤を使用するこ
とができる。それらの硬化照射条件は、約１０００〜２
０００ｍＪ／ｃｍ2 であり、熱硬化型接着剤のキュアタ
イムに比較してキュアタイムが比較的に短かくなる。
【００７１】図４Ｆは、接着剤３２が硬化された完成品
としての半導体装置の構成を示している。
【００７２】図４Ｇは、図４Ｆ例の半導体装置の変形例
を示している。この例は、後に説明するようにキュアタ
イムは長くなるが、エポキシ系接着剤を使用して構成し
た例である。この図４Ｇ例の半導体装置の形成工程は、
図４Ｆ例と図４Ｄまでは同じである。この図４Ｇ例で
は、１段の段部４８が形成された凹み部４９を有する透
明のプラスチックリッド５０が準備され、基台４１側に
圧入により被せられる。なお、段部４８には、予めコロ
ナ放電処理で表面処理をしておく。基台４１にプラスチ
ックリッド４９を被せた状態で裏返しにし（図示してい
ない）エポキシ系低温硬化型接着剤５１を隙間に入れ
る。接着剤５１を硬化させるキュア条件は８０〜１００
゜Ｃ、約３ｈである。
【００７３】上記した図４例においても、上述したゴミ
を原因とする半導体チップ４４の性能不良、ＵＶ照射を
原因とするチャージアップによるポテンシャルシフト、
色フィルタの変色などの不都合、接着剤３２、５１を硬
化させたときの放出ガスの中空内部への侵入、これを原
因とする半導体チップ４４の感度むら・品質の低下等が
一掃される。また、凹み部４６、４９を有するプラスチ
ックリッド４５を使用しているので、従来の技術のよう
にウインドフレームを使用する必要がなくなり、プラス
チックリッドを有する中空パッケージ構造の半導体装置
を低コストで製作することができる。
【００７４】（実施例３：樹脂封止の例）
【００７５】図５は、実施例３の固体撮像装置の形成過
程及びその構成を示している。
【００７６】まず、図５Ａに示すように、直方体状の基
台２１を用意する。基台２１の材質はガラス、セラミッ
ク、プラスチックまたは金属であり、基台４１の厚みは
約２ｍｍである。
【００７７】次に、図５Ｂに示すように、基台２１の表
面の周縁部全周に比較的に高温用のエポキシ樹脂４２を
スクリーン印刷により厚み０．１０〜０．１５ｍｍ塗布
する。
【００７８】次いで、図５Ｃに示すように、リードフレ
ーム２４をエポキシ樹脂４２に重ねて固定治具２５で押
さえる。この状態において、焼成条件１５０〜１６０゜
Ｃ、３〜５ｈで焼成してリードフレーム２４を基台４１
に接合固定する。
【００７９】次に、必要に応じて、図５Ｄに示すよう
に、基台２１の表面上のリードフレーム２４のうち、ワ
イヤボンディングのためのＡｌクラッド層（図示してい
ない）を除いた全周（半導体チップ２がＣＣＤエリアセ
ンサである場合には図５Ｅの平面視形状、ＣＣＤリニア
センサである場合には図５Ｆの平面視形状）に再び厚み
０．４ｍｍで樹脂層４３をスクリーン印刷する。なお、
樹脂４３の焼成温度は樹脂４２に比較して低い温度のも
のを選択した方がよい。
【００８０】そして、そのスクリーン印刷した面を均し
た後、樹脂層４３を焼成する。焼成後、高精度用等の必
要性に応じて樹脂層４３の表面を研磨して平面度をだす
（結果として、リッドと半導体チップの表面との平行度
をだす。）ようにしてもよい。なお、図５Ｄの工程にお
いては、位置ずれ、あおり防止のためリードフレーム２
４の下部を保持固定して焼成した方がよい。
【００８１】次に、図５Ｇに示すように、半導体チップ
２を基台４１上にダイボンドし、さらに金線２８でワイ
ヤボンド処理を行う。
【００８２】次に、図５Ｈに示すように、プラスチック
リッド４５を準備し、接着剤３２を樹脂４３とプラスチ
ックリッド４５との間に塗布してプラスチックリッド４
３と基台２１とを接着する。接着剤３２の種類として
は、ＵＶ照射硬化型または可視光照射硬化型接着剤を使
用することができる。それらの硬化照射条件は、１００
０〜２０００ｍＪ／ｃｍ2 であり、熱硬化性接着剤のキ
ュアタイムに比較してキュアタイムが比較的に短かくな
る。また、エポキシ系低温硬化用（８５〜１００゜Ｃ、
３〜５ｈ）接着剤を用いることもできる。これを用いる
場合、プラスチックリッド４５が非晶質ポリオレフィン
系プラスチックであるときは、コロナ放電処理をしてお
く。また、コロナ放電処理をしてＢステージエポキシ系
またはアクリル系低温硬化用接着剤層を形成した非晶質
ポリオレフィン系プラスチックリッドを用いてもよい。
【００８３】図６Ａ〜図６Ｃは、図５Ｈ例の半導体装置
（固体撮像装置）の変形例を示している。この図６Ａ〜
図６Ｃ例の各半導体装置では、図５Ｄの工程を省略し樹
脂層４３を形成していない。図６Ａ例は、樹脂層４３を
形成しない以外は図５Ｈ例と同じである。図６Ｂ例は段
部を有するプラスチックリッド４６を用いた例であり、
図６Ｃ例は基台２１に代替して凹み部４７を有する基台
４８を用いた例である。凹み部４７を設けたのは、厚み
の厚い（６００μｍ）半導体チップ４９を用いたためで
あり、これによって、ワイヤボンディングの際に金線２
８が半導体チップ４９のエッジに接触しない。
【００８４】上記した図５例及び図６例によれば、ウィ
ンドフレームを使用していないので低コストに半導体装
置（固体撮像装置）を製作することができる。
【００８５】（実施例４：セラミック基台の例）
【００８６】図７は、実施例４の固体撮像装置の形成過
程及びその構成を示している。
【００８７】まず、図７Ａに示すように、厚み約２ｍｍ
のセラミック製の直方体状の基台５０を用意する。
【００８８】次に、図７Ｂに示すように、基台５０の表
面の周縁部全周に低融点ガラス５１をスクリーン印刷に
より厚み０．１０〜０．１５ｍｍ塗布する。
【００８９】次いで、図７Ｃに示すように、リードフレ
ーム２４を低融点ガラス５１に重ねて固定治具２５で押
さえる。この状態において、焼成条件４８０〜５００゜
Ｃで低融点ガラス５１を加熱して溶かして基台５０とリ
ードフレーム２４とを固着する。
【００９０】次に、図７Ｄに示すように、基台５０の表
面上のリードフレーム２４のうち、Ａｌクラッド層２３
を除いた全周（半導体チップ２がＣＣＤエリアセンサで
ある場合には、図７Ｅの平面視形状、ＣＣＤリニアセン
サである場合には、図７Ｆの平面視形状）に再び厚み
０．２５〜０．３０ｍｍで低融点ガラス層５２をスクリ
ーン印刷で形成する。なお、低融点ガラス層５２の焼成
温度は低融点ガラス５１に比較して低い温度のものを選
択しておく。
【００９１】そして、そのスクリーン印刷した面を均し
て、低融点ガラス層５２を４００〜４３０゜Ｃで焼成す
る。焼成後、高精度用等、必要に応じて低融点ガラス層
５２の表面を研磨して平面度をだす（結果として、リッ
ドと半導体チップの表面との平行度をだす。）ようにし
てもよい。なお、図７Ｄの工程においては、リードフレ
ーム２４の下部を保持固定しておく。また、低融点ガラ
ス層５２は、それほどの上記平行度及び気密性が要求さ
れない場合には、省略してもよい。
【００９２】次に、図７Ｇに示すように、半導体チップ
２を基台５０にダイボンドし、さらに金線２８でワイヤ
ボンド処理を行う。
【００９３】次に、図７Ｈに示すように、プラスチック
リッド５５を準備し、接着剤３２を低融点ガラス層５２
とプラスチックリッド５５との間に塗布してプラスチッ
クリッド５５と基台５０とを接着する。接着剤３２の種
類としては、ＵＶ照射硬化型または可視光照射硬化型接
着剤を使用することができる。それらの硬化照射条件
は、１０００〜２０００ｍＪ／ｃｍ2 であり、熱硬化型
接着剤のキュアタイムに比較してキュアタイムが比較的
に短かくなる。
【００９４】また、Ｂステージエポキシ系低温硬化用
（８５〜１００゜Ｃ、３〜５ｈ）接着剤を用いることも
できる。これを用いる場合、プラスチックリッド５５が
非晶質ポリオレフィン系プラスチックであるときは、コ
ロナ放電処理をしておく。また、プラスチックリッド５
５の凹み部５６の内周縁部には、全周に突出部５７を形
成してある。突出部５７の厚みは０．１ｍｍ以上あれば
よい。このとき、低融点ガラス層５２及び接着剤３２か
らのα線を遮蔽するために、突出部５７はリードフレー
ム２４に接触するように高さ寸法を決定することが重要
である。この突出部５７を形成しておくことにより、低
融点ガラス層５２及び接着剤３２から発生するα線が遮
蔽され、半導体チップ２の表面に対するα線によるダメ
ージが発生することがない。なお、低融点ガラス５１は
半導体チップ２の表面の下方にあるので、たとえα線が
発生しても半導体チップ２の表面に照射されることがな
い。
【００９５】このように、図７例によれば、セラミック
製の基台５０を使用した場合においても、従来の技術の
項で説明したウインドフレームを使用していないので、
中空パッケージ構造を有する半導体装置を低コストに製
作することができる。
【００９６】図７Ｉは、図７Ｈ例の半導体装置の変形例
の構成を示している。この図７Ｉ例では、基台５０に代
替して凹み部５８を有する基台５４を用いている。この
図７Ｉ例では、厚い（６００μｍ）半導体チップ４９を
用いた例であり、このようにすれば、ワイヤボンディン
グの際に金線２８が半導体チップ４９のエッジに接触す
ることがない。
【００９７】（実施例５：ＴＡＢ方式の例）
【００９８】図８は、実施例５などの半導体装置（固体
撮像装置）の形成に使用される両面接着テープの構成例
を示している。図９は、実施例５の半導体装置の形成過
程及びその構成を示している。
【００９９】図８Ａは、一般的な両面接着テープ５９ａ
の断面構成を示している。両面接着テープ５９ａは、周
知のように、ベースフィルム６０の表裏面に接着剤層６
１，６２が付けられ、それら接着剤層６１，６２の外側
に離型紙６３，６４が付けられた構成になっている。
【０１００】まず、図８Ｂ（半導体チップ２がＣＣＤエ
リアセンサ等である場合）または図８Ｃ（半導体チップ
２がＣＣＤラインセンサ等である場合）に示すように、
両面接着テープ５９ａの表面の離型紙６３に半導体チッ
プ２の大きさに応じた開口６６を形成し、裏面の離型紙
６４に基台２１の大きさに応じた開口６７を形成する。
開口６６，６７が形成された場所には接着剤層６１，６
２が露出する。
【０１０１】図９Ａは、開口６６，６７が形成された両
面接着テープ（符号は５９ｂとする。）の断面構成を示
している。
【０１０２】次に、図９Ｂに示すように、両面接着テー
プ５９ｂの裏面側の開口６７の接着剤層６２に基台２１
を押しつけることで、基台２１をベースフィルム６０に
接着する。基台２１の材質は、ガラス、セラミック、プ
ラスチックまたは金属のいずれの材質でもよい。
【０１０３】次に、図９Ｃに示すように、表面に表面保
護用のＵＶ照射硬化テープ６８が貼られた半導体チップ
２を平コレットなどを利用して両面接着テープ５９ｂの
表面側の開口６６の接着剤層６１に押しつけて半導体チ
ップ２とベースフィルム６０とを接着する。
【０１０４】なお、接着剤層６１，６２の接着力が不足
する場合には、必要に応じて、低温硬化型接着剤（約８
５゜Ｃ、約１ｈキュア）、または、上述のＵＶ照射硬化
型または可視光硬化型接着剤を使用すればよい。
【０１０５】次に、図９Ｄ（図９Ｃの各構成要素を、そ
れぞれ、適当な倍率で大きくして描いている。）に示す
ように、半導体チップ２側の離型紙６３を剥離させると
ともに、ＵＶ照射硬化テープ６８を剥離する。そして、
離型紙６３を剥離させた接着剤層６１にＴＡＢ方式のテ
ープ（以下、必要に応じて、単に、ＴＡＢテープとい
う。）１０のうち、ベースフィルム１１の一面側を貼り
つけ、インナーリード１３をシングルポイントボンディ
ングによって半導体チップ２のＡｌパッド部とバンプ６
９を介してボンディングする。シングルポイントボンデ
ィング技術によれば、インナーリード１３の１本１本を
確実に接合することができる。低温のギャングポイント
技術またはレーザーボンディング技術によってもよい。
なお、ＴＡＢテープ１０は、周知のように、ベースフィ
ルム１１とソルダレジスト１４以外に、接着剤１２及び
インナリード１３を有する４層構造になっている。
【０１０６】次に、図９Ｅに示すように、ＴＡＢテープ
１０を基台２１の大きさにあわせて切断する。そして、
凹み部７０と切り込まれた段部７１を有するプラスチッ
クリッド７２を基台２１に圧入して被せる。次いで、被
せた状態で基台２１を裏返しして、段部７１と基台２１
の側面部との間に形成された隙間７３に接着剤３２を塗
布する。接着剤３２の種類としては、ＵＶ照射硬化型ま
たは可視光照射硬化型接着剤を使用することができる。
それらの硬化照射条件は、１０００〜２０００ｍＪ／ｃ
ｍ2 であり、熱硬化型接着剤のキュアタイムに比較して
キュアタイムが比較的に短かくなる。
【０１０７】図９Ｆは９Ｅ例の変形例の構成を示してい
る。この図９Ｆ例の半導体装置は、図９Ｅ例の半導体装
置の基台２１を、プラスチックリッド７２の段部７１に
対応した位置に切り欠き７３が形成された基台７４に代
替したものである。
【０１０８】図１０Ａ及び図１０Ｂは、図９Ｆ例の半導
体装置の半導体チップ２がＣＣＤエリアセンサ（図１０
Ａ）及びＣＣＤリニアセンサ（図１０Ｂ）である場合の
底面からみた要部の一部透過視を示している。それぞ
れ、半田付け部またはコネクタ部等の接続端子部（アウ
ターリード部）７５を有していることが分かる。この場
合、接続端子部７５は４辺形状の該半導体装置の１辺側
（１方向側）に引き出されているので、構成が簡単で、
かつプリント配線基板等への実装が容易である。
【０１０９】図１１は図９Ｅ例の変形例の半導体装置の
形成過程と構成を示している。図１１Ａ〜図１１Ｅの各
工程は、図９Ａ〜図９Ｅの各工程に対応するのでその詳
細な説明は省略する。
【０１１０】図９Ｅ例と主に異なる点は、図１１Ｂから
分かるように、切り込み７６と半導体チップ２に応じた
凹み部７７を有する基台７８を使用する点と、図１１Ｄ
から分かるように、ＴＡＢテープ１０のソルダレジスト
１４側を両面接着テープ５９ｂの表面側に付けるように
した点である。図１１Ｅは、プラスチックリッド７２が
被されて接着剤３２で基台７８に取り付けられた状態を
示している。
【０１１１】このように上記した図９例、図１０例及び
図１１例の半導体装置（固体撮像装置）によれば、両面
接着テープ５９ｂの両面に対向して半導体チップ２と基
台２１（７８）とを接着した後、半導体チップ２側にＴ
ＡＢテープ１０をベースフィルム１１またはソルダレジ
スト１４を介して接着し、かつ半導体チップ２の表面に
バンプ６９を介してインナーリード１３を接続し、さら
に、凹み部７０を有するプラスチックリッド７２を半導
体チップ２が配された基台２１（７８）に被せ、基台２
１（７８）との間の隙間に接着剤３２を入れて基台２１
（７８）と付けるようにしている。このため、基台２１
（７８）に半導体チップ２とＴＡＢテープ１０のインナ
ーリード１３及びベースフィルム１１（ソルダレジスト
１４）が接着固定されることになるので、図２２を参照
して説明した従来の技術における樹脂封止時における半
導体チップ２の移動が皆無になってインナーリード１３
の断線が皆無になる。したがって、ＴＡＢテープ１０を
使用しても、プラスチックリッド７２を使用した強度的
に優れた中空パッケージ構造の半導体装置を低コストで
製作できる。
【０１１２】さらに、図２２例の従来の技術に比較し
て、半導体チップ２の表面とプラスチックリッド７２と
の平面度が変わることがないので、例えば、半導体チッ
プ２がＣＣＤエリアセンサ等の固体撮像デバイスであっ
た場合には、光学的な焦点ぼけが発生しない。また、接
着剤３２として、ＵＶ照射硬化型接着剤または可視光照
射硬化型接着剤を使用した場合には、接着時のキュアタ
イムを短縮することができる。また、構造上、ＵＶ照射
を半導体チップの表面以外の面、例えば、裏面側から行
うことができるので、半導体チップ２がＣＣＤエリアセ
ンサなどの撮像デバイスであった場合に、ＵＶ照射を原
因とするチャージアップによるポテンシャルシフト及び
色フィルタの変色等の問題が皆無になる。さらにまた、
半導体チップ２の表面とプラスチックリッド７２の内面
との間隔が一定かつ正確に制御できるという利点も有す
る。
【０１１３】図１２は、図９例〜図１１例に示す半導体
装置の変形例の構成を示している。図１２Ａ例は、両面
接着テープ５９ｂの接着剤層６１，６２が形成されたベ
ースフィルム６０を基台７８の側面下まで切らずに伸ば
した例であり、この図１２Ａ例によれば、プラスチック
リッド７２が接着剤層６１、ベースフィルム６０及び接
着剤層６２を介して基台７８に接着されることになるの
で、接着剤３２で接着する際に裏返してもプラスチック
リッド７２が基台７８から落下することがなく、接着剤
３２の接着効果を高めることができる。
【０１１４】図１２Ｂ例は、両面接着テープ５９ｂの接
着剤層６１，６２が形成されたベースフィルム６０を基
台７８の側面上、切り欠き７６の位置まで切らずに伸ば
した例である。この図１２Ｂ例によれば、図１２Ａ例と
同様に接着剤３２で接着する際に裏返してもプラスチッ
クリッド７２が基台７８から落下することがなく、接着
剤３２の接着効果を高め、塗布性を向上させることがで
きる。
【０１１５】（実施例６：光学的ローパスフィルタの形
成例）
【０１１６】図１３は、プラスチックリッドの半導体チ
ップの対向する面に光学的フィルタとしての光学的ロー
パスフィルタ（以下、単にローパスフィルタという。）
が形成されたＴＡＢ方式による半導体装置の構成を示し
ている。
【０１１７】図１３Ａ例では、図１２Ｂ例に示した半導
体装置におけるプラスチックリッド７２を、ローパスフ
ィルタ８０が形成されたプラスチックリッド８１に代替
した半導体装置の構成を示している。
【０１１８】図１３Ｂ例では、図１２Ｂ例に示した半導
体装置におけるプラスチックリッド７２を、凹み部７０
の底面部にローパスフィルタ８０が形成されたプラスチ
ックリッド８２に代替した半導体装置の構成の他の例を
示している。この図１３Ｂ例では、凹み部８３の底面部
の周囲にＴＡＢテープ１０のベースフィルム１１の厚み
に対応した深さを有する溝８４を形成し、インナーリー
ド１３とローパスフィルタ８０の形成面とを接触または
接触ぎみにさせて半導体チップ２の表面とプラスチック
リッド８２（ローパスフィルタ８０の形成面）との間の
距離を制御するようにしている。また、ポリイミド樹脂
のベースフィルム１１からのα線ダメージを防止でき
る。
【０１１９】図１３Ａ及び図１３Ｂ例によれば、外部取
り付けの水晶ローパスフィルタを使用することに比較し
て低コストにローパスフィルタを形成することができ
る。
【０１２０】このローパスフィルタ８０は、プラスチッ
クリッド８１、８２の凹み部７０、８３の底面部に射出
成形用金型にパターニングして回折格子を作ることで形
成できることが知られている。
【０１２１】図１３Ａ例及び図１３Ｂ例では、ローパス
フィルタ８０の面と半導体チップ２の表面との平行度と
間隔を高精度に合わせなければならない。
【０１２２】図１４は、図１３Ｂ例の半導体装置におけ
るローパスフィルタ８０と半導体チップ２の表面との平
行度と間隔の調整方法の例の説明に供される線図であ
る。
【０１２３】図１４Ａは、ローパスフィルタ８０が形成
されたプラスチックリッド８２を基台７８側に被せた状
態の一部省略断面拡大図（各部の拡大率は適当であ
る。）を示している。
【０１２４】図１４Ｂは、射出成形によって形成された
ローパスフィルタ８０の構成を示しており、中央部に回
折格子パターン８０ａが形成され、４隅部に十字記号の
アライメントマーク８０ｂ〜８０ｅが形成されている。
【０１２５】図１４ｃは、半導体チップ２の表面の構成
を示しており、上記回折格子パターン８０ａに対応した
有効画素（光電変換画素）域２ａが形成され、４隅部に
上記アライメントマーク８０ｂ〜８０ｅに対応した十字
記号のアライメントマーク２ｂ〜２ｅが形成されてい
る。
【０１２６】図１４Ｄは、半導体チップ２の表面とロー
パスフィルタ８０との平行度と間隔の調整方法を実施す
る装置の構成を示している。
【０１２７】すなわち、まず、プラスチックリッド８２
を基台７８に被せた状態で裏返しして固定治具８５に載
せてセットする。このとき、プラスチックリッド８２の
表面側は、固定治具８５側に設けられた孔８６を通じて
固定治具８５側矢印方向に真空吸引されて固定される。
また、プラスチックリッド８２と基台７８の側面とで形
成される隙間に上述のＵＶ照射硬化型または可視光硬化
型接着剤３２を充填しておく（充填しておくのみで硬化
はさせないでおく。）。
【０１２８】一方、基台７８の底面が、それぞれ上下方
向（矢印方向Ｙ）に独立または連動して移動される４本
のチューブ８７によって、矢印方向に真空吸着されてい
る。この場合、プラスチックリッド８２以外の基台７８
と一体になった部分が真空吸着されることになる。４本
のチューブ８７は、４角形の頂点に配置されているの
で、同図中には２本しか表れない。
【０１２９】この状態において、固定治具８５側に配置
された４本のアライメント用ファイバースコープ８９で
半導体チップ２上のアライメントマーク２ｂ〜２ｅとロ
ーパスフィルタ８０のアライメントマーク８０ｂ〜８０
ｅとを順次（例えば、２ｂと８０ｂ、２ｃと８０ｃ，２
ｄと８０ｄ及び２ｅと８０ｅの順）、互いに対応するア
ライメントマークの間隔が、例えば、１２０μｍなるよ
うに合わせる。この間隔の調整は、ファイバースコープ
８９のＺ軸調整機構で測定しながら真空吸着された基台
７８を４本のチューブ８７で上下に移動させることで行
える。
【０１３０】対応する４対のアライメントマーク２ｂ〜
２ｅとアライメントマーク８０ｂ〜８０ｅとの間隔が、
全て１２０μｍになった状態で、接着剤３２にＵＶまた
は可視光を照射することで、接着剤３２を硬化させ、基
台７８とプラスチックリッド８２とを固着封止する。こ
のようにして、ローパスフィルタ８０と半導体チップ２
の表面との平行出しと間隔調整とが行われる。
【０１３１】なお、ローパスフィルタは、図１３例に限
らず、他の全てのプラスチックリッドを有する半導体装
置の実施例に適用することができる。
【０１３２】（実施例７：金属基台ＴＡＢ方式の例）
【０１３３】図１５は、実施例７の半導体装置の形成過
程及びその構成を示している。まず、図１５Ａに示すよ
うに、金属製の基台９０が準備される。この基台９０に
は、側面にテーパ面９１ａを有する深さ約０．５ｍｍの
凹み部９１が形成されている。基台９０の材質はＡｌま
たはＣｕ等であり、厚みは約０．３ｍｍである。基台９
０の材質としては、放熱効果を上げるために熱伝導性が
良く、かつ必要に応じて半導体チップ２のサブストレー
トの電位（例えば、アース電位）を安定化させるために
導電性の良い上記材質が選択されている。
【０１３４】図１５Ｂは、図８Ａに示した両面接着テー
プ５９ａを再掲載した図である。
【０１３５】そこで、図１５Ｃに示すように、両面接着
テープ５９ａの片面の離型紙６２を剥して基台９０の凹
み部９１を形成する面から表面側周縁９１ｂ（図１５Ａ
参照）にわたって貼りつけ、貼りつけた後、残った離型
紙６３を剥す。
【０１３６】次に、図１５Ｄに示すように、凹み部９１
の深さに対応する厚み（約０．５ｍｍ）を有する半導体
チップ２を基台９０側にダイボンドする。
【０１３７】次に、図１５Ｅに示すように、基台９０の
表面側周縁９１ｂにＴＡＢテープ１０をソルダレジスト
１４側を下にして載せ、基台９０と接着する。その後、
シングルポイントボンディングで半導体チップ２とイン
ナーリード１３とをボンディングする。
【０１３８】次に、図１５Ｆに示すように、プラスチッ
クリッド９２を基台９０側に被せたのち、裏返しして、
基台９１の裏面底面部９１Ｃを除いたその回りの部分に
熱硬化性の樹脂（または接着剤）９４を入れて硬化させ
ることで、半導体チップ２を封止する。このとき、ＵＶ
照射硬化型または可視光照射硬化型接着剤を用いてもよ
い。
【０１３９】この図１５Ｆ例によれば、半導体装置（固
体撮像装置）の放熱効果が向上する。
【０１４０】図１６は、図１５Ｆ例の半導体装置の変形
例の構成を示している。この図１６例では、両面接着テ
ープ５９ａを基台９０の表面側周縁９１ｂ（図１５Ａ参
照）にのみ貼りつけている（テーパ面９１ａ等の凹み部
９１（図１５Ａ参照）には貼りつけていない。また、基
台の裏面底面部９１Ｃ（図１５Ａ参照）には、予めＳｎ
めっきまたは半田めっきなどで導電層９２を形成してお
く。図示しないプリント配線基板上等に搭載するためで
ある。したがって、必要に応じて、そのプリント配線基
板にクリーム半田を用いて直付けしてもよい。また、そ
の裏面底面部９１Ｃにペーストを介して放熱板を取り付
けるようにしてもよい。
【０１４１】さらに、この図１６例では、基台９０の凹
み部９１の底面部と半導体チップ２の裏面、すなわち、
サブストレートとの間に導電性ペーストを塗布した後、
約１００゜Ｃ、約１ｈでキュアして、導電層９３を形成
している。結局、この図１６例によれば、導電層９２を
介してプリント配線基板に取り付けることで、半導体チ
ップ２のサブストレートがアース電位等に電気的に接続
されることになるので、アース電位の安定化が図れる。
また、放熱効果も図１５Ｆ例に比較して一層向上すると
いう利点が得られる。
【０１４２】なお、図１６例の金属基台ＴＡＢ方式によ
る半導体装置は、プラスチックリッドを有する中空構造
の半導体装置、例えば、固体撮像装置に限らず、一般の
半導体装置にも適用することができる。
【０１４３】図１７Ａ及び図１７Ｂは、そのような一般
の半導体装置の構造を示すものであって、図１７Ａ例は
図１５Ｆ例、図１７Ｂ例は図１６例に対応するものであ
る。図１７Ａ例及び図１７Ｂ例では、それぞれ、プラス
チックリッド９２に代替して熱硬化性の樹脂９４を半導
体チップ２の裏面を除く全面（半導体チップ２の表面側
全面）に充填している。
【０１４４】（実施例８：基台とリードフレームとの一
体成形品を形成する金型を使用する例）
【０１４５】図１８Ａは、リードフレーム１００が射出
成形用の上金型１０１と下金型１０２とで挟まれた状態
を示している。上金型１０１と下金型１０２との間にキ
ャビティ１０４が形成される。図１８Ａから分かるよう
に、リードフレーム１００を挟む上金型１０１と下金型
１０２との間の隙間１０３に下金型１０２から上金型１
０１に向かう方向にテーパ１０５が形成されている。こ
のテーパ１０５は、リードフレーム１００のインナーリ
ード１００ａが、上金型１０１の内面上面に、リードフ
レーム１００のばね性によって確実に接触するために形
成したものである。
【０１４６】図１８Ａの状態において、矢印方向から溶
融した熱可塑性樹脂をキャビティ１０４内に図示しない
プランジャで射出する（押し込む）。キャビティ１０４
内に押し込まれた樹脂は上金型１０１と下金型１０２と
によって冷やされて固まる。この場合、インナーリード
１００ａと上金型１０１の内面とは密着しているいるの
で、インナーリード１００ａの上金型１０１との接触面
には、樹脂が回り込むことがない。
【０１４７】図１８Ｂは、樹脂が固化して基台１０６と
なった後に、上金型１０１と下金型１０２とが離され
た、基台１０６とリードフレーム１００との一体成形品
（一体成形基台）の構成を示している。
【０１４８】図１８Ｂから分かるように、この一体成形
品は、基台１０６の上部にインナーリード１００ａの上
面が配され、リードフレーム１００の中間部が基台１０
６中に埋め込まれ、アウターリード１００ｂが基台１０
６から外側に突き出るような形状になっている。また、
基台１０６の上面には、半導体チップ２に対応する凹み
部１０６ａと後述するプラスチックリッドの突起部がは
め込まれる溝部１０６ｂが形成されている。
【０１４９】次に、図１８Ｃに示すように、半導体チッ
プ２を基台１０６の上面凹み部１０６ａに接着剤３２で
ダイボンドした後、半導体チップ２とインナーリード１
００ａとを金線２８でワイヤボンドする。接着剤３２の
種類としては、たとえば、嫌気性ＵＶ照射硬化型または
可視光照射硬化型接着剤を使用することができる。それ
らの硬化照射条件は、約５００ｍＪ／ｃｍ2 である。ワ
イヤボンドの際のチップの温度は約１００゜Ｃで金線２
８の径はφ２３〜２５μｍである。
【０１５０】次に、図１８Ｄに示すように、凹み部１１
０ａを有するプラスチックリッド１１０を基台１０６
に、プラスチックリッド１１０の周縁突起部１１０ｂと
基台の溝部１０６ｂとがはめ込まれるようにして被せ、
基台１０６とプラスチックリッド１１０とを固着する。
【０１５１】この固着処理は、プラスチックリッド１１
０の材質が熱可塑性樹脂であるときには、基台１０６の
材質が同じ種類の熱可塑性樹脂では、超音波溶着法によ
り溶かして固着することができる。また、プラスチック
リッド１１０が熱可塑性樹脂以外の樹脂、例えば、熱硬
化性樹脂であるときには、上述のＵＶ照射硬化型または
可視光照射硬化型接着剤を使用することができる。
【０１５２】次に図１８Ｅに示すように、リードフレー
ム１００を基台１０６の側面に沿って曲げ、適当な長さ
に切断することで、プラスチックリッドを有する中空構
造の半導体装置が完成する。
【０１５３】図１９は、図１８Ｅ例の半導体装置（固体
撮像装置）の作用説明に供される線図である。図１９に
おいて、基台１０６から矢印で示すようにα線１１１が
発生する。α線１１１が発生するのは、基台１０６にガ
ラスビーズまたはガラスファイバーなどのガラス基材の
フィラーが混入されているためである。プラスチックリ
ッド１１０からはα線は発生しない。
【０１５４】この場合、基台１０６とプラスチックリッ
ド１１０との接合面が半導体チップ２の表面以下の高さ
になっているので、たとえ、α線１１１が発生してもそ
の表面にはα線１１１が照射されることはない。このた
め、α線１１１を原因とする半導体チップ２のダメージ
が発生することがない。
【０１５５】図２０は、図１８Ｆに示す半導体装置の変
形例の構成を示している。リードフレーム１１２とし
て、低コスト化を図るために、直角に曲げられる前には
直線形状のリードフレームを用いている。基台１１３は
射出成形で形成される。直線形状のリードフレーム１１
２と基台１１３とを射出成形で一体成形品として形成
し、ダイボンド及びワイヤボンド処理を行った後、プラ
スチックリッド１１４を被せて固着した後、リードフレ
ーム１１２を基台１１３の側面に沿って直角に曲げて切
断することで、図２０例の半導体装置（固体撮像装置）
が完成する。
【０１５６】この図２０例では、基台１１３の上面の周
縁部に沿って突起部１１３ａが設けられ、プラスチック
リッド１１４にこの突起部１１３ａに対応する凹み部１
１４ａが設けられている。突起部１１３ａのそれぞれ
は、高さが０．９〜１．０ｍｍで、幅が０．５〜０．６
ｍｍになっている。また、これら突起部１１３ａに対応
する半導体チップ２側の縁１１４ｂの厚みＨ6 は、射出
成形上および機械的強度を考慮した場合には、０．３〜
０．５ｍｍが適当である。なお、この厚みは、突起部１
１３ａから発生するα線をその縁１１４ｂで遮蔽するた
めには、厚みＨ6が０．１ｍｍ以上あればよいので、十
分である。
【０１５７】また、本発明は上記の実施例に限らず、例
えば、ＵＶ消去型のＥＰＲＯＭに適用する等、本発明の
要旨を逸脱することなく種々の構成を採り得ることはも
ちろんである。
【０１５８】
【発明の効果】
【０１５９】以上説明したように、第１の本発明によれ
ば、両面接着テープの両面に対向して半導体チップと基
台とを接着した後、半導体チップ側の表面にＴＡＢ方式
によるテープをベースフィルムまたはソルダレジストを
介して接着し、かつ半導体チップの表面にインナーリー
ドを接続し、さらに、凹み部を有するプラスチックリッ
ドを半導体チップが配された基台に被せ、基台との間の
隙間に接着剤を入れて基台と接着するようにしている。
このため、ＴＡＢテープを使用しても強度的に優れたプ
ラスチックリッドを有する中空パッケージ構造の半導体
装置を低コストで製作できる。詳しく説明すると、結果
として、基台に半導体チップとＴＡＢテープのインナー
リード及びベースフィルムとが接着固定されることにな
るので、インナーリードの断線が皆無になり、かつ半導
体チップの表面とプラスチックリッドとの平面度が変わ
ることがないので、例えば、半導体チップがＣＣＤエリ
アセンサ等の固体撮像デバイスであった場合には、光学
的な焦点ぼけが発生しないという効果が得られる。
【０１６０】また、接着剤として、例えば、ＵＶ照射硬
化型接着剤または可視光照射硬化型接着剤を使用した場
合には、接着時のキュアタイムを短縮することができ
る。また、構造上、ＵＶ照射を半導体チップの表面以外
の面、例えば、裏面から行うようにすることができるの
で、半導体チップがＣＣＤエリアセンサなどの撮像デバ
イスであった場合に、ＵＶ照射を原因とするチャージア
ップによるポテンシャルシフト及び色フィルタの変色等
の問題が皆無になるという効果が得られる。
【０１６１】なお、この第１の本発明によれば、半導体
チップの表面とプラスチックリッド内面との間隔が一定
かつ正確に制御できるという利点も有する。
【０１６２】
【０１６３】第２の本発明によれば、プラスチックリッ
ドと基台との接着部が半導体チップの表面よりも下方に
されているので、接着剤硬化時における放出ガスが中空
内部へ侵入することがほぼなくなるという効果が得られ
る。この結果、中空内のプラスチックリッドの内側やＣ
ＣＤエリアセンサなどの半導体チップの表面の有効画素
領域部に付着し、感度むら及び品質の低下が発生すると
いう不良がほぼなくなるという効果がえられる。
【０１６４】第３の本発明によれば、リードフレームと
接着剤で接着されるプラスチックリッドのその接着部が
半導体チップの表面よりも高い位置にくる場合は、その
接着部と半導体チップ表面との間にプラスチックリッド
の一部が介在するような構造にしたので、この場合に
も、上記接着剤からのα線を上記一部で遮蔽することが
でき、半導体チップにはα線によるダメージが発生しな
いという効果が得られる。
【０１６５】第４または８の本発明によれば、基台とプ
ラスチックリッドの接着部をさらに封止部材によって封
止するようにしているので、一層の気密性を得ることが
できるという効果が得られる。
【０１６６】第５の本発明によれば、ＴＡＢ方式による
テープのアウターリード部（接続端子部）を該半導体装
置の１方向側に引き出すようにしたので、該半導体装置
のプリント配線基板等への実装が容易であるという効果
が得られる。
【０１６７】第６または９の本発明によれば、上記プラ
スチックリッドの上記半導体チップの表面に対向する面
に光学的フィルタを形成している。このため、外部取り
付けの水晶ローパスフィルタに比較して低コストにフィ
ルタを形成できるという効果が得られる。
【０１６８】第７または１０の本発明によれば、ファイ
バースコープのＺ軸調整機構で両方のアライメントマー
ク間の間隔を測定して半導体チップ表面と光学的フィル
タ形成面との間隔を調整し、その後にプラスチックリッ
ドと基台との間を接着剤で固着するようにしている。こ
のため、半導体チップの表面と光学的フィルタとの間隔
・平行出しを容易かつ高精度にすることができるという
効果が得られる。
【０１６９】
【０１７０】
【０１７１】
【図面の簡単な説明】
【図１】本発明半導体装置の実施例１の構成とその形成
過程を示す工程図である。
【図２】実施例１の構成とその平面構成を示す線図であ
る。
【図３】実施例１の変形例の構成を示す線図である。
【図４】実施例２とその変形例の構成と、実施例２の形
成過程を示す工程図である。
【図５】実施例３の構成とその形成過程を示す工程図で
ある。
【図６】実施例３の変形例の構成を示す線図である。
【図７】実施例４とその変形例の構成と、実施例４の形
成過程を示す工程図である。
【図８】実施例５用の両面接着テープの構成とその加工
例を示す線図である。
【図９】実施例５とその変形例の構成と、実施例５の形
成過程を示す工程図である。
【図１０】実施例５の一部省略透視平面構成を示す線図
である。
【図１１】実施例５の他の変形例の構成とその形成過程
を示す工程図である。
【図１２】実施例５のさらに他の変形例の構成を示す線
図である。
【図１３】実施例６の構成を示す線図である。
【図１４】実施例６におけるローパスフィルタの位置合
わせの説明に供される線図である。
【図１５】実施例７の構成とその形成過程を示す工程図
である。
【図１６】実施例７の変形例の構成を示す線図である。
【図１７】実施例７の他の変形例の構成を示す線図であ
る。
【図１８】実施例８の構成とその形成過程を示す工程図
である。
【図１９】実施例８の作用説明に供される線図である。
【図２０】実施例８の変形例の構成を示す線図である。
【図２１】従来の技術による半導体装置の構成を示す線
図である。
【図２２】他の従来の技術による半導体装置の構成を示
す線図である。
【符号の説明】
２ 半導体チップ ２１ 基台 ２４ リードフレーム ２９ プラスチックリッド ３０ 凹み部 ３２ 接着剤

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 中空パッケージ構造の半導体装置におい
    て、 両面接着テープのその両面に対向して配置されて接着さ
    れている基台と半導体チップと、 上記両面接着テープの上記半導体チップ側の面にベース
    フィルムまたはソルダレジストを介して接着され、かつ
    上記半導体チップのパッド部に接続されるインナーリー
    ドを有するＴＡＢ方式によるテープと、 プラスチックリッドとを有し、 このプラスチックリッドは、凹み部を有し、この凹み部
    内に上記半導体チップが収容されるようにして上記基台
    または両面接着テープの表面側から側面側までを覆うよ
    うに被せられ、かつ、被せられた状態で上記基台または
    両面接着テープとの間に入れられた接着剤で上記基台ま
    たは両面接着テープに接着されることを特徴とする半導
    体装置。
  2. 【請求項２】 上記基台または両面接着テープと接着剤
    で接着される上記プラスチックリッドのその接着部が、
    上記半導体チップの表面よりも低い位置にあるようにさ
    れたことを特徴とする請求項１記載の半導体装置。
  3. 【請求項３】 上記基台または両面接着テープと接着剤
    で接着される上記プラスチックリッドのその接着部が上
    記半導体チップの表面よりも高い位置にくる場合は、そ
    の接着部と上記半導体チップ表面との間に上記プラスチ
    ックリッドの一部が介在するような構造にしたことを特
    徴とする請求項１記載の半導体装置。
  4. 【請求項４】 上記基台または両面接着テープと接着剤
    で接着される上記プラスチックリッドのその接着部が封
    止部材で封止されたことを特徴とする請求項１記載の半
    導体装置。
  5. 【請求項５】 上記ＴＡＢ方式によるテープのアウター
    リード部（接続端子部）が該半導体装置の１方向側に引
    き出されていることを特徴とする請求項１記載の半導体
    装置。
  6. 【請求項６】 上記基台または両面接着テープと接着剤
    で接着される上記プラスチックリッドの上記半導体チッ
    プの表面に対向する面に光学的フィルタが形成されてい
    ることを特徴とする請求項１記載の半導体装置。
  7. 【請求項７】 上記基台または両面接着テープと接着剤
    で接着される上記プラスチックリッドの上記半導体チッ
    プの表面に対向する面に光学的フィルタと該光学的フィ
    ルタのアライメントマークが形成され、 上記半導体チップの表面には上記光学的フィルタのアラ
    イメントマークに対応した位置に半導体チップのアライ
    メントマークが形成され、 上記両方のアライメントマーク間の間隔をファイバーフ
    コープのＺ軸調整機構で測定して上記半導体チップ表面
    と光学的フィルタ形成面との間隔を調整し、その後、上
    記プラスチックリッドと上記基台または両面接着テープ
    との間を接着剤で固着するようにしたことを特徴とする
    請求項１記載の半導体装置。
  8. 【請求項８】 中空パッケージ構造の半導体装置におい
    て、 表面に半導体チップが配された基台と、 上記基台の表面上に一部が配され、その一部が上記半導
    体チップに電気的に接続されるリードフレームと、 プラスチックリッドとを有し、 このプラスチックリッドは、凹み部を有し、この凹み部
    内に上記半導体チップが収容されるようにして上記基台
    またはリードフレームの表面側から側面側までを覆うよ
    うに被せられ、かつ、被せられた状態で上記基台または
    リードフレームとの間の隙間に入れられた接着剤で上記
    基台またはリードフレームに接着され、 上記基台またはリードフレームと接着剤で接着される上
    記プラスチックリッドのその接着部が封止部材で封止さ
    れたことを特徴とする半導体装置。
  9. 【請求項９】 中空パッケージ構造の半導体装置におい
    て、 表面に半導体チップが配された基台と、 上記基台の表面上に一部が配され、その一部が上記半導
    体チップに電気的に接続されるリードフレームと、 プラスチックリッドとを有し、 このプラスチックリッドは、凹み部を有し、この凹み部
    内に上記半導体チップが収容されるようにして上記基台
    またはリードフレームの表面側から側面側までを覆うよ
    うに被せられ、かつ、被せられた状態で上記基台または
    リードフレームとの間の隙間に入れられた接着剤で上記
    基台またはリードフレームに接着され、 上記基台またはリードフレームと接着剤で接着される上
    記プラスチックリッドの上記半導体チップの表面に対向
    する面に光学的フィルタが形成されていることを特徴と
    する半導体装置。
  10. 【請求項１０】 中空パッケージ構造の半導体装置にお
    いて、 表面に半導体チップが配された基台と、 上記基台の表面上に一部が配され、その一部が上記半導
    体チップに電気的に接続されるリードフレームと、 プラスチックリッドとを有し、 このプラスチックリッドは、凹み部を有し、この凹み部
    内に上記半導体チップが収容されるようにして上記基台
    またはリードフレームの表面側から側面側までを覆うよ
    うに被せられ、かつ、被せられた状態で上記基台または
    リードフレームとの間の隙間に入れられた接着剤で上記
    基台またはリードフレームに接着され、 上記基台またはリードフレームと接着剤で接着される上
    記プラスチックリッドの上記半導体チップの表面に対向
    する面に光学的フィルタと該光学的フィルタのアライメ
    ントマークが形成され、 上記半導体チップの表面には上記光学的フィルタのアラ
    イメントマークに対応した位置に半導体チップのアライ
    メントマークが形成され、 上記両方のアライメントマーク間の間隔をファイバーフ
    コープのＺ軸調整機構で測定して上記半導体チップ表面
    と光学的フィルタ形成面との間隔を調整し、その後、上
    記プラスチックリッドと上記基台またはリードフレーム
    との間を接着剤で固着するようにしたことを特徴とする
    半導体装置。
JP06845893A 1993-03-26 1993-03-26 半導体装置 Expired - Fee Related JP3161142B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP06845893A JP3161142B2 (ja) 1993-03-26 1993-03-26 半導体装置
KR1019940006109A KR940022807A (ko) 1993-03-26 1994-03-26 반도체장치 및 반도체장치용 금형
US08/526,145 US5998862A (en) 1993-03-26 1995-09-05 Air-packed CCD images package and a mold for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06845893A JP3161142B2 (ja) 1993-03-26 1993-03-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH06283616A JPH06283616A (ja) 1994-10-07
JP3161142B2 true JP3161142B2 (ja) 2001-04-25

Family

ID=13374277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06845893A Expired - Fee Related JP3161142B2 (ja) 1993-03-26 1993-03-26 半導体装置

Country Status (3)

Country Link
US (1) US5998862A (ja)
JP (1) JP3161142B2 (ja)
KR (1) KR940022807A (ja)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7090798B2 (en) * 1997-05-27 2006-08-15 Acushnet Company Multilayer golf ball with a thin thermoset outer layer
US6730991B1 (en) * 1996-06-11 2004-05-04 Raytheon Company Integrated circuit chip package
US6827449B1 (en) * 1997-12-31 2004-12-07 Texas Instruments Incorporated Adhesive-sealed window lid for micromechanical devices
IL123207A0 (en) * 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
DE19829197C2 (de) * 1998-06-30 2002-06-20 Siemens Ag Strahlungsaussendendes und/oder -empfangendes Bauelement
JP3785820B2 (ja) * 1998-08-03 2006-06-14 豊田合成株式会社 発光装置
US6130448A (en) * 1998-08-21 2000-10-10 Gentex Corporation Optical sensor package and method of making same
US6274927B1 (en) 1999-06-03 2001-08-14 Amkor Technology, Inc. Plastic package for an optical integrated circuit device and method of making
US6147389A (en) * 1999-06-04 2000-11-14 Silicon Film Technologies, Inc. Image sensor package with image plane reference
AU7054300A (en) * 1999-08-06 2001-03-05 Silicon Film Technologies, Inc. Flip-chip package with image plane reference
US6262479B1 (en) * 1999-10-05 2001-07-17 Pan Pacific Semiconductor Co., Ltd. Semiconductor packaging structure
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
JP3880278B2 (ja) * 2000-03-10 2007-02-14 オリンパス株式会社 固体撮像装置及びその製造方法
FR2809228B1 (fr) * 2000-05-22 2003-10-17 St Microelectronics Sa Moule d'injection pour la fabrication d'un boitier semi- conducteur optique et boitier semi-conducteur optique
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP2002305261A (ja) * 2001-01-10 2002-10-18 Canon Inc 電子部品及びその製造方法
US20050145609A1 (en) * 2001-02-26 2005-07-07 John Gregory Method of forming an opening or cavity in a substrate for receiving an electronic component
US6828663B2 (en) * 2001-03-07 2004-12-07 Teledyne Technologies Incorporated Method of packaging a device with a lead frame, and an apparatus formed therefrom
KR100410946B1 (ko) * 2001-05-16 2003-12-18 삼성전기주식회사 이미지 센서 모듈 및 그 제조 방법
US6861720B1 (en) 2001-08-29 2005-03-01 Amkor Technology, Inc. Placement template and method for placing optical dies
US6759266B1 (en) * 2001-09-04 2004-07-06 Amkor Technology, Inc. Quick sealing glass-lidded package fabrication method
JP4000507B2 (ja) * 2001-10-04 2007-10-31 ソニー株式会社 固体撮像装置の製造方法
US6784534B1 (en) 2002-02-06 2004-08-31 Amkor Technology, Inc. Thin integrated circuit package having an optically transparent window
US7127793B2 (en) * 2002-04-24 2006-10-31 Fuji Photo Film Co., Ltd. Method of producing solid state pickup device
TWI286381B (en) * 2002-08-27 2007-09-01 Gigno Technology Co Ltd Multi-chip integrated module
US6982470B2 (en) * 2002-11-27 2006-01-03 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, cover for semiconductor device, and electronic equipment
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法
US7012326B1 (en) 2003-08-25 2006-03-14 Xilinx, Inc. Lid and method of employing a lid on an integrated circuit
JP4106003B2 (ja) * 2003-09-03 2008-06-25 松下電器産業株式会社 固体撮像装置の製造方法
US6934065B2 (en) * 2003-09-18 2005-08-23 Micron Technology, Inc. Microelectronic devices and methods for packaging microelectronic devices
JP4147171B2 (ja) * 2003-10-23 2008-09-10 松下電器産業株式会社 固体撮像装置およびその製造方法
US7583862B2 (en) * 2003-11-26 2009-09-01 Aptina Imaging Corporation Packaged microelectronic imagers and methods of packaging microelectronic imagers
KR100541654B1 (ko) * 2003-12-02 2006-01-12 삼성전자주식회사 배선기판 및 이를 이용한 고체 촬상용 반도체 장치
US7253397B2 (en) * 2004-02-23 2007-08-07 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7253957B2 (en) * 2004-05-13 2007-08-07 Micron Technology, Inc. Integrated optics units and methods of manufacturing integrated optics units for use with microelectronic imagers
US8092734B2 (en) 2004-05-13 2012-01-10 Aptina Imaging Corporation Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers
US20050275750A1 (en) 2004-06-09 2005-12-15 Salman Akram Wafer-level packaged microelectronic imagers and processes for wafer-level packaging
JP2005353846A (ja) * 2004-06-10 2005-12-22 Matsushita Electric Ind Co Ltd 光学デバイス及びその製造方法
US7498647B2 (en) * 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7262405B2 (en) * 2004-06-14 2007-08-28 Micron Technology, Inc. Prefabricated housings for microelectronic imagers
US7199439B2 (en) * 2004-06-14 2007-04-03 Micron Technology, Inc. Microelectronic imagers and methods of packaging microelectronic imagers
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7294897B2 (en) * 2004-06-29 2007-11-13 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
US7416913B2 (en) 2004-07-16 2008-08-26 Micron Technology, Inc. Methods of manufacturing microelectronic imaging units with discrete standoffs
US7189954B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Microelectronic imagers with optical devices and methods of manufacturing such microelectronic imagers
US7402453B2 (en) * 2004-07-28 2008-07-22 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7364934B2 (en) 2004-08-10 2008-04-29 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7223626B2 (en) * 2004-08-19 2007-05-29 Micron Technology, Inc. Spacers for packaged microelectronic imagers and methods of making and using spacers for wafer-level packaging of imagers
US7397066B2 (en) * 2004-08-19 2008-07-08 Micron Technology, Inc. Microelectronic imagers with curved image sensors and methods for manufacturing microelectronic imagers
US7429494B2 (en) * 2004-08-24 2008-09-30 Micron Technology, Inc. Microelectronic imagers with optical devices having integral reference features and methods for manufacturing such microelectronic imagers
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
US7115961B2 (en) * 2004-08-24 2006-10-03 Micron Technology, Inc. Packaged microelectronic imaging devices and methods of packaging microelectronic imaging devices
US7276393B2 (en) 2004-08-26 2007-10-02 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7511262B2 (en) * 2004-08-30 2009-03-31 Micron Technology, Inc. Optical device and assembly for use with imaging dies, and wafer-label imager assembly
US20070148807A1 (en) 2005-08-22 2007-06-28 Salman Akram Microelectronic imagers with integrated optical devices and methods for manufacturing such microelectronic imagers
US7646075B2 (en) * 2004-08-31 2010-01-12 Micron Technology, Inc. Microelectronic imagers having front side contacts
US7300857B2 (en) * 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
KR100577430B1 (ko) 2004-09-03 2006-05-08 삼성전자주식회사 디스플레이 장치
US7271482B2 (en) * 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7214919B2 (en) * 2005-02-08 2007-05-08 Micron Technology, Inc. Microelectronic imaging units and methods of manufacturing microelectronic imaging units
US7303931B2 (en) * 2005-02-10 2007-12-04 Micron Technology, Inc. Microfeature workpieces having microlenses and methods of forming microlenses on microfeature workpieces
US7190039B2 (en) * 2005-02-18 2007-03-13 Micron Technology, Inc. Microelectronic imagers with shaped image sensors and methods for manufacturing microelectronic imagers
JP4746358B2 (ja) * 2005-06-09 2011-08-10 新光電気工業株式会社 半導体装置および半導体装置の製造方法
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20070029649A1 (en) * 2005-08-08 2007-02-08 Honeywell International Inc. Plastic lead frame with snap-together circuitry
US7288757B2 (en) * 2005-09-01 2007-10-30 Micron Technology, Inc. Microelectronic imaging devices and associated methods for attaching transmissive elements
US7622377B2 (en) 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
TWI415453B (zh) * 2005-09-23 2013-11-11 Hon Hai Prec Ind Co Ltd 數位相機模組之製程
US7388284B1 (en) 2005-10-14 2008-06-17 Xilinx, Inc. Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
JP4708214B2 (ja) * 2006-02-23 2011-06-22 浜松ホトニクス株式会社 光送受信デバイス
US20070200210A1 (en) * 2006-02-28 2007-08-30 Broadcom Corporation Methods and apparatus for improved thermal performance and electromagnetic interference (EMI) shielding in integrated circuit (IC) packages
JP4786465B2 (ja) * 2006-08-21 2011-10-05 浜松ホトニクス株式会社 光学マスク部材及びその製造方法
US7656236B2 (en) 2007-05-15 2010-02-02 Teledyne Wireless, Llc Noise canceling technique for frequency synthesizer
TWI422058B (zh) * 2008-03-04 2014-01-01 Everlight Electronics Co Ltd 發光二極體封裝結構與其製造方法
US8179045B2 (en) 2008-04-22 2012-05-15 Teledyne Wireless, Llc Slow wave structure having offset projections comprised of a metal-dielectric composite stack
TWI380483B (en) * 2008-12-29 2012-12-21 Everlight Electronics Co Ltd Led device and method of packaging the same
US20100194465A1 (en) * 2009-02-02 2010-08-05 Ali Salih Temperature compensated current source and method therefor
US8362609B1 (en) 2009-10-27 2013-01-29 Xilinx, Inc. Integrated circuit package and method of forming an integrated circuit package
US8810028B1 (en) 2010-06-30 2014-08-19 Xilinx, Inc. Integrated circuit packaging devices and methods
JP2012238796A (ja) * 2011-05-13 2012-12-06 Panasonic Corp 半導体装置及び半導体装置の製造方法
US8796800B2 (en) * 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US9202660B2 (en) 2013-03-13 2015-12-01 Teledyne Wireless, Llc Asymmetrical slow wave structures to eliminate backward wave oscillations in wideband traveling wave tubes
US9018753B2 (en) * 2013-08-02 2015-04-28 Stmicroelectronics Pte Ltd Electronic modules
JP2017050411A (ja) * 2015-09-02 2017-03-09 株式会社東芝 光半導体装置、およびその製造方法
KR102374310B1 (ko) * 2017-11-09 2022-03-15 후지필름 가부시키가이샤 장치, 유기층 형성용 조성물
JP2020129629A (ja) * 2019-02-12 2020-08-27 エイブリック株式会社 光センサ装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US4814943A (en) * 1986-06-04 1989-03-21 Oki Electric Industry Co., Ltd. Printed circuit devices using thermoplastic resin cover plate
US4884125A (en) * 1986-10-15 1989-11-28 Sanyo Electic Co., Ltd. Hybrid integrated circuit device capable of being inserted into socket
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置

Also Published As

Publication number Publication date
JPH06283616A (ja) 1994-10-07
US5998862A (en) 1999-12-07
KR940022807A (ko) 1994-10-21

Similar Documents

Publication Publication Date Title
JP3161142B2 (ja) 半導体装置
US7834926B2 (en) Semiconductor image sensing element and fabrication method therefor, and semiconductor image sensing device and fabrication method therefor
EP0630056B1 (en) Use of anisotropically conductive film for connecting leads of wiring board with electrode pads of photoelectric converting device and mounting method of the device
KR101120341B1 (ko) 고체 촬상 장치 및 그의 제조 방법
JP4944301B2 (ja) 光電子装置およびその製造方法
CN103378013B (zh) 电子部件和电子装置
US20030098912A1 (en) Solid-state image pickup apparatus and fabricating method thereof
US9155212B2 (en) Electronic component, mounting member, electronic apparatus, and their manufacturing methods
US6873034B2 (en) Solid-state imaging device, method for producing same, and mask
JP2010141865A (ja) イメージセンサカメラモジュール及びその製造方法
US6765801B1 (en) Optical track drain package
CN104576570A (zh) 电子部件、电子装置以及用于制造电子部件的方法
EP0949675A2 (en) Heat-resistant solid-state pickup device and manufacturing method thereof
JP4310266B2 (ja) 感光性硬化樹脂の塗布方法および接着方法
US4893901A (en) Electro-optical assembly
JP2007317719A (ja) 撮像装置及びその製造方法
JP2608048B2 (ja) 一体化撮像器―プリズム構体
JP2002009265A (ja) 固体撮像装置
JP2545899B2 (ja) 固体撮像装置とその製造方法
JPH0846224A (ja) オプトエレクトロニック組立体及びその製造方法及び使用方法
JP3216314B2 (ja) 半導体装置およびその製造方法、並びに半導体装置の製造装置
JP2006081007A (ja) 固体撮像装置
JP2705566B2 (ja) 半導体集積回路装置の製造方法
JP2005327801A (ja) 半導体装置の製造方法
JPH0917986A (ja) 固体撮像装置とその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees