JP3156400B2 - 反射型液晶表示デバイス - Google Patents
反射型液晶表示デバイスInfo
- Publication number
- JP3156400B2 JP3156400B2 JP29749292A JP29749292A JP3156400B2 JP 3156400 B2 JP3156400 B2 JP 3156400B2 JP 29749292 A JP29749292 A JP 29749292A JP 29749292 A JP29749292 A JP 29749292A JP 3156400 B2 JP3156400 B2 JP 3156400B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- gate electrode
- light
- liquid crystal
- mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は反射型液晶表示デバイス
に関する。現在、表示装置として液晶表示デバイス（Ｌ
ＣＤ）が注目されているが、アクティブマトリクス型Ｌ
ＣＤにおいては、液晶を駆動するために個々の画素にス
イッチング素子としてアモルファスシリコン（ａ−Ｓ
ｉ）薄膜トランジスタ（ＴＦＴ）やポリシリコンＴＦＴ
が設けられている構造が主流である。
に関する。現在、表示装置として液晶表示デバイス（Ｌ
ＣＤ）が注目されているが、アクティブマトリクス型Ｌ
ＣＤにおいては、液晶を駆動するために個々の画素にス
イッチング素子としてアモルファスシリコン（ａ−Ｓ
ｉ）薄膜トランジスタ（ＴＦＴ）やポリシリコンＴＦＴ
が設けられている構造が主流である。
【０００２】
【従来の技術】上記のＴＦＴはオン抵抗が高く、また、
動作速度も遅いため、画素数の大きい精細な表示に使用
するには限界があり、表示品質を向上させることは難し
かった。
動作速度も遅いため、画素数の大きい精細な表示に使用
するには限界があり、表示品質を向上させることは難し
かった。
【０００３】
【発明が解決しようとする課題】本発明は液晶駆動用の
スイッチング素子の高性能化によって表示品質の向上を
図ることを目的とする。
スイッチング素子の高性能化によって表示品質の向上を
図ることを目的とする。
【０００４】
【課題を解決するための手段】上記課題の解決は、マト
リクス状に配置されたＭＯＳＦＥＴと、前記ＭＯＳＦＥ
Ｔのドレインに接続され、前記ＭＯＳＦＥＴのゲート電
極を覆う、光反射性金属からなるデータバスと、前記Ｍ
ＯＳＦＥＴのソースに接続され、前記ＭＯＳＦＥＴのゲ
ート電極および前記データバスを覆う、光反射性金属か
らなる表示電極と、前記ＭＯＳＦＥＴのゲート電極に接
続するスキャンバスとがその表面に形成されたシリコン
基板と、前記シリコン基板上に液晶層を介して前記シリ
コン基板と一定間隔を隔てて設けられ、透明な電極が被
着された透明基板と、を有する反射型液晶表示デバイス
により達成される。
リクス状に配置されたＭＯＳＦＥＴと、前記ＭＯＳＦＥ
Ｔのドレインに接続され、前記ＭＯＳＦＥＴのゲート電
極を覆う、光反射性金属からなるデータバスと、前記Ｍ
ＯＳＦＥＴのソースに接続され、前記ＭＯＳＦＥＴのゲ
ート電極および前記データバスを覆う、光反射性金属か
らなる表示電極と、前記ＭＯＳＦＥＴのゲート電極に接
続するスキャンバスとがその表面に形成されたシリコン
基板と、前記シリコン基板上に液晶層を介して前記シリ
コン基板と一定間隔を隔てて設けられ、透明な電極が被
着された透明基板と、を有する反射型液晶表示デバイス
により達成される。
【０００５】
【作用】本発明では、光反射性金属からなるデータバス
がゲート電極を覆い、さらに、光反射性金属からなる表
示電極が上記データバスとゲート電極を覆っているの
で、隣り合う表示電極の間から光が進入しても、データ
バスと表示電極との間で反射を繰り返し、ゲート電極へ
光が到達する可能性が低い。また、仮に、進入した光が
ゲート電極に到達したとしても、到達した光はデータバ
スと表示電極の間で複数回の反射により減衰しているた
め、光リークなどに影響を与えることがほとんどない。
したがって、良好な表示を可能にする。
がゲート電極を覆い、さらに、光反射性金属からなる表
示電極が上記データバスとゲート電極を覆っているの
で、隣り合う表示電極の間から光が進入しても、データ
バスと表示電極との間で反射を繰り返し、ゲート電極へ
光が到達する可能性が低い。また、仮に、進入した光が
ゲート電極に到達したとしても、到達した光はデータバ
スと表示電極の間で複数回の反射により減衰しているた
め、光リークなどに影響を与えることがほとんどない。
したがって、良好な表示を可能にする。
【０００６】
【実施例】図１は本発明の実施例１の断面図である。シ
リコン基板１上にＭＯＳＦＥＴがマトリクス状に配置さ
れ、その間をフィールド酸化膜２によって分離してい
る。ＭＯＳＦＥＴのドレインには、ゲート電極３を覆う
ように反射性金属からなるデータ書き込み電極（データ
バス）４が接続され、ＭＯＳＦＥＴのソースには、ゲー
ト電極３とデータ書き込み電極４を覆うように光反射性
金属からなる表示電極５が接続されている。また、ゲー
ト電極３には図示しないスキャンバスが形成され、さら
に、この上に液晶層を介して透明な電極が被着された図
示しない透明基板がシリコン基板１と一定間隔を隔てて
設けられている。
リコン基板１上にＭＯＳＦＥＴがマトリクス状に配置さ
れ、その間をフィールド酸化膜２によって分離してい
る。ＭＯＳＦＥＴのドレインには、ゲート電極３を覆う
ように反射性金属からなるデータ書き込み電極（データ
バス）４が接続され、ＭＯＳＦＥＴのソースには、ゲー
ト電極３とデータ書き込み電極４を覆うように光反射性
金属からなる表示電極５が接続されている。また、ゲー
ト電極３には図示しないスキャンバスが形成され、さら
に、この上に液晶層を介して透明な電極が被着された図
示しない透明基板がシリコン基板１と一定間隔を隔てて
設けられている。
【０００７】この例では、データ書き込み電極４と表示
電極５は厚さ１μｍのアルミニウム（Ａｌ）膜を用いて
いる。図１に見られるように、データ書き込み電極４が
ゲート電極３を覆い、さらに、表示電極５がデータ書き
込み電極４とゲート電極３を覆っているので、隣り合う
表示電極５の間から光が進入しても、データ書き込み電
極４と表示電極５との間で反射を繰り返し、ゲート電極
３へ光が到達する可能性が低い。また、仮に、進入した
光がゲート電極３に到達したとしても、到達した光はデ
ータ書き込み電極４と表示電極５の間で複数回の反射に
より減衰しているため、光リークなどに影響を与えるこ
とがほとんどない。
電極５は厚さ１μｍのアルミニウム（Ａｌ）膜を用いて
いる。図１に見られるように、データ書き込み電極４が
ゲート電極３を覆い、さらに、表示電極５がデータ書き
込み電極４とゲート電極３を覆っているので、隣り合う
表示電極５の間から光が進入しても、データ書き込み電
極４と表示電極５との間で反射を繰り返し、ゲート電極
３へ光が到達する可能性が低い。また、仮に、進入した
光がゲート電極３に到達したとしても、到達した光はデ
ータ書き込み電極４と表示電極５の間で複数回の反射に
より減衰しているため、光リークなどに影響を与えるこ
とがほとんどない。
【０００８】上記構成において、ゲート電極３を単にポ
リシリコン膜だけを用いて形成すると、わずかな光でも
通してしまうため、光を反射するあるいは不透明な材料
を使用することで、ゲート電極３下のチャネル領域を光
から完全に遮蔽し、ＭＯＳＦＥＴのリーク電流を低減し
て画質の向上を図ることができる。このようなゲート電
極材料としては、金属、金属珪化物、金属珪化物とポリ
シリコンの複合膜等がある。
リシリコン膜だけを用いて形成すると、わずかな光でも
通してしまうため、光を反射するあるいは不透明な材料
を使用することで、ゲート電極３下のチャネル領域を光
から完全に遮蔽し、ＭＯＳＦＥＴのリーク電流を低減し
て画質の向上を図ることができる。このようなゲート電
極材料としては、金属、金属珪化物、金属珪化物とポリ
シリコンの複合膜等がある。
【０００９】さらに、ゲート電極３に接続され且つゲー
ト電極３に垂直に配線される図示しないスキャンバスが
データ書き込み電極４を跨ぐ部分には、厚さ１２００Å
のポリシリコン膜と厚さ１８００ÅのＷＳｉ膜の複合膜
を用いれば光の遮断には充分であり、これにより配線の
低抵抗化と表示品質の一層の向上が図られる。
ト電極３に垂直に配線される図示しないスキャンバスが
データ書き込み電極４を跨ぐ部分には、厚さ１２００Å
のポリシリコン膜と厚さ１８００ÅのＷＳｉ膜の複合膜
を用いれば光の遮断には充分であり、これにより配線の
低抵抗化と表示品質の一層の向上が図られる。
【００１０】上記構成では、ＭＯＳＦＥＴを覆って表示
電極５が形成されているため、表示電極５に凹凸が生じ
画質が低下する。そこで、表示電極５として厚さ３μｍ
のＡｌ膜で形成し、表面を研磨して平坦化することで画
質のより一層の向上を図ることができる。
電極５が形成されているため、表示電極５に凹凸が生じ
画質が低下する。そこで、表示電極５として厚さ３μｍ
のＡｌ膜で形成し、表面を研磨して平坦化することで画
質のより一層の向上を図ることができる。
【００１１】研磨は粒径５０ｎｍのコロイダルシリカ
（ｐＨ９〜１０）を研粒として用い、９０ｒｐｍで１３
分間行う。また、表示電極と表示電極との間にも凹凸が
発生すると、液晶層を厚みがその部分だけ変化して画質
が低下するため、表示電極の上に堆積する保護膜を、例
えば始めに気相成長（ＣＶＤ）による二酸化シリコン
（ＳｉＯ2 ）膜を３μｍの厚さだけ堆積し、粒径５０ｎ
ｍのコロイダルシリカ（ｐＨ９〜１０）を使用して、荷
重１００ｇ／ｃｍ2 、９０ｒｐｍで１３分間行った。こ
の結果、シリコン基板の表面は平坦化され画質の向上が
可能となった。
（ｐＨ９〜１０）を研粒として用い、９０ｒｐｍで１３
分間行う。また、表示電極と表示電極との間にも凹凸が
発生すると、液晶層を厚みがその部分だけ変化して画質
が低下するため、表示電極の上に堆積する保護膜を、例
えば始めに気相成長（ＣＶＤ）による二酸化シリコン
（ＳｉＯ2 ）膜を３μｍの厚さだけ堆積し、粒径５０ｎ
ｍのコロイダルシリカ（ｐＨ９〜１０）を使用して、荷
重１００ｇ／ｃｍ2 、９０ｒｐｍで１３分間行った。こ
の結果、シリコン基板の表面は平坦化され画質の向上が
可能となった。
【００１２】図２は本発明の実施例２の断面図である。
表示電極５とデータ書き込み電極４を重ね合わすように
形成して、ＭＯＳＦＥＴとその周辺を光から遮蔽し、光
によるリーク電極を低減し、表示品質の向上を図ってい
る。
表示電極５とデータ書き込み電極４を重ね合わすように
形成して、ＭＯＳＦＥＴとその周辺を光から遮蔽し、光
によるリーク電極を低減し、表示品質の向上を図ってい
る。
【００１３】この例においても、データ書き込み電極４
と表示電極５は厚さ１μｍのＡｌ膜を用い、また、ゲー
ト電極３に接続され且つゲート電極３に垂直に配線され
る図示しないスキャンバスがデータ書き込み電極４を跨
ぐ部分には、厚さ１２００Åのポリシリコン膜と厚さ１
８００ÅのＷＳｉ膜の複合膜を用いている。
と表示電極５は厚さ１μｍのＡｌ膜を用い、また、ゲー
ト電極３に接続され且つゲート電極３に垂直に配線され
る図示しないスキャンバスがデータ書き込み電極４を跨
ぐ部分には、厚さ１２００Åのポリシリコン膜と厚さ１
８００ÅのＷＳｉ膜の複合膜を用いている。
【００１４】また、図２に見られるように、ＭＯＳＦＥ
Ｔのソース領域に接続されているソース電極１２を厚さ
２０００Åのポリシリコン膜で、その表面に厚さ５００
Åの熱酸化膜を形成し、その上に厚さ１２００Åのポリ
シリコン膜と厚さ１８００ÅのＷＳｉ膜の複合膜からな
る蓄積容量電極１０を形成してスタックト容量を形成す
る。表示電極５はソース電極１２に接続して最表面に形
成される。
Ｔのソース領域に接続されているソース電極１２を厚さ
２０００Åのポリシリコン膜で、その表面に厚さ５００
Åの熱酸化膜を形成し、その上に厚さ１２００Åのポリ
シリコン膜と厚さ１８００ÅのＷＳｉ膜の複合膜からな
る蓄積容量電極１０を形成してスタックト容量を形成す
る。表示電極５はソース電極１２に接続して最表面に形
成される。
【００１５】なお、いずれの実施例においても、表示電
極を駆動するＭＯＳＦＥＴは、場合によってはソース／
ドレイン間の耐圧が１０Ｖ以上必要となるので、ソース
／ドレイン領域のイオン注入をりんイオン（Ｐ+ ）〔エ
ネルギー１２０ＫｅＶ、ドーズ量１×１０14／ｃｍ2 〕
と砒素イオン（Ａｓ+ ）〔エネルギー７０ＫｅＶ、ドー
ズ量４×１０15／ｃｍ2 〕と２度行うことにより、高耐
圧化が可能となる。
極を駆動するＭＯＳＦＥＴは、場合によってはソース／
ドレイン間の耐圧が１０Ｖ以上必要となるので、ソース
／ドレイン領域のイオン注入をりんイオン（Ｐ+ ）〔エ
ネルギー１２０ＫｅＶ、ドーズ量１×１０14／ｃｍ2 〕
と砒素イオン（Ａｓ+ ）〔エネルギー７０ＫｅＶ、ドー
ズ量４×１０15／ｃｍ2 〕と２度行うことにより、高耐
圧化が可能となる。
【００１６】
【発明の効果】本発明により、反射型液晶表示装置にお
ける駆動素子のＭＯＳＦＥＴにおいて、ゲート電極下部
のチャネルには光の入射が防止され光によるリーク電流
が低減され、また、素子の表面が平坦化されることによ
り画像の品質が向上する。
ける駆動素子のＭＯＳＦＥＴにおいて、ゲート電極下部
のチャネルには光の入射が防止され光によるリーク電流
が低減され、また、素子の表面が平坦化されることによ
り画像の品質が向上する。
【図１】 本発明の実施例１の断面図
【図２】 本発明の実施例２の断面図
１ シリコン基板 ２ フィールド酸化膜 ３ ゲート電極 ４ データ書き込み電極 ５ 表示電極 ６ 保護膜 １０ 蓄積容量電極 １２ ソース電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 H01L 29/78
Claims (1)
- 【請求項１】 マトリクス状に配置されたＭＯＳＦＥＴ
と、前記ＭＯＳＦＥＴのドレインに接続され、前記ＭＯ
ＳＦＥＴのゲート電極を覆う、光反射性金属からなるデ
ータバスと、前記ＭＯＳＦＥＴのソースに接続され、前
記ＭＯＳＦＥＴのゲート電極および前記データバスを覆
う、光反射性金属からなる表示電極と、前記ＭＯＳＦＥ
Ｔのゲート電極に接続するスキャンバスとがその表面に
形成されたシリコン基板と、 前記シリコン基板上に液晶層を介して前記シリコン基板
と一定間隔を隔てて設けられ、透明な電極が被着された
透明基板と、 を有する反射型液晶表示デバイス 。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29749292A JP3156400B2 (ja) | 1992-11-09 | 1992-11-09 | 反射型液晶表示デバイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29749292A JP3156400B2 (ja) | 1992-11-09 | 1992-11-09 | 反射型液晶表示デバイス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06148679A JPH06148679A (ja) | 1994-05-27 |
| JP3156400B2 true JP3156400B2 (ja) | 2001-04-16 |
Family
ID=17847210
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29749292A Expired - Lifetime JP3156400B2 (ja) | 1992-11-09 | 1992-11-09 | 反射型液晶表示デバイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3156400B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6081305A (en) * | 1995-05-30 | 2000-06-27 | Hitachi, Ltd. | Liquid crystal light valve and projection type liquid crystal display using such valve |
| US5990988A (en) * | 1995-09-01 | 1999-11-23 | Pioneer Electric Corporation | Reflection liquid crystal display and a semiconductor device for the display |
| US7872728B1 (en) | 1996-10-22 | 2011-01-18 | Seiko Epson Corporation | Liquid crystal panel substrate, liquid crystal panel, and electronic device and projection display device using the same |
| EP0838714B1 (en) | 1996-10-22 | 2003-12-17 | Seiko Epson Corporation | Reflective liquid crystal panel substrate |
| GB9827901D0 (en) * | 1998-12-19 | 1999-02-10 | Secr Defence | Active semiconductor |
| JP2003202593A (ja) | 2002-01-04 | 2003-07-18 | Fujitsu Display Technologies Corp | 液晶表示装置用基板及びそれを備えた液晶表示装置及びその製造方法 |
| JP4237442B2 (ja) | 2002-03-01 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半透過型液晶表示装置 |
| JP4087620B2 (ja) | 2002-03-01 | 2008-05-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4101533B2 (ja) | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
| JP5103742B2 (ja) * | 2006-01-23 | 2012-12-19 | 凸版印刷株式会社 | 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ |
-
1992
- 1992-11-09 JP JP29749292A patent/JP3156400B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06148679A (ja) | 1994-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6605827B2 (en) | Electrooptical substrate device and manufacturing method for same, electrooptical apparatus, electronic apparatus and manufacturing method for a substrate device | |
| US7310121B2 (en) | Liquid crystal display device having a common electrode as a black matrix | |
| US5646705A (en) | Electrode structure of liquid crystal display device and method of manufacturing the liquid crystal display device | |
| US7288789B2 (en) | Semiconductor device having thin film transistor and light-shielding film | |
| JP3156400B2 (ja) | 反射型液晶表示デバイス | |
| JPH08116062A (ja) | 薄膜トランジスタ | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| US6023309A (en) | Reflective liquid crystal display having integral light shielding | |
| US7245330B2 (en) | Electrooptic device, liquid crystal device, and projection display device with line defects | |
| JP3504993B2 (ja) | アクティブマトリクス回路 | |
| JPH0572562A (ja) | アクテイブマトリクス型表示装置 | |
| JP3287806B2 (ja) | アクティブマトリクス基板 | |
| JP3767204B2 (ja) | 電気光学装置 | |
| JPH07248508A (ja) | 液晶表示装置 | |
| JP3321949B2 (ja) | 薄膜トランジスタ及びそれを用いた表示装置 | |
| JPH0456282A (ja) | 薄膜トランジスタとそれを用いた液晶表示装置 | |
| JP3498912B2 (ja) | アクティブマトリクス基板 | |
| JPH0385529A (ja) | 薄膜半導体表示装置 | |
| JP2001330861A5 (ja) | ||
| JP3259769B2 (ja) | 薄膜集積素子 | |
| JPH05249485A (ja) | スイッチング用薄膜トランジスタを備えたアクティブマトリックス液晶ディスプレイ | |
| JP2804063B2 (ja) | 薄膜トランジスタ及び該トランジスタを用いたアクティブマトリクス回路基板並びに画像表示装置 | |
| JPH02281238A (ja) | マトリクスデイスプレイ | |
| JPH06177387A (ja) | 薄膜トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000627 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010109 |