JP3498912B2 - アクティブマトリクス基板 - Google Patents
アクティブマトリクス基板Info
- Publication number
- JP3498912B2 JP3498912B2 JP2000307022A JP2000307022A JP3498912B2 JP 3498912 B2 JP3498912 B2 JP 3498912B2 JP 2000307022 A JP2000307022 A JP 2000307022A JP 2000307022 A JP2000307022 A JP 2000307022A JP 3498912 B2 JP3498912 B2 JP 3498912B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- active matrix
- electrode
- matrix substrate
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置等に
用いられるアクティブマトリクス基板に関する。
用いられるアクティブマトリクス基板に関する。
【０００２】
【従来の技術】従来、液晶表示装置として、高いコント
ラストを有し、絵素数が制約されないなどの利点がある
アクティブマトリクス型表示装置が用いられている。こ
のアクティブマトリクス型表示装置に用いられるアクテ
ィブマトリクス基板においては、絶縁性基板上にマトリ
クス状に配した絵素電極が、薄膜トランジスタ（ＴＦ
Ｔ）などのアクティブ素子を用いて独立駆動される。
ラストを有し、絵素数が制約されないなどの利点がある
アクティブマトリクス型表示装置が用いられている。こ
のアクティブマトリクス型表示装置に用いられるアクテ
ィブマトリクス基板においては、絶縁性基板上にマトリ
クス状に配した絵素電極が、薄膜トランジスタ（ＴＦ
Ｔ）などのアクティブ素子を用いて独立駆動される。
【０００３】図５に、ＴＦＴをアクティブ素子として用
いたアクティブマトリクス基板の一例を示す。このアク
ティブマトリクス基板は、基板１１上に、複数のゲート
バスライン１と複数のソースバスライン２とが設けられ
ている。各ゲートバスライン１と各ソースバスライン２
との交差位置近傍には、両ラインに接続されてＴＦＴ２
６が設けられている。ＴＦＴ２６には、絵素電極が接続
されており、この絵素電極と対向電極との間に液晶が封
入されて絵素５７が形成されている。ＴＦＴ２６は、ゲ
ート駆動回路５４からゲートバスライン１を通じて送ら
れるゲート信号により制御されている。そして、ソース
駆動回路５２からソースバスライン２を通じて送られる
映像信号は、ＴＦＴ２６がオン状態の時に絵素５７に書
き込まれる。書き込まれた映像信号は、ＴＦＴ２６がオ
フ状態の間、絵素５７に保持される。さらに、絵素５７
と並列に付加容量用配線８に接続された付加容量２７が
形成されており、上記映像信号の保持性が向上されてい
る。
いたアクティブマトリクス基板の一例を示す。このアク
ティブマトリクス基板は、基板１１上に、複数のゲート
バスライン１と複数のソースバスライン２とが設けられ
ている。各ゲートバスライン１と各ソースバスライン２
との交差位置近傍には、両ラインに接続されてＴＦＴ２
６が設けられている。ＴＦＴ２６には、絵素電極が接続
されており、この絵素電極と対向電極との間に液晶が封
入されて絵素５７が形成されている。ＴＦＴ２６は、ゲ
ート駆動回路５４からゲートバスライン１を通じて送ら
れるゲート信号により制御されている。そして、ソース
駆動回路５２からソースバスライン２を通じて送られる
映像信号は、ＴＦＴ２６がオン状態の時に絵素５７に書
き込まれる。書き込まれた映像信号は、ＴＦＴ２６がオ
フ状態の間、絵素５７に保持される。さらに、絵素５７
と並列に付加容量用配線８に接続された付加容量２７が
形成されており、上記映像信号の保持性が向上されてい
る。
【０００４】このアクティブマトリクス基板は、具体的
には例えば図６のようになっている。このアクティブマ
トリクス基板において、ＴＦＴ２６は絶縁性基板１１上
に形成された半導体層３０を有している。この半導体層
３０の上に、ゲート絶縁膜１３が形成され、さらにゲー
ト絶縁膜１３の上にゲートバスラインから分岐されたゲ
ート電極３が形成されている。その状態の基板のほぼ全
面に、第１の層間絶縁膜１４が形成されている。
には例えば図６のようになっている。このアクティブマ
トリクス基板において、ＴＦＴ２６は絶縁性基板１１上
に形成された半導体層３０を有している。この半導体層
３０の上に、ゲート絶縁膜１３が形成され、さらにゲー
ト絶縁膜１３の上にゲートバスラインから分岐されたゲ
ート電極３が形成されている。その状態の基板のほぼ全
面に、第１の層間絶縁膜１４が形成されている。
【０００５】この第１の層間絶縁膜１４とゲート絶縁膜
１３とを貫通してコンタクトホール７ａ、７ｂが開口さ
れている。第１の層間絶縁膜１４の上には、ソースバス
ラインから分岐されたソース電極９およびドレイン電極
１０が形成されており、コンタクトホール７ａ、７ｂを
通じて半導体層３０に接続されている。
１３とを貫通してコンタクトホール７ａ、７ｂが開口さ
れている。第１の層間絶縁膜１４の上には、ソースバス
ラインから分岐されたソース電極９およびドレイン電極
１０が形成されており、コンタクトホール７ａ、７ｂを
通じて半導体層３０に接続されている。
【０００６】さらに基板のほぼ全面に、第２の層間絶縁
膜１７が形成され、この第２の層間絶縁膜１７には、コ
ンタクトホール７ｃが開口されている。コンタクトホー
ル７ｃを充填するように金属膜２５が形成され、第２の
層間絶縁膜１７の上には、金属膜２５と接続して絵素電
極４が形成されている。この金属膜２５（図中、網掛け
部分）が形成されていることにより、オーミックコンタ
クトをとることができる。
膜１７が形成され、この第２の層間絶縁膜１７には、コ
ンタクトホール７ｃが開口されている。コンタクトホー
ル７ｃを充填するように金属膜２５が形成され、第２の
層間絶縁膜１７の上には、金属膜２５と接続して絵素電
極４が形成されている。この金属膜２５（図中、網掛け
部分）が形成されていることにより、オーミックコンタ
クトをとることができる。
【０００７】また、ゲート絶縁膜１３の上には、ゲート
バスライン１と平行に付加容量用配線８から分岐された
付加容量用電極６が設けられ、付加容量が形成されてい
る。
バスライン１と平行に付加容量用配線８から分岐された
付加容量用電極６が設けられ、付加容量が形成されてい
る。
【０００８】このアクティブマトリクス基板において、
ＴＦＴ２６はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造とされている。この構造においては、多
結晶シリコンからなる半導体層３０は、５つの領域を有
しており、チャネル部１２とソース領域およびドレイン
領域となる高濃度不純物領域２４との間に、高濃度不純
物領域に比べて不純物濃度が低い中濃度不純物領域２３
が１．５〜２μｍの幅で形成されている。この中濃度不
純物領域２３においては、高濃度不純物領域２４に比べ
て抵抗が高くなり、ＴＦＴのオフ電流の発生を減少させ
ることができる。また、デュアルゲート構造のＴＦＴに
比べて、ＴＦＴの面積を小さくできるため、液晶表示装
置の開口率を大きくできる。よって、液晶表示装置を小
型化高精細化することができる。
ＴＦＴ２６はＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄ
ｒａｉｎ）構造とされている。この構造においては、多
結晶シリコンからなる半導体層３０は、５つの領域を有
しており、チャネル部１２とソース領域およびドレイン
領域となる高濃度不純物領域２４との間に、高濃度不純
物領域に比べて不純物濃度が低い中濃度不純物領域２３
が１．５〜２μｍの幅で形成されている。この中濃度不
純物領域２３においては、高濃度不純物領域２４に比べ
て抵抗が高くなり、ＴＦＴのオフ電流の発生を減少させ
ることができる。また、デュアルゲート構造のＴＦＴに
比べて、ＴＦＴの面積を小さくできるため、液晶表示装
置の開口率を大きくできる。よって、液晶表示装置を小
型化高精細化することができる。
【０００９】
【発明が解決しようとする課題】しかし、上記のような
アクティブマトリクス基板では、液晶表示装置に用いら
れた場合、光の照射により半導体層３０のチャネル部２
２の特性が変化し、ＴＦＴのオフ電流が増加して、液晶
表示装置の表示コントラストが低くなる虞れがある。光
の照射を防ぐために、この基板の対向基板上に遮光膜を
形成することもできるが、その場合は液晶表示装置の開
口率が低くなる虞れがある。
アクティブマトリクス基板では、液晶表示装置に用いら
れた場合、光の照射により半導体層３０のチャネル部２
２の特性が変化し、ＴＦＴのオフ電流が増加して、液晶
表示装置の表示コントラストが低くなる虞れがある。光
の照射を防ぐために、この基板の対向基板上に遮光膜を
形成することもできるが、その場合は液晶表示装置の開
口率が低くなる虞れがある。
【００１０】本発明は、上記の問題点を解決するもので
あり、その目的は、ＴＦＴのオフ電流の増加を防止で
き、開口率が大きい液晶表示装置を実現できるアクティ
ブマトリクス基板を提供することである。
あり、その目的は、ＴＦＴのオフ電流の増加を防止で
き、開口率が大きい液晶表示装置を実現できるアクティ
ブマトリクス基板を提供することである。
【００１１】
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、前記薄膜トランジ
スタは、半導体層と、該半導体層上のゲート絶縁膜と、
該ゲート絶縁膜を介して半導体層上に形成されるゲート
電極と、該ゲート電極上に設けられる第１の層間絶縁膜
と、該第１層間絶縁膜および該ゲート絶縁膜に設けられ
た第１のコンタクトホールを介して前記半導体層と接続
されるソース電極およびドレイン電極とを有し、前記絵
素電極が、該ソース電極および該ドレイン電極上に形成
された第２層間絶縁膜上に設けられ、該絵素電極と前記
ドレイン電極とを電気的に接続するため、該第２の層間
絶縁膜に設けられる第２のコンタクトホール内部および
該第２の層間絶縁膜の表面に金属膜が形成され、該金属
膜が前記絵素電極のエッジとなる部分に接して形成され
て、該絵素電極と同電位になっていることを特徴として
おり、そのことにより上記目的が達成される。
リクス基板は、基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、前記薄膜トランジ
スタは、半導体層と、該半導体層上のゲート絶縁膜と、
該ゲート絶縁膜を介して半導体層上に形成されるゲート
電極と、該ゲート電極上に設けられる第１の層間絶縁膜
と、該第１層間絶縁膜および該ゲート絶縁膜に設けられ
た第１のコンタクトホールを介して前記半導体層と接続
されるソース電極およびドレイン電極とを有し、前記絵
素電極が、該ソース電極および該ドレイン電極上に形成
された第２層間絶縁膜上に設けられ、該絵素電極と前記
ドレイン電極とを電気的に接続するため、該第２の層間
絶縁膜に設けられる第２のコンタクトホール内部および
該第２の層間絶縁膜の表面に金属膜が形成され、該金属
膜が前記絵素電極のエッジとなる部分に接して形成され
て、該絵素電極と同電位になっていることを特徴として
おり、そのことにより上記目的が達成される。
【００１２】 前記金属膜は前記薄膜トランジスタを覆
って形成されていてもよい。前記金属膜は、Ａｌの合
金、Ｗ、Ｍｏ、Ｔｉのいずれか、またはＭｏ、Ｔｉのい
ずれかの珪化物からなることを特徴とする。
って形成されていてもよい。前記金属膜は、Ａｌの合
金、Ｗ、Ｍｏ、Ｔｉのいずれか、またはＭｏ、Ｔｉのい
ずれかの珪化物からなることを特徴とする。
【００１３】以下、本発明の作用について説明する。
【００１４】本発明では、絵素電極のエッジとなる部分
に絵素電極と同電位の金属膜が形成されていることによ
り、絵素電極のエッジにおける液晶分子の配向乱れを抑
制することができる。
に絵素電極と同電位の金属膜が形成されていることによ
り、絵素電極のエッジにおける液晶分子の配向乱れを抑
制することができる。
【００１５】また、薄膜トランジスタの上に、少なくと
もチャネル部を覆うようにして金属膜を形成すれば、チ
ャネル部に光が照射されることなく、遮光することがで
きる。よって、光照射時におけるＴＦＴのオフ電流の上
昇を防止することができる。またこの金属膜を、薄膜ト
ランジスタのドレイン領域と絵素電極との間を接続する
金属膜と同じ材料で形成すれば、同じプロセスにより両
方の金属膜を同時に形成することができ、また一体に形
成することも容易に可能となる。さらに、この基板を液
晶表示装置に用いた場合、この金属膜が形成されている
部分には、この基板の対向基板に遮光膜を形成する必要
がなくなるので、液晶表示装置の開口率を大きくするこ
とができる。
もチャネル部を覆うようにして金属膜を形成すれば、チ
ャネル部に光が照射されることなく、遮光することがで
きる。よって、光照射時におけるＴＦＴのオフ電流の上
昇を防止することができる。またこの金属膜を、薄膜ト
ランジスタのドレイン領域と絵素電極との間を接続する
金属膜と同じ材料で形成すれば、同じプロセスにより両
方の金属膜を同時に形成することができ、また一体に形
成することも容易に可能となる。さらに、この基板を液
晶表示装置に用いた場合、この金属膜が形成されている
部分には、この基板の対向基板に遮光膜を形成する必要
がなくなるので、液晶表示装置の開口率を大きくするこ
とができる。
【００１６】また、走査配線、信号配線、絵素電極を、
絶縁層によって、それぞれ別々の層に形成すれば、絵素
電極と走査配線、信号配線とがショートする恐れがな
く、絵素電極を走査配線や信号配線とオーバーラップさ
せて形成することができるので、液晶表示装置の開口率
をさらに大きくすることができる。
絶縁層によって、それぞれ別々の層に形成すれば、絵素
電極と走査配線、信号配線とがショートする恐れがな
く、絵素電極を走査配線や信号配線とオーバーラップさ
せて形成することができるので、液晶表示装置の開口率
をさらに大きくすることができる。
【００１７】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
図面を参照して説明する。
【００１８】（実施形態１）図１は、本発明の一実施形
態であるアクティブマトリクス基板を示す平面図であ
り、図２は、図１のＡ−Ａ´線による断面図である。こ
のアクティブマトリクス基板は、絶縁性基板１１上に、
ゲートバスライン１とソースバスライン２とが縦横に形
成され、両ラインで囲まれた領域に絵素電極４が形成さ
れている。また、この絵素電極４を駆動するためにＴＦ
Ｔが接続されている。
態であるアクティブマトリクス基板を示す平面図であ
り、図２は、図１のＡ−Ａ´線による断面図である。こ
のアクティブマトリクス基板は、絶縁性基板１１上に、
ゲートバスライン１とソースバスライン２とが縦横に形
成され、両ラインで囲まれた領域に絵素電極４が形成さ
れている。また、この絵素電極４を駆動するためにＴＦ
Ｔが接続されている。
【００１９】このアクティブマトリクス基板において、
ＴＦＴは、図５と同様に、ＬＤＤ構造とされており、絶
縁性基板１１上に形成された半導体層３０を有してい
る。この半導体層３０を覆うようにして、基板のほぼ全
面に、ゲート絶縁膜１３が形成され、さらにゲート絶縁
膜１３の上にゲートバスライン１から分枝されたゲート
電極３が形成されている。その状態の基板のほぼ全面に
第１の層間絶縁膜１４が形成されている。
ＴＦＴは、図５と同様に、ＬＤＤ構造とされており、絶
縁性基板１１上に形成された半導体層３０を有してい
る。この半導体層３０を覆うようにして、基板のほぼ全
面に、ゲート絶縁膜１３が形成され、さらにゲート絶縁
膜１３の上にゲートバスライン１から分枝されたゲート
電極３が形成されている。その状態の基板のほぼ全面に
第１の層間絶縁膜１４が形成されている。
【００２０】この第１の層間絶縁膜１４とゲート絶縁膜
１３とを貫通してコンタクトホール７ａ、７ｂが開口さ
れている。第１の層間絶縁膜１４の上には、ソースバス
ライン２から分岐されたソース電極９およびドレイン電
極１０が形成されており、コンタクトホール７ａ、７ｂ
を通じて半導体層３０に接続されている。
１３とを貫通してコンタクトホール７ａ、７ｂが開口さ
れている。第１の層間絶縁膜１４の上には、ソースバス
ライン２から分岐されたソース電極９およびドレイン電
極１０が形成されており、コンタクトホール７ａ、７ｂ
を通じて半導体層３０に接続されている。
【００２１】第１の層間絶縁膜１４の上には、第２の層
間絶縁膜１７がさらに形成され、この第２の層間絶縁膜
１７には、コンタクトホール７ｃが開口されている。コ
ンタクトホール７ｃを充填するように金属膜２５（図
中、網掛け部分）が形成され、第２の層間絶縁膜１７の
上にも金属膜１５（図中、網掛け部分）が形成されてい
る。さらに金属膜２５に接続して、絵素電極４が形成さ
れている。金属膜１５は、図２に示すように、半導体層
３０のチャネル部１２と中濃度不純物領域を覆ってお
り、独立した電圧がかけられるようになっている。
間絶縁膜１７がさらに形成され、この第２の層間絶縁膜
１７には、コンタクトホール７ｃが開口されている。コ
ンタクトホール７ｃを充填するように金属膜２５（図
中、網掛け部分）が形成され、第２の層間絶縁膜１７の
上にも金属膜１５（図中、網掛け部分）が形成されてい
る。さらに金属膜２５に接続して、絵素電極４が形成さ
れている。金属膜１５は、図２に示すように、半導体層
３０のチャネル部１２と中濃度不純物領域を覆ってお
り、独立した電圧がかけられるようになっている。
【００２２】また、ゲート絶縁膜１３の上には、ゲート
バスライン１と平行に付加容量用配線８から分岐された
付加容量用電極６が設けられ、付加容量が形成されてい
る。
バスライン１と平行に付加容量用配線８から分岐された
付加容量用電極６が設けられ、付加容量が形成されてい
る。
【００２３】このアクティブマトリクス基板は、以下の
ようにして作製される。
ようにして作製される。
【００２４】まず、絶縁性基板１１上に、厚さ４０〜８
０ｎｍの多結晶シリコン膜からなる半導体層３０をＣＶ
Ｄ法により形成する。次に、ＳｉＯ2またはＳｉＮXから
なる厚さ約１００ｎｍの絶縁膜をＣＶＤ法またはスパッ
タリングにより積層し、これをパターニングしてゲート
絶縁膜１３を形成する。このゲート絶縁膜１３は、上記
多結晶シリコン膜を熱により酸化して形成したものとし
てもよい。
０ｎｍの多結晶シリコン膜からなる半導体層３０をＣＶ
Ｄ法により形成する。次に、ＳｉＯ2またはＳｉＮXから
なる厚さ約１００ｎｍの絶縁膜をＣＶＤ法またはスパッ
タリングにより積層し、これをパターニングしてゲート
絶縁膜１３を形成する。このゲート絶縁膜１３は、上記
多結晶シリコン膜を熱により酸化して形成したものとし
てもよい。
【００２５】その上に、リンをドープした多結晶シリコ
ンからなる層をＣＶＤもしくはスパッタリング法によ
り、厚さ４５０ｎｍに積層し、パターニングしてゲート
バスライン１、ゲート電極３および付加容量用配線６を
形成する。次に、フォトリソグラフィーにより半導体層
３０以外の領域にレジストパターンを形成し、このレジ
ストパターンとゲート電極３をマスクとして、半導体層
３０に、リンを８０ｋｅｖ、１×１０13ｃｍ-2の条件で
注入した。さらに、半導体層３０において、ゲート電極
３から１．５〜２μｍ離れた領域にレジストの抜きパタ
ーンを形成し、リンを３０ｋｅｖ、１×１０15ｃｍ-2の
条件で注入した。このことにより、半導体層３０にチャ
ネル部１２、１．５〜２μｍの幅を持つ中濃度不純物領
域２３、ソース領域およびドレイン領域となる高濃度不
純物領域２４が形成される。
ンからなる層をＣＶＤもしくはスパッタリング法によ
り、厚さ４５０ｎｍに積層し、パターニングしてゲート
バスライン１、ゲート電極３および付加容量用配線６を
形成する。次に、フォトリソグラフィーにより半導体層
３０以外の領域にレジストパターンを形成し、このレジ
ストパターンとゲート電極３をマスクとして、半導体層
３０に、リンを８０ｋｅｖ、１×１０13ｃｍ-2の条件で
注入した。さらに、半導体層３０において、ゲート電極
３から１．５〜２μｍ離れた領域にレジストの抜きパタ
ーンを形成し、リンを３０ｋｅｖ、１×１０15ｃｍ-2の
条件で注入した。このことにより、半導体層３０にチャ
ネル部１２、１．５〜２μｍの幅を持つ中濃度不純物領
域２３、ソース領域およびドレイン領域となる高濃度不
純物領域２４が形成される。
【００２６】次に、基板の全面に、ＣＶＤ法により、Ｓ
ｉＯ2からなる第１の層間絶縁膜１４を厚さ約３００ｎ
ｍ〜１０００ｎｍに形成して、ウェットエッチングまた
はドライエッチングにより、コンタクトホール７ａ、７
ｂを設ける。そして、Ａｌなどの低抵抗金属を用いて、
ＣＶＤにより厚み約６００ｎｍのソースバスライン２、
ソース電極９およびドレイン電極１０を形成する。ソー
ス電極９およびドレイン電極１０は、それぞれ、コンタ
クトホール７ａおよび７ｂを充填するように形成され
る。
ｉＯ2からなる第１の層間絶縁膜１４を厚さ約３００ｎ
ｍ〜１０００ｎｍに形成して、ウェットエッチングまた
はドライエッチングにより、コンタクトホール７ａ、７
ｂを設ける。そして、Ａｌなどの低抵抗金属を用いて、
ＣＶＤにより厚み約６００ｎｍのソースバスライン２、
ソース電極９およびドレイン電極１０を形成する。ソー
ス電極９およびドレイン電極１０は、それぞれ、コンタ
クトホール７ａおよび７ｂを充填するように形成され
る。
【００２７】さらに、基板の全面に、ＣＶＤ法により、
ＳｉＯ2またはＳｉＮXからなる厚さ約６００ｎｍの第２
の層間絶縁膜１７を形成し、ウェットエッチングまたは
ドライエッチングによりコンタクトホール７ｃを設け
る。そして、ＴｉＷやＷＳｉなどからなる金属膜２５お
よび１５をスパッタリングにより約１２０〜１５０ｎｍ
の厚みにデポし、その後ドライエッチングによりパター
ン形成した。これにより、コンタクトホールに充填され
た金属膜２５と、半導体層３０のチャネル部１２を覆
い、中濃度不純物領域と幅方向に対して１μｍ重なる金
属膜１５とが同時に形成される。金属膜２５および１５
は、Ａｌの合金、Ｗ、Ｍｏ、Ｔｉからなっていてもよ
く、またＭｏ、Ｔｉの珪化物であってもよい。金属膜１
５の厚みは、材料により異なるが、光の透過を防止でき
る厚みとされ、ＴｉＷの場合では、１５０ｎｍの厚みが
あれば、ほぼ遮光できる。好ましくは、１００オングス
トローム〜数１０００オングストロームである。
ＳｉＯ2またはＳｉＮXからなる厚さ約６００ｎｍの第２
の層間絶縁膜１７を形成し、ウェットエッチングまたは
ドライエッチングによりコンタクトホール７ｃを設け
る。そして、ＴｉＷやＷＳｉなどからなる金属膜２５お
よび１５をスパッタリングにより約１２０〜１５０ｎｍ
の厚みにデポし、その後ドライエッチングによりパター
ン形成した。これにより、コンタクトホールに充填され
た金属膜２５と、半導体層３０のチャネル部１２を覆
い、中濃度不純物領域と幅方向に対して１μｍ重なる金
属膜１５とが同時に形成される。金属膜２５および１５
は、Ａｌの合金、Ｗ、Ｍｏ、Ｔｉからなっていてもよ
く、またＭｏ、Ｔｉの珪化物であってもよい。金属膜１
５の厚みは、材料により異なるが、光の透過を防止でき
る厚みとされ、ＴｉＷの場合では、１５０ｎｍの厚みが
あれば、ほぼ遮光できる。好ましくは、１００オングス
トローム〜数１０００オングストロームである。
【００２８】次に、スパッタリング法によりＩＴＯから
なる厚さ１００ｎｍ〜２００ｎｍの絵素電極４を形成し
てアクティブマトリクス基板とする。ＩＴＯのエッチン
グ時において、金属膜２５がダメージを受ける場合に
は、金属膜２５上にオーバーラップさせてＩＴＯパター
ンを形成しておけばよい。
なる厚さ１００ｎｍ〜２００ｎｍの絵素電極４を形成し
てアクティブマトリクス基板とする。ＩＴＯのエッチン
グ時において、金属膜２５がダメージを受ける場合に
は、金属膜２５上にオーバーラップさせてＩＴＯパター
ンを形成しておけばよい。
【００２９】（実施形態２）図３は、本発明の他の実施
形態（実施形態２）であるアクティブマトリクス基板を
示す平面図であり、図４は、図３のＡ−Ａ´線による断
面図である。このアクティブマトリクス基板は、金属膜
１６（図中、斜線部分）が、実施形態１の金属膜２５お
よび１５の代わりに形成されており、図３に示すよう
に、半導体層３０のチャネル部１２、中濃度不純物領域
２３および高濃度不純物領域２４は完全に覆われてい
る。この金属膜１６は、図３に示すように、絵素電極４
のエッジとなる部分に接している。作製方法としては、
実施形態１と同様に行うことができる。
形態（実施形態２）であるアクティブマトリクス基板を
示す平面図であり、図４は、図３のＡ−Ａ´線による断
面図である。このアクティブマトリクス基板は、金属膜
１６（図中、斜線部分）が、実施形態１の金属膜２５お
よび１５の代わりに形成されており、図３に示すよう
に、半導体層３０のチャネル部１２、中濃度不純物領域
２３および高濃度不純物領域２４は完全に覆われてい
る。この金属膜１６は、図３に示すように、絵素電極４
のエッジとなる部分に接している。作製方法としては、
実施形態１と同様に行うことができる。
【００３０】このように、上述した本発明の実施形態１
および実施形態２においては、絵素電極と薄膜トランジ
スタのドレイン領域とを接続する金属により遮光膜が形
成されていることから、新たな工程を付加することなく
遮光膜を形成することが可能となっている。
および実施形態２においては、絵素電極と薄膜トランジ
スタのドレイン領域とを接続する金属により遮光膜が形
成されていることから、新たな工程を付加することなく
遮光膜を形成することが可能となっている。
【００３１】以下に、このようにして作製された実施形
態１および実施形態２のアクティブマトリクス基板につ
いて、ＴＦＴの特性試験を行った結果を示す。図７は、
実施形態１および実施形態２のアクティブマトリクス基
板の電流−電圧特性を示す図である。ここで、横軸はゲ
ート電圧、縦軸はドレイン電流とし、ソース・ドレイン
間の電圧は１０Ｖとした。表１は、金属膜にかけた電圧
Ｖｂに対するＴＦＴのオン電流Ｉｏｎおよびオフ電流Ｉ
ｏｆｆを示す。ここで、オフ電流はゲート電圧＝−１０
Ｖでの電流値、オン電流はゲート電圧＝１５Ｖでの電流
値である。尚、表１においては、比較例として、図５に
示すような、金属膜がＴＦＴ部分に設けられていない従
来のアクティブマトリクス基板を併せて示す。
態１および実施形態２のアクティブマトリクス基板につ
いて、ＴＦＴの特性試験を行った結果を示す。図７は、
実施形態１および実施形態２のアクティブマトリクス基
板の電流−電圧特性を示す図である。ここで、横軸はゲ
ート電圧、縦軸はドレイン電流とし、ソース・ドレイン
間の電圧は１０Ｖとした。表１は、金属膜にかけた電圧
Ｖｂに対するＴＦＴのオン電流Ｉｏｎおよびオフ電流Ｉ
ｏｆｆを示す。ここで、オフ電流はゲート電圧＝−１０
Ｖでの電流値、オン電流はゲート電圧＝１５Ｖでの電流
値である。尚、表１においては、比較例として、図５に
示すような、金属膜がＴＦＴ部分に設けられていない従
来のアクティブマトリクス基板を併せて示す。
【００３２】
【表１】
【００３３】上記の図７および表１から理解されるよう
に、実施形態１および２のアクティブマトリクス基板に
おいては、光照射時のＴＦＴのオフ電流を減少させるこ
とができた。さらに、金属膜１５に電圧を印加すること
により、ＴＦＴのオン電流を増加させ、オフ電流を減少
させることができる。
に、実施形態１および２のアクティブマトリクス基板に
おいては、光照射時のＴＦＴのオフ電流を減少させるこ
とができた。さらに、金属膜１５に電圧を印加すること
により、ＴＦＴのオン電流を増加させ、オフ電流を減少
させることができる。
【００３４】また、実施形態２においては、絵素電極４
のエッジとなる部分に接して、金属膜１６が形成されて
おり、絵素電極４と同じ電位になっている。よって、液
晶表示装置に用いられた場合には、該エッジにおける液
晶分子の配向乱れを抑制することもできる。
のエッジとなる部分に接して、金属膜１６が形成されて
おり、絵素電極４と同じ電位になっている。よって、液
晶表示装置に用いられた場合には、該エッジにおける液
晶分子の配向乱れを抑制することもできる。
【００３５】
【発明の効果】以上のように、本発明によれば、絵素電
極のエッジとなる部分に絵素電極と同電位の金属膜が形
成されていることにより、絵素電極のエッジにおける液
晶分子の配向乱れを抑制することができる。
極のエッジとなる部分に絵素電極と同電位の金属膜が形
成されていることにより、絵素電極のエッジにおける液
晶分子の配向乱れを抑制することができる。
【００３６】また、ＴＦＴのチャネル部が充分遮光され
ているので、光が照射された時にチャネル部の特性が変
化してオフ電流が増加されることがない。また、液晶表
示装置に用いられた場合に、金属膜が形成されている部
分には、この基板の対向基板上に、別の遮光膜を形成す
る必要がないので、液晶表示装置の開口率を大きくする
ことができる。
ているので、光が照射された時にチャネル部の特性が変
化してオフ電流が増加されることがない。また、液晶表
示装置に用いられた場合に、金属膜が形成されている部
分には、この基板の対向基板上に、別の遮光膜を形成す
る必要がないので、液晶表示装置の開口率を大きくする
ことができる。
【図１】本発明の実施形態１のアクティブマトリクス基
板の平面図である。
板の平面図である。
【図２】図１のＡ−Ａ’線による断面図である。
【図３】本発明の実施形態２のアクティブマトリクス基
板の平面図である。
板の平面図である。
【図４】図３のＡ−Ａ’線による断面図である。
【図５】一般的なアクティブマトリクス基板の模式図で
ある。
ある。
【図６】従来のアクティブマトリクス基板の断面図であ
る。
る。
【図７】ＴＦＴの特性試験を行った結果を示す図であ
る。
る。
【符号の説明】
３ ゲート電極
４ 絵素電極
６ 付加容量用電極
７ａ コンタクトホール
７ｂ コンタクトホール
７ｃ コンタクトホール
９ ソース電極
１０ ドレイン電極
１２ チャネル部
１３ ゲート絶縁膜
１４ 第１の層間絶縁膜
１５ 金属膜
１６ 金属膜
１７ 第２の層間絶縁膜
２３ 中濃度不純物領域
２４ 高濃度不純物領域
２５ 金属膜
３０ 半導体層
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０１Ｌ 29/78 ６１９Ｂ
(56)参考文献 特開 平３−198030（ＪＰ，Ａ)
特開 平５−34679（ＪＰ，Ａ)
特開 昭64−28622（ＪＰ，Ａ)
国際公開93／011455（ＷＯ，Ａ１)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09F 9/30
G02F 1/1335
G02F 1/1368
Claims (3)
- 【請求項１】 基板上に絵素電極がマトリクス状に形成
され、該絵素電極の周辺部を通って、複数の走査配線お
よび複数の信号配線が形成され、両配線の交差位置近傍
に、絵素電極を駆動する薄膜トランジスタが形成された
アクティブマトリクス基板において、 前記薄膜トランジスタは、半導体層と、該半導体層上の
ゲート絶縁膜と、該ゲート絶縁膜を介して半導体層上に
形成されるゲート電極と、該ゲート電極上に設けられる
第１の層間絶縁膜と、該第１層間絶縁膜および該ゲート
絶縁膜に設けられた第１のコンタクトホールを介して前
記半導体層と接続されるソース電極およびドレイン電極
とを有し、 前記絵素電極が、該ソース電極および該ドレイン電極上
に形成された第２層間絶縁膜上に設けられ、 該絵素電極と前記ドレイン電極とを電気的に接続するた
め、該第２の層間絶縁膜に設けられる第２のコンタクト
ホール内部および該第２の層間絶縁膜の表面に金属膜が
形成され、 該金属膜が前記絵素電極のエッジとなる部分に接して形
成されて、該絵素電極と同電位になっていることを特徴
とするアクティブマトリクス基板。 - 【請求項２】 前記金属膜は前記薄膜トランジスタを覆
って形成されていることを特徴とする請求項１記載のア
クティブマトリクス基板。 - 【請求項３】 前記金属膜は、Ａｌの合金、Ｗ、Ｍｏ、
Ｔｉのいずれか、またはＭｏ、Ｔｉのいずれかの珪化物
からなることを特徴とする請求項１または２記載のアク
ティブマトリクス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307022A JP3498912B2 (ja) | 2000-10-06 | 2000-10-06 | アクティブマトリクス基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307022A JP3498912B2 (ja) | 2000-10-06 | 2000-10-06 | アクティブマトリクス基板 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28078198A Division JP3287806B2 (ja) | 1992-09-03 | 1998-10-02 | アクティブマトリクス基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001166707A JP2001166707A (ja) | 2001-06-22 |
| JP3498912B2 true JP3498912B2 (ja) | 2004-02-23 |
Family
ID=18787598
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000307022A Expired - Lifetime JP3498912B2 (ja) | 2000-10-06 | 2000-10-06 | アクティブマトリクス基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3498912B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160050923A1 (en) | 2013-04-19 | 2016-02-25 | Basf Se | N-substituted acyl-imino-pyridine compounds and derivatives for combating animal pests |
| JP6644681B2 (ja) | 2013-10-18 | 2020-02-12 | ビーエーエスエフ アグロケミカル プロダクツ ビー．ブイ． | 土壌及び種子施用における殺有害生物活性カルボキサミド誘導体の使用、並びに処理方法 |
-
2000
- 2000-10-06 JP JP2000307022A patent/JP3498912B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001166707A (ja) | 2001-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4570278B2 (ja) | アクティブマトリクス基板 | |
| JP3267011B2 (ja) | 液晶表示装置 | |
| US5940151A (en) | Liquid crystal display and method for fabricating the same | |
| CN1873989B (zh) | 薄膜晶体管以及制造薄膜晶体管基板的方法 | |
| US20070249105A1 (en) | Liquid crystal display, thin film transistor array panel for liquid crystal display and manufacturing method thereof | |
| US5981972A (en) | Actived matrix substrate having a transistor with multi-layered ohmic contact | |
| KR20020075286A (ko) | 전기 광학 기판 장치 및 그 제조 방법, 전기 광학 장치,전자 기기 및 기판 장치의 제조 방법 | |
| JP2859784B2 (ja) | アクティブマトリクス基板 | |
| US8139176B2 (en) | Display substrate, a method of manufacturing the display substrate and a display apparatus having the display substrate | |
| KR19980027502A (ko) | 액정 표시 소자 및 그 제조방법 | |
| JP3127619B2 (ja) | アクティブマトリクス基板 | |
| JP3287806B2 (ja) | アクティブマトリクス基板 | |
| US6144422A (en) | Thin film transistor having a vertical structure and a method of manufacturing the same | |
| US8279389B2 (en) | Liquid crystal display device having storage lines overlapping active layers formed of polysilicon material | |
| JP3498912B2 (ja) | アクティブマトリクス基板 | |
| JP2859785B2 (ja) | アクティブマトリクス基板 | |
| US6362030B1 (en) | Method of manufacturing an active matrix substrate | |
| JP4789915B2 (ja) | アクティブマトリクス基板及びその製造方法 | |
| JP3216053B2 (ja) | 液晶表示装置 | |
| JP3633874B2 (ja) | アクティブマトリクス基板 | |
| JP3269480B2 (ja) | 透過型液晶表示装置 | |
| JP3281756B2 (ja) | 半導体装置及びそれを用いた液晶パネル | |
| US8421939B2 (en) | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device | |
| JP3247084B2 (ja) | アクティブ素子アレイ基板及びその製造方法 | |
| JP3206597B2 (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071205 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081205 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |