JP3155332B2 - スイッチング素子 - Google Patents
スイッチング素子Info
- Publication number
- JP3155332B2 JP3155332B2 JP10164692A JP10164692A JP3155332B2 JP 3155332 B2 JP3155332 B2 JP 3155332B2 JP 10164692 A JP10164692 A JP 10164692A JP 10164692 A JP10164692 A JP 10164692A JP 3155332 B2 JP3155332 B2 JP 3155332B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- hard carbon
- thin
- carbon film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【０００１】
【技術分野】本発明は、スイッチング素子、特にアクテ
ィブマトリックス型液晶表示装置用スイッチング素子に
関する。
ィブマトリックス型液晶表示装置用スイッチング素子に
関する。
【０００２】
【従来技術】ＯＡ機器端末機や液晶ＴＶには大面積液晶
パネルの使用の要望が強く、そのため、アクティブマト
リックス方式では各画素ごとにスイッチを設け、電圧を
保持するように工夫されている。ところで、前記スイッ
チの一つとしてＭＩＭ（Metal Insulator Metal）素子
が多く用いられている。これは薄膜二端子素子がスイッ
チングに良好な非線形な電流−電圧特性を示すためであ
る。そして、従来からの薄膜二端子素子は、ガラス板の
ような絶縁基板上に下部電極としてＴａ，Ａｌ，Ｔｉ等
の金属電極を設け、その上に前記金属の酸化物又はＳｉ
Ｏｘ，ＳｉＮｘ等からなる絶縁膜を設け、更にその上
に、上部電極としてＡｌ，Ｃｒ等の金属電極を設けたも
のが知られている。しかし、絶縁体（絶縁膜）に金属酸
化物を用いた薄膜二端子素子（特開昭５７−１９６５８
９号、同６１−２３２６８９号、同６２−６２３３３号
等の公報に記載）の場合、絶縁膜は下部電極の陽極酸化
又は熱酸化により形成されるため、工程が複雑であり、
しかも高温熱処理を必要とし（陽極酸化法でも不純物の
除去等を確実にするためには高温熱処理が必要であ
る。）、また膜制御性（膜質及び膜厚の均一性及び再現
性）に劣る上、基板が耐熱材料に限られること、及び、
絶縁膜は物性が一定な金属酸化物からなること等から、
デバイスの材料やデバイス特性を自由に変えることがで
きず、設計上の自由度が狭いという欠点がある。これは
薄膜二端子素子を組込んだ液晶表示装置からの仕様を十
分に満たすデバイスを設計・作製することが困難である
ことを意味する。また、このように膜制御性が悪いと、
素子特性としての電流（Ｉ）−電圧（Ｖ）特性、特にＩ
−Ｖ特性やＩ−Ｖ特性の対称性（プラスバイアス時とマ
イナスバイアス時との電流比〔Ｉ（−）／Ｉ（＋）〕の
バラツキが大きくなるという問題も生じる。その他、薄
膜二端子素子を液晶表示装置（ＬＣＤ）用として使用す
る場合、液晶部容量／薄膜二端子素子容量比は一般に１
０以上が望ましいが、金属酸化物膜の場合は誘電率が大
きいことから素子容量も大きくなり、このため、素子容
量を減少させること即ち素子面積を小さくするための微
細加工を必要とする。またこの場合、液晶材料封入時の
ラビング工程等で絶縁膜が機械的損傷を受けることによ
り、微細加工とも相まって歩留り低下を来たすという問
題もある。
パネルの使用の要望が強く、そのため、アクティブマト
リックス方式では各画素ごとにスイッチを設け、電圧を
保持するように工夫されている。ところで、前記スイッ
チの一つとしてＭＩＭ（Metal Insulator Metal）素子
が多く用いられている。これは薄膜二端子素子がスイッ
チングに良好な非線形な電流−電圧特性を示すためであ
る。そして、従来からの薄膜二端子素子は、ガラス板の
ような絶縁基板上に下部電極としてＴａ，Ａｌ，Ｔｉ等
の金属電極を設け、その上に前記金属の酸化物又はＳｉ
Ｏｘ，ＳｉＮｘ等からなる絶縁膜を設け、更にその上
に、上部電極としてＡｌ，Ｃｒ等の金属電極を設けたも
のが知られている。しかし、絶縁体（絶縁膜）に金属酸
化物を用いた薄膜二端子素子（特開昭５７−１９６５８
９号、同６１−２３２６８９号、同６２−６２３３３号
等の公報に記載）の場合、絶縁膜は下部電極の陽極酸化
又は熱酸化により形成されるため、工程が複雑であり、
しかも高温熱処理を必要とし（陽極酸化法でも不純物の
除去等を確実にするためには高温熱処理が必要であ
る。）、また膜制御性（膜質及び膜厚の均一性及び再現
性）に劣る上、基板が耐熱材料に限られること、及び、
絶縁膜は物性が一定な金属酸化物からなること等から、
デバイスの材料やデバイス特性を自由に変えることがで
きず、設計上の自由度が狭いという欠点がある。これは
薄膜二端子素子を組込んだ液晶表示装置からの仕様を十
分に満たすデバイスを設計・作製することが困難である
ことを意味する。また、このように膜制御性が悪いと、
素子特性としての電流（Ｉ）−電圧（Ｖ）特性、特にＩ
−Ｖ特性やＩ−Ｖ特性の対称性（プラスバイアス時とマ
イナスバイアス時との電流比〔Ｉ（−）／Ｉ（＋）〕の
バラツキが大きくなるという問題も生じる。その他、薄
膜二端子素子を液晶表示装置（ＬＣＤ）用として使用す
る場合、液晶部容量／薄膜二端子素子容量比は一般に１
０以上が望ましいが、金属酸化物膜の場合は誘電率が大
きいことから素子容量も大きくなり、このため、素子容
量を減少させること即ち素子面積を小さくするための微
細加工を必要とする。またこの場合、液晶材料封入時の
ラビング工程等で絶縁膜が機械的損傷を受けることによ
り、微細加工とも相まって歩留り低下を来たすという問
題もある。
【０００３】一方、絶縁膜にＳｉＯｘやＳｉＮｘを用い
たＭＩＭ素子（特開昭６１−２６０２１９号公報）の場
合、絶縁膜はプラズマＣＶＤ法、スパッタ法等の気相法
で成膜するが、基板温度が通常３００℃程度必要である
ため、低コスト基板は使用できず、また大面積化の際、
基板温度分布のため膜厚、膜質が不均一になり易いとい
う欠点がある。また、これらの絶縁膜を合成する際には
気相でなされることから、ダストが多く発生し、膜のピ
ンホールが多いため素子の歩留りが低下する。更には、
膜ストレスが大きく、膜剥離が起こり、この点からも素
子の歩留りが低下する。
たＭＩＭ素子（特開昭６１−２６０２１９号公報）の場
合、絶縁膜はプラズマＣＶＤ法、スパッタ法等の気相法
で成膜するが、基板温度が通常３００℃程度必要である
ため、低コスト基板は使用できず、また大面積化の際、
基板温度分布のため膜厚、膜質が不均一になり易いとい
う欠点がある。また、これらの絶縁膜を合成する際には
気相でなされることから、ダストが多く発生し、膜のピ
ンホールが多いため素子の歩留りが低下する。更には、
膜ストレスが大きく、膜剥離が起こり、この点からも素
子の歩留りが低下する。
【０００４】
【目的】本発明の目的は、広範囲でのデバイス設計が可
能で、しかも素子特性のバラツキが少なく、またしきい
値電圧、耐圧に優れ、歩留り良く製造され、かつ耐環境
性に優れた信頼性の高い薄膜二端子素子を提供すること
である。
能で、しかも素子特性のバラツキが少なく、またしきい
値電圧、耐圧に優れ、歩留り良く製造され、かつ耐環境
性に優れた信頼性の高い薄膜二端子素子を提供すること
である。
【０００５】
【構成】本発明は、第一の導体と第二の導体との間に硬
質炭素膜を介在させてなり、硬質炭素膜に接して、その
下に設けられる導体（以下下部導体と記す）中に含有さ
れる酸素量が８原子％以上３０原子％以下、より好まし
くは１０原子％以上、２５原子％以下であることを特徴
とする薄膜二端子素子に関する。本発明の薄膜二端子素
子の構成およびその作成方法を図１に基づき説明する。
本発明の二端子素子は、基板（図示せず）上に下部導体
１、絶縁体（硬質炭素膜）２、上部導体３および画素電
極４を設けてなる。但し、本発明の薄膜二端子素子は、
この図面のものに限定されるものではない。
質炭素膜を介在させてなり、硬質炭素膜に接して、その
下に設けられる導体（以下下部導体と記す）中に含有さ
れる酸素量が８原子％以上３０原子％以下、より好まし
くは１０原子％以上、２５原子％以下であることを特徴
とする薄膜二端子素子に関する。本発明の薄膜二端子素
子の構成およびその作成方法を図１に基づき説明する。
本発明の二端子素子は、基板（図示せず）上に下部導体
１、絶縁体（硬質炭素膜）２、上部導体３および画素電
極４を設けてなる。但し、本発明の薄膜二端子素子は、
この図面のものに限定されるものではない。
【０００６】基板としては、ガラス、プラスチック等が
用いられる。プラスチックとしては、特にその種類には
制限はないが、ポリエチレンテレフタレート（ＰＥ
Ｔ）、ポリエーテルスルホン（ＰＥＳ）、ポリアリレー
ト、ポリイミド、ポリエーテルエーテルケトン（ＰＥＥ
Ｋ）、ポリエチレンナフタレート（ＰＥＮ）等の耐熱性
プラスチックの使用が好ましい。特にプラスチックの基
板としては、本発明者らが先に提案したように、少なく
とも片面に無機物質からなる薄膜が形成され、プラスチ
ックへの水分の進入を防ぐとともに、プラスチックが含
有している水分等の素子への進入を防ぐことのできるも
の（特開平２−４１７３１３号）がさらに好ましい。
用いられる。プラスチックとしては、特にその種類には
制限はないが、ポリエチレンテレフタレート（ＰＥ
Ｔ）、ポリエーテルスルホン（ＰＥＳ）、ポリアリレー
ト、ポリイミド、ポリエーテルエーテルケトン（ＰＥＥ
Ｋ）、ポリエチレンナフタレート（ＰＥＮ）等の耐熱性
プラスチックの使用が好ましい。特にプラスチックの基
板としては、本発明者らが先に提案したように、少なく
とも片面に無機物質からなる薄膜が形成され、プラスチ
ックへの水分の進入を防ぐとともに、プラスチックが含
有している水分等の素子への進入を防ぐことのできるも
の（特開平２−４１７３１３号）がさらに好ましい。
【０００７】基板上に、ＩＴＯ、ＺｎＯ：Ａｌ，Ｉｎ2
Ｏ3，ＳｎＯ2等の透明導電性薄膜をスパッタリング、蒸
着等の方法により数百〜数千Åの厚さに成膜し、所定の
パターンにエッチングして画素電極４を設けた。次にＡ
ｌ，Ｔａ，Ｔｉ，Ｃｒ，Ｎｉ，Ｃｕ，Ａｕ，Ａｇ，Ｗ，
Ｍｏ，Ｐｔ，Ｎｉ−Ｃｒ等の導電性薄膜をスパッタリン
グ、蒸着等の方法により数百〜数千Åの厚さに成膜し、
エッチングにより所定のパターンにパターニングして下
部導体１を形成した。この下部導体上に、プラズマＣＶ
Ｄ法あるいはイオンビーム法によって、１００〜８００
０Å、好ましくは２００〜６０００Å、さらに好ましく
は３００〜４０００Åの厚さに成膜したのち、所定のパ
ターンにエッチングして硬質炭素膜２を形成した。最後
に、Ｎｉ，Ｐｔ，Ａｇ，Ａｌ，Ｃｒ，Ｔｉ，Ｃｕ，Ａ
ｕ，Ｗ，Ｍｏ，Ｔａ，Ｎｉ−Ｃｒ，ＩＴＯ，ＺｎＯ：Ａ
ｌ，Ｉｎ2Ｏ3，ＳｎＯ2等の導電性薄膜をスパッタリン
グ、蒸着等の方法により数百〜数千Åの厚さに成膜した
後、所定のパターンにエッチングして上部導体３を設け
た。
Ｏ3，ＳｎＯ2等の透明導電性薄膜をスパッタリング、蒸
着等の方法により数百〜数千Åの厚さに成膜し、所定の
パターンにエッチングして画素電極４を設けた。次にＡ
ｌ，Ｔａ，Ｔｉ，Ｃｒ，Ｎｉ，Ｃｕ，Ａｕ，Ａｇ，Ｗ，
Ｍｏ，Ｐｔ，Ｎｉ−Ｃｒ等の導電性薄膜をスパッタリン
グ、蒸着等の方法により数百〜数千Åの厚さに成膜し、
エッチングにより所定のパターンにパターニングして下
部導体１を形成した。この下部導体上に、プラズマＣＶ
Ｄ法あるいはイオンビーム法によって、１００〜８００
０Å、好ましくは２００〜６０００Å、さらに好ましく
は３００〜４０００Åの厚さに成膜したのち、所定のパ
ターンにエッチングして硬質炭素膜２を形成した。最後
に、Ｎｉ，Ｐｔ，Ａｇ，Ａｌ，Ｃｒ，Ｔｉ，Ｃｕ，Ａ
ｕ，Ｗ，Ｍｏ，Ｔａ，Ｎｉ−Ｃｒ，ＩＴＯ，ＺｎＯ：Ａ
ｌ，Ｉｎ2Ｏ3，ＳｎＯ2等の導電性薄膜をスパッタリン
グ、蒸着等の方法により数百〜数千Åの厚さに成膜した
後、所定のパターンにエッチングして上部導体３を設け
た。
【０００８】上部導体および下部導体は、上記のような
各種導電性薄膜を必要に応じて２層以上重ね合せたもの
を用いてもよい。さらに本発明の素子は、上記図１に示
した構成のものに限られるものではなく、上部導体と下
部導体の位置関係を変えた構成、あるいは上部導体と下
部導体の位置関係を変え、かつ上部導体が画素電極を兼
ねた構成のようなものであってもよい。
各種導電性薄膜を必要に応じて２層以上重ね合せたもの
を用いてもよい。さらに本発明の素子は、上記図１に示
した構成のものに限られるものではなく、上部導体と下
部導体の位置関係を変えた構成、あるいは上部導体と下
部導体の位置関係を変え、かつ上部導体が画素電極を兼
ねた構成のようなものであってもよい。
【０００９】本発明の特徴点の１つは、比較的低温でし
かも簡単な工程で形成でき、膜制御性及び機械強度に優
れた低誘電率の硬質炭素膜を使用することで、広範囲で
のデバイス設計が可能で、しかも素子特性のバラツキが
少なく、またしきい値電圧、耐圧に優れ、歩留りの良い
薄膜二端子素子を提供することにある。本発明の特徴点
の２つは、下部導体１に含有される酸素含有量を、８原
子％以上３０原子％以下、より好ましくは１０原子％以
上、２５原子％以下にコントロールすることにより素子
特性の経時変化が少なく、また膜剥離等による欠陥もほ
とんどない信頼性の高い薄膜二端子素子を提供すること
にある。
かも簡単な工程で形成でき、膜制御性及び機械強度に優
れた低誘電率の硬質炭素膜を使用することで、広範囲で
のデバイス設計が可能で、しかも素子特性のバラツキが
少なく、またしきい値電圧、耐圧に優れ、歩留りの良い
薄膜二端子素子を提供することにある。本発明の特徴点
の２つは、下部導体１に含有される酸素含有量を、８原
子％以上３０原子％以下、より好ましくは１０原子％以
上、２５原子％以下にコントロールすることにより素子
特性の経時変化が少なく、また膜剥離等による欠陥もほ
とんどない信頼性の高い薄膜二端子素子を提供すること
にある。
【００１０】下部導体中に含有される酸素量を変化させ
た時の下部導体上の硬質炭素膜の剥離割合を表１に示
す。剥離割合は、ガラス基板上に図１に示す素子を１０
０００個（１００×１００ドット）作製した時の剥離の
生じた素子数の割合として求めた。下部導体の製膜条件
は、Ａｌの場合を記述した。硬質炭素膜は、プラズマＣ
ＶＤ法により１１００Å堆積した。堆積条件は、 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4流量 ：１０ＳＣＣＭ ＲＦパワー：０．６Ｗ／ｃｍ2 とした。
た時の下部導体上の硬質炭素膜の剥離割合を表１に示
す。剥離割合は、ガラス基板上に図１に示す素子を１０
０００個（１００×１００ドット）作製した時の剥離の
生じた素子数の割合として求めた。下部導体の製膜条件
は、Ａｌの場合を記述した。硬質炭素膜は、プラズマＣ
ＶＤ法により１１００Å堆積した。堆積条件は、 圧力 ：０．０３５Ｔｏｒｒ ＣＨ4流量 ：１０ＳＣＣＭ ＲＦパワー：０．６Ｗ／ｃｍ2 とした。
【表１】 表１から下部導体中の酸素含有量が増加するにつれて硬
質炭素膜の剥離割合が減少することがわかる。剥離割合
は１％以下、好ましくは０％が好適であることから下部
導体中の酸素含有量は８原子％以上、好ましくは１０原
子％以上とするのがよい。次に、下部導体中に含有され
る酸素量を変化させたときの素子特性の経時変化量を表
２に示す。特性の経時変化量は、ガラス基板上に図１に
示す素子を作製し、１２Ｖ印加したときの電流値（Ｉo
n）の初期値に対する保持率（Ｉon保持率）で示した。
経時の条件は、８０℃ドライ雰囲気中で１０００時間保
存とした。硬質炭素膜の堆積条件は前述と同じとした。
質炭素膜の剥離割合が減少することがわかる。剥離割合
は１％以下、好ましくは０％が好適であることから下部
導体中の酸素含有量は８原子％以上、好ましくは１０原
子％以上とするのがよい。次に、下部導体中に含有され
る酸素量を変化させたときの素子特性の経時変化量を表
２に示す。特性の経時変化量は、ガラス基板上に図１に
示す素子を作製し、１２Ｖ印加したときの電流値（Ｉo
n）の初期値に対する保持率（Ｉon保持率）で示した。
経時の条件は、８０℃ドライ雰囲気中で１０００時間保
存とした。硬質炭素膜の堆積条件は前述と同じとした。
【表２】 表２から下部導体中の酸素含有量が減少するにつれてＩ
on保持率が増加することがわかる。Ｉon保持率は、８５
％以上、好ましくは９０％以上が好適であることから、
下部導体中の酸素含有量は３０原子％以下、好ましくは
２５原子％以下とするのがよい。この下部導体中の酸素
含有量の制御は、成膜時の圧力と成膜速度を変えること
によって容易に行うことできる。また、その酸素含有量
の分析は、元素分析の常法、例えばＡＥＳ，ＸＰＳ，Ｓ
ＩＭＳ等によって知ることができる。
on保持率が増加することがわかる。Ｉon保持率は、８５
％以上、好ましくは９０％以上が好適であることから、
下部導体中の酸素含有量は３０原子％以下、好ましくは
２５原子％以下とするのがよい。この下部導体中の酸素
含有量の制御は、成膜時の圧力と成膜速度を変えること
によって容易に行うことできる。また、その酸素含有量
の分析は、元素分析の常法、例えばＡＥＳ，ＸＰＳ，Ｓ
ＩＭＳ等によって知ることができる。
【００１１】次に本発明で用いられる硬質炭素膜につい
て詳しく説明する。この膜は、炭素原子及び水素原子を
主要な組織形成元素として非晶質及び微結晶質の少なく
とも一方を含む硬質炭素膜（ｉ−Ｃ膜、ダイヤモンド状
炭素膜、アモルファスダイヤモンド膜、ダイヤモンド薄
膜とも呼ばれる）からなっている。硬質炭素膜の一つの
特徴は気相成長膜であるがために、後述するように、そ
の諸物性が製膜条件によって広範囲に制御できることで
ある。従って、絶縁膜といってもその抵抗値は半絶縁体
から絶縁体までの領域をカバーしており、この意味では
本発明の薄膜二端子素子はＭＩＭ素子は勿論のことそれ
以外でも例えば特開昭６１−２６０２１９号公報でいう
ところのＭＳＩ素子（Melal Semi Insulator）や、ＳＩ
Ｓ素子（半導体−絶縁体−半導体であって、ここでの
「半導体」は不純物を高濃度にドープさせたものであ
る）としても位置付けられるものである。なお、この硬
質炭素膜中には、さらに物性制御範囲を広げるために、
構成元素の一つとして少なくとも周期律表第III族元素
を全構成原子に対し５原子％以下、同じく第IV族元素を
３５原子％以下、同じく第Ｖ族元素を５原子％以下、ア
ルカリ土類金属元素を５原子％以下、アルカリ金属元素
を５原子％、窒素原子を５原子％以下、酸素原子を５原
子％以下、カルコゲン系元素を３５原子％以下、または
ハロゲン系元素を３５原子％以下の量で含有させてもよ
い。これら元素又は原子の量は元素分析の常法例えばオ
ージェ分析によって測定することができる。また、この
量の多少は原料ガスに含まれる他の化合物の量や成膜条
件で調節可能である。こうした硬質炭素膜を形成するた
めには有機化合物ガス、特に炭化水素ガスが用いられ
る。これら原料における相状態は常温常圧において必ず
しも気相である必要はなく、加熱或は減圧等により溶
融、蒸発、昇華等を経て気化し得るものであれば、液相
でも固相でも使用可能である。原料ガスとしての炭化水
素ガスについては、例えばＣＨ4、Ｃ2Ｈ8、Ｃ4Ｈ10等の
パラフィン系炭化水素、Ｃ2Ｈ4等のオレフィン系炭化水
素、ジオレフィン系炭化水素、アセチレン系炭化水素、
さらには芳香族炭化水素などすベての炭化水素を少なく
とも含むガスが使用可能である。また、炭化水素以外で
も、例えば、アルコール類、ケトン類、エーテル類、エ
ステル類などであって、少なくとも炭素元素を含む化合
物であれば使用可能である。本発明における原料ガスか
らの硬質炭素膜の形成方法としては、成膜活性種が直
流、低周波、高周波或いはマイクロ波等を用いたプラズ
マ法により生成されるプラズマ状態を経て形成される方
法が好ましいが、より大面積化、均一性向上及び／又は
低温成膜の目的で低圧下で堆積を行わせしめるのには磁
界効果を利用する方法がさらに好ましい。また、高温に
おける熱分解によっても活性種を形成できる。その他に
も、イオン化蒸着法、或いはイオンビーム蒸着法等によ
り生成されるイオン状態を経て形成されてもよいし、真
空蒸着法或いはスパッタリング法等により生成される中
性粒子から形成されてもよいし、さらには、これらの組
み合せにより形成されてもよい。こうして作製される硬
質炭素膜の堆積条件の一例はプラズマＣＶＤ法の場合、
概ね次の通りである。 ＲＦ出力：０.１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜９５０℃で行なうことができるが、好
ましくは室温〜３００℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少くとも
一方を含む硬質炭素膜が堆積する。硬質炭素膜の諸特性
を表３に示す。 （以下余白）
て詳しく説明する。この膜は、炭素原子及び水素原子を
主要な組織形成元素として非晶質及び微結晶質の少なく
とも一方を含む硬質炭素膜（ｉ−Ｃ膜、ダイヤモンド状
炭素膜、アモルファスダイヤモンド膜、ダイヤモンド薄
膜とも呼ばれる）からなっている。硬質炭素膜の一つの
特徴は気相成長膜であるがために、後述するように、そ
の諸物性が製膜条件によって広範囲に制御できることで
ある。従って、絶縁膜といってもその抵抗値は半絶縁体
から絶縁体までの領域をカバーしており、この意味では
本発明の薄膜二端子素子はＭＩＭ素子は勿論のことそれ
以外でも例えば特開昭６１−２６０２１９号公報でいう
ところのＭＳＩ素子（Melal Semi Insulator）や、ＳＩ
Ｓ素子（半導体−絶縁体−半導体であって、ここでの
「半導体」は不純物を高濃度にドープさせたものであ
る）としても位置付けられるものである。なお、この硬
質炭素膜中には、さらに物性制御範囲を広げるために、
構成元素の一つとして少なくとも周期律表第III族元素
を全構成原子に対し５原子％以下、同じく第IV族元素を
３５原子％以下、同じく第Ｖ族元素を５原子％以下、ア
ルカリ土類金属元素を５原子％以下、アルカリ金属元素
を５原子％、窒素原子を５原子％以下、酸素原子を５原
子％以下、カルコゲン系元素を３５原子％以下、または
ハロゲン系元素を３５原子％以下の量で含有させてもよ
い。これら元素又は原子の量は元素分析の常法例えばオ
ージェ分析によって測定することができる。また、この
量の多少は原料ガスに含まれる他の化合物の量や成膜条
件で調節可能である。こうした硬質炭素膜を形成するた
めには有機化合物ガス、特に炭化水素ガスが用いられ
る。これら原料における相状態は常温常圧において必ず
しも気相である必要はなく、加熱或は減圧等により溶
融、蒸発、昇華等を経て気化し得るものであれば、液相
でも固相でも使用可能である。原料ガスとしての炭化水
素ガスについては、例えばＣＨ4、Ｃ2Ｈ8、Ｃ4Ｈ10等の
パラフィン系炭化水素、Ｃ2Ｈ4等のオレフィン系炭化水
素、ジオレフィン系炭化水素、アセチレン系炭化水素、
さらには芳香族炭化水素などすベての炭化水素を少なく
とも含むガスが使用可能である。また、炭化水素以外で
も、例えば、アルコール類、ケトン類、エーテル類、エ
ステル類などであって、少なくとも炭素元素を含む化合
物であれば使用可能である。本発明における原料ガスか
らの硬質炭素膜の形成方法としては、成膜活性種が直
流、低周波、高周波或いはマイクロ波等を用いたプラズ
マ法により生成されるプラズマ状態を経て形成される方
法が好ましいが、より大面積化、均一性向上及び／又は
低温成膜の目的で低圧下で堆積を行わせしめるのには磁
界効果を利用する方法がさらに好ましい。また、高温に
おける熱分解によっても活性種を形成できる。その他に
も、イオン化蒸着法、或いはイオンビーム蒸着法等によ
り生成されるイオン状態を経て形成されてもよいし、真
空蒸着法或いはスパッタリング法等により生成される中
性粒子から形成されてもよいし、さらには、これらの組
み合せにより形成されてもよい。こうして作製される硬
質炭素膜の堆積条件の一例はプラズマＣＶＤ法の場合、
概ね次の通りである。 ＲＦ出力：０.１〜５０Ｗ／ｃｍ2 圧 力：１０-3〜１０Ｔｏｒｒ 堆積温度：室温〜９５０℃で行なうことができるが、好
ましくは室温〜３００℃ このプラズマ状態により原料ガスがラジカルとイオンと
に分解され反応することによって、基板上に炭素原子Ｃ
と水素原子Ｈとからなるアモルファス（非晶質）及び微
結晶質（結晶の大きさは数１０Å〜数μｍ）の少くとも
一方を含む硬質炭素膜が堆積する。硬質炭素膜の諸特性
を表３に示す。 （以下余白）
【表３】 注）測定法； 比抵抗(ρ) ：コプレナー型セルによるＩ-Ｖ
特性より求める。 光学的バンドギャップ(Egopt)：分光特性から吸収係数
(α)を求め、数１式の関係より決定。
特性より求める。 光学的バンドギャップ(Egopt)：分光特性から吸収係数
(α)を求め、数１式の関係より決定。
【数１】 膜中水素量〔Ｃ（Ｈ）〕：赤外吸収スペクトルから２９
００ｃｍ-1近のピークを積分し、吸収断面積Ａを掛けて
求める。すなわち、 〔Ｃ（Ｈ）〕＝Ａ・∫α（ν）／ν・ｄν ＳＰ3／ＳＰ2比 ：赤外吸収スペクトルを、ＳＰ
3，ＳＰ2にそれぞれ帰属されるガウス関数に分解し、そ
の面積比より求める。 ビッカース硬度（Ｈ） ：マイクロビッカース計によ
る。 屈折率（ｎ） ：エリプソメーターによる。 欠陥密度 ：ＥＳＲによる。 こうして形成される硬質炭素膜はＩＲ吸収法及びラマン
分光法による分析の結果、夫々、図２及び図３に示すよ
うに炭素原子がＳＰ3の混成軌道とＳＰ2の混成軌道とを
形成した原子間結合が混在していることが明らかになっ
ている。ＳＰ3結合とＳＰ2結合の比率は、ＩＲスペクト
ルをピーク分離することで概ね推定できる。ＩＲスペク
トルには、２８００〜３１５０ｃｍ-1に多くのモードの
スペクトルが重なって測定されるが、それぞれの波数に
対応するピークの帰属は明らかになっており、図４に示
したごときガウス分布によってピーク分離を行ないそれ
ぞれのピーク面積を算出し、その比率を求めればＳＰ3
／ＳＰ2を知ることができる。また、前記の硬質炭素膜
は、Ｘ線及び電子線回折分析によれば、アモルファス状
態（ａ−Ｃ：Ｈ）、及び／又は数１０Å〜数μｍ程度の
微結晶粒を含むアモルファス状態にあることが判かる。
一般に量産に適しているプラズマＣＶＤ法の場合には、
ＲＦ出力が小さいほど膜の比抵抗値および硬度が増加
し、また低圧力なほど活性種の寿命が増加するために基
板温度の低温化、大面積での均一化が図れ、かつ比抵
抗、硬度が増加する傾向にある。更に、低圧力ではプラ
ズマ密度が減少するため、磁場閉じ込め効果を利用する
方法は比抵抗の増加には特に効果的である。さらにま
た、この方法（プラズマＣＶＤ法）は常温〜１５０℃程
度の比較的低い温度条件でも同様に良質の硬質炭素膜を
形成できるという特徴を有しているため、薄膜二端子素
子製造プロセスの低温化には最適である。従って、使用
する基板材料の選択自由度が広がり、基板温度をコント
ロールし易いために大面積に均一な膜が得られるという
特徴をもっている。硬質炭素膜の構造、物性は表１に示
したように、広範囲に制御可能であるため、デバイス特
性を自由に設計できる利点もある。さらには膜の誘電率
も３〜５と従来のＭＩＭ素子に使用されていたＴa
2Ｏ5，Ａｌ2Ｏ3，ＳiＮｘ等と比較して小さいため、同
じ電気容量を持った素子を作る場合、素子サイズが大き
くてすむので、それほど微細加工を必要とせず、歩留り
が向上する（駆動条件の関係からＬＣＤとＭＩＭ素子と
の容量比はＣ（ＬＣＤ）：Ｃ（ＭＩＭ）＝１０：１程度
必要である)。さらに膜の硬度が高いため、液晶材料封
入時のラビング工程による損傷が少なくこの点からも歩
留りが向上する。液晶駆動用薄膜二端子素子として好適
な硬質炭素膜は、駆動条件から膜厚が１００〜８０００
Å、比抵抗が１０6〜１０13Ω・ｃｍの範囲であること
が有利である。なお、駆動電圧と耐圧（絶縁破壊電圧）
とのマージンを考慮すると膜厚は２００Å以上であるこ
とが望ましく、また、画素部と薄膜二端子素子部の段差
（セルギャップ差）に起因する色むらが実用上問題とな
らないようにするには膜厚は６０００Å以下であること
が望ましいことから、硬質炭素膜の膜厚は２００〜６０
００Å、比抵抗は５×１０6〜１０12Ω・ｃｍであるこ
とがより好ましい。
００ｃｍ-1近のピークを積分し、吸収断面積Ａを掛けて
求める。すなわち、 〔Ｃ（Ｈ）〕＝Ａ・∫α（ν）／ν・ｄν ＳＰ3／ＳＰ2比 ：赤外吸収スペクトルを、ＳＰ
3，ＳＰ2にそれぞれ帰属されるガウス関数に分解し、そ
の面積比より求める。 ビッカース硬度（Ｈ） ：マイクロビッカース計によ
る。 屈折率（ｎ） ：エリプソメーターによる。 欠陥密度 ：ＥＳＲによる。 こうして形成される硬質炭素膜はＩＲ吸収法及びラマン
分光法による分析の結果、夫々、図２及び図３に示すよ
うに炭素原子がＳＰ3の混成軌道とＳＰ2の混成軌道とを
形成した原子間結合が混在していることが明らかになっ
ている。ＳＰ3結合とＳＰ2結合の比率は、ＩＲスペクト
ルをピーク分離することで概ね推定できる。ＩＲスペク
トルには、２８００〜３１５０ｃｍ-1に多くのモードの
スペクトルが重なって測定されるが、それぞれの波数に
対応するピークの帰属は明らかになっており、図４に示
したごときガウス分布によってピーク分離を行ないそれ
ぞれのピーク面積を算出し、その比率を求めればＳＰ3
／ＳＰ2を知ることができる。また、前記の硬質炭素膜
は、Ｘ線及び電子線回折分析によれば、アモルファス状
態（ａ−Ｃ：Ｈ）、及び／又は数１０Å〜数μｍ程度の
微結晶粒を含むアモルファス状態にあることが判かる。
一般に量産に適しているプラズマＣＶＤ法の場合には、
ＲＦ出力が小さいほど膜の比抵抗値および硬度が増加
し、また低圧力なほど活性種の寿命が増加するために基
板温度の低温化、大面積での均一化が図れ、かつ比抵
抗、硬度が増加する傾向にある。更に、低圧力ではプラ
ズマ密度が減少するため、磁場閉じ込め効果を利用する
方法は比抵抗の増加には特に効果的である。さらにま
た、この方法（プラズマＣＶＤ法）は常温〜１５０℃程
度の比較的低い温度条件でも同様に良質の硬質炭素膜を
形成できるという特徴を有しているため、薄膜二端子素
子製造プロセスの低温化には最適である。従って、使用
する基板材料の選択自由度が広がり、基板温度をコント
ロールし易いために大面積に均一な膜が得られるという
特徴をもっている。硬質炭素膜の構造、物性は表１に示
したように、広範囲に制御可能であるため、デバイス特
性を自由に設計できる利点もある。さらには膜の誘電率
も３〜５と従来のＭＩＭ素子に使用されていたＴa
2Ｏ5，Ａｌ2Ｏ3，ＳiＮｘ等と比較して小さいため、同
じ電気容量を持った素子を作る場合、素子サイズが大き
くてすむので、それほど微細加工を必要とせず、歩留り
が向上する（駆動条件の関係からＬＣＤとＭＩＭ素子と
の容量比はＣ（ＬＣＤ）：Ｃ（ＭＩＭ）＝１０：１程度
必要である)。さらに膜の硬度が高いため、液晶材料封
入時のラビング工程による損傷が少なくこの点からも歩
留りが向上する。液晶駆動用薄膜二端子素子として好適
な硬質炭素膜は、駆動条件から膜厚が１００〜８０００
Å、比抵抗が１０6〜１０13Ω・ｃｍの範囲であること
が有利である。なお、駆動電圧と耐圧（絶縁破壊電圧）
とのマージンを考慮すると膜厚は２００Å以上であるこ
とが望ましく、また、画素部と薄膜二端子素子部の段差
（セルギャップ差）に起因する色むらが実用上問題とな
らないようにするには膜厚は６０００Å以下であること
が望ましいことから、硬質炭素膜の膜厚は２００〜６０
００Å、比抵抗は５×１０6〜１０12Ω・ｃｍであるこ
とがより好ましい。
【００１２】本発明者らは、先に絶縁膜として硬質炭素
膜を使用したＭＩＭ素子を提案したが、絶縁膜の厚さは
２０〜１００Åと薄いものであった。この絶縁膜の場
合、その伝導機構はトンネル伝導であり、むしろ高速ス
イッチやトンネル発光等、超薄膜素子としての応用には
適している。しかし、液晶表示装置等に応用する場合
は、硬質炭素膜のピンホールによる素子の欠陥数は膜厚
が減少にともなって増加し、３００Å以下では特に顕著
になること（欠陥率は１％を超える）、及び、膜厚の面
内分布の均一性（ひいては素子特性の均一性）が確保で
きなくなる（膜厚制御の精度は３０Å程度が限度で、膜
厚のバラツキが１０％を超える）ことから、膜厚は３０
０Å以上であることがより望ましい。また、ストレスに
よる硬質炭素膜の剥離が起こりにくくするため、及び、
より低デューティ比（望ましくは１／１０００以下）で
駆動するために、膜厚は４０００Å以下であることがよ
り望ましい。これらを総合して考慮すると、硬質炭素膜
の膜厚は３００〜４０００Å、比抵抗は１０7〜１０11
Ω・ｃｍであることが一層好ましい。
膜を使用したＭＩＭ素子を提案したが、絶縁膜の厚さは
２０〜１００Åと薄いものであった。この絶縁膜の場
合、その伝導機構はトンネル伝導であり、むしろ高速ス
イッチやトンネル発光等、超薄膜素子としての応用には
適している。しかし、液晶表示装置等に応用する場合
は、硬質炭素膜のピンホールによる素子の欠陥数は膜厚
が減少にともなって増加し、３００Å以下では特に顕著
になること（欠陥率は１％を超える）、及び、膜厚の面
内分布の均一性（ひいては素子特性の均一性）が確保で
きなくなる（膜厚制御の精度は３０Å程度が限度で、膜
厚のバラツキが１０％を超える）ことから、膜厚は３０
０Å以上であることがより望ましい。また、ストレスに
よる硬質炭素膜の剥離が起こりにくくするため、及び、
より低デューティ比（望ましくは１／１０００以下）で
駆動するために、膜厚は４０００Å以下であることがよ
り望ましい。これらを総合して考慮すると、硬質炭素膜
の膜厚は３００〜４０００Å、比抵抗は１０7〜１０11
Ω・ｃｍであることが一層好ましい。
【００１３】
【実施例】次に本発明の実施例を示すが、本発明はこれ
らに限定されるものではない。 実施例１ パイレックス基板上に、図１に示すような薄膜二端子素
子を以下のように作製した。まず、ＩＴＯをスパッタリ
ング法により５００Å厚に堆積後、パターニングして画
素電極４を形成した。次にＡｌを蒸着法により６００Å
厚に堆積後、パターニングして下部導体１を形成した。
Ａｌの成膜条件は以下の通りとした。 圧 力：４．０×１０-6Ｔｏｒｒ 成膜速度：１０Å／ｓｅｃ Ａｌ膜中の酸素量は１５原子％であった。次いで硬質炭
素膜をプラズマＣＶＤ法により９００Å堆積させたの
ち、ドライエッチングによりパターンニングし、絶縁膜
２とした。さらに、この上にＮｉをＥＢ蒸着法により１
０００Å厚に堆積後、パターニングして上部導体３を形
成した。この時硬質炭素膜の成膜条件は以下の通りであ
る。 圧 力：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ＳＣＣＭ ＲＦパワー：０．３Ｗ／ｃｍ2 実施例２ プラスチック基板上に、図６に示すような薄膜二端子素
子を以下のように作製した。まず、ＩＴＯをスパッタリ
ング法により７００Å厚に堆積後、パターンニングして
画素電極４を形成した。次にＡｌを蒸着法により１００
０Å厚に堆積後、パターンニングして下部導体１を形成
した。Ａｌの成膜条件は以下の通りとした。 圧 力：２．０×１０-6Ｔｏｒｒ 成膜速度：１２Å／ｓｅｃ Ａｌ膜中の酸素量は１０原子％であった。次いで硬質炭
素膜をプラズマＣＶＤ法により１１００Å堆積させたの
ち、ＮｉをＥＢ蒸着法により１０００Å堆積させた。Ｎ
ｉ、硬質炭素膜を順次エッチングし、上部導体３、絶縁
膜２を形成した。この時硬質炭素膜の成膜条件は以下の
通りである。 圧 力：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ＳＣＣＭ ＲＦパワー：０．６Ｗ／ｃｍ2
らに限定されるものではない。 実施例１ パイレックス基板上に、図１に示すような薄膜二端子素
子を以下のように作製した。まず、ＩＴＯをスパッタリ
ング法により５００Å厚に堆積後、パターニングして画
素電極４を形成した。次にＡｌを蒸着法により６００Å
厚に堆積後、パターニングして下部導体１を形成した。
Ａｌの成膜条件は以下の通りとした。 圧 力：４．０×１０-6Ｔｏｒｒ 成膜速度：１０Å／ｓｅｃ Ａｌ膜中の酸素量は１５原子％であった。次いで硬質炭
素膜をプラズマＣＶＤ法により９００Å堆積させたの
ち、ドライエッチングによりパターンニングし、絶縁膜
２とした。さらに、この上にＮｉをＥＢ蒸着法により１
０００Å厚に堆積後、パターニングして上部導体３を形
成した。この時硬質炭素膜の成膜条件は以下の通りであ
る。 圧 力：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ＳＣＣＭ ＲＦパワー：０．３Ｗ／ｃｍ2 実施例２ プラスチック基板上に、図６に示すような薄膜二端子素
子を以下のように作製した。まず、ＩＴＯをスパッタリ
ング法により７００Å厚に堆積後、パターンニングして
画素電極４を形成した。次にＡｌを蒸着法により１００
０Å厚に堆積後、パターンニングして下部導体１を形成
した。Ａｌの成膜条件は以下の通りとした。 圧 力：２．０×１０-6Ｔｏｒｒ 成膜速度：１２Å／ｓｅｃ Ａｌ膜中の酸素量は１０原子％であった。次いで硬質炭
素膜をプラズマＣＶＤ法により１１００Å堆積させたの
ち、ＮｉをＥＢ蒸着法により１０００Å堆積させた。Ｎ
ｉ、硬質炭素膜を順次エッチングし、上部導体３、絶縁
膜２を形成した。この時硬質炭素膜の成膜条件は以下の
通りである。 圧 力：０．０３５Ｔｏｒｒ ＣＨ4 流量：１０ＳＣＣＭ ＲＦパワー：０．６Ｗ／ｃｍ2
【００１４】
【効果】本発明の薄膜二端子素子は絶縁膜に硬質炭素膜
を用いており、この硬質炭素膜は、 １） プラズマＣＶＤ法等の気相合成法で作製されるた
め、成膜条件によって物性が広範に制御でき、従ってデ
バイス設計上の自由度が大きい、 ２） 硬質でしかも厚膜にできるため、機械的損傷を受
け難く、また厚膜化によるピンホールの減少も期待でき
る、 ３） 室温付近の低温においても良質な膜を形成できる
ので、基板材質に制約がない、 ４） 膜厚、膜質の均一性に優れているため、薄膜デバ
イス用として適している、 ５） 誘電率が低いので、高度の微細加工技術を必要と
せず、従って素子の大面積化に有利であり、さらに誘電
率が低いので素子の急峻性が高く、Ｉon／Ｉoff 比がと
れるので、低デューティ比での駆動が可能である、等の
特長を有し、また、下部電極中の酸素含有量を特定の範
囲にコントロールすることで耐環境性の点ですぐれてい
るので特に信頼性の高い液晶表示用スイッチング素子と
して好適である。
を用いており、この硬質炭素膜は、 １） プラズマＣＶＤ法等の気相合成法で作製されるた
め、成膜条件によって物性が広範に制御でき、従ってデ
バイス設計上の自由度が大きい、 ２） 硬質でしかも厚膜にできるため、機械的損傷を受
け難く、また厚膜化によるピンホールの減少も期待でき
る、 ３） 室温付近の低温においても良質な膜を形成できる
ので、基板材質に制約がない、 ４） 膜厚、膜質の均一性に優れているため、薄膜デバ
イス用として適している、 ５） 誘電率が低いので、高度の微細加工技術を必要と
せず、従って素子の大面積化に有利であり、さらに誘電
率が低いので素子の急峻性が高く、Ｉon／Ｉoff 比がと
れるので、低デューティ比での駆動が可能である、等の
特長を有し、また、下部電極中の酸素含有量を特定の範
囲にコントロールすることで耐環境性の点ですぐれてい
るので特に信頼性の高い液晶表示用スイッチング素子と
して好適である。
【図１】本発明のＭＩＭ素子の１例を示す図である。
【図２】本発明で使用した硬質炭素膜をＩＲ吸収法で分
析した結果を示すＩＲスペクトル図である。
析した結果を示すＩＲスペクトル図である。
【図３】本発明で使用した硬質炭素膜をラマン分光法で
分析した結果を示すラマンスペクトル図である。
分析した結果を示すラマンスペクトル図である。
【図４】図２のＩＲスペクトルのガウス分布を示す図で
ある。
ある。
【図５】本発明のＭＩＭ素子の他の１例を示す斜視図で
ある。
ある。
１ 下部導体 ２ 絶縁膜 ３ 上部導体 ４ 画素電極
フロントページの続き (72)発明者 高橋 正悦 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 田辺 誠 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 山田 勝幸 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (72)発明者 亀山 健司 東京都大田区中馬込１丁目３番６号 株 式会社リコー内 (56)参考文献 特開 平３−290625（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1365 H01L 49/02
Claims (1)
- 【請求項１】 下部電極と上部電極との間に、絶縁膜を
介在させてなる薄膜二端子素子において、絶縁膜として
硬質炭素膜を使用し下部電極に含有される酸素含有量が
８原子％以上３０原子％以下であることを特徴とする薄
膜二端子素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10164692A JP3155332B2 (ja) | 1991-06-21 | 1992-03-27 | スイッチング素子 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17761091 | 1991-06-21 | ||
| JP3-177610 | 1991-06-21 | ||
| JP10164692A JP3155332B2 (ja) | 1991-06-21 | 1992-03-27 | スイッチング素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05119355A JPH05119355A (ja) | 1993-05-18 |
| JP3155332B2 true JP3155332B2 (ja) | 2001-04-09 |
Family
ID=26442498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10164692A Expired - Fee Related JP3155332B2 (ja) | 1991-06-21 | 1992-03-27 | スイッチング素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3155332B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4541787B2 (ja) * | 2004-07-06 | 2010-09-08 | 株式会社神戸製鋼所 | 表示デバイス |
| JP5096522B2 (ja) * | 2010-05-27 | 2012-12-12 | 株式会社神戸製鋼所 | 表示デバイス |
-
1992
- 1992-03-27 JP JP10164692A patent/JP3155332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05119355A (ja) | 1993-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2799875B2 (ja) | 液晶表示装置 | |
| JP2757207B2 (ja) | 液晶表示装置 | |
| JPH05313210A (ja) | 薄膜積層デバイス | |
| JP3155332B2 (ja) | スイッチング素子 | |
| JP2798963B2 (ja) | 液晶表示装置 | |
| JP3009520B2 (ja) | 薄膜積層デバイス用プラスチック基板およびそれを用いた薄膜積層デバイス | |
| JP2798962B2 (ja) | 液晶表示装置 | |
| JP2854316B2 (ja) | 液晶表示装置 | |
| JPH03163533A (ja) | 薄膜二端子素子 | |
| JP2816172B2 (ja) | Ｍｉｍ素子 | |
| JPH0756194A (ja) | アクティブマトリクス基板および液晶表示装置 | |
| JP2986933B2 (ja) | 薄膜積層デバイス | |
| JP2989285B2 (ja) | 基板付薄膜積層デバイス | |
| JP2798964B2 (ja) | 液晶表示装置 | |
| JPH04113324A (ja) | 液晶表示装置 | |
| JP2987531B2 (ja) | 液晶表示装置 | |
| JP2994056B2 (ja) | 薄膜二端子素子 | |
| JPH03163532A (ja) | 薄膜二端子素子 | |
| JPH06337441A (ja) | 薄膜二端子素子 | |
| JPH03163531A (ja) | アクティブマトリクス基板 | |
| JP2942604B2 (ja) | 液晶表示装置 | |
| JP3234015B2 (ja) | 薄膜積層デバイス | |
| JPH06102538A (ja) | アクティブマトリックス基板 | |
| JPH03238424A (ja) | 液晶表示装置 | |
| JPH03223723A (ja) | アクティブマトリクス基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080202 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090202 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |