JP3153203B2 - アクティブマトリクス型液晶表示装置 - Google Patents
アクティブマトリクス型液晶表示装置Info
- Publication number
- JP3153203B2 JP3153203B2 JP9056899A JP9056899A JP3153203B2 JP 3153203 B2 JP3153203 B2 JP 3153203B2 JP 9056899 A JP9056899 A JP 9056899A JP 9056899 A JP9056899 A JP 9056899A JP 3153203 B2 JP3153203 B2 JP 3153203B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- anodic oxide
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
結晶性珪素を用いた半導体装置で制御するアクティブマ
トリクス型液晶表示装置の構成に関する。特に、その画
素領域の構成に関する。
ジスタ(TFT)を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。
マトリクス状に配置された数百万個もの各画素のそれぞ
れにTFTを配置し、各画素電極に出入りする電荷をT
FTのスイッチング機能により制御するものである。
み込まれ、一種のコンデンサーを形成している。従っ
て、TFTによりこのコンデンサーへの電荷の出入りを
制御することで液晶の電気光学特性を変化させ、液晶パ
ネルを透過する光を制御して画像表示を行うことが出来
る。
晶表示装置における画素領域の構成図を図5に示す。図
5(A)に示す様に、ゲート線501とそれに平行に形
成された容量線502がデータ線503と格子状に交差
している。それらで囲まれた領域内には画素電極504
が配置されている。容量線502と画素電極504は第
1、第2の層間絶縁膜を介して立体的に重なり、保持容
量を形成している。
層を構成する半導体膜であり、506はデータ線とのコ
ンタクト部、507は画素電極とのコンタクト部であ
る。この時の等価回路は図6(A)の様になっている。
はゲート線501およびデータ線503で囲まれた領域
と画素電極504は立体的に重ならないような構造とし
ていた。これは、画素電極が層間絶縁膜を介してデータ
線やゲート線と立体的に重なる構造とすると、その間に
寄生容量が発生して液晶表示の動作速度を落としてしま
うためである。
線やゲート線と画素電極との間には図5(A)に示すよ
うなすきま部分508が生じてしまう。このすきま部分
508は画素電極の縁部分に当たるため電界が乱れて画
像表示がぼやけるといった問題を持つ。また、すきま部
分508から漏れた光が鮮明な画像表示をぼかす原因と
なる。
505に光が照射されると、光励起現象が発生してリー
ク電流が増加するという問題が生じる。
分やTFTの設置箇所等の画像表示を行う必要箇所以外
をブラックマトリクス509で遮光して視野に入らない
ようにする構成が一般的である。ブラックマトリクス5
09としては、クロム(Cr)やチタン(Ti)等がよ
く用いられる。
設けるが故に画像表示可能な領域10が内側にせばめら
れてしまうことになる。即ち、ゲート線501およびデ
ータ線503で囲まれた領域を最大限に有効利用するこ
とが出来ない。また、容量線502はゲート線501と
同じ物質で形成されるため、遮光性を有する場合がほと
んどである。
リクス509を設けることで画像表示可能な領域510
は必要以上に狭くなり、開口率を上げるうえで大きな障
害となっている。
明は、上記従来の問題点を解決するための技術を提供す
るものである。即ち、容量線やブラックマトリクスとい
った液晶パネルの開口率を上げるうえで障害となるもの
を使用せず、高開口率を実現する技術を提供することを
課題とする。
の発明の構成は、遮光性を有した配線と、前記配線を陽
極酸化して得られた陽極酸化膜と、前記陽極酸化膜に接
して前記配線と重なるように形成された画素電極と、を
有することを特徴とする。
た配線と、前記配線を陽極酸化して得られた陽極酸化膜
と、前記陽極酸化膜の上に形成された層間絶縁膜と、前
記層間絶縁膜に形成された開孔と、前記層間絶縁膜及び
前記開孔を覆って形成された画素電極と、を有し、前記
画素電極は前記陽極酸化膜に接して前記配線と重なるよ
うに形成されていることを特徴とする。
図を用いて説明する。図1において、101で示される
のがゲート電極から延在するゲート線、102がTFT
のソース領域と接続する配線電極から延在するデータ線
である。また、103の太線で示されるのがITO等の
透明導電性膜でなる画素電極である。
素電極103とを利用して保持容量104を形成するこ
とである。ただし、ある一つの画素に注目した時、その
画素の保持容量を形成するゲート線が上からN本目のゲ
ート線である時、その保持容量を形成する画素電極はN
+1本目のゲート線により制御される画素TFTによっ
て電圧を印加される。
き込まれる時はその保持容量を形成するゲート線の走査
が終了しているので、保持容量の電圧レベルがゲート電
圧の変化に引っ張られて降下するのを防ぐことが出来
る。
3との間には第1、第2の層間絶縁膜が存在する。しか
しながら、本発明では画素電極103を成膜する前に、
予め保持容量104となる領域を選択的にエッチングし
てある。そのため、保持容量104はゲート線101と
画素電極103との間に陽極酸化膜と第1の層間絶縁膜
との積層膜、または陽極酸化膜のみを有した構造となっ
ている。
比誘電率の高い材料を用いるのが望ましい。なぜなら
ば、比誘電率が高い程、保持容量のキャパシティーを稼
ぐことが出来るからである。また、第1の層間絶縁膜の
膜厚をできる限り薄くすることで同様の効果を得ること
が出来る。
に画素電極103の縁がゲート線101およびデータ線
102の上に重なるようにすることである。即ち、ゲー
ト線101やデータ線102をブラックマトリクスとし
て代用することになる。
とゲート線101またはデータ線102との間で形成さ
れる寄生容量である。しかしながら、本発明においては
第2の層間絶縁膜として低い比誘電率を持つ有機性樹脂
材料や無機性材料を用いるため、寄生容量を極力小さく
することが出来る。
〜5μm程度に膜厚を稼いで成膜するため、寄生容量を
無視しうるレベルに抑えることが可能である。
極酸化膜および第1の層間絶縁膜の比誘電率は第2の層
間絶縁膜の比誘電率よりも高いことが挙げられる。望ま
しくは、第1の層間絶縁膜は比誘電率のできるだけ高い
材料、第2の層間絶縁膜は比誘電率のできるだけ低い材
料を用いると良い。
路は図6(B)で示される構成となる。
線電極から延在するデータ線の形成と同時に、少なくと
もチャネルを形成する領域を遮光する遮光膜105を設
けることで半導体層の光励起を防ぐことが出来る。
する実施例でもって詳細な説明を行うこととする。
て図1で示した構成を有する画素領域を形成する例を示
す。具体的にはゲート線とデータ線でもってブラックマ
トリクスを代用する技術と、ゲート線でもって容量線を
代用する技術の詳細な説明を行なうこととする。
構成する画素TFTの作製工程図である。まず、表面に
下地膜として2000Åの絶縁膜を有したガラス基板301
の上に、図示しない非晶質珪素膜500 Åの厚さに成膜す
る。絶縁膜は酸化珪素(SiO2)、酸化窒化珪素(S
iOXNY)、窒化珪素膜(SiN)等をプラズマCV
D法や減圧熱CVD法により成膜すれば良い。
またはレーザーアニール、もしくは両者を併用するなど
の手段により結晶化する。また、結晶化の際、結晶化を
助長する金属元素を添加すると効果的である。
結晶性珪素膜をパターニングして島状半導体層302を
形成する。島状半導体層302を形成したら、後にゲー
ト絶縁膜として機能する酸化珪素膜303を1500Åの厚
さに成膜する。勿論、酸化窒化珪素膜や窒化珪素膜であ
っても良い。
3000Åの厚さに成膜する。本実施例では、0.2 wt%の
スカンジウムを含有したアルミニウム膜を用いる。スカ
ンジウムは加熱処理等の際にアルミニウム表面に発生す
るヒロックやウィスカーといった突起物を抑える効果を
持つ。このアルミニウム膜304は後にゲート電極とし
て機能する。
図3(A)の状態が得られたら、電解溶液中でアルミニ
ウム膜304を陽極として陽極酸化を行う。電解溶液と
しては、3%の酒石酸のエチレングリコール溶液をアン
モニア水で中和して、PH=6.92に調整したものを
使用する。また、白金を陰極として化成電流5mA、到
達電圧10Vとして処理する。
陽極酸化膜は、アルミニウム膜304をパターニングす
る際にフォトレジストとの密着性を高める効果がある。
また、電圧印加時間を制御することで膜厚を制御でき
る。
グして、図示しないゲート電極を形成する。ただし、実
質的にゲート電極として機能するのは最終的に残存する
内部の一部分である。
陽極酸化膜305を形成する。電解溶液は3%のシュウ
酸水溶液とし、白金を陰極として化成電流2〜3mA、
到達電圧8Vとして処理する。
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜305の長さを制御できる。
使用した図示しないフォトレジストを専用の剥離液で除
去した後、3度目の陽極酸化を行い、図3(B)の状態
を得る。
酸のエチレングリコール溶液をアンモニア水で中和し
て、PH=6.92に調整したものを使用する。そし
て、白金を陰極として化成電流5〜6mA、到達電圧1
00Vとして処理する。
常に緻密、かつ、強固である。そのため、ド−ピング工
程などの後工程で生じるダメージや熱からゲート電極3
07を保護する効果を持つ。
グされにくいため、コンタクトホール開孔の際にエッチ
ング時間が長くなる問題がある。そのため、1000Å以下
の厚さにするのが望ましい。
ート電極307をマスクとして酸化珪素膜303をドラ
イエッチングし、ゲート絶縁膜308を形成する。
半導体層302に不純物を注入する。例えば、Nチャネ
ル型TFTを作製するならば、不純物としてP+イオン
を、Pチャネル型TFTを作製するならば、不純物とし
てB+イオンを注入すれば良い。
ドーピングを行う。なお、本実施例ではP+イオンの注
入を加速電圧90kV、ドーズ量3×1013原子/c
m2で行う。
酸化膜305がマスクとなり、後にソース/ドレインと
なる領域309、310が自己整合的に形成される。
(図3(C))
極酸化膜305を除去して、2度目のドーピングを行
う。なお、2度目のP+イオンの注入は加速電圧10k
V、ドーズ量5 ×1014原子/cm2で行う。
り、ソース領域309、ドレイン領域310と比較して
不純物濃度の低い、低濃度不純物領域311、312が
自己整合的に形成される。
が全く注入されないため、TFTのチャネルとして機能
する領域313が自己整合的に形成される。
域(またはLDD領域)312は、チャネル領域313
とドレイン領域310との間に高電界が形成されるのを
抑制する効果を持つ。
300mJ/cm2のエネルギー密度で照射することによって、
イオン注入されたP+イオンの活性化を行なう。なお、
活性化は300 〜450 ℃2hr の熱アニールによっても良い
し、レーザーアニールと熱アニールとを併用しても良
い。
CVD法により成膜する。層間絶縁膜314としては、
酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いるこ
とができる。この第1の層間絶縁膜314は図1におい
て保持容量104の絶縁層となるため、できるだけ比誘
電率の高い絶縁膜を用いることが望ましい。そのため、
本実施例では比誘電率が約7である窒化珪素膜を用い
る。また、その膜厚は1000Å程度に薄くすることで容量
を稼ぐことが可能である。
ース領域309にコンタクトホールを形成して、図示し
ないアルミニウム膜を3000Åの厚さに成膜する。次い
で、図示しないアルミニウム膜をパターニングして、ソ
ース電極315と遮光膜316を形成する。遮光膜31
6は、チャネル領域313の周辺部に光が照射されてキ
ャリアが励起するのを防ぐ役割を担う。(図3(D))
覆って第2の層間絶縁膜317を1〜5μmの厚さに成
膜する。この第2の層間絶縁膜317は有機性樹脂材料
や無機性材料を用いることが出来るが、本実施例では有
機性樹脂材料としてポリイミドを用いる。
ニングして、保持容量を形成するための開孔をゲート線
上に形成した後、透明導電性膜でなる画素電極318を
形成する。(図3(E))
01やデータ線102で構成される配線をブラックマト
リクスとして活用すると、画素電極と配線との間の寄生
容量が問題となる。しかしながら、樹脂材料は比誘電率
が2.8 〜3.4 であり、窒化珪素膜等の珪化膜と比較して
低く、さらに容易に膜厚を稼ぐことができるため、寄生
容量を問題ないレベルとすることが可能である。
性を示すため、その上に形成された画素電極318も良
好な平坦性を示し、セル組みの際のラビング不良や液晶
への印加電界の乱れをなくすことが出来る。
構造の画素TFTが作製される。また、本実施例では説
明していないが、同一基板上に駆動回路を組み込む場合
はドライバーTFTと画素TFTを同時に作製すること
になる。
と同じ工程で作製される。ただし、画素電極は必要な
く、図3(D)においてソース電極315、遮光膜31
6を形成すると同時にドレイン電極を形成することで完
成することになる。
保持容量104を分断した断面図を図4に示す。図4
(A)において、401はゲート絶縁膜、402はゲー
ト電極から延在するゲート線、403は陽極酸化膜であ
る。
404は膜厚が1000Å程度と薄く、かつ、高比誘電率で
あるので画素電極405とゲート線402との間に保持
容量として機能しうるコンデンサーを形成する。なお、
406で示されるのは、隣接する別の画素の画素電極端
である。
402と立体的に重なるため、ゲート線402にブラッ
クマトリクスと同等の効果を付与することが出来る。こ
の場合、樹脂材料でなる第2の層間絶縁膜407は膜厚
が1〜5μmと厚く、かつ、低比誘電率であるので透明
電極405とゲート線402との間に形成される寄生容
量の影響は無視することが出来る。
絶縁層として陽極酸化膜のみを用いた構造とすることも
可能である。この時、保持容量の厚さを500 〜1000Å程
度まで薄くすることが出来る。
して薄い高比誘電率の材料を用い、第2の層間絶縁膜と
して厚い低誘電率の材料を用いることが本発明の必要条
件である。
の容量線として代用することと、ゲート線およびデータ
線を従来のブラックマトリクスとして代用することが出
来る。即ち、アクティブマトリクス型液晶表示装置にお
いて高い開口率を実現することが可能となる。 〔実施例2〕本実施例では、実施例1の島状半導体層の
形状を変化させた例を説明する。画素TFTやドライバ
TFTの作製工程は既に実施例1で詳細に説明したので
ここでは省略する。
ト線、202がデータ線、203が活性層を構成する島
状半導体層である。図2が示す通り、ゲート線201は
そのままゲート電極として機能する。
完全にゲート線201およびデータ線202によって遮
光される点である。このため、画像表示領域には画素電
極204とのコンタクト部分のみが突出する構成とな
る。従って、実施例1で必要であったアルミニウム膜で
なる遮光膜316を設ける必要もない。
01が画素電極204と陽極酸化膜と第1の層間絶縁膜
との積層膜または陽極酸化酸化膜のみを介して保持容量
205を形成し、ゲート線201およびデータ線202
がブラックマトリクスの役割を果たしている。
領域を最大限に活用した90%以上の高開口率を有する
液晶表示装置を作製することが可能である。 〔実施例3〕
おいて島状半導体層に付加価値を加えた例を説明する。
具体的には、チャネル領域のチャネル長およびチャネル
幅がTFTのオン状態とオフ状態とで変化する構造を採
る例である。
れているもので、その主旨は、TFTがオフ状態の時に
実質的にチャネル長を長く、チャネル幅を狭くすること
でオフ電流を低減するものである。以下にその技術の概
要を説明する。
て形成した島状半導体層701である。後にチャネルと
して機能する領域702に対しては選択的にイオン注入
が行なわれる。例えば、Nチャネル型TFTを作製する
場合、P+イオンを1×1012〜1×1014原子/
cm2、好ましくは3×1012〜3×1013原子/
cm2のドーズ量でドーピングする。
注入された領域703〜705が形成される。この領域
703〜705は必ずしも図7の様に島状半導体層の外
縁に接してなくても構わない。即ち、後にチャネルとな
る領域702の内に島状に点在するような状態であって
も良い。
体層を用いて作製したTFTの電気特性の概略を図8を
用いて説明する。
802はドレイン領域であり、803〜805は前述の
ように予めイオン注入した領域であり、浮島領域と呼ぶ
こととする。この時、ドーピングされていない実質的に
真性な半導体領域(ベース領域と呼ぶこととする)80
6と、浮島領域803〜805との境界はポテンシャル
バリアが高い。そのため、Nチャネル型TFTがオフ状
態の時はベース領域806の矢印に沿って僅かに電子が
移動する。この電子の移動がオフ電流(またはリーク電
流)として観測される。
の時はベース領域806が反転して浮島領域803〜8
05とのポテンシャルバリアが無視しうる程度となるた
め、図8(B)の矢印で示すような経路で大量の電子が
移動する。この電子の移動がオン電流として観測され
る。
でポテンシャルバリアが変化する様子を図9を用いて概
略説明する。なお、図9においてVgはゲート電圧(V
g>0)、Ecは伝導帯、Evは価電子帯、Efはフェ
ルミレベルを表している。
ートに負電圧が印加された状態)の時、ベース領域80
6においては図9(A)のようなバンド状態となってい
る。即ち、少数キャリアであるホールが半導体表面に集
まり、電子が払われた状態にあるため、ソース/ドレイ
ン間の電子の移動は極めて少ない。
ンを注入してあるため、フェルミレベルEfは伝導帯E
cの近くへと押し上げられている。この時、浮島領域8
03〜805においては図9(B)のようなバンド状態
となっている。
である浮島領域803〜805においてはゲートに負電
圧を印加しても、エネルギーバンドは僅かにしか曲がら
ない。
価電子帯のエネルギーと図9(B)における半導体表面
の価電子帯のエネルギーとのエネルギー差がポテンシャ
ルバリアに相当する。そのため、電子がベース領域80
6と浮島領域803〜805を往復することはない。
ートに正電圧が印加された状態)の時、ベース領域80
6においては図9(C)のようなバンド状態となってい
る。即ち、多数キャリアである電子が半導体表面に蓄積
されるため、ソース/ドレイン間には電子の移動が生じ
る。
は図9(D)のようなバンド状態となっている。図9
(D)に示す様に、前述のゲートに負電圧を印加した時
同様、N型を示す半導体層である浮島領域803〜80
5においてはゲートに正電圧を印加してもエネルギーバ
ンドは殆ど曲がらない。
ェルミレベルEfは伝導帯Ecの近くに押し上げられて
いるため、伝導体には多数の電子が常に存在している。
ベース領域806および浮島領域803〜805は共に
電子が移動し易いバンド状態となっているため、ベース
領域806および浮島領域803〜805の境界のポテ
ンシャルバリアは無視することが出来る。
6のみが電子の移動経路となり、オン状態ではベース領
域806および浮島領域803〜805が電子の移動経
路となる。
比べ、オン状態の時のW/L比は遙に大きくなり、オン
電流を損なうことなくオフ電流を低減することが可能で
ある。これにより、オン/オフ電流比を大きくすること
が出来る。
状半導体層を極力小さくすることが出来る上、オン/オ
フ電流比を大きくすることが出来る。従って、例えば図
1に示すような回路構成を採った場合においても、開口
率を落とすことなく高性能な画素TFTを配置すること
が可能である。
施例3において、保持容量の形状を変化させた例を示
す。TFTや保持容量の作製工程は実施例1と同様であ
るので、ここでは説明を省略する。
10に示す。図10(A)において、11はゲート絶縁
膜、12はゲート電極から延在するゲート線、13は陽
極酸化膜である。
膜14は膜厚が1000Å程度と薄く、かつ、高比誘電率で
あるので画素電極15とゲート線12との間に保持容量
として機能しうるコンデンサーを形成する。なお、16
で示されるのは、隣接する別の画素の画素電極端であ
る。
は、図4(A)がゲート線の上面でのみ容量を形成して
いるのに対し、図10(A)ではゲート線の上面と側面
で容量を形成している点である。
と立体的に重なるため、ゲート線12にブラックマトリ
クスと同等の効果を付与することが出来る。この場合、
樹脂材料でなる第2の層間絶縁膜17は膜厚が1〜5μ
mと厚く、かつ、低比誘電率であるので画素電極15と
ゲート線12との間に形成される寄生容量の影響は無視
することが出来る。
の絶縁層として陽極酸化膜のみを用いた構造とすること
も可能である。この時、保持容量の厚さを500 〜1000Å
程度まで薄くすることが出来る。
さらに大きく確保することが出来る。即ち、アクティブ
マトリクス型液晶表示装置において高い開口率と高精彩
な画像表示を実現することが可能となる。
縁膜としてLPD(Liquid PhaseDepo
sition)法により塗布した絶縁膜を利用する例を
示す。勿論、実施例1で示した様に、低比誘電率であり
膜厚を容易に稼げるものであることが重要である。な
お、画素TFTやドライバTFTの作製工程は既に実施
例1で詳細に説明したのでここでは省略する。
被膜形成の概要は以下の手順による。なお、説明は無機
性材料である酸化珪素系被膜(SiOX)の場合につい
て行なうが、他の無機性材料としてSiOF膜(比誘電
率3.2 〜3.3 )や有機性樹脂材料としてポリイミド(比
誘電率2.8 〜3.4 )等を用いることも出来る。
SiO2:xH2Oを加えて3hrの攪拌を行なう。こ
の時の処理温度は30℃に保持しておく。次に、攪拌後
の溶液を濾過して、所望の濃度の溶液となるように調節
する。調節が終了したら、ウォーターバス等で50℃に
達するまで温めながら攪拌する。
また、例えばこの溶液にH3BO3を加えれば膜中にB
+イオンを含有した酸化珪素系被膜(いわゆるBSGと
呼ばれる被膜)を形成することが出来る。
体を浸した後、純粋でリンスして乾燥させれば被膜形成
は完了する。なお、有機性樹脂材料を塗布するのであれ
ば、所望の被膜塗布用溶液を準備し、LPD法により被
膜形成を行えば良い。
げられ、比誘電率は2.8 〜3.4 と低い。この場合、スピ
ナー上に保持した被処理基体上に被膜塗布用溶液を塗布
し、スピナーを2000rpm で回転させることで被膜を形成
する。被膜形成後は300 ℃30min 程度のベークを行い膜
質を改善する。
容易に所望の被膜を形成することが出来る。即ち、スル
ープットを大幅に向上することが可能である。また、溶
液に浸す時間(スピナーを用いる場合は回転数等)や溶
液濃度で自在に膜厚を調節できるため、厚く平坦な被膜
を形成し易い。
ば、まずゲート線を容量線として代用することが可能と
なる。また、本明細書で開示する第2の発明によれば、
ゲート線およびデータ線をブラックマトリクスとして代
用することが出来る。
クマトリクスを設けずに画素領域を構成できるため、ゲ
ート線およびデータ線で囲まれた領域を最大限に有効利
用して、90%以上の高開口率を実現することが可能と
なる。
す図。
す図。
の構成を示す図。
を示す図。
Claims (12)
- 【請求項1】 遮光性を有した配線と、 前記配線を陽極酸化して得られた陽極酸化膜と、 前記陽極酸化膜の上に形成された層間絶縁膜と、 前記層間絶縁膜に形成された開孔と、 前記層間絶縁膜及び前記開孔を覆って形成された画素電
極と、 を有し、 前記画素電極は前記陽極酸化膜に接して前記配線と重な
るように形成されていることを特徴とするアクティブマ
トリクス型液晶表示装置。 - 【請求項2】 請求項1において、前記遮光性を有した
配線、前記陽極酸化膜及び前記画素電極は保持容量を形
成していることを特徴とするアクティブマトリクス型液
晶表示装置。 - 【請求項3】 遮光性を有した配線と、 前記配線を陽極酸化して得られた陽極酸化膜と、 前記陽極酸化膜の上に形成された層間絶縁膜と、 前記層間絶縁膜の上に形成された画素電極と、 を有するアクティブマトリクス型液晶表示装置であっ
て、 前記遮光性を有した配線、前記陽極酸化膜及び前記画素
電極は保持容量を形成しており、前記保持容量を形成し
ている部分において前記層間絶縁膜が除去されているこ
とを特徴とするアクティブマトリクス型液晶表示装置。 - 【請求項4】 請求項1乃至3のいずれか一において、
前記陽極酸化膜の比誘電率は前記層間絶縁膜の比誘電率
よりも高いことを特徴とするアクティブマトリクス型液
晶表示装置。 - 【請求項5】 請求項1乃至4のいずれか一において、
前記層間絶縁膜は有機性樹脂材料又は無機性材料でなる
ことを特徴とするアクティブマトリクス型液晶表示装
置。 - 【請求項6】 遮光性を有した配線と、 前記配線を陽極酸化して得られた陽極酸化膜と、 前記陽極酸化膜の上に形成された第1の層間絶縁膜と、 前記第1の層間絶縁膜の上に形成された第2の層間絶縁
膜と、 前記第2の層間絶縁膜に形成された開孔と、 前記第2の層間絶縁膜及び前記開孔を覆って形成された
画素電極と、 を有し、 前記画素電極は前記第1の層間絶縁膜に接して前記配線
及び前記陽極酸化膜と重なるように形成されていること
を特徴とするアクティブマトリクス型液晶表示装置。 - 【請求項7】 請求項6において、前記遮光性を有した
配線、前記陽極酸化膜、前記第1の層間絶縁膜及び前記
画素電極は保持容量を形成していることを特徴とするア
クティブマトリクス型液晶表示装置。 - 【請求項8】 遮光性を有した配線と、 前記配線を陽極酸化して得られた陽極酸化膜と、 前記陽極酸化膜の上に形成された第1の層間絶縁膜と、 前記第1の層間絶縁膜の上に形成された第2の層間絶縁
膜と、 前記第2の層間絶縁膜の上に形成された画素電極と、 を有するアクティブマトリクス型液晶表示装置であっ
て、 前記遮光性を有した配線、前記陽極酸化膜、前記第1の
層間絶縁膜及び前記画素電極は保持容量を形成してお
り、前記保持容量を形成している部分において前記第2
の層間絶縁膜が除去されていることを特徴とするアクテ
ィブマトリクス型液晶表示装置。 - 【請求項9】 請求項6乃至8のいずれか一において、
前記陽極酸化膜及び前記第1の層間絶縁膜の比誘電率は
前記第2の層間絶縁膜の比誘電率よりも高いことを特徴
とするアクティブマトリクス型液晶表示装置。 - 【請求項10】 請求項6乃至9のいずれか一におい
て、前記第2の層間絶縁膜は有機性樹脂材料又は無機性
材料でなることを特徴とするアクティブマトリクス型液
晶表示装置。 - 【請求項11】 請求項6乃至10のいずれか一におい
て、前記第1の層間絶縁膜は酸化珪素膜、酸化窒化珪素
膜又は窒化珪素膜であることを特徴とするアクティブマ
トリクス型液晶表示装置。 - 【請求項12】 請求項1乃至11のいずれか一におい
て、前記遮光性を有した配線はアルミニウム膜でなるこ
とを特徴とするアクティブマトリクス型液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9056899A JP3153203B2 (ja) | 1999-03-31 | 1999-03-31 | アクティブマトリクス型液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9056899A JP3153203B2 (ja) | 1999-03-31 | 1999-03-31 | アクティブマトリクス型液晶表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2620996A Division JP3126654B2 (ja) | 1996-01-19 | 1996-01-19 | アクティブマトリクス型液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11311810A JPH11311810A (ja) | 1999-11-09 |
JP3153203B2 true JP3153203B2 (ja) | 2001-04-03 |
Family
ID=14002043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9056899A Expired - Fee Related JP3153203B2 (ja) | 1999-03-31 | 1999-03-31 | アクティブマトリクス型液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3153203B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030028976A (ko) * | 2001-10-05 | 2003-04-11 | 비오이 하이디스 테크놀로지 주식회사 | 기생캐패시터 구조를 갖는 액정표시장치 |
US8933452B2 (en) | 2009-11-30 | 2015-01-13 | Sharp Kabushiki Kaisha | Active matrix substrate, production method, and display device |
JP5919636B2 (ja) | 2011-04-01 | 2016-05-18 | セイコーエプソン株式会社 | 電気光学装置、電子機器、電気光学装置の製造方法 |
-
1999
- 1999-03-31 JP JP9056899A patent/JP3153203B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11311810A (ja) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3593212B2 (ja) | 表示装置 | |
US5686328A (en) | Semiconductor device and process for fabricating the same | |
US10546885B2 (en) | Thin film transistor and display substrate, fabrication method thereof, and display device | |
JP6142230B2 (ja) | 薄膜半導体装置 | |
JPH1197711A (ja) | 薄膜トランジスタとその製造方法 | |
JP3696687B2 (ja) | 液晶表示装置およびその作製方法 | |
KR19980016968A (ko) | 셀프얼라인 박막트랜지스터 제조방법 | |
EP3621120B1 (en) | Thin film transistor and preparation method therefor, array substrate and preparation method therefor | |
JP2020004861A (ja) | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 | |
KR100928490B1 (ko) | 액정표시패널 및 그 제조 방법 | |
KR100333276B1 (ko) | 액정표시장치의 tft 및 그 제조방법 | |
US6180982B1 (en) | Semiconductor device and method of making thereof | |
KR101402261B1 (ko) | 박막 트랜지스터의 제조 방법 | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
JP3153203B2 (ja) | アクティブマトリクス型液晶表示装置 | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
JP2001125510A (ja) | アクティブマトリクス型el表示装置 | |
JP3126654B2 (ja) | アクティブマトリクス型液晶表示装置 | |
JP3904646B2 (ja) | 液晶表示装置の作製方法 | |
JP3126655B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR20100130523A (ko) | 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법 | |
JP3238072B2 (ja) | 薄膜トランジスタ | |
JPH07153971A (ja) | 半導体装置およびその作製方法 | |
JPH1187714A (ja) | 薄膜トランジスタの製造方法および薄膜トランジスタ | |
JPH10142624A (ja) | 電気光学装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120126 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130126 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |