JP3134530B2 - Ｆｓｋ受信機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、移動通信用受信器に利
用する。

【０００２】本発明はＦＳＫ（Frequency Shift Keyin
g）受信機に利用する。特に、ＰＬＬ（Phase Locked Lo
op)局部発振回路を用いた直交検波受信機の低消費電流
化技術に関する。

【０００３】本発明はバッテリセービングを行っている
呼出待機形の受信装置に利用する。

【０００４】

【従来の技術】近年集積回路技術の進歩によって受信機
の小型化が進んできた。しかし無線部を例にとると回路
の基本方式が同じであるため集積化が不可能か、あるい
は困難な素子の存在により小型化の限界に近づいている
のが現状である。たとえば、スーバーヘテロダイン受信
機においては高周波、中間周波フィルター等が大きな面
積を必要としている。そこで小型、軽量化のために直交
検波受信方式が考えられている。

【０００５】直交検波受信方式は、回線周波数と局部発
振周波数とを等しく、ミキサによって受信周波数と局部
発振周波数のビートをとりだし、低域通過フィルタによ
りベースバンド信号のみとし、このビートをリミッタ回
路で振幅制限をしたあと復調処理をして復調信号を得る
方式である。

【０００６】直交検波受信方式では、局部発振周波数と
回線周波数が一致しているために中間周波数がゼロとな
るのでイメージ周波数が存在しないことが特徴である。

【０００７】このことは高周波増幅器、中間周波数増幅
器において、イメージ周波数を減衰するための選択性の
高いフィルターを全く必要としないことを意味してい
る。

【０００８】また隣接チャネル妨害波を減衰させるため
のチャネル・フィルターは、中間周波数がゼロであるこ
とから低周波のアクティブフィルターで構成が可能であ
り、集積回路上に実現可能となる。

【０００９】また、従来技術として、多くの回線周波数
を１つの水晶振動子で扱えるＰＬＬ技術を用いたＦＳＫ
受信機がある。

【００１０】選択呼出受信機のように地域によって回線
周波数が設定されている場合、被呼出者が他の地域に移
動したときは、固定局部発振周波数の選択呼出受信機は
呼出することが不可能であるのに対して、ＰＬＬを局部
発振回路に用いた選択呼出受信機では問題なく呼出する
ことが可能である。以上述べたように直交検波受信方式
を用いることにより高周波フィルタ、中間周波フィルタ
等を削除することが可能となるために受信機の小型化、
軽量化が実現可能となる。

【００１１】また直交検波受信方式を用いることにより
高周波フィルタ等が不要になるために、シングルスーパ
ーヘテロダイン方式において必要であった周波数毎の高
周波フィルタの変更は必要なくなる。

【００１２】

【発明が解決しようとする課題】ところが固定の水晶発
振回路と比較してＰＬＬ局部発振回路はＰＬＬ制御を行
うために消費電流が増加する問題があった。すなわち、
バッテリセービング則にしたがって自局の信号のタイミ
ングが到来すると、そのタイミング開始時刻より少し前
にＰＬＬ回路を起動させて、ＰＬＬ回路の発振周波数を
安定させることが必要であった。特に電池駆動で電池の
容量が少ない選択呼出受信機においてはこのために電池
寿命が短くなり大きな問題であった。

【００１３】本発明は、このような背景に行われたもの
であり、ＰＬＬ局部発振回路を用いても消費電力の低い
ＦＳＫ受信機を提供することを目的とする。

【００１４】

【課題を解決するための手段】本発明は、２値デジタル
信号で周波数変調された変調波を受信して増幅する高周
波増幅器と、ＰＬＬ局部発振回路と、このＰＬＬ局部発
振回路より出力される回線周波数と同一の局部発振周波
数および前記変調波からベースバンド信号を発生するミ
キサ回路と、このベースバンド信号の信号処理を行い復
調信号を得る直交検波復調回路と、この復調信号よりビ
ット同期、フレーム同期をとり同期信号を出力する同期
検出回路と、バッテリセービング則にしたがい自グルー
プ以外の信号のタイミングに対して受信を停止する間欠
受信回路とを含むＦＳＫ受信機である。

【００１５】ここで、本発明が特徴とするところは、前
記ベースバンド信号より前記回線周波数と前記局部発振
周波数の周波数差を検出しあらかじめ設定された設定値
を越えたときに検出信号を出力する周波数検出回路と、
この検出信号を用いて前記ＰＬＬ局部発振回路の動作を
制御する制御信号を出力する制御回路とを備え、この制
御回路には、前記検出信号が入力されたとき、次に受信
する自グループの信号のタイミングにおいてあらかじめ
設定された時間だけ早く前記ＰＬＬ局部発振回路の動作
を開始させる手段を備えたところにある。

【００１６】前記周波数検出回路は、前記ベースバンド
信号の周波数検波信号を出力する手段と、この周波数検
波信号の平均値電圧を出力する手段と、この平均値電圧
にオフセット電圧を重畳する手段と、前記周波数検波信
号と前記重畳する手段からの出力とを比較し前記検出信
号を出力する手段とを備えることが望ましい。

【００１７】

【作用】周波数検出回路は搬送波同期状態を監視し、僅
かに同期はずれが発生したことを検出すると、検出信号
を制御回路に送出する。

【００１８】制御回路はＰＬＬ動作を制御し、この周波
数検出回路から検出信号が送出されないときは、ＰＬＬ
局部発振回路の発振周波数にずれがないのでＰＬＬ先行
動作時間は短時間でよいと判断し、ＰＬＬ先行動作時間
を短縮させる。同期はずれが検出されているときに限
り、ＰＬＬ先行動作を早めに行う。

【００１９】

【実施例】本発明実施例の構成を図１を参照して説明す
る。図１は本発明実施例装置のブロック構成図である。

【００２０】本発明は、２値デジタル信号で周波数変調
された変調波を受信して増幅する高周波増幅器１０１
と、ＰＬＬ局部発振回路１０９と、このＰＬＬ局部発振
回路１０９より出力される回線周波数と同一の局部発振
周波数および前記変調波からベースバンド信号を発生す
るミキサ回路１０２と、このベースバンド信号の信号処
理を行い復調信号を得る直交検波復調回路１０５と、こ
の復調信号よりビット同期、フレーム同期をとり同期信
号を出力する同期回路１１４と、バッテリセービング則
にしたがい自グループ以外の信号のタイミングに対して
受信を停止する間欠動作回路１１５とを含むＦＳＫ受信
機である。

【００２１】ここで、本発明の特徴とするところは、前
記ベースバンド信号より前記回線周波数と前記局部発振
周波数の周波数差を検出しあらかじめ設定された設定値
を越えたときに検出信号を出力する周波数検出回路１１
０と、この検出信号を用いてＰＬＬ局部発振回路１０９
の動作を制御する制御信号を出力する制御回路１１３と
を備え、この制御回路１１３には、前記検出信号が入力
されたとき、次に受信する自グループの信号のタイミン
グにおいてあらかじめ設定された時間だけ早く前記ＰＬ
Ｌ局部発振回路の動作を開始させる手段を備えたところ
にある。

【００２２】次に、本発明実施例の動作を図１ないし図
３を参照して説明する。図２は変調信号を検波するとき
の信号状態を示す図である。図３は復調回路を示す図で
ある。

【００２３】２値デジタル信号で周波数変調された受信
波は、高周波増幅器１０１で増幅され、２分割されてそ
れぞれミキサ回路１０２に入力される。また局部発振周
波数は電圧制御発振回路１１１より９０度移相器１０８
に入力され位相を＋４５度、−４５度づつまわされてミ
キサ回路１０２に入力される。このような回路構成をと
ることにより、９０度位相のずれた信号がミキサ回路１
０２よりベースバンドへ周波数変換され、出力される。
前述したように回線周波数と局部発振周波数は一致して
いるのでベースバンド信号はビート周波数となる。低域
通過フィルタ１０３はベースバンド信号のみを取り出す
ことと、雑音の帯域制限を行うものである。ベースバン
ド信号は各々リミッタ回路１０４に入力されて２値化さ
れた信号Ｉ，Ｑが得られる。この信号波形は、図２に示
すようになる。ここでデータは変調信号を示すものとす
る。信号Ｉ，Ｑを復調回路１０５に入力することにより
周波数検波が行われることが示される。復調回路１０５
は図３に示すようにＤフリップフロップ・フロップで構
成される。Ｄフリップ・フロップのクロック入力ＣＬを
信号Ｉ、データ入力Ｄを信号Ｑとするとクロックの立ち
上がりでデータをカウントする場合、出力はＬのように
なりＩ，Ｑの位相が９０度変化することにより、出力Ｌ
も同様に変化してデータが復調されているのがわかる。
このようにして復調された復調信号は雑音を取り除くた
めの低域通過フィルタ１０６を通りコンパレータ回路１
０７により２値化され、２値デジタル信号として出力さ
れる。

【００２４】２値デジタル信号はビット同期、フレーム
同期が同期回路１１４において取られる。同期回路１１
４より出力される同期信号により受信機全体の間欠動作
を行う間欠動作信号ＢＳを制御回路１１３に出力する。

【００２５】次に、図４を参照してＰＬＬ局部発振回路
１０９の動作について説明する。図４はＰＬＬ局部発振
回路１０９を示す図である。

【００２６】電圧制御発振回路１１１の発振周波数を分
周する可変分周器２０の出力信号と基準発振器２１の発
振周波数を分周する基準分周器２３の出力信号の位相差
を位相比較器２２で比較しその誤差信号をループフィル
タ１１２に通すことにより誤差電圧を得る。電圧制御発
振回路１１１は前記誤差電圧を制御電圧とすることによ
り発振周波数を制御し、ＰＬＬ局部発振回路１０９には
常時誤差信号が一定となるように帰還がかかっている。
また可変分周器２０はＰＬＬ制御回路２４から与えられ
る周波数指定信号によってその分周比を変更することが
可能であるために周波数指定信号に対応した電圧制御発
振回路１１１の発振周波数が得られる。

【００２７】次にＰＬＬ制御回路２４は周波数指定ＲＯ
Ｍ２５より周波数指定信号を読み出す。ここで基準発振
器２１の発振周波数を１０ｋＨｚとし、周波数指定信号
のビット数を１４ビットとすると最大設定周波数は３２
７．６７ＭＨｚとなる。

【００２８】次に、図５および図６を参照して周波数検
出回路１１０について説明する。図５は周波数検出回路
１１０のブロック構成図である。図６は周波数検出回路
１１０の各部の信号状態を示す図である。

【００２９】本回路の基本動作はリミッタ回路１０４の
出力信号Ｉもしくは信号Ｑを周波数検波することにより
回線周波数に対するオフセット周波数を検出しオフセッ
ト周波数が一定値以上になったときに動作停止している
ＰＬＬ局部発振回路１０９に起動をかけ、ＰＬＬ局部発
振周波数を回線周波数に追従させるものである。

【００３０】図６は各部の波形である。信号Ｑはリミッ
タ回路１０４の出力であり、オフセット周波数ΔＦがか
かっているものとする。つまり信号Ｑの周波数は変調周
波数ＦＤに対して ±ＦＤ−ΔＦ である。復調回路１０の出力はＤで示されるパルス幅Ｔ
のパルス波になる。Ｄを低域通過フィルタ１１で積分す
ることにより信号Ｑの周波数に比例した電圧出力Ｏが得
られる。Ｏの平均値はΔＦと無関係であるＦＤの電圧出
力となる。なぜならば信号Ｑの周波数はＦＤ−ΔＦと｜
−ＦＤ−ΔＦ｜であるので、周波数平均値はＦＤとな
る。信号Ｏの平均値Ａを求めることは平均値回路１２に
より行っている。時定数は充分長く設定してある。

【００３１】次に平均値Ａはオフセット回路１３に入力
され±ΔＶの電圧が得られる。

【００３２】ＶＨ＝Ａ＋ΔＶ，ＶＬ＝Ａ−ΔＶ コンパレータ回路１４、１５には各々Ｏ，ＶＨ，Ｏ，Ｖ
Ｌが入力され、Ｏ，ＶＨはＯ＜ＶＨのときハイに、Ｏ，
ＶＬはＯ＜ＶＬのときにハイになるように本実施例では
設定してある。Ｏ，ＶＬ，Ｏ，ＶＨはナンド回路１６に
入力されＯ，ＶＬ，Ｏ，ＶＨ共にハイのときだけナンド
回路１６の出力ＦＬはロウになる。このことは信号Ｏが
平均値ＡからΔＶ以内であるときＦＬ信号はロウとなる
ことを示している。以上のことを具体的な数値を上げて
示す。

【００３３】復調回路１０における復調感度をすＫＤ
（Ｖ／ｋＨｚ）とすると、信号Ｏは Ｏ＝ＫＤ・ΔＦ となり、 ΔＶ＞ＫＤ・ΔＦ のときにＦＬ信号がロウとなる。ＫＤ＝１０ｍＶ／ｋＨ
ｚ，ΔＶ＝１０ｍＶとすればΔＦ＞１ｋＨｚであるとき
ＦＬ信号がハイとなる。

【００３４】次に、図７を参照してＰＬＬ間欠動作を説
明する。図７はＰＬＬ間欠動作を示すタイムチャートで
ある。一般にＰＬＬの引き込み時間はフリーランしてい
る状態での電圧制御発振回路１１１の周波数誤差が少な
いほど短い傾向にある。図７に示すような同期システム
の場合で３グループに属しているとする。従来のタイミ
ングではＰＬＬの引き込み時間の余裕をみて点線で示さ
れるようにＰＬＬ局部発振回路１０９を起動させるＰＬ
ＬＢＳ信号、電圧制御発振回路１１１を起動させるＶＣ
ＯＢＳ信号はデータ取り込みタイミングよりＴ２秒早く
立ち上げ、グループ終了と同時に立ち下げていた。そこ
で本発明実施例装置では同期が確立している場合、電圧
制御発振回路１１１の周波数誤差が少なく引き込み時間
が短いことを用いてＴ１秒のタイミングでＰＬＬＢＳ信
号、ＶＣＯＢＳ信号を立ち上げる。次にデータ取り込み
タイミングでＰＬＬＢＳ信号をＯＦＦとし、電圧制御発
振回路をフリーランさせる。この時ＰＬＬ局部発振回路
１０９の位相比較器２２の出力は高抵抗状態であるので
電圧制御発振器１１１の制御電圧は保持される。この制
御により受信時の動作電流が大幅に削減される。

【００３５】次に、図８を参照してリーク電流、外乱等
により制御電圧が低下し電圧制御発振回路１１１の周波
数が変化した場合について説明する。図８はＰＬＬ間欠
動作を示すフローチャートである。受信中に周波数が変
化した場合周波数検出回路１１０のＦＬ信号はロウとな
る。制御回路１１３は次の自グループのタイミングでＰ
ＬＬＢＳ信号、ＶＣＯＢＳ信号の立ち上げタイミングを
Ｔ０秒としてＴ１秒より長くすることによりＰＬＬ局部
発振回路１０９の位相引き込みを確実にする動作を行
う。

【００３６】

【発明の効果】以上説明したように、本発明によれば、
ＰＬＬ先行動作時間を搬送波同期状態により短縮ＰＬＬ
動作の消費電流を同期ずれなく受信時に低減できるので
電池寿命を大幅に改善することが可能である。

【図面の簡単な説明】

【図１】本発明実施例装置のブロック構成図。

【図２】変調信号を検波するときの信号状態を示す図。

【図３】復調回路を示す図。

【図４】ＰＬＬ局部発振回路を示す図。

【図５】周波数検出回路を示す図。

【図６】周波数検出回路における信号状態を示す図。

【図７】ＰＬＬ間欠動作を示すタイムチャート。

【図８】ＰＬＬ間欠動作を示すフローチャート。

【符号の説明】

１０ 復調回路 １１ 低域通過フィルタ １２ 平均値回路 １３ オフセット回路 １４、１５ コンパレータ回路 １６ ナンド回路 １７ のこぎり波発生回路 １８ 排他的論理和回路 ２０ 可変分周器 ２１ 基準発振器 ２２ 位相比較器 ２３ 基準分周器 ２４ ＰＬＬ制御回路 ２５ 周波数指定ＲＯＭ １０１ 高周波増幅器 １０２ ミキサ回路 １０３ 低域通過フィルタ １０４ リミッタ回路 １０５ 復調回路 １０６ 低域通過フィルタ １０７ コンパレータ回路 １０８ ９０度移相器 １０９ ＰＬＬ局部発振回路 １１０ 周波数検出回路 １１１ 電圧制御発振回路 １１２ ループフィルタ １１３ 制御回路 １１４ 同期回路 １１５ 間欠動作回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 ２値デジタル信号で周波数変調された変
   調波を受信して増幅する高周波増幅器と、ＰＬＬ局部発
   振回路と、このＰＬＬ局部発振回路より出力される回線
   周波数と同一の局部発振周波数および前記変調波からベ
   ースバンド信号を発生するミキサ回路と、このベースバ
   ンド信号の信号処理を行い復調信号を得る直交検波復調
   回路と、この復調信号よりビット同期、フレーム同期を
   とり同期信号を出力する同期検出回路と、バッテリセー
   ビング則にしたがい自グループ以外の信号のタイミング
   に対して受信を停止する間欠受信回路とを含むＦＳＫ受
   信機において、 前記ベースバンド信号より前記回線周波数と前記局部発
   振周波数の周波数差を検出しあらかじめ設定された設定
   値を越えたときに検出信号を出力する周波数検出回路
   と、 この検出信号を用いて前記ＰＬＬ局部発振回路の動作を
   制御する制御信号を出力する制御回路とを備え、 この制御回路には、 前記周波数検出回路からの検出信号がないとき、次に受
   信する自グループの信号のタイミングより前に前記ＰＬ
   Ｌ局部発振回路の動作を開始させるタイミングを遅くす
   るように制御する手段を備えたことを特徴とするＦＳＫ
   受信機。
2. 【請求項２】 前記周波数検出回路は、 前記ベースバンド信号の周波数検波信号を出力する手段
   と、 この周波数検波信号の平均値電圧を出力する手段と、 この平均値電圧にオフセット電圧を重畳する手段と、 前記周波数検波信号と前記重畳する手段からの出力とを
   比較し前記検出信号を出力する手段とを備えた請求項１
   記載のＦＳＫ受信機。