[go: up one dir, main page]

JP3114226B2 - Method for manufacturing thin film transistor - Google Patents

Method for manufacturing thin film transistor

Info

Publication number
JP3114226B2
JP3114226B2 JP8466191A JP8466191A JP3114226B2 JP 3114226 B2 JP3114226 B2 JP 3114226B2 JP 8466191 A JP8466191 A JP 8466191A JP 8466191 A JP8466191 A JP 8466191A JP 3114226 B2 JP3114226 B2 JP 3114226B2
Authority
JP
Japan
Prior art keywords
energy density
layer
poly
light
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8466191A
Other languages
Japanese (ja)
Other versions
JPH05160151A (en
Inventor
市郎 浅井
典司 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Fujifilm Business Innovation Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd, Fujifilm Business Innovation Corp filed Critical Fuji Xerox Co Ltd
Priority to JP8466191A priority Critical patent/JP3114226B2/en
Priority to US07/946,645 priority patent/US5365875A/en
Publication of JPH05160151A publication Critical patent/JPH05160151A/en
Application granted granted Critical
Publication of JP3114226B2 publication Critical patent/JP3114226B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係わり、特にpoly−Si層を用いた薄膜トランジ
スタおよびその製造方法に関する。
The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a thin film transistor using a poly-Si layer and a method for manufacturing the same.

【0002】[0002]

【従来の技術】ガラスなどの絶縁性基板上にpoly−
Si薄膜トランジスタ(以下「TFT」という)を形成
する技術として、エキシマレーザアニール技術がある。
これは基板上に堆積されたa−Si層をエキシマレーザ
により結晶化し、良好なpoly−Si層を得ようとす
る技術である。従来のエキシマレーザアニールを利用し
てpoly−Si層を製造する技術としては、K.Se
ra等による”High−Performance T
FT’s Fabricated by XeCl E
xicimer LaserAnnealing of
Hydrogenated Amorphous−S
ilicon Film,”IEEE Trans .
ElectronDevice,vol.ED −3
6,no 12, pp.2868−2872 Dec
1989.に示すものがある。この様なa−Si層を
結晶化しpoly−Si層としたpoly−Si層を用
いた従来のpoly−SiTFTの製造方法を図1を用
いて説明する。
2. Description of the Related Art Poly- on an insulating substrate such as glass.
As a technique for forming a Si thin film transistor (hereinafter referred to as “TFT”), there is an excimer laser annealing technique.
This is a technique in which an a-Si layer deposited on a substrate is crystallized by an excimer laser to obtain a good poly-Si layer. As a technique for manufacturing a poly-Si layer using conventional excimer laser annealing, K.K. Se
"High-Performance T by Ra et al.
FT's Fabricated by XeCl E
xicimer LaserAnnealing of
Hydrogenated Amorphous-S
Ilicon Film, "IEEE Trans.
Electron Device, vol. ED -3
6, no 12, pp. 2868-2872 Dec
1989. There are the following. A method of manufacturing a conventional poly-Si TFT using such a poly-Si layer by crystallizing the a-Si layer into a poly-Si layer will be described with reference to FIG.

【0003】先ず基板11上にa−Si層を堆積し、こ
れを単一エネルギー密度光のエキシマレーザでアニール
してpoly−Si層12とし(図1−(a))、さら
にこのpoly−Si層12を島状にパターニングした
後、ゲート絶縁膜(SiO2)13、poly−Si層
を順次堆積し、このpoly−Si層をパターニングし
てゲート電極14とした後(図1−(b))、ゲート電
極14をマスクにしイオン注入しソース(S)・ドレイ
ン(D)部16,17を形成する(図1−(c))。続
いて、層間絶縁膜15を堆積し、このイオン注入した
S,D部16,17に配線のためのコンタクト部を開口
し、Alを堆積・パターニングすることにより配線1
8,19とした(図1−(d))。最後にSiNxなど
のパッシベーション膜20で保護した(図1−
(e))。
First, an a-Si layer is deposited on a substrate 11 and annealed with an excimer laser of a single energy density light to form a poly-Si layer 12 (FIG. 1- (a)). After the layer 12 is patterned into an island shape, a gate insulating film (SiO 2 ) 13 and a poly-Si layer are sequentially deposited, and the poly-Si layer is patterned to form a gate electrode 14 (FIG. 1- (b)). The source (S) / drain (D) portions 16 and 17 are formed by ion implantation using the gate electrode 14 as a mask (FIG. 1- (c)). Subsequently, an interlayer insulating film 15 is deposited, contact portions for wiring are opened in the ion-implanted S and D portions 16 and 17, and Al is deposited and patterned to form a wiring 1.
8, 19 (FIG. 1- (d)). Finally, it was protected by a passivation film 20 such as SiN x (FIG. 1).
(E)).

【0004】しかし、このような従来の作製方法では、
基板内のNMOS,PMOS各TFTの諸特性が不均一
となりやすいという欠点をもっていた。例えば図4に示
すようにレーザの照射エネルギー密度Jが増加するとと
もに電界効果移動度μは増加するが、基板内でのバラツ
キがNMOSTFTにおいて著しくなる。また図5のよ
うに、ソース(S)・ドレイン(D)間耐圧Vbdはエ
ネルギー密度Jの増加とともに減少し、特にPMOST
FTのそれのバラツキは著しくなる。このPMOSTF
Tの傾向はリーク電流値に対してもみられる。従って従
来のレーザの照射方法で作製した場合、NMOS,PM
OSともに、高い電界効果移動度を得ようと比較的高い
エネルギー密度で照射すると特性のバラツキの発生とと
もにVbdやリーク電流値の悪化が生じてしまう。従っ
て高均一に、高い電界効果移動度をもつデバイスを作製
することが困難であった。
However, in such a conventional manufacturing method,
There is a disadvantage that various characteristics of the NMOS and PMOS TFTs in the substrate tend to be non-uniform. For example, as shown in FIG. 4, the field effect mobility μ increases as the irradiation energy density J of the laser increases, but the variation in the substrate becomes significant in the NMOS TFT. Further, as shown in FIG. 5, the breakdown voltage Vbd between the source (S) and the drain (D) decreases as the energy density J increases, and in particular, the PMOST
The variation of that of FT becomes significant. This PMOSTF
The tendency of T is also observed for the leakage current value. Therefore, when fabricated by the conventional laser irradiation method, NMOS, PM
Irradiation at a relatively high energy density to obtain high field-effect mobility for both OSs causes variations in characteristics and deterioration in Vbd and leak current values. Therefore, it has been difficult to manufacture a device having high field-effect mobility with high uniformity.

【0005】[0005]

【発明が解決しようとする課題】本発明は、このような
従来技術の欠点を改良し、高均一・高性能なpoly−
SiTFTを提供するものである。
SUMMARY OF THE INVENTION The present invention solves the above-mentioned drawbacks of the prior art and provides a highly uniform and high-performance poly-
This is to provide a SiTFT.

【0006】[0006]

【課題を解決するための手段】本発明は、絶縁性基板上
に堆積したa−Si層をエキシマレーザの照射により結
晶化しpoly−Si層とするTFTの製造方法におい
て、前記a−Si層をエキシマレーザの照射により結晶
化しpoly−Si層とする際に、前記a−Si層が結
晶化しpoly−Si層となるしきい値エネルギー密度
より高く、照射された箇所における前記poly−Si
層のグレイン内部およびグレイン境界に欠陥が残るエネ
ルギー密度の第1のエネルギー密度光を照射し、次に前
記第1のエネルギー密度光によって形成された前記po
ly−Si層のグレイン内部およびグレイン境界に残る
欠陥を溶融しうる第2のエネルギー密度光を照射するこ
とを特徴とする。
According to the present invention, there is provided a method of manufacturing a TFT in which an a-Si layer deposited on an insulating substrate is crystallized by excimer laser irradiation to form a poly-Si layer. when the crystallized poly-Si layer by irradiation of the excimer laser, the a-Si layer is rather high than the threshold energy density to be crystallized poly-Si layer, the poly-Si at the location irradiated
Energy remaining inside the grain of the layer and at the grain boundary
Irradiating the first energy density light Energy density, then the po formed by the first energy density beam
The method is characterized by irradiating a second energy density light capable of melting a defect remaining inside the grain and the grain boundary of the ly-Si layer.

【0007】ここで、表面平坦性とは、平均膜厚をT
AVE、最大膜厚をTMAX、、最小膜厚をTMINとしたとき以
下の式によって定義される。 表面平坦性(%)=(TMAX−TMIN)/TAVE×100
Here, the surface flatness means that the average film thickness is T
AVE , the maximum thickness is defined as T MAX, and the minimum thickness is defined as T MIN . Surface flatness (%) = (T MAX −T MIN ) / T AVE × 100

【0008】[0008]

【作用】本発明では、先ずa−Si層が結晶化しpol
y−Si層となるしきい値エネルギー密度よりも高く、
照射された箇所における前記poly−Si層のグレイ
ン内部およびグレイン境界に欠陥が残るエネルギー密度
第1のエネルギー密度光を照射することで、poly
−Si層における良好なグレインの大きさを決定する。
このとき、poly−Si層の表面平坦性が40%とな
るエネルギー密度より低い第1のエネルギー密度光を照
射するのが好適である。
According to the present invention, first, the a-Si layer is crystallized and pol
rather higher than the threshold energy density as a y-Si layer,
Gray of the poly-Si layer at the irradiated location
Density at which defects remain inside the grain and at grain boundaries
By irradiating the first energy density light, poly
Determine good grain size in the Si layer.
At this time, it is preferable to irradiate first energy density light lower than the energy density at which the surface flatness of the poly-Si layer becomes 40%.

【0009】この工程で作製されたpoly−Si層
は、グレイン内部およびグレイン境界の欠陥が多く残っ
ている。そこで、このグレイン内部およびグレイン境界
に残る欠陥を溶融しうる第2のエネルギー密度光を照射
することで欠陥であった部分をpoly−Siに変える
ことでpoly−Si層内部の欠陥数を減らすことがで
きる。
In the poly-Si layer manufactured in this step, many defects inside the grains and at the grain boundaries remain. So, inside this grain and the grain boundary
By irradiating the second energy density light capable of melting the remaining defects to poly-Si, the number of defects in the poly-Si layer can be reduced by converting the defective portion into poly-Si.

【0010】[0010]

【実施例】以下実施例にて詳細に説明する。エキシマレ
ーザアニール工程以外は先の図1と同じであるので図1
を使って説明する。先ず石英基板11上に、LPCVD
法により550°Cにて1000オングストロームのa
−Si層を堆積した。これをエキシマレーザ(KrF,
発振波長λ=248nm)によりpoly−Si層12
にした。この場合、基板全面をまずエネルギー密度27
0mJ/cm2のビームで照射してpoly−Si層と
し、続いてエネルギー密度450mJ/cm2のビーム
で再度基板全面を照射した(図1−(a))。続いてこ
のpoly−Si層12を島状にパターニングし、その
上にゲート絶縁膜13としてLPCVD法により100
0オングストロームのSiO2を堆積し、同じくLPC
VD法により3000オングストロームのpoly−S
i層を堆積し、上部poly−Si層をパターニングし
てゲート電極14とした(図1−(b))。続いてこの
ゲート電極をマスクにイオン注入しソース・ドレイン部
16,17を形成し(図1−(c))、層間絶縁膜15
としてLPCVD法により7000オングストロームの
SiO2を堆積した後、配線のためのコンタクト部を開
口した。次に水素化処理を350°Cにて行った後、A
lSiCuを堆積・パターニングし配線18,19とし
た(図1−(d))。最後に1μmのSiNxをp−C
VD法で堆積し、パターニングして保護膜20とした
(図1−(e))。
The present invention will be described in detail below with reference to embodiments. 1 is the same as FIG. 1 except for the excimer laser annealing step.
I will explain using. First, LPCVD on quartz substrate 11
1000 angstrom a at 550 ° C.
A -Si layer was deposited. This is excimer laser (KrF,
The poly-Si layer 12 has an oscillation wavelength λ = 248 nm).
I made it. In this case, the entire surface of the substrate is first exposed to an energy density of 27.
A poly-Si layer is irradiated with a beam of 0 mJ / cm 2, followed by irradiating again the entire substrate surface with a beam of energy density of 450 mJ / cm 2 (Fig. 1- (a)). Subsequently, the poly-Si layer 12 is patterned into an island shape, and a gate insulating film 13 is formed on the poly-Si layer 12 by LPCVD.
0 angstrom of SiO 2 is deposited and LPC
3000 angstroms poly-S by VD method
An i-layer was deposited, and the upper poly-Si layer was patterned to form a gate electrode 14 (FIG. 1- (b)). Subsequently, ions are implanted using the gate electrode as a mask to form source / drain portions 16 and 17 (FIG. 1C), and the interlayer insulating film 15 is formed.
After 7000 Å of SiO 2 was deposited by LPCVD, contact portions for wiring were opened. Next, after performing a hydrogenation treatment at 350 ° C., A
1SiCu was deposited and patterned to form wirings 18 and 19 (FIG. 1- (d)). Finally, 1 μm SiN x is pC
It was deposited by the VD method and patterned to form a protective film 20 (FIG. 1- (e)).

【0011】このように、複数のエネルギー密度光でア
ニールして作られたpoly−SiTFTの電界効果移
動度μの特性を図2に、ソース・ドレイン間耐圧Vbd
の特性を図3に示す。電界効果移動度μはNMOS,P
MOS共に20%程小さくなっているがNMOSでμ=
60cm2/V・sと十分高い値がしかも基板内のバラ
ツキが低減された形で実現されている。また図5に示す
ソース・ドレイン間耐圧Vbdは著しく向上し、均一化
されており、この傾向は他のリーク電流値やしきい値電
圧といった諸特性についてもみられた。したがって、こ
のように複数のエネルギー密度光でアニールすると、十
分高い電界効果移動度をもちながら、しかも他の諸特性
を向上・均一化させうることがわかった。
FIG. 2 shows the characteristics of the field-effect mobility μ of the poly-Si TFT fabricated by annealing with a plurality of energy density lights.
FIG. 3 shows the characteristics of. The field effect mobility μ is NMOS, P
Although both MOSs are about 20% smaller, μ =
A sufficiently high value of 60 cm 2 / V · s is realized in a form in which variations in the substrate are reduced. In addition, the source-drain breakdown voltage Vbd shown in FIG. 5 has been significantly improved and made uniform, and this tendency has been observed in other characteristics such as other leak current values and threshold voltages. Therefore, it has been found that annealing with a plurality of energy density lights in this way can improve and uniformize various other characteristics while having sufficiently high field effect mobility.

【0012】このような特性の全般的向上と均一化をも
たらした理由は図6に示した透過型電子顕微鏡(以下
「TEM」という)によるpoly−Si層断面の観察
から理解できる。図6の()は270mJ/cm2
単一エネルギー密度光で、()は 450mJ/c
2の単一エネルギー密度光で各々アニールした場合の
poly−Si層断面の模式図である。エネルギー密度
の増加とともにpoly−Si層を構成する各グレイン
は大きくなり、グレイン内部やグレイン境界はクリアに
なってくる。しかしこれにともなって表面の平坦性は劣
化してくる。
The reason for the overall improvement and uniformity of such characteristics can be understood from the observation of the cross section of the poly-Si layer by a transmission electron microscope (hereinafter referred to as "TEM") shown in FIG. ( A ) of FIG. 6 is a single energy density light of 270 mJ / cm 2 , and ( B ) is 450 mJ / c.
FIG. 3 is a schematic diagram of a cross section of a poly-Si layer when each is annealed with m 2 single energy density light. As the energy density increases, each grain constituting the poly-Si layer increases, and the inside of the grain and the grain boundary become clear. However, the flatness of the surface is deteriorated accordingly.

【0013】一方、前述した実施例の場合を図6(
に示す。先に照射した270mJ/cm2のエネルギー
密度光によって既にグレインの大きさは決定され、次に
照射する450mJ/cm2のエネルギー密度光では表
面平坦性をほとんど変えることなく、グレイン内部やグ
レイン境界の欠陥を溶融することができる。従って、表
面平坦性を悪化させずに、グレイン内部やグレイン境界
の欠陥を減少させるので、TFTの諸特性は向上する。
しかも450mJ/cm2の高いエネルギー密度光で単
独照射した場合よりも、レーザビーム内のエネルギー分
布のバラツキを受けなくなっているものと考えられる。
なおエキシマレーザで単結晶シリコンを溶融させるには
1000mJ/cm2前後の非常に高いエネルギー密度
が必要であが、本発明の実施例においては、欠陥部分に
ついてはpoly−Si化されておらず、a−Siに近
い構造をとるものと考えられるため、poly−Siよ
りも比較的低いエネルギー密度光で欠陥部分のみ溶融が
可能である。
Meanwhile, FIG. 6 in the case of the above-described embodiment (C)
Shown in Already grain size by the energy density light 270mJ / cm 2 irradiated to the previously determined, then almost no change of the surface flatness in energy density light 450 mJ / cm 2 is irradiated, the grain inside and the grain boundary Defects can be melted. Accordingly, defects in the inside of the grain and at the grain boundary are reduced without deteriorating the surface flatness, so that various characteristics of the TFT are improved.
In addition, it is considered that there is less variation in the energy distribution in the laser beam than in the case of single irradiation with high energy density light of 450 mJ / cm 2 .
In order to melt single-crystal silicon with an excimer laser, a very high energy density of about 1000 mJ / cm 2 is required. Since it is considered that the structure has a structure similar to a-Si, only a defective portion can be melted with light having a relatively low energy density than poly-Si.

【0014】上記実施例におけるa−Si層に照射すべ
き第1のエネルギー密度光のエネルギ密度(270mJ
/cm2)は、a−Si層が結晶化しpoly−Si層
となるしきい値エネルギー密度とa−Si層から結晶化
したpoly−Si層の表面平坦性が40%となるエネ
ルギー密度の間のエネルギー密度である。
The energy density of the first energy density light (270 mJ) to be applied to the a-Si layer in the above embodiment.
/ Cm 2 ) is between the threshold energy density at which the a-Si layer is crystallized to become a poly-Si layer and the energy density at which the surface flatness of the poly-Si layer crystallized from the a-Si layer becomes 40%. Energy density.

【0015】前者であるa−Si層が結晶化しpoly
−Si層となるしきい値エネルギー密度ETH(180m
J/cm2)は、図7に示す実施例のa−Si層にエキ
シマレーザを照射した後に得られたpoly−Si層の
X線回折強度((111)ピーク)のエネルギー密度依
存性から求めた。図7ではエネルギー密度が大きくなる
につれ、poly−Si層を構成するグレインの結晶性
がしきい値エネルギー密度ETH(180mJ/cm2
を境に向上していることがわかる。
The former a-Si layer is crystallized and poly
-Threshold energy density E TH (180 m
J / cm 2 ) is obtained from the energy density dependence of the X-ray diffraction intensity ((111) peak) of the poly-Si layer obtained after irradiating the a-Si layer of the embodiment shown in FIG. 7 with an excimer laser. Was. In FIG. 7, as the energy density increases, the crystallinity of the grains constituting the poly-Si layer changes to the threshold energy density E TH (180 mJ / cm 2 ).
It can be seen that it has improved at the border.

【0016】また、後者である表面平坦性が40%以下
となるエネルギー密度は、TEMによるpoly−Si
層断面から求めた。
The energy density at which the surface flatness is 40% or less is poly-Si by TEM.
It was determined from the layer cross section.

【0017】第2のエネルギー密度光のエネルギー密度
は、グレイン内部およびグレイン境界の欠陥を溶融する
のに必要なエネルギー密度を照射する必要がある。実施
例では第2のエネルギー密度光のエネルギー密度を45
0mJ/cm2とし第1のエネルギー密度光より180
mJ/cm2大きくしたが、少なくとも第1のエネルギ
ー密度よりも30mJ/cm2以上大きなエネルギー密
度は必要である。なおJ=270+270やJ=450
+450といった同一エネルギー密度光の照射やJ=2
70+290といった第1のエネルギー密度光と第2の
エネルギー密度光間のエネルギー密度差が小さい場合
は、第1のエネルギー密度光によりTFT特性は決定さ
れており、均一化の効果は非常に小さい。
Second Energy Density It is necessary to irradiate the energy density of the light with the energy density necessary to melt the defects inside the grains and at the grain boundaries. In the embodiment, the energy density of the second energy density light is set to 45.
0 mJ / cm 2 and 180 from the first energy density light.
mJ / cm 2 was increased, but a large energy density 30 mJ / cm 2 or more than at least a first energy density is required. Note that J = 270 + 270 or J = 450
Irradiation of the same energy density light such as +450 or J = 2
When the energy density difference between the first energy density light and the second energy density light such as 70 + 290 is small, the TFT characteristics are determined by the first energy density light, and the effect of uniformity is very small.

【0018】本発明は以上述べた実施例の条件に限ら
ず、以下の条件でも同様な効果が得られる。 1.エキシマレーザ装置はKrFに限らずXeClやA
rF等の他の発振波長のものでもよい。 2.a−Siの形成方法は、LPCVD法だけにとどま
らず、他のp−CVD法、スパッタリング法、蒸着法で
形成されたものでもよい。 3.基板としては石英基板のみならず、他のサファイヤ
やガラスあるいは有機フィルムといった絶縁性基板でも
よい。 4.複数のエネルギ密度光を照射することに関して、本
実施例のように第1のエネルギー密度光/第2のエネル
ギー密度光の2段階の照射のみならず、第1のエネルギ
ー密度光/第2のエネルギー密度光/第3のエネルギー
密度光/第4のエネルギー密度光といったより多段階の
照射も有効である。 5.また4に関して、第1のエネルギー密度光照射のか
わりに炉アニールにより既にpoly−Si化されたも
のに対して、多段のエネルギ密度光を照射する場合も同
様に有効である。
The present invention is not limited to the conditions of the embodiment described above, and similar effects can be obtained under the following conditions. 1. Excimer laser devices are not limited to KrF, but include XeCl and A
Other oscillation wavelengths such as rF may be used. 2. The method of forming a-Si is not limited to the LPCVD method, but may be a method formed by another p-CVD method, a sputtering method, or an evaporation method. 3. The substrate is not limited to a quartz substrate, but may be another insulating substrate such as sapphire, glass, or an organic film. 4. Regarding the irradiation of a plurality of energy density lights, not only the two-step irradiation of the first energy density light / the second energy density light as in the present embodiment, but also the first energy density light / the second energy Multi-stage irradiation such as density light / third energy density light / fourth energy density light is also effective. 5. Regarding 4, it is similarly effective to irradiate multi-stage energy-density light to those already converted into poly-Si by furnace annealing instead of the first energy-density light irradiation.

【0019】[0019]

【発明の効果】本発明のエキシマレーザアニール工程に
よれば、poly−Si層は表面平坦性をほとんど変え
ることなく、グレイン内部やグレイン境界の欠陥を減少
させることができ、このpoly−Si層を用いて作ら
れたpoly−SiTFTのNMOSおよびPMOST
FTともに、電界効果移動度等の諸特性を向上・均一化
することができ、しかも基板内の特性は均一化すること
ができる。
According to the excimer laser annealing process of the present invention, the poly-Si layer can reduce defects inside grains or at grain boundaries without substantially changing the surface flatness. Poly-Si TFT NMOS and PMOST
In both FTs, various characteristics such as the field effect mobility can be improved and made uniform, and the characteristics in the substrate can be made uniform.

【図面の簡単な説明】[Brief description of the drawings]

【図1】poly−SiTFTの作製プロセス。FIG. 1 illustrates a manufacturing process of a poly-Si TFT.

【図2】本発明の実施例により得られたpoly−Si
TFTの電界効果移動度を示す。
FIG. 2 shows poly-Si obtained according to an embodiment of the present invention.
4 shows the field effect mobility of a TFT.

【図3】本発明の実施例により得られたpoly−Si
TFTのソース・ドレイン間耐圧を示す。
FIG. 3 shows poly-Si obtained according to an embodiment of the present invention.
This shows the source-drain breakdown voltage of the TFT.

【図4】従来技術により得られたpoly−SiTFT
の電界効果移動度のエネルギ密度依存性を示す。
FIG. 4 shows a poly-Si TFT obtained by a conventional technique.
3 shows the energy density dependence of the field-effect mobility of FIG.

【図5】従来技術により得られたpoly−SiTFT
のソース・ドレイン間耐圧のエネルギ密度依存性を示
す。
FIG. 5 shows a poly-Si TFT obtained by a conventional technique.
3 shows the energy density dependence of the source-drain breakdown voltage of FIG.

【図6】エキシマレーザの照射方法によって、得られる
poly−Siのグレインがどのように異なるかを示し
たpoly−Si断面の模式図。
FIG. 6 is a schematic diagram of a poly-Si cross section showing how the obtained poly-Si grains are different depending on an excimer laser irradiation method.

【図7】X線回折強度のエネルギ密度依存性を示す。FIG. 7 shows the energy density dependence of X-ray diffraction intensity.

【符号の説明】[Explanation of symbols]

11 基板 12 poly−Si層 13 ゲート絶縁膜 14 ゲート電極 15 層間絶縁膜 16,17 ソース・ドレイン部 19,18 配線 20 パッシベーション膜 DESCRIPTION OF SYMBOLS 11 Substrate 12 poly-Si layer 13 Gate insulating film 14 Gate electrode 15 Interlayer insulating film 16, 17 Source / drain part 19, 18 Wiring 20 Passivation film

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 29/786 H01L 21/20 H01L 21/324 H01L 21/336 JICSTファイル(JOIS)────────────────────────────────────────────────── ─── Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 29/786 H01L 21/20 H01L 21/324 H01L 21/336 JICST file (JOIS)

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絶縁性基板上に堆積したアモルファスシリ
コン(以下「a−Si」という)層をエキシマレーザの
照射により結晶化し多結晶シリコン(以下「poly−
Si」という)層とする薄膜トランジスタの製造方法に
おいて、 前記a−Si層をエキシマレーザの照射により結晶化し
poly−Si層とする際に、前記a−Si層が結晶化
してpoly−Si層となるしきい値エネルギー密度よ
り高く、照射された箇所における前記poly−Si層
のグレイン内部およびグレイン境界に欠陥が残るエネル
ギー密度の第1のエネルギー密度光を照射し、 次に前記第1のエネルギー密度光より高いエネルギー密
度を有し、前記第1のエネルギー密度光によって形成さ
れた前記poly−Si層のグレイン内部およびグレイ
ン境界に残る欠陥を溶融しうる第2のエネルギー密度光
を照射することを特徴とする薄膜トランジスタの製造方
法。
An amorphous silicon (hereinafter referred to as "a-Si") layer deposited on an insulating substrate is crystallized by excimer laser irradiation to form polycrystalline silicon (hereinafter referred to as "poly-Si").
In a method of manufacturing a thin film transistor having a layer of “Si”), when the a-Si layer is crystallized by excimer laser irradiation to form a poly-Si layer, the a-Si layer is crystallized to become a poly-Si layer. than the threshold energy density rather high, the poly-Si layer at the location irradiated
With defects inside grain boundaries and grain boundaries
Irradiating the first energy density light ghee density, then have a higher energy density than the first energy density beam, the grain inside the poly-Si layer formed by the first energy density beam and Gray
Irradiating a second energy density light capable of melting a defect remaining at the boundary of the thin film transistor.
【請求項2】前記第1のエネルギー密度光が、前記a−
Si層から結晶化したpoly−Si層の表面平坦性が
40%となるエネルギー密度より低いエネルギー密度を
有することを特徴とする請求項1記載の薄膜トランジス
タの製造方法。
2. The method according to claim 1, wherein said first energy density light is a-
The surface flatness of the poly-Si layer crystallized from the Si layer
Energy density lower than 40% energy density
2. The thin film transistor according to claim 1, wherein
Manufacturing method.
【請求項3】前記第2のエネルギー密度光は、前記第1
のエネルギー密度光の照射により形成された前記pol
y−Si層の表面平坦性を変化させるエネルギー密度よ
り低いエネルギー密度を有することを特徴とする請求項
1あるいは請求項2に記載の薄膜トランジスタの製造方
法。
3. The method according to claim 2, wherein the second energy density light is the first energy density light.
Said pol formed by irradiation of energy density light of
Energy density that changes the surface flatness of the y-Si layer
Claims characterized by having a lower energy density
3. A method of manufacturing the thin film transistor according to claim 1.
Law.
【請求項4】前記第2のエネルギー密度光は、前記第1
のエネルギー密度光よりも30mJ/cm 以上大きな
エネルギー密度を有することを特徴とする請求項1乃至
請求項3のいずれか1項に記載の薄膜トランジスタの製
造方法。
4. The method according to claim 1, wherein the second energy density light is the first energy density light.
30mJ / cm 2 or more larger than the energy density light of
An energy density is provided.
A method of manufacturing the thin film transistor according to claim 3.
Construction method.
JP8466191A 1991-03-25 1991-03-25 Method for manufacturing thin film transistor Expired - Fee Related JP3114226B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8466191A JP3114226B2 (en) 1991-03-25 1991-03-25 Method for manufacturing thin film transistor
US07/946,645 US5365875A (en) 1991-03-25 1992-09-18 Semiconductor element manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8466191A JP3114226B2 (en) 1991-03-25 1991-03-25 Method for manufacturing thin film transistor

Publications (2)

Publication Number Publication Date
JPH05160151A JPH05160151A (en) 1993-06-25
JP3114226B2 true JP3114226B2 (en) 2000-12-04

Family

ID=13836910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8466191A Expired - Fee Related JP3114226B2 (en) 1991-03-25 1991-03-25 Method for manufacturing thin film transistor

Country Status (1)

Country Link
JP (1) JP3114226B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW297138B (en) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk
KR100862542B1 (en) * 2000-09-05 2008-10-09 소니 가부시끼 가이샤 Single crystal thin film semiconductor devices and its making methods
US6746942B2 (en) 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
KR100375090B1 (en) * 2000-10-02 2003-03-07 엘지.필립스 엘시디 주식회사 Crystallization of amorphous-Silicon film using an Excimer-Laser
TW544938B (en) * 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
JPH05160151A (en) 1993-06-25

Similar Documents

Publication Publication Date Title
JP3254072B2 (en) Method for manufacturing semiconductor device
US5705413A (en) Method of manufacturing an electronic device using thermally stable mask
US6815269B2 (en) Thin-film transistor and method for manufacturing the same
US20020168802A1 (en) SiGe/SOI CMOS and method of making the same
US20030218171A1 (en) Semiconductor device and method of manufacturing the same
US5834071A (en) Method for forming a thin film transistor
US20030155572A1 (en) Thin film transistor and method for manufacturing thereof
JPH11514152A (en) Method of manufacturing electronic device including thin film transistor
US6458200B1 (en) Method for fabricating thin-film transistor
KR100615502B1 (en) Semiconductor device manufacturing method
JP2990969B2 (en) Method for manufacturing semiconductor device
JP3114226B2 (en) Method for manufacturing thin film transistor
US6043512A (en) Thin film semiconductor device and method for producing the same
US6884665B2 (en) Method for manufacturing thin film transistor
JPH0738110A (en) Manufacture of semiconductor device
JP2734359B2 (en) Thin film transistor and method of manufacturing the same
JP3316278B2 (en) Method for manufacturing thin film semiconductor device
JPH05190451A (en) Manufacture of semiconductor element
JPS6230314A (en) Manufacture of crystalline semiconductor thin film
JPH03227525A (en) Manufacture of thin film transistor
KR20050035806A (en) Flat panel display and method of fabricating the same
JPH0541519A (en) Thin-film transistor and its manufacture
JPH0992839A (en) Thin film transistor and its manufacture
JPH08316487A (en) Manufacture of thin-film semiconductor device
JPH03148836A (en) Manufacture of thin film transistor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070929

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080929

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090929

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees