JP3094542B2 - Active matrix substrate manufacturing method - Google Patents
Active matrix substrate manufacturing methodInfo
- Publication number
- JP3094542B2 JP3094542B2 JP23510091A JP23510091A JP3094542B2 JP 3094542 B2 JP3094542 B2 JP 3094542B2 JP 23510091 A JP23510091 A JP 23510091A JP 23510091 A JP23510091 A JP 23510091A JP 3094542 B2 JP3094542 B2 JP 3094542B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- transistor
- polycrystalline silicon
- pixel
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000758 substrate Substances 0.000 title claims description 44
- 239000011159 matrix material Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 44
- 230000001678 irradiating effect Effects 0.000 claims description 8
- 239000010409 thin film Substances 0.000 description 136
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 57
- 229910052710 silicon Inorganic materials 0.000 description 56
- 239000010703 silicon Substances 0.000 description 56
- 239000010410 layer Substances 0.000 description 35
- 239000010408 film Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000001459 lithography Methods 0.000 description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012634 fragment Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明はアクティブマトリクス基
板を用いる液晶表示装置のなどに関するものである。な
お、本発明の構成及び製造方法はアクティブマトリクス
型液晶表示装置に限らず、駆動回路を絶縁基板上に構成
するラインセンサや平面センサ、あるいは液晶シャッタ
ーなどの分野でも本発明を適用することが可能である。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display using an active matrix substrate. The configuration and the manufacturing method of the present invention are not limited to the active matrix type liquid crystal display device, and the present invention can be applied to fields such as a line sensor or a flat sensor in which a drive circuit is formed on an insulating substrate, or a liquid crystal shutter. It is.
【０００２】[0002]
【従来の技術】近年、平面画像表示装置の中で特にアク
ティブマトリクス方式の液晶表示装置の研究が進みブラ
ウン管方式の画像表示装置と同等以上の画質を得られる
ようになっている。高精細な画質と製造コスト低減のた
め、画素の薄膜トランジスタの駆動回路を画素と同一の
絶縁基板上に構成する研究が盛んに行われている。Ｃ−
ＭＯＳの駆動回路を構成するためには移動度の高い薄膜
トランジスタを絶縁基板上に製造する必要がある。特開
昭５８−４１８０号に示すように薄膜トランジスタの活
性シリコン層を固相成長法あるいはレーザ照射法によっ
て結晶化することにより移動度の高い薄膜トランジスタ
を製造することが可能である。特に、レーザ照射によっ
てシリコン層を結晶化する方法は、基板を室温に保った
まま優れた薄膜トランジスタを製造することが可能なた
め、歪点の低い安価なガラス基板上に駆動回路を構成で
きる。2. Description of the Related Art In recent years, among flat-panel image display devices, research on an active matrix type liquid crystal display device has been particularly advanced, and an image quality equal to or higher than that of a cathode-ray tube type image display device has been obtained. In order to achieve high-definition image quality and reduce manufacturing costs, research on configuring a thin film transistor driving circuit on the same insulating substrate as a pixel has been actively conducted. C-
In order to form a MOS driving circuit, a thin film transistor having high mobility needs to be manufactured on an insulating substrate. As shown in JP-A-58-4180, a thin film transistor having high mobility can be manufactured by crystallizing an active silicon layer of a thin film transistor by a solid phase growth method or a laser irradiation method. In particular, in the method in which a silicon layer is crystallized by laser irradiation, an excellent thin film transistor can be manufactured with the substrate kept at room temperature; therefore, a driver circuit can be formed over an inexpensive glass substrate having a low strain point.
【０００３】シリコン薄膜をレーザビームの照射によ
り、結晶粒のグレンサイズの大きな、あるいはダングリ
ングボンドの少ないシリコン薄膜を製造する方法とし
て、特開昭６１−７８１１９号に示すように短波長レー
ザにより表面部だけをいったん再結晶化し、その後熱処
理によって固相成長を行わせることで結晶粒径を大きく
し、粒径を揃えて特性を向上させる方法や、特開昭６３
−３１１０８号に示すように、結晶化する半導体薄膜の
下に熱伝導率の小さい枠型絶縁膜を形成し、レーザ光を
照射することで枠型内部の多結晶シリコン膜の結晶化を
中心部から枠型方向に進め、結晶性を向上させ、その部
分に素子を形成することで特性を向上させる方法を検討
している。あるいは特開平３−３０４３３号に示すよう
に、レーザ光のエッジ部に起因する結晶性の不均一性
を、レーザ光の照射で、最初に結晶化させる部分と未結
晶部分のエッジ部となる半導体膜の基板側に、紫外光を
透過する絶縁膜を介して、この絶縁膜より融点が低く、
紫外光に対する吸収係数が結晶化した半導体薄膜より大
きい材質の膜を形成する方法を用いることにより、レー
ザ光の照射によって、結晶性の向上した均一な半導体薄
膜を得る試みが行われてきた。[0003] As a method of manufacturing a silicon thin film by irradiating a laser beam with a laser beam, a silicon thin film having a large grain size of grain or having few dangling bonds is disclosed in Japanese Patent Application Laid-Open No. 61-78119. A method of recrystallizing only the portion once and then performing solid phase growth by heat treatment to increase the crystal grain size and improve the characteristics by uniforming the grain size.
As shown in JP-A-31108, a frame-shaped insulating film having low thermal conductivity is formed under a semiconductor thin film to be crystallized, and irradiation with a laser beam causes crystallization of the polycrystalline silicon film inside the frame to be centered. From now on, we are studying a method to improve crystallinity and improve the characteristics by forming an element in that part. Alternatively, as shown in JP-A-3-30433, the non-uniformity of the crystallinity caused by the edge portion of the laser beam can be reduced by irradiating the laser beam with a semiconductor to be first crystallized and an edge portion of an uncrystallized portion. On the substrate side of the film, via an insulating film that transmits ultraviolet light, the melting point is lower than this insulating film,
Attempts have been made to obtain a uniform semiconductor thin film with improved crystallinity by irradiating a laser beam by using a method of forming a film having a higher absorption coefficient with respect to ultraviolet light than a crystallized semiconductor thin film.
【０００４】また、図１０に示す特開昭６４−４５１６
２号の方法では、レーザ照射する部分とレーザ照射しな
い部分の間のシリコン薄膜を除いて、これを分離帯とし
て、レーザ照射する部分からの熱伝導の影響を除いて、
レーザ照射して再結晶化した多結晶シリコン薄膜に駆動
回路を形成する試みがなされた。[0004] Japanese Patent Application Laid-Open No. 64-4516 shown in FIG.
In the method of No. 2, except for the silicon thin film between the portion to be irradiated with the laser and the portion not to be irradiated with the laser, this is used as a separation band, excluding the effect of heat conduction from the portion to be irradiated with the laser.
Attempts have been made to form a drive circuit on a polycrystalline silicon thin film that has been recrystallized by laser irradiation.
【０００５】[0005]
【発明が解決しようとする課題】しかしながら、駆動回
路の薄膜トランジスタと画素用の薄膜トランジスタの活
性シリコン層が同じ工程で被着形成し、駆動回路の領域
のシリコン薄膜をレーザビームの照射によってシリコン
薄膜を結晶化しているため、駆動回路に必要な特性の薄
膜トランジスタを自在に形成することは困難である欠点
があった。なぜならば、シリコン薄膜の電気的性質が画
素用の薄膜トランジスタの特性に十分であっても、この
シリコン薄膜のレーザ照射による結晶化で、駆動回路に
必要な特性の薄膜トランジスタが形成されるとは限らな
いからである。However, the thin film transistor of the driving circuit and the active silicon layer of the thin film transistor for the pixel are formed in the same process, and the silicon thin film in the region of the driving circuit is crystallized by irradiating a laser beam. Therefore, it is difficult to freely form a thin film transistor having characteristics required for a driving circuit. This is because even if the electrical properties of the silicon thin film are sufficient for the characteristics of the thin film transistor for pixels, crystallization of the silicon thin film by laser irradiation does not always form a thin film transistor having the characteristics required for the drive circuit. Because.
【０００６】特開昭６４−４５１６２では、図１０
（Ａ）に示すように絶縁基板に一度の工程で形成したシ
リコン薄膜を、図１０（Ｂ）に示すように必要に応じて
選択的にレーザ照射することによりレーザ結晶化シリコ
ン薄膜を形成しているが、この方法をアクティブマトリ
クス型基板に応用した場合次のような欠点がある。In Japanese Patent Application Laid-Open No. 64-45162, FIG.
As shown in FIG. 10A, a laser thinned silicon thin film is formed by selectively irradiating a silicon thin film formed on an insulating substrate in a single step as necessary, as shown in FIG. 10B. However, when this method is applied to an active matrix type substrate, there are the following disadvantages.
【０００７】多結晶シリコン膜が１００〜３００ｎｍの
厚みであるため、このシリコン層をレーザ照射により結
晶化すると粒径の大きなシリコン層が得られるものの、
レーザを照射しない画素領域の薄膜トランジスタはオン
電流が小さく、オフ電流が大きくなってしまい画素トラ
ンジスタには不適当である。Since the polycrystalline silicon film has a thickness of 100 to 300 nm, a silicon layer having a large grain size can be obtained by crystallizing the silicon layer by laser irradiation.
A thin film transistor in a pixel region not irradiated with a laser has a small on-current and a large off-current, and is unsuitable for a pixel transistor.
【０００８】また、画素トランジスタの性能を向上させ
るため、多結晶シリコン薄膜を２５ｎｍ程度の超薄膜に
した場合、オン電流が大きくオフ電流の小さな画素の駆
動にとって十分な特性薄膜トランジスタが得られる。と
ころが、この２５ｎｍの多結晶シリコン薄膜をレーザ照
射すると薄膜トランジスタの移動度はレーザ照射しない
ものに比べて数十倍の特性の向上が認められるものの、
シリコン薄膜が２５ｎｍしかないため大粒径の多結晶シ
リコン薄膜を得ることは極めて困難である。よって、画
素トランジスタと、レーザ照射する前の駆動回路用薄膜
トランジスタのシリコン薄膜が同じであると、レーザ照
射による薄膜トランジスタの特性の向上には限界があ
る。Further, when the polycrystalline silicon thin film is made to be an ultrathin film of about 25 nm in order to improve the performance of the pixel transistor, a thin film transistor having a large ON current and sufficient characteristics for driving a pixel with a small OFF current can be obtained. However, when the 25 nm polycrystalline silicon thin film is irradiated with a laser, the mobility of the thin film transistor is improved by several tens of times as compared with the case where the laser is not irradiated.
Since the silicon thin film is only 25 nm, it is extremely difficult to obtain a large grain polycrystalline silicon thin film. Therefore, if the pixel transistor and the thin film transistor driver thin film transistor before the laser irradiation have the same silicon thin film, there is a limit in improving the characteristics of the thin film transistor by the laser irradiation.
【０００９】[0009]
【課題を解決するための手段】本発明は、基板上に画素
を駆動するための画素トランジスタと、前記画素トラン
ジスタを駆動するための駆動回路のトランジスタとを有
するアクティブマトリクス基板の製造方法において、前
記基板に前記画素トランジスタを構成する第１多結晶シ
リコン活性層を形成する工程と、前記基板に前記駆動回
路のトランジスタを構成する第２多結晶シリコン活性層
を形成する工程と、前記第１及び第２多結晶シリコン活
性層のうち前記第２多結晶シリコン活性層のみにエネル
ギービームを照射して結晶化する工程とを有し、前記第
２多結晶シリコン活性層の厚みは前記第１多結晶シリコ
ン活性層の厚みよりも厚いことを特徴とする。According to the present invention, there is provided a method for manufacturing an active matrix substrate, comprising: a pixel transistor for driving a pixel on a substrate; and a transistor of a driving circuit for driving the pixel transistor. Forming a first polycrystalline silicon active layer forming the pixel transistor on a substrate, forming a second polycrystalline silicon active layer forming a transistor of the driving circuit on the substrate, Irradiating only the second polycrystalline silicon active layer of the two polycrystalline silicon active layers with an energy beam to crystallize the second polycrystalline silicon active layer, wherein the thickness of the second polycrystalline silicon active layer is the first polycrystalline silicon. It is characterized in that it is thicker than the thickness of the active layer.
【００１０】[0010]
【実施例】以下図面を参照して本発明の駆動回路内蔵の
アクティブマトリックス基板の製造方法の第一の実施例
を図１〜図９に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to the drawings, a first embodiment of a method of manufacturing an active matrix substrate with a built-in drive circuit according to the present invention will be described with reference to FIGS.
【００１１】図１に示すように歪温度の低いガラス基板
などの絶縁基板上ＧＬに絶縁薄膜ＳＮを被着形成する。
この絶縁薄膜ＳＮはプラズマＣＶＤ法などにより形成さ
れた窒化珪素膜の材質であり膜厚は１５０ｎｍである。
次に、減圧ＣＶＤ法で厚みが１５０ｎｍのリンを含んだ
シリコン薄膜ＰＡを被着形成し、リソグラフィー法によ
り島状にパターニングする。次に、減圧ＣＶＤ法により
多結晶シリコン薄膜ＰＳを上記島状のリンを含んだシリ
コン薄膜を覆うように被着形成する。上記多結晶シリコ
ン薄膜ＰＳの厚みは２５ｎｍである。次に、上記多結晶
シリコン薄膜を覆うように絶縁薄膜ＮＫを被着形成す
る。この絶縁薄膜ＮＫは、上記絶縁薄膜ＳＮと異なる材
料である。絶縁薄膜ＳＮが窒化薄膜であれば絶縁薄膜Ｎ
Ｋは酸化シリコン薄膜がよい。あるいは絶縁薄膜ＳＮが
酸化薄膜であれば絶縁薄膜ＮＫは窒素化薄膜である。絶
縁薄膜ＮＫの厚みは１５０ｎｍ程度でよい。As shown in FIG. 1, an insulating thin film SN is formed on an insulating substrate GL such as a glass substrate having a low strain temperature.
This insulating thin film SN is a material of a silicon nitride film formed by a plasma CVD method or the like, and has a thickness of 150 nm.
Next, a silicon thin film PA containing phosphorus having a thickness of 150 nm is deposited and formed by a low pressure CVD method, and is patterned into an island shape by a lithography method. Next, a polycrystalline silicon thin film PS is formed by low pressure CVD so as to cover the island-like silicon thin film containing phosphorus. The thickness of the polycrystalline silicon thin film PS is 25 nm. Next, an insulating thin film NK is formed so as to cover the polycrystalline silicon thin film. The insulating thin film NK is made of a material different from that of the insulating thin film SN. If the insulating thin film SN is a nitride thin film, the insulating thin film N
K is preferably a silicon oxide thin film. Alternatively, if the insulating thin film SN is an oxide thin film, the insulating thin film NK is a nitrided thin film. The thickness of the insulating thin film NK may be about 150 nm.
【００１２】次に、図２に示すように画素トランジスタ
を構成する領域をレジストで覆い、駆動回路を構成する
領域の上記絶縁薄膜ＮＫと多結晶シリコン薄膜ＰＳを剥
離し、更に上記レジストを除去する。Next, as shown in FIG. 2, the region constituting the pixel transistor is covered with a resist, the insulating thin film NK and the polycrystalline silicon thin film PS are removed from the region constituting the driving circuit, and the resist is removed. .
【００１３】次に、図３に示すように、上記絶縁薄膜Ｎ
Ｋおよびシリコン薄膜ＰＡおよび絶縁薄膜ＳＮを覆うよ
うにシリコン薄膜ＡＳを被着形成する。上記シリコン薄
膜は、減圧ＣＶＤ法により温度５５０℃でＳｉＨ4ガス
を原料に形成し、膜厚は２５〜１００ｎｍである。上記
シリコン薄膜ＡＳの形成方法は減圧ＣＶＤ法に限られる
ことはなく、プラズマＣＶＤ法あるいはスパッタ法など
により形成することができる。Next, as shown in FIG.
A silicon thin film AS is deposited so as to cover K, the silicon thin film PA, and the insulating thin film SN. The silicon thin film is formed by using a SiH 4 gas as a raw material at a temperature of 550 ° C. by a low pressure CVD method, and has a thickness of 25 to 100 nm. The method of forming the silicon thin film AS is not limited to the low pressure CVD method, but can be formed by a plasma CVD method or a sputtering method.
【００１４】次に、上記シリコン薄膜ＡＳを駆動回路の
薄膜トランジスタの活性シリコン層を形成することがで
きるように上記シリコン薄膜ＡＳをリソグラフィー法に
よりパターニングし、同時に画素領域の薄膜トランジス
タを覆っているシリコン薄膜ＡＳを剥離除去する。さら
に、画素領域の薄膜トランジスタを覆っている上記絶縁
薄膜ＮＫを剥離除去する。この絶縁薄膜ＮＫは絶縁薄膜
ＳＮと材質が異なっているので、絶縁基板ＧＬが侵食さ
れることはない。さらに、露出した多結晶シリコン薄膜
ＰＳをリソグラフィー法により画素トランジスタの活性
シリコン層を形成するようにパターニングする。この工
程により図４に示すように、画素領域の薄膜トランジス
タの活性シリコン層と駆動回路の薄膜トランジスタの活
性シリコン層を異なる工程により形成することができ
る。この結果、駆動回路と画素の薄膜トランジスタの活
性シリコン層が異なる性質のシリコン薄膜となる。Next, the silicon thin film AS is patterned by lithography so that an active silicon layer of the thin film transistor of the driving circuit can be formed, and at the same time, the silicon thin film AS covering the thin film transistor in the pixel region is formed. Is peeled off. Further, the insulating thin film NK covering the thin film transistor in the pixel region is peeled off. Since the material of the insulating thin film NK is different from that of the insulating thin film SN, the insulating substrate GL is not eroded. Further, the exposed polycrystalline silicon thin film PS is patterned by lithography so as to form an active silicon layer of the pixel transistor. By this step, as shown in FIG. 4, the active silicon layer of the thin film transistor in the pixel region and the active silicon layer of the thin film transistor in the driving circuit can be formed by different steps. As a result, a silicon thin film having a different property between the driving circuit and the active silicon layer of the thin film transistor of the pixel is obtained.
【００１５】次に、図５に示すように、駆動回路を構成
する薄膜トランジスタのシリコン薄膜ＡＳを選択的にレ
ーザ照射することにより結晶化する。シリコン薄膜の厚
みが５０ｎｍであるときのレーザ照射条件は、波長３０
８ｎｍ、ＦＭＷＨ５０ｎｓのＸｅＣｌエキシマレーザ
で、シリコン薄膜直前のエネルギー密度が５００ｍＪ／
ｃｍ2である。レーザ照射中の雰囲気は真空中、あるい
は不活性ガス雰囲気である。このレーザ照射の工程によ
り駆動回路領域のシリコン薄膜ＡＳは図５に示すように
結晶化多結晶シリコン薄膜ＣＰＳになる。Next, as shown in FIG. 5, the silicon thin film AS of the thin film transistor constituting the drive circuit is crystallized by selectively irradiating a laser. The laser irradiation conditions when the thickness of the silicon thin film is 50 nm are as follows:
With an XeCl excimer laser of 8 nm and FMWH of 50 ns, the energy density immediately before the silicon thin film is 500 mJ /
cm 2 . The atmosphere during laser irradiation is a vacuum or an inert gas atmosphere. By this laser irradiation step, the silicon thin film AS in the drive circuit region becomes a crystallized polycrystalline silicon thin film CPS as shown in FIG.
【００１６】画素トランジスタの活性シリコン層となる
多結晶シリコン薄膜と、駆動回路を構成する薄膜トラン
ジスタの活性シリコン層となるレーザビームの照射によ
り結晶化多結晶シリコン薄膜ＣＰＳの結晶粒子の大きさ
を次の方法により評価した。本発明のアクティブマトリ
クス基板の製造と同様な方法で、絶縁基板ＧＬに絶縁薄
膜ＳＮを被着形成し、さらに多結晶シリコン薄膜ＰＳを
２５ｎｍの厚みで被着形成する。また、絶縁基板ＧＬに
絶縁薄膜ＳＮを被着形成してシリコン薄膜ＡＳを５０ｎ
ｍの厚みで被着形成する。これに上記と同じ条件でレー
ザ照射してシリコン薄膜ＡＳを結晶化し、結晶化多結晶
シリコン薄膜ＣＰＳを得る。この多結晶シリコン薄膜Ｐ
Ｓが形成された基板と、結晶化多結晶シリコン薄膜ＣＰ
Ｓが形成された基板を、それぞれ別の容器の５０％重量
濃度のＨＦ溶液に１時間浸して、多結晶シリコン薄膜Ｐ
Ｓと結晶化多結晶シリコン薄膜ＣＰＳを剥離する。剥離
したそれぞれのシリコン薄膜は溶液の表面に断片となっ
て浮遊する。この断片の浮かんだ溶液を１０倍以上に希
釈し、溶液表面のシリコン薄膜の断片をメッシュですく
い採り、ＴＥＭ観察する。ＴＥＭの電子の加速条件は１
００ｋｅＶである。この方法により観測された上記多結
晶シリコン薄膜ＰＳの結晶粒子の大きさは５〜１０ｎｍ
の大きさであり、一方レーザ照射により得られた結晶化
多結晶シリコン薄膜ＣＰＳの結晶粒子の大きさは１００
〜３００ｎｍの大きさであった。The size of the crystal grains of the polycrystalline silicon thin film CPS which becomes the active silicon layer of the pixel transistor and the size of the crystallized polycrystalline silicon thin film CPS by the irradiation of the laser beam which becomes the active silicon layer of the thin film transistor constituting the driving circuit are determined as follows. The method was evaluated. In the same manner as in the manufacture of the active matrix substrate of the present invention, the insulating thin film SN is formed on the insulating substrate GL, and the polycrystalline silicon thin film PS is formed with a thickness of 25 nm. Further, an insulating thin film SN is formed on the insulating substrate GL to form a silicon thin film AS of 50 n.
It is formed with a thickness of m. The silicon thin film AS is crystallized by laser irradiation under the same conditions as described above to obtain a crystallized polycrystalline silicon thin film CPS. This polycrystalline silicon thin film P
S-formed substrate and crystallized polycrystalline silicon thin film CP
The substrate on which the S is formed is immersed in a 50% by weight HF solution in a separate container for 1 hour to form a polycrystalline silicon thin film P.
The S and the crystallized polycrystalline silicon thin film CPS are peeled off. Each peeled silicon thin film floats as a fragment on the surface of the solution. The solution in which the fragments are floated is diluted 10 times or more, and fragments of the silicon thin film on the solution surface are scooped with a mesh and observed with a TEM. TEM electron acceleration condition is 1
00 keV. The crystal grain size of the polycrystalline silicon thin film PS observed by this method is 5 to 10 nm.
On the other hand, the crystal grain size of the crystallized polycrystalline silicon thin film CPS obtained by laser irradiation is 100
It was ~ 300 nm in size.
【００１７】上記のように画素トランジスタの活性シリ
コン層に多結晶シリコン層ＰＳを選ぶことにより、画素
電極を十分に駆動することができる自己整合型の薄膜ト
ランジスタを形成することができる。また、駆動回路の
領域の薄膜トランジスタの活性シリコン層をレーザ照射
により得られる結晶化多結晶シリコン薄膜ＣＰＳにする
と、粒径の大きな優れた多結晶シリコン薄膜であるた
め、高速動作の駆動回路を形成することができる。さら
に、駆動回路のみをレーザ照射するため、レーザ照射す
る時間が極めて短く、レーザ照射のスループットが大き
い利点があり、アクティブマトリックス基板の製造コス
トを減少することが可能になる。By selecting the polycrystalline silicon layer PS as the active silicon layer of the pixel transistor as described above, it is possible to form a self-aligned thin film transistor that can sufficiently drive the pixel electrode. In addition, when the active silicon layer of the thin film transistor in the region of the driving circuit is formed into a crystallized polycrystalline silicon thin film CPS obtained by laser irradiation, a high-speed driving circuit is formed because the polycrystalline silicon thin film has a large grain size and is excellent. be able to. Furthermore, since laser irradiation is performed only on the drive circuit, the laser irradiation time is extremely short, and there is an advantage that the laser irradiation throughput is large, and the manufacturing cost of the active matrix substrate can be reduced.
【００１８】加えて、画素のトップゲート型の薄膜トラ
ンジスタは、アクティブマトリクス基板の背後から入射
する光による光電流によるオフ電流の増加の問題がある
が、薄い膜厚の活性層シリコン層を用いることにより、
この光電流を減少することができる。この理由のために
画素を駆動するための薄膜トランジスタの活性シリコン
層はできるだけ薄く例えば２５ｎｍ以下で構成する。駆
動回路の薄膜トランジスタの性能を向上させるためレー
ザ照射すると、確かに薄膜トランジスタの性能は向上す
る。しかし、駆動回路の薄膜トランジスタの活性シリコ
ン層を画素トランジスタと同じ工程で形成した減圧ＣＶ
Ｄによる多結晶シリコン薄膜であると、レーザ照射によ
る駆動回路の薄膜トランジスタの性能の向上は、多結晶
シリコン薄膜の膜厚と性質に制約される。そこで、レー
ザ照射法による駆動回路の薄膜トランジスタの特性を効
果的に向上させるために、画素領域の活性層シリコン層
のシリコン薄膜と、駆動領域の活性シリコン薄膜を異な
る工程により形成することがよい。In addition, the top gate type thin film transistor of the pixel has a problem of an increase in off-current due to a photocurrent due to light incident from behind the active matrix substrate. ,
This photocurrent can be reduced. For this reason, the active silicon layer of the thin film transistor for driving the pixel is made as thin as possible, for example, 25 nm or less. When laser irradiation is performed to improve the performance of the thin film transistor in the driving circuit, the performance of the thin film transistor surely improves. However, the reduced pressure CV in which the active silicon layer of the thin film transistor of the drive circuit is formed in the same process as the pixel transistor is used.
When the polycrystalline silicon thin film is made of D, the improvement of the performance of the thin film transistor of the drive circuit by laser irradiation is restricted by the thickness and properties of the polycrystalline silicon thin film. Therefore, in order to effectively improve the characteristics of the thin film transistor of the driving circuit by the laser irradiation method, it is preferable to form the silicon thin film of the active layer silicon layer in the pixel region and the active silicon thin film of the driving region by different processes.
【００１９】さらに、図７に示すように、ソースガスに
ＳｉＨ4とＯ2を用いたＥＣＲ−ＣＶＤ法によって、厚さ
１５０ｎｍの酸化シリコン薄膜によるゲート絶縁膜ＧＩ
を、上記島状のシリコン薄膜を覆うように被着形成す
る。さらに、上記ゲート絶縁膜上にゲート電極ＧＥを形
成する。ゲート電極の材料は、金属薄膜、不純物が注入
されたシリコン薄膜などの電気抵抗の低い材質がよい。
たとえば減圧ＣＶＤ法で形成された厚さ３００ｎｍのリ
ン原子を含んだ多結晶シリコン薄膜を基板上に被着形成
して、リソグラフィー法によりパターニングしてゲート
電極を形成する。次に、上記島状のシリコン薄膜中に、
ソース領域とドレイン領域を形成するため上記ゲート電
極ＧＥに対して自己整合的に不純物をイオン注入ＩＰす
る。駆動回路をＣ−ＭＯＳ回路で構成するため、適宜イ
オン注入に対して阻止能力のある材料をマスクに用いて
不純物を注入する。たとえば、適宜にレジストをマスク
にして、ｐ型の薄膜トランジスタの構成のためにはホウ
素イオンを、ｎ型の薄膜トランジスタの構成のためには
リンイオンを注入する。あるいは、駆動回路をｎ型のみ
の薄膜トランジスタによって、あるいは、ｐ型のみの薄
膜トランジスタによって構成しても構わない。Further, as shown in FIG. 7, a gate insulating film GI of a silicon oxide thin film having a thickness of 150 nm is formed by ECR-CVD using SiH 4 and O 2 as a source gas.
Is formed so as to cover the island-shaped silicon thin film. Further, a gate electrode GE is formed on the gate insulating film. The material of the gate electrode is preferably a material having a low electric resistance, such as a metal thin film or a silicon thin film into which impurities are implanted.
For example, a polycrystalline silicon thin film containing phosphorus atoms having a thickness of 300 nm formed by a low-pressure CVD method is deposited on a substrate and patterned by a lithography method to form a gate electrode. Next, in the island-shaped silicon thin film,
In order to form a source region and a drain region, impurities are ion-implanted IP in a self-aligned manner with respect to the gate electrode GE. In order to form the driving circuit with a C-MOS circuit, impurities are appropriately implanted using a material having a blocking ability against ion implantation as a mask. For example, a resist is appropriately used as a mask, and boron ions are implanted for forming a p-type thin film transistor and phosphorus ions are implanted for forming an n-type thin film transistor. Alternatively, the driver circuit may be formed using an n-type thin film transistor or a p-type thin film transistor.
【００２０】次に、熱アニールあるいはレーザ照射する
ことによりソース領域とドレイン領域中の不純物を活性
化することにより、駆動回路の薄膜トランジスタのソー
ス・ドレイン領域ＤＳＤと画素トランジスタのソース・
ドレイン領域ＰＳＤが図８に示されるように構成され
る。次に、薄膜トランジスタの活性領域に存在するダン
グリングボンド減少させるためにＥＣＲ−ＣＶＤ法によ
り必要な量の水素粒子を注入する。次に、図９で示すよ
うに、酸化シリコン膜による層間絶縁膜ＳＺを被着形成
し、ソース領域、ドレイン領域およびゲート電極に到達
するスルーホールを形成する。次に、ＩＴＯ薄膜をスパ
ッタ法により被着形成して、リソグラフィー法により画
素電極ＰＥを被着形成する。さらに、スパッタ法により
シリコン原子と銅原子を含んだＡｌ薄膜をスパッタ法に
より形成して、パターニングにより信号線と駆動回路に
必要な配線ＥＳＤを形成する。さらに、薄膜トランジス
タを外部環境から保護するため窒化珪素膜によってパッ
シベーション膜ＰＳＢを形成する。Next, the impurities in the source region and the drain region are activated by thermal annealing or laser irradiation, so that the source / drain region DSD of the thin film transistor of the driving circuit and the source / drain region of the pixel transistor are activated.
The drain region PSD is configured as shown in FIG. Next, a necessary amount of hydrogen particles is implanted by ECR-CVD to reduce dangling bonds existing in the active region of the thin film transistor. Next, as shown in FIG. 9, an interlayer insulating film SZ made of a silicon oxide film is deposited and a through hole reaching the source region, the drain region and the gate electrode is formed. Next, an ITO thin film is formed by sputtering, and a pixel electrode PE is formed by lithography. Further, an Al thin film containing silicon atoms and copper atoms is formed by a sputtering method by a sputtering method, and a signal line and a wiring ESD necessary for a driving circuit are formed by patterning. Further, a passivation film PSB is formed of a silicon nitride film to protect the thin film transistor from an external environment.
【００２１】上記の実施例では、自己整合型の例を示し
たが、非自己整合型の薄膜トランジスタによるアクティ
ブマトリクス基板の製造にも本発明は適用できる。In the above embodiment, an example of a self-alignment type is shown, but the present invention can be applied to the manufacture of an active matrix substrate using a non-self-alignment type thin film transistor.
【００２２】画素トランジスタは、活性シリコン層が超
薄膜の厚さ２５ｎｍの多結晶シリコン薄膜で構成されて
いるため、画素の駆動のために十分なオン電流と、微小
なオフ電流が得られ、駆動回路の薄膜トランジスタは、
膜厚が５０ｎｍ以上のアモルファスシリコン薄膜をレー
ザ照射により、粒径が１００ｎｍ以上の多結晶からなる
活性シリコン層を得られるため、移動度が１００以上の
優れた電気的特性である。In the pixel transistor, since the active silicon layer is formed of an ultrathin polycrystalline silicon thin film having a thickness of 25 nm, a sufficient ON current and a small OFF current for driving the pixel can be obtained. The thin film transistor of the circuit
An amorphous silicon thin film having a thickness of 50 nm or more can be irradiated with a laser to obtain an active silicon layer made of polycrystal having a particle size of 100 nm or more, and thus has excellent electrical characteristics with a mobility of 100 or more.
【００２３】よって、本発明の方法によって、画素トラ
ンジスタはオフ電流が小さく、駆動回路は周波数特性の
極めて高い優れた電気的特性を持つ。Therefore, according to the method of the present invention, the pixel transistor has a small off-state current, and the driving circuit has excellent electric characteristics with extremely high frequency characteristics.
【００２４】このように駆動回路の薄膜トランジスタの
活性シリコン層は、画素トランジスタの活性シリコン層
と異なる工程により形成されたシリコン薄膜をレーザ照
射により結晶化するため、画素トランジスタとは独立に
電気的に優れた性質の駆動回路を自在に構成することが
できる。As described above, the active silicon layer of the thin film transistor of the drive circuit is electrically excellent independently of the pixel transistor because the silicon thin film formed by a process different from that of the active silicon layer of the pixel transistor is crystallized by laser irradiation. It is possible to freely configure a driving circuit having such characteristics.
【００２５】さらに、駆動回路の領域だけにレーザ照射
しているために、表示領域の画素トランジスタは極めて
均一な特性である。Further, since the laser is irradiated only to the area of the drive circuit, the pixel transistors in the display area have extremely uniform characteristics.
【００２６】[0026]
【発明の効果】本発明により、画素を駆動するための画
素トランジスタの多結晶シリコン活性層と、画素トラン
ジスタを駆動するための駆動回路のトランジスタの多結
晶シリコン活性層との膜厚を変えて、駆動回路のトラン
ジスタの多結晶シリコン活性層にレーザーアニールを施
すため、電気特性に優れた駆動回路を提供することがで
きる。また画素トランジスタの多結晶シリコン活性層
は、駆動回路のトランジスタの多結晶シリコン活性層よ
りも膜厚が薄いためオフ電流を小さくすることができ
る。According to the present invention, the thickness of the polycrystalline silicon active layer of the pixel transistor for driving the pixel and the thickness of the polycrystalline silicon active layer of the transistor of the driving circuit for driving the pixel transistor are changed. Since laser annealing is performed on the polycrystalline silicon active layer of the transistor of the driving circuit, a driving circuit with excellent electric characteristics can be provided. Further, since the polycrystalline silicon active layer of the pixel transistor is thinner than the polycrystalline silicon active layer of the transistor of the driver circuit, the off-state current can be reduced.
【図１】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 1 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図２】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 2 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図３】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 3 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図４】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 4 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図５】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 5 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図６】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 6 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図７】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 7 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図８】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 8 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図９】 本発明のアクティブマトリクス基板の製造方
法の工程図。FIG. 9 is a process chart of a method for manufacturing an active matrix substrate of the present invention.
【図１０】 従来例の図。FIG. 10 is a diagram of a conventional example.
ＧＬ …絶縁基板 ＳＮ …絶縁薄膜 ＰＡ …シリコン薄膜 ＰＳ …多結晶シリコ
ン薄膜 ＮＫ …絶縁薄膜 ＡＳ …シリコン薄膜 ＬＡ …レーザ照射 ＣＰＳ …再結晶化多結
晶シリコン ＧＩ …ゲート絶縁膜 ＧＥ …ゲート電極 ＩＰ …イオン注入 ＤＳＤ …ソース・ドレ
イン領域 ＰＳＤ …ソース・ドレ
イン領域 ＳＺ …層間絶縁膜 ＰＥ …画素電極 ＥＳＤ …金属配線 ＰＳＢ …パッシベーシ
ョン膜 １ …絶縁基板 ２ …再結晶した半
導体膜 ３ …再結晶しない
半導体膜 ６ …多結晶Ｓｉ膜 ７ …ＳｉＯ2膜 ８ …レーザ光GL: insulating substrate SN: insulating thin film PA: silicon thin film PS: polycrystalline silicon thin film NK: insulating thin film AS: silicon thin film LA: laser irradiation CPS: recrystallized polycrystalline silicon GI: gate insulating film GE: gate electrode IP: ion Injection DSD Source / drain region PSD Source / drain region SZ Interlayer insulating film PE Pixel electrode ESD Metal wiring PSB Passivation film 1 Insulating substrate 2 Recrystallized semiconductor film 3 Semiconductor film not recrystallized 6 Polycrystalline Si film 7 ... SiO 2 film 8 ... laser beam
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/136
Claims (1)
ランジスタと、前記画素トランジスタを駆動するための
駆動回路のトランジスタとを有するアクティブマトリク
ス基板の製造方法において、 前記基板に前記画素トランジスタを構成する第１多結晶
シリコン活性層を形成する工程と、前記基板に前記駆動
回路のトランジスタを構成する第２多結晶シリコン活性
層を形成する工程と、前記第１及び第２多結晶シリコン
活性層のうち前記第２多結晶シリコン活性層のみにエネ
ルギービームを照射して結晶化する工程とを有し、 前記第２多結晶シリコン活性層の厚みは前記第１多結晶
シリコン活性層の厚みよりも厚いことを特徴とするアク
ティブマトリクス基板の製造方法。1. A method for manufacturing an active matrix substrate having a pixel transistor for driving a pixel on a substrate and a transistor of a driving circuit for driving the pixel transistor, wherein the pixel transistor is formed on the substrate. Forming a first polycrystalline silicon active layer, forming a second polycrystalline silicon active layer constituting a transistor of the driving circuit on the substrate, and forming a first polycrystalline silicon active layer on the substrate. Irradiating only the second polycrystalline silicon active layer with an energy beam to crystallize, wherein the thickness of the second polycrystalline silicon active layer is larger than the thickness of the first polycrystalline silicon active layer. A method for manufacturing an active matrix substrate, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23510091A JP3094542B2 (en) | 1991-09-13 | 1991-09-13 | Active matrix substrate manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23510091A JP3094542B2 (en) | 1991-09-13 | 1991-09-13 | Active matrix substrate manufacturing method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0572556A JPH0572556A (en) | 1993-03-26 |
| JP3094542B2 true JP3094542B2 (en) | 2000-10-03 |
Family
ID=16981060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23510091A Expired - Lifetime JP3094542B2 (en) | 1991-09-13 | 1991-09-13 | Active matrix substrate manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3094542B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2904984B2 (en) * | 1992-01-14 | 1999-06-14 | シャープ株式会社 | Display device manufacturing method |
| JP4294610B2 (en) | 2005-04-14 | 2009-07-15 | ジーイー・メディカル・システムズ・グローバル・テクノロジー・カンパニー・エルエルシー | Radiation CT apparatus, data collection apparatus, and data collection method |
| KR101030031B1 (en) | 2010-01-08 | 2011-04-20 | 삼성모바일디스플레이주식회사 | Organic light emitting display device and manufacturing method |
-
1991
- 1991-09-13 JP JP23510091A patent/JP3094542B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0572556A (en) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (en) | Process for fabricating semiconductor device | |
| EP0886319B1 (en) | Method for making a thin film transistor | |
| US6118151A (en) | Thin film semiconductor device, method for fabricating the same and semiconductor device | |
| EP0459836B1 (en) | Method for fabricating thin-film transistors | |
| JPH0738110A (en) | Manufacture of semiconductor device | |
| JP3094542B2 (en) | Active matrix substrate manufacturing method | |
| JP3347340B2 (en) | Method for manufacturing thin film transistor | |
| JP3319963B2 (en) | Method for manufacturing semiconductor device | |
| JP3107345B2 (en) | Method for manufacturing semiconductor device | |
| JP2003168690A (en) | Transistor and method of manufacturing transistor | |
| JPH04340725A (en) | Manufacturing method of thin film transistor | |
| JP4514862B2 (en) | Method for manufacturing semiconductor device | |
| JP3361670B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH04305940A (en) | Manufacture of thin-film transistor | |
| JPH0582552A (en) | Method of manufacturing thin film transistor | |
| JP3467571B2 (en) | Method for manufacturing thin film transistor | |
| KR100317636B1 (en) | A thin film transister, Semiconduct layer of a thin film transister and fabricating the same | |
| JP3465772B2 (en) | Method for manufacturing semiconductor device | |
| JP3331642B2 (en) | Method for manufacturing thin film transistor | |
| JP3460962B2 (en) | Method for manufacturing semiconductor device | |
| JPH10189499A (en) | Manufacture of semiconductor device | |
| JPH05175231A (en) | Thin film transistor and manufacture of thin film transistor | |
| JP3310321B2 (en) | Active matrix substrate manufacturing method | |
| JPH04305939A (en) | Manufacture of thin-film transistor | |
| JPH0982639A (en) | Semiconductor device and its manufacture |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070804 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080804 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090804 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100804 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110804 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120804 Year of fee payment: 12 |