JP3093893B2 - Power supply - Google Patents
Power supplyInfo
- Publication number
- JP3093893B2 JP3093893B2 JP04303382A JP30338292A JP3093893B2 JP 3093893 B2 JP3093893 B2 JP 3093893B2 JP 04303382 A JP04303382 A JP 04303382A JP 30338292 A JP30338292 A JP 30338292A JP 3093893 B2 JP3093893 B2 JP 3093893B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection
- switching element
- inductor
- detection unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、チョッパ回路を用いて
直流電圧変換を行う電源装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply for performing DC voltage conversion using a chopper circuit.
【0002】[0002]
【従来の技術】従来より、入力に対して直列または並列
に接続されたスイッチング素子をオン・オフ制御するこ
とによって、入力電圧を降圧または昇圧した直流出力電
圧を得る電源装置が提供されている。たとえば、昇圧形
の電源装置は、図6に示すような構成を有している。図
6の例では、交流電源ACを全波整流するダイオードブ
リッジなどの整流器REの出力である脈流電圧を入力電
圧Viとし、整流器REの出力端間にインダクタCHの
1次巻線L1 とMOSFETなどからなるスイッチング
素子Q1 および抵抗R5 との直列回路を接続し、スイッ
チング素子Q1 に逆流阻止用のダイオードD1 と平滑用
のコンデンサC1 との直列回路を並列接続した主回路1
を備える。スイッチング素子Q1 は、後述する制御回路
2によってオン・オフ制御される。2. Description of the Related Art Conventionally, there has been provided a power supply device which obtains a DC output voltage obtained by stepping down or stepping up an input voltage by controlling ON / OFF of a switching element connected in series or parallel to an input. For example, a step-up power supply device has a configuration as shown in FIG. In the example of FIG. 6, a pulsating voltage which is the output of the rectifier RE of the AC power source AC such as a diode bridge for full-wave rectifying an input voltage Vi, a primary winding L 1 of the inductor CH between the output terminals of the rectifier RE a series circuit of the switching element Q 1 and the resistor R 5 made of MOSFET, the main circuit a series circuit of a diode D 1 of the reverse-current blocking switching element Q 1 and the capacitor C 1 for smoothing connected in parallel 1
Is provided. The switching element Q 1 is are on-off controlled by a control circuit 2 to be described later.
【0003】図6の回路から主回路1だけを取り出す
と、図7のようになる。スイッチング素子Q1 がオンで
ある期間には、インダクタCHの1次巻線L1 に入力電
圧Viが印加され、インダクタCHの1次巻線L1 に流
れる電流iL1は、スイッチング素子Q1 のオン後の経過
時間をtとすればiL1=(Vi/L1 )tになる(ただ
し、L1 は1次巻線L1 のインダクタンス)。すなわ
ち、スイッチング素子Q1のオン期間をTONとすれば、
インダクタCHの1次巻線L1 に流れる電流iL1のピー
ク値IP はIP =(Vi/L1 )TONになる。一方、ス
イッチング素子Q1がオフになると、インダクタCHの
1次巻線L1 の両端電圧は、コンデンサC1の両端電圧
である出力電圧をVoとしダイオードD1 の順電圧降下
を無視すれば、−(Vo−Vi)になる。すなわち、ス
イッチング素子Q1 がオフになるとオン時とは逆極性の
電圧がインダクタCHの1次巻線L1 の両端間に加わ
る。スイッチング素子Q1 がオンである間にインダクタ
L1 に蓄積されたエネルギーは、スイッチング素子Q1
がオフになると放出され、この間にインダクタCHの1
次巻線L1 に流れる電流iL1は、スイッチング素子Q1
のオフ後の経過時間をtとすれば、iL1=IP −{(V
o−Vi)/L1 }tになる。したがって、インダクタ
CHの1次巻線L1 に流れる電流iL1は、図8(a)の
ようになる。図8では、スイッチング素子Q1 が時刻t
1 でオン、時刻t2 でオフになった状態を示す。When only the main circuit 1 is extracted from the circuit of FIG. 6, the result is as shown in FIG. The period switching device Q 1 is turned on, the input voltage Vi to the primary winding L 1 of the inductor CH is applied, the current i L1 that flows through the primary winding L 1 of the inductor CH is the switching element Q 1 If the elapsed time after turning on is t, i L1 = (Vi / L 1 ) t (where L 1 is the inductance of the primary winding L 1 ). That is, when the ON period of the switching element Q 1 and T ON,
Peak value I P of the current i L1 that flows through the primary winding L 1 of the inductor CH becomes I P = (Vi / L 1 ) T ON. On the other hand, when the switching element Q 1 is turned off, 1 the voltage across the primary winding L 1 of the inductor CH is neglecting the forward voltage drop of the diode D 1 and the output voltage is a voltage across the capacitor C 1 and Vo, − (Vo−Vi). That is, the voltage of opposite polarity is applied between the primary winding of the L 1 across the inductor CH and when on the switching element Q 1 is turned off. Energy switching element Q 1 is stored in the inductor L 1 while is on, the switching element Q 1
Is released when the power supply is turned off.
The current i L1 flowing through the next winding L 1 is determined by the switching element Q 1
Assuming that the elapsed time after turning off is t, i L1 = I P − {(V
o−Vi) / L 1 } t. Thus, current i L1 that flows through the primary winding L 1 of the inductor CH is as shown in FIG. 8 (a). In FIG. 8, switching element Q 1 is at time t
On 1, showing a state in which turned off at time t 2.
【0004】ところで、インダクタCHは2次巻線L2
を有しており、1次巻線L1 と2次巻線L2 との巻比を
n1 :n2 とすれば、インダクタCHの2次巻線L2 に
誘導される電圧e2 は、スイッチング素子Q1 のオン期
間にはe2 =(n2 /n1 )Viになり、スイッチング
素子Q1 のオフ期間にはe2 =−(n2 /n1 )(Vo
−Vi)になる。また、スイッチング素子Q1 のオフ期
間において、インダクタL1 の蓄積エネルギーがすべて
放出されると、2次巻線L2 には電圧は誘導されなくな
る。したがって、入力電圧Viが直流の一定電圧である
とすれば、2次巻線L2 への誘導電圧e2 は、図8
(b)のように、スイッチング素子Q1 のオン・オフに
伴って極性が反転する矩形波状になる。The inductor CH is connected to the secondary winding L 2
Assuming that the turns ratio between the primary winding L 1 and the secondary winding L 2 is n 1 : n 2 , the voltage e 2 induced in the secondary winding L 2 of the inductor CH is , the oN period of the switching element Q 1 becomes e 2 = (n 2 / n 1) Vi, is in the oFF period of the switching element Q 1 e 2 = - (n 2 / n 1) (Vo
−Vi). Further, in the OFF period of the switching element Q 1, the stored energy of the inductor L 1 is all discharged, the voltage will not be induced in the secondary winding L 2. Thus, if the input voltage Vi is constant voltage of the DC induced voltage e 2 to the secondary winding L 2 is 8
As in (b), it becomes a rectangular wave whose polarity is reversed with the on-off switching element Q 1.
【0005】スイッチング素子Q1 のオン・オフのタイ
ミングは、制御回路2によって制御される。制御回路2
は、入力電圧Vi、出力電圧Vo、スイッチング素子Q
1 に流れる電流、インダクタCHの2次巻線L2 に誘導
される電圧e2 を総合して、スイッチング素子Q1 のオ
ン・オフのタイミングを決定する。すなわち、入力電圧
Viは整流器REの出力端間に接続された第1検出部と
しての2個の抵抗R1,R2 により分圧されて第1の検
出電圧V1 として制御回路2に入力され、出力電圧Vo
はコンデンサC1 の両端間に接続された第2検出部とし
ての2個の抵抗R6 ,R7 により分圧されて第2の検出
電圧V2 として制御回路2に入力される。また、スイッ
チング素子Q1 に流れる電流はスイッチング素子Q1 に
直列接続された第3検出部としての抵抗R5 の両端電圧
として検出され、この電圧が第3の検出電圧V3 として
制御回路2に入力される。インダクタCHの2次巻線L
2の両端電圧e2 は、抵抗R4 を介して制御回路2に入
力される。ここに、制御回路2の主要部(図6において
破線で囲んだ部分)は、集積回路(たとえば、モトロー
ラ社製MC34261)として提供されており、若干の
部品を外付けすれば制御回路2を構成できるようになっ
ている。The ON / OFF timing of the switching element Q 1 is controlled by a control circuit 2. Control circuit 2
Are the input voltage Vi, the output voltage Vo, the switching element Q
Current flowing to 1, a voltage e 2 induced in the secondary winding L 2 of the inductor CH comprehensively, to determine the timing of the on-off switching element Q 1. That is, the input voltage Vi is divided by the two resistors R 1 and R 2 as the first detection unit connected between the output terminals of the rectifier RE, and is input to the control circuit 2 as the first detection voltage V 1. , Output voltage Vo
Is divided by two resistors R 6 and R 7 as a second detection unit connected between both ends of the capacitor C 1 and is input to the control circuit 2 as a second detection voltage V 2 . The current flowing through the switching element Q 1 is detected as a voltage across the resistor R 5 as a third detector connected in series to the switching element Q 1, this voltage control circuit 2 as a third detection voltage V 3 Is entered. Secondary winding L of inductor CH
Voltage across e 2 of 2 is inputted to the control circuit 2 via the resistor R 4. Here, a main part of the control circuit 2 (a part surrounded by a broken line in FIG. 6) is provided as an integrated circuit (for example, MC34261 manufactured by Motorola), and the control circuit 2 can be configured by externally attaching some components. I can do it.
【0006】制御回路2は、第2の検出電圧V2 を基準
電圧発生部29で設定した基準電圧Vref と比較し、第
2の検出電圧V2 と基準電圧Vref との差分に比例した
出力を発生する誤差検出部である誤差増幅器21を備え
る。誤差増幅器21から出力される誤差電圧V2 ′は、
第1の検出電圧V1 とともに乗算器22に入力され、乗
算器22からは第1の検出電圧V1 と誤差電圧V2 ′と
を乗算した結果に比例する出力値QMが得られる。した
がって、乗算器22の出力値QMは、QM=κV
1 V2 ′(κは定数)と表すことができる。乗算器22
の出力値QMは比較器23において第3の検出電圧V3
と比較され、比較器23の出力は、第3の検出電圧V3
が乗算器22の出力値QM以上(V3 ≧QM)になる期
間はHレベルになる。比較器23の出力がHレベルに立
ち上がるとRSラッチ24はリセットされ、RSラッチ
24の出力がLレベルになると出力回路25の出力がL
レベルになってスイッチング素子Q1 がオフになる。要
するに、スイッチング素子Q1 がオンである期間には、
図8(a)のようにインダクタCHの1次巻線L1 に流
れる電流iL1が増加するとスイッチング素子Q1 に流れ
る電流も増加するから、第3の検出電圧V3 によってス
イッチング素子Q1 に流れる電流を監視し、所望のエネ
ルギーがインダクタCHに蓄積された時点でスイッチン
グ素子Q1 をオフにするのである。このように、第1の
検出電圧V1 、第2の検出電圧V2 、第3の検出電圧V
3 は、スイッチング素子Q1 をオフにするタイミングを
決定する。言い換えると、インダクタCHの1次巻線L
1 に流れる電流iL1のピーク値IP は抵抗R5 を流れる
電流のピーク値と等しいから、IP R5 =V3 =κV1
V2 ′を満足することになり、図9のように、電流iL1
ピーク値IP の包絡線は入力電圧Viである脈流電圧と
同じ形になる。[0006] The control circuit 2, a second detection voltage V 2 is compared with a reference voltage Vref set by reference voltage generator 29, an output proportional to the difference between the second detection voltage V 2 and the reference voltage Vref An error amplifier 21 is provided as an error detector that generates the error. The error voltage V 2 ′ output from the error amplifier 21 is
Is input to the first detection voltages V 1 with the multiplier 22, the output value QM proportional to the result obtained by multiplying the first detection voltage V 1 and the error voltage V 2 'is obtained from the multiplier 22. Therefore, the output value QM of the multiplier 22 is QM = κV
1 V 2 ′ (κ is a constant). Multiplier 22
The output value QM of the third detection voltage V 3
And the output of the comparator 23 is the third detection voltage V 3
Is at the H level during a period during which the output voltage is equal to or higher than the output value QM of the multiplier 22 (V 3 ≧ QM). When the output of the comparator 23 rises to the H level, the RS latch 24 is reset, and when the output of the RS latch 24 goes to the L level, the output of the output circuit 25 becomes L.
The switching element Q 1 is turned off becomes level. In short, during a period the switching element Q 1 is on,
Since current i L1 that flows through the primary winding L 1 of the inductor CH as shown in FIG. 8 (a) is also a current flowing through the switching element Q 1 increases with increasing, by the third detection voltage V 3 to the switching element Q 1 the current flowing is monitored, it is to turn off the switching element Q 1 at the time when the desired energy is accumulated in inductor CH. Thus, the first detection voltage V 1 , the second detection voltage V 2 , and the third detection voltage V
3 determines the timing of turning off the switching element Q 1. In other words, the primary winding L of the inductor CH
Since the peak value I P of the current i L1 that flows through the equivalent to the peak value of the current flowing through the resistor R 5, I P R 5 = V 3 = κV 1
Will be to satisfy V 2 ', as shown in FIG. 9, the current i L1
Envelope of the peak value I P is the same shape as the pulsating voltage is the input voltage Vi.
【0007】一方、スイッチング素子Q1 をオンにする
タイミングは、第4検出部であるインダクタCHの2次
巻線L2 に第4の検出電圧として誘導される電圧e2 に
よって決定される。すなわち、スイッチング素子Q1 が
オフになれば、インダクタCHの2次巻線L2 に図6の
矢印の極性を有した電圧e2 が誘導され、インダクタC
Hに蓄積されたエネルギーが放出されるに従って誘導電
圧e2 は低下するから、誘導電圧e2 をゼロ点検出器2
6により既定電圧と比較して誘導電圧e2 がほぼ0Vに
なる時点を検出する。ゼロ点検出器26により誘導電圧
e2 がほぼ0Vになる時点が検出されると(つまり、イ
ンダクタCHの蓄積エネルギーが規定値以下になる
と)、RSラッチ24をセットする。RSラッチ24の
出力がHレベルになると、出力回路25の出力がHレベ
ルになり、スイッチング素子Q1 がオンになる。すなわ
ち、インダクタCHの2次巻線L2 に誘導される電圧e
2 を監視することによって、スイッチング素子Q1 をオ
ンにするタイミングを決定するのである。ここで、遅延
回路27およびタイマ回路28は、RSラッチ24の動
作を確実にするために設けられている。On the other hand, the timing for turning on the switching element Q 1 is, is determined by the voltage e 2 induced in the secondary winding L 2 of the inductor CH a fourth detector as a fourth detection voltage. That is, the switching element Q 1 is if off, the voltage e 2 having a polarity of the arrow in FIG. 6 is induced in the secondary winding L 2 of the inductor CH, inductor C
Since the energy stored in H is the induced voltage e 2 according emitted decreases, the zero point induced voltage e 2 detector 2
6 by detecting when made of the induced voltage e 2 is almost 0V compared to the predetermined voltage. When the zero point detector 26 detects a point in time when the induced voltage e 2 becomes almost 0 V (that is, when
The stored energy of the duster CH falls below the specified value
) , The RS latch 24 is set. When the output of the RS latch 24 becomes H level, the output of the output circuit 25 becomes H level, the switching element Q 1 is turned on. That is, the voltage e induced in the secondary winding L 2 of the inductor CH
By monitoring 2 is to determine the timing to turn on the switching element Q 1. Here, the delay circuit 27 and the timer circuit 28 are provided to ensure the operation of the RS latch 24.
【0008】上述のようにして、乗算器22、比較器2
3、RSラッチ24、出力回路25によって判定制御部
が構成されるのであって、主回路1の各部の電圧や電流
に基づいてスイッチング素子Q1 のオン・オフのタイミ
ングを決定することにより、主回路1の出力電圧Voは
制御回路2で設定した基準電圧Vref に応じた一定電圧
に保たれるように制御されることになる。また、入力電
流波形は正弦波に近い波形になる。As described above, the multiplier 22 and the comparator 2
3, RS latch 24, a than the judgment control unit by the output circuit 25 is constituted, by determining the timing of the on-off switching element Q 1 on the basis of the respective portions of the voltage and current of the main circuit 1, the main The output voltage Vo of the circuit 1 is controlled so as to be maintained at a constant voltage corresponding to the reference voltage Vref set by the control circuit 2. Further, the input current waveform becomes a waveform close to a sine wave.
【0009】[0009]
【発明が解決しようとする課題】ところで、第1の検出
電圧V1 と入力電圧Viとの間には、上述したように、
V1 =κ1 Vi(κ1 は抵抗R1 ,R2 の分圧比)とい
う関係がある。一方、主回路1への入力電流Iiはイン
ダクタCHの1次巻線L1 を流れる電流iL1のピーク値
IP に比例し、入力電流Iiの波形は、図10のように
ピーク値IP の包絡線を約1/2倍にした曲線となる。
ここで、入力電力をWとするとき、入力電流Iiは、I
i=W/Viと表すことができるから、ピーク値IP は
入力電圧Viに反比例する。また、第3の検出電圧V3
のピーク値は、V3 =IP R5 であるから、比例定数を
κ3 とすれば、V3 =κ3 (1/Vi)と表すことがで
きることになる。By the way, between the first detection voltage V 1 and the input voltage Vi, as described above,
V 1 = κ 1 Vi (κ 1 is a voltage dividing ratio of the resistors R 1 and R 2 ). On the other hand, the input current Ii to the main circuit 1 is proportional to the peak value I P of the current i L1 that flows through the primary winding L 1 of the inductor CH, the waveform of the input current Ii, the peak value I P as shown in FIG. 10 Is a curve obtained by doubling the envelope of.
Here, when the input power is W, the input current Ii is I
Because it can be expressed as i = W / Vi, the peak value I P is inversely proportional to the input voltage Vi. Also, the third detection voltage V 3
Peak value of, since it is V 3 = I P R 5, if the proportional constant and kappa 3, so that can be expressed as V 3 = κ 3 (1 / Vi).
【0010】一方、インダクタCHの1次巻線L1 を流
れる電流iL1がピーク値IP になるときには、第1の検
出電圧V1 と第3の検出電圧V3 と誤差電圧V2 ′との
間には、V3 =κV1 V2 ′が成立するから、入力電圧
Viに対する誤差電圧V2 ′は、κ3 /κκ1 =κ2 と
おけば、V2 ′=κ2 (1/Vi2 )となり、誤差増幅
器21から出力される誤差電圧V2 ′は、入力電圧の2
乗に反比例することになる。On the other hand, when the current i L1 flowing through the primary winding L 1 of the inductor CH reaches the peak value I P , the first detection voltage V 1 , the third detection voltage V 3, and the error voltage V 2 ′ V 3 = κV 1 V 2 ′ is established during this period, so that the error voltage V 2 ′ with respect to the input voltage Vi is V 2 ′ = κ 2 (1/1) if κ 3 / κκ 1 = κ 2 Vi 2 ), and the error voltage V 2 ′ output from the error amplifier 21 is equal to the input voltage 2
It is inversely proportional to the power.
【0011】このことは、上記構成の電源装置につい
て、負荷を変更せずに出力電圧Voを一定に保ち、入力
電圧Viのみが変化した場合に、誤差電圧V2 ′には入
力電圧Viの変化倍率の2乗倍の変化幅が要求されるこ
とを意味している。たとえば、入力電圧Viが100〜
300Vの間で変化し、他の条件は変更されないものと
すれば、入力電圧Viが100Vである場合に比較して
入力電圧が300Vである場合には、入力電圧Viの変
化倍率が3倍であるから、誤差電圧V2 ′を1/9の大
きさに制御しなければならない。This means that the output voltage Vo of the power supply having the above-mentioned configuration is kept constant without changing the load, and when only the input voltage Vi changes, the error voltage V 2 ′ is changed by the change of the input voltage Vi. This means that a change width of the square of the magnification is required. For example, when the input voltage Vi is 100 to
Assuming that the input voltage changes between 300 V and the other conditions are not changed, when the input voltage is 300 V as compared with the case where the input voltage Vi is 100 V, the change magnification of the input voltage Vi is three times. Therefore, the error voltage V 2 ′ must be controlled to 1/9.
【0012】すなわち、乗算器22の入力電圧V2 ′の
許容範囲の上限値をV2H′、下限値をV2L′とし、入力
電圧の上限値をVH 、下限値をVL とすれば、V2H′≧
κ2(1/VL 2 )、かつ、V2L′≦κ2 (1/
VH 2 )=κ2 (VL /VH )2 (1/VL 2 )を満た
さなければならないから、(VH /VL )2 V2L′≦κ
2 (1/VL 2 )≦V2H′という関係が得られる。した
がって、V2H′/V2L′≧(VH /VL )2 となるので
あり、誤差電圧V2 ′は、入力電圧Viの変化倍率の2
乗に反比例した倍率で変化するのである。That is, if the upper limit value of the allowable range of the input voltage V 2 ′ of the multiplier 22 is V 2H ′, the lower limit value is V 2L ′, the upper limit value of the input voltage is V H , and the lower limit value is VL. , V 2H ′ ≧
κ 2 (1 / V L 2 ) and V 2L ′ ≦ κ 2 (1 /
VH 2 ) = κ 2 (V L / V H ) 2 (1 / V L 2 ), so that (V H / V L ) 2 V 2L ≦ κ
Relationship 2 (1 / V L 2) ≦ V 2H ' is obtained. Therefore, V 2H ′ / V 2L ′ ≧ (V H / V L ) 2 holds, and the error voltage V 2 ′ is equal to 2 times the change magnification of the input voltage Vi.
It changes at a magnification inversely proportional to the power.
【0013】しかしながら、誤差増幅器21の出力電圧
や、誤差増幅器21の出力に接続されている乗算器22
の入力電圧には制限があるから、誤差電圧V2 ′の変化
倍率が大きいと正常な制御ができなくなるという問題が
生じる。たとえば、誤差電圧V2 ′が許容範囲の上限値
を越えようとすると出力電圧Voは所定電圧よりも下が
ることになり、逆に誤差電圧V2 ′が許容範囲の下限値
よりも下がろうとすると出力電圧Voが所定電圧を越
え、場合によっては主回路1が破壊するという問題が生
じる。とくに、上述したように既製の集積回路を制御回
路2に用いる場合には、誤差増幅器21や乗算器22の
動作許容範囲は仕様として既定されているから、入力電
圧Viの変化範囲は集積回路の仕様によって狭い範囲に
制限されるという問題がある。However, the output voltage of the error amplifier 21 and the multiplier 22 connected to the output of the error amplifier 21
There is a problem that normal control cannot be performed if the rate of change of the error voltage V 2 ′ is large. For example, if the error voltage V 2 ′ attempts to exceed the upper limit of the allowable range, the output voltage Vo will drop below a predetermined voltage, and conversely, if the error voltage V 2 ′ attempts to drop below the lower limit of the allowable range. The output voltage Vo exceeds a predetermined voltage, and in some cases, there is a problem that the main circuit 1 is broken. In particular, when an off-the-shelf integrated circuit is used for the control circuit 2 as described above, the allowable operating range of the error amplifier 21 and the multiplier 22 is specified as a specification, so that the change range of the input voltage Vi is There is a problem that it is limited to a narrow range by specifications.
【0014】本発明は上記問題点の解決を目的とするも
のであり、入力電圧が広範囲に亙って変化しても出力電
圧を一定に保つことができるようにした電源装置を提供
しようとするものである。SUMMARY OF THE INVENTION It is an object of the present invention to provide a power supply device capable of maintaining a constant output voltage even when an input voltage changes over a wide range. Things.
【0015】[0015]
【課題を解決するための手段】請求項1の発明では、ス
イッチング素子およびインダクタを含みスイッチング素
子のオン期間にインダクタに蓄積したエネルギをスイッ
チング素子のオフ期間に出力側に放出させることにより
直流電圧変換を行うチョッパ回路よりなる主回路と、ス
イッチング素子をオン・オフ制御する制御回路とを備
え、制御回路に、主回路への入力電圧に比例した第1の
検出電圧を発生する第1検出部と、主回路の出力電圧に
比例した第2の検出電圧を発生する第2検出部と、スイ
ッチング素子への通電電流に比例した第3の検出電圧を
発生する第3検出部と、インダクタに流れる電流に比例
した第4の検出電圧を発生する第4検出部と、第2の検
出電圧と設定電圧との差分を誤差電圧として出力する誤
差検出部と、第3の検出電圧が第1の検出電圧と誤差電
圧との積に規定倍率を乗じた電圧値になるとスイッチン
グ素子をオフにしインダクタの蓄積エネルギーが規定値
以下まで放出されたことを第4の検出電圧に基づいて検
出するとスイッチング素子をオンにする判定制御部と、
入力電圧の変動に対して第2の検出電圧を一定に保つよ
うに入力電圧が上昇すると入力電圧に対する第1の検出
電圧の比を小さくする方向に調節する電圧調節部とを具
備することを特徴とする。Means for Solving the Problems] In the present invention of claim 1, the switching element includes a switching element and an inductor
The energy stored in the inductor during the
A main circuit consisting of a chopper circuit for performing DC voltage conversion by discharging to the output side during the off period of the switching element, and a control circuit for controlling ON / OFF of the switching element. A first detection unit for generating a first detection voltage proportional to an input voltage to the switching circuit, a second detection unit for generating a second detection voltage proportional to the output voltage of the main circuit, A third detector that generates a third proportional detection voltage, a fourth detector that generates a fourth detection voltage proportional to the current flowing through the inductor, and a difference between the second detection voltage and the set voltage. An error detection unit that outputs a voltage, and when the third detection voltage reaches a voltage value obtained by multiplying a product of the first detection voltage and the error voltage by a specified magnification, the switching element is turned off, and the stored energy of the inductor is set to a specified value.
A determination control unit that turns on the switching element when the release to the following is detected based on the fourth detection voltage ;
Keep the second detection voltage constant against input voltage fluctuations.
Detection of input voltage when input voltage rises
A voltage adjuster for adjusting the voltage ratio in a direction to decrease the ratio.
It is characterized by having .
【0016】請求項2の発明では、スイッチング素子お
よびインダクタを含みスイッチング素子のオン期間にイ
ンダクタに蓄積したエネルギをスイッチング素子のオフ
期間に出力側に放出させることにより直流電圧変換を行
うチョッパ回路よりなる主回路と、スイッチング素子を
オン・オフ制御する制御回路とを備え、制御回路は、主
回路への入力電圧に比例した第1の検出電圧を発生する
第1検出部と、主回路の出力電圧に比例した第2の検出
電圧を発生する第2検出部と、スイッチング素子への通
電電流に比例した第3の検出電圧を発生する第3検出部
と、インダクタに流れる電流に比例した第4の検出電圧
を発生する第4検出部と、第2の検出電圧と設定電圧と
の差分に比例した電圧を誤差電圧として出力する誤差検
出部と、第3の検出電圧が第1の検出電圧と誤差電圧と
の積に規定倍率を乗じた電圧値になるとスイッチング素
子をオフにしインダクタの蓄積エネルギーが規定値以下
まで放出されたことを第4の検出電圧に基づいて検出す
るとスイッチング素子をオンにする判定制御部と、入力
電圧の変動に対して第2の検出電圧を一定に保つように
入力電圧が上昇すると第2の検出電圧と設定電圧との差
分に対する誤差電圧の比を小さくする方向に調節する電
圧調節部とを具備することを特徴とする。According to the second aspect of the present invention, the switching element and
And the inductor during the ON period of the switching element.
The energy stored in the inductor turns off the switching element.
DC voltage conversion by discharging to the output side during the period
The main circuit consisting of a chopper circuit and the switching element
A control circuit for performing on / off control.
Generating a first detection voltage proportional to the input voltage to the circuit;
A first detection unit and a second detection proportional to an output voltage of the main circuit
A second detector for generating a voltage,
A third detection unit for generating a third detection voltage proportional to the electric current
And a fourth detection voltage proportional to the current flowing through the inductor
And a second detection voltage, a set voltage,
Error detection that outputs a voltage proportional to the difference
And the third detection voltage is equal to the first detection voltage and the error voltage.
When the voltage multiplied by the specified magnification is multiplied by the product of
Turn off the inductor and the stored energy of the inductor is below the specified value
Is detected based on the fourth detection voltage.
And a judgment control unit that turns on the switching element
To keep the second detection voltage constant with respect to voltage fluctuation
When the input voltage rises, the difference between the second detection voltage and the set voltage
Voltage to reduce the ratio of error voltage to
And a pressure adjusting unit .
【0017】請求項3の発明では、スイッチング素子お
よびインダクタを含みスイッチング素子のオン期間にイ
ンダクタに蓄積したエネルギをスイッチング素子のオフ
期間に出力側に放出させることにより直流電圧変換を行
うチョッパ回路よりなる主回路と、スイッチング素子を
オン・オフ制御する制御回路とを備え、制御回路は、主
回路への入力電圧に比例した第1の検出電圧を発生する
第1検出部と、主回路の出力電圧に比例した第2の検出
電圧を発生する第2検出部と、スイッチング素子への通
電電流に比例した第3の検出電圧を発生する第3検出部
と、インダクタに流れる電流に比例した第4の検出電圧
を発生する第4検出部と、第2の検出電圧と設定電圧と
の差分を誤差電圧として出力する誤差検出部と、第3の
検出電圧が第1の検出電圧と誤差電圧との積に規定倍率
を乗じた電圧値になるとスイッチング素子をオフにしイ
ンダクタの蓄積エネルギーが規定値以下まで放出された
ことを第4の検出電圧に基づいて検出するとスイッチン
グ素子をオンにする判定制御部と、入力電圧の変動に対
して第2の検出電圧を一定に保つように入力電圧が上昇
するとスイッチング素子への通電電流に対する第3の検
出電圧の比を大きくする方向に調節する電圧調節部とを
具備することを特徴とする。 According to the third aspect of the present invention, the switching element and
And the inductor during the ON period of the switching element.
The energy stored in the inductor turns off the switching element.
DC voltage conversion by discharging to the output side during the period
The main circuit consisting of a chopper circuit and the switching element
A control circuit for performing on / off control.
Generating a first detection voltage proportional to the input voltage to the circuit;
A first detection unit and a second detection proportional to an output voltage of the main circuit
A second detection unit for generating a voltage, and a communication between the second detection unit and the switching element.
A third detection unit for generating a third detection voltage proportional to the electric current
And a fourth detection voltage proportional to the current flowing through the inductor
And a second detection voltage, a set voltage,
An error detection unit that outputs the difference of
The detection voltage is a specified magnification to the product of the first detection voltage and the error voltage.
When the voltage value multiplied by
The stored energy of the nectar has been released below the specified value
Is detected based on the fourth detection voltage.
The judgment control unit that turns on the switching element and the
Input voltage rises to keep the second detection voltage constant
Then, the third detection of the current flowing through the switching element is performed.
A voltage adjustment unit that adjusts the output voltage ratio in a direction to increase it
It is characterized by having.
【0018】[0018]
【作用】上記構成によれば、電圧調節部を設けることに
よって、第1の検出電圧、誤差電圧、第3の検出電圧の
いずれかを入力電圧の高低に応じて調節し、第2の検出
電圧をほぼ一定に保つようにしているので、入力電圧が
大幅に変動しても出力電圧をほぼ一定に保つことが可能
になるのである。すなわち、入力電圧として許容される
電圧範囲の上下限の差を大きくとりながらも出力電圧を
安定化することができるのである。According to the above construction, by providing the voltage adjusting section, any one of the first detection voltage, the error voltage and the third detection voltage is adjusted according to the level of the input voltage, and the second detection voltage is adjusted. Is kept substantially constant, so that the output voltage can be kept substantially constant even when the input voltage fluctuates greatly. That is, the output voltage can be stabilized while the difference between the upper and lower limits of the voltage range allowed as the input voltage is made large.
【0019】[0019]
(実施例1)本実施例は、図6に示した従来構成に電圧
調節部として電圧調節回路3を追加し、入力電圧Viに
応じて乗算器22に入力する第1の検出電圧V1 を切り
換えるようにしたものである。すなわち、電圧調節回路
3は、入力電圧Viを分圧する2個の抵抗R10,R
11と、抵抗R11にダイオードD2 を介して並列接続され
た平滑用のコンデンサC2 と、コンデンサC2 の両端電
圧を既定の基準電圧Vref2と比較するオープンコレクタ
型の出力部を有したコンパレータCP1 と、コンパレー
タCP1 の出力端にアノードが接続され抵抗R1 ,R2
の接続点にカソードが接続されたダイオードD3 と、ダ
イオードD3 のアノード側に直列接続されダイオードD
3 との直列回路が抵抗R1 に並列に接続された抵抗R12
とを備えている。(Example 1) This example adds a voltage regulating circuit 3 as a voltage adjusting unit to the conventional configuration shown in FIG. 6, the first detection voltages V 1 to be input to the multiplier 22 in response to the input voltage Vi It is designed to be switched. That is, the voltage adjustment circuit 3 includes two resistors R 10 and R 10 for dividing the input voltage Vi.
11, a capacitor C 2 of the parallel-connected smoothing via the diode D 2 to the resistor R 11, had an output of open collector type for comparing the voltage across the capacitor C 2 and a predetermined reference voltage Vref2 comparator and CP 1, an anode connected to the output terminal of the comparator CP 1 resistor R 1, R 2
A diode D 3 whose cathode is connected to the connection point of the series-connected to the anode side of the diode D 3 diode D
3 resistor series circuit is connected in parallel with the resistor R 1 with R 12
And
【0020】電圧調節回路3の動作について説明する。
入力電圧Viは抵抗R10,R11によって分圧されコンデ
ンサC2 により平滑化されてコンデンサC2 の両端電圧
が比較電圧VcとしてコンパレータCP1 に入力され
る。したがって、比較電圧Vcは入力電圧Viの短時間
の変動ではなく、入力電圧Viの時間平均の変動を反映
することになる。コンパレータCP1 では、比較電圧V
cを基準電圧Vref2と比較し、Vc<Vref2となる期
間、すなわち入力電圧Viが比較的低い期間には出力を
オープンにする。コンパレータCP1 の出力がオープン
になれば、ダイオードD3 がオンになるから抵抗R12が
抵抗R1 に並列接続され、抵抗R1 ,R2 の接続点の電
位である第1の検出電圧V1 は、抵抗R1 および抵抗R
12の並列抵抗と抵抗R2 とにより入力電圧Viを分圧し
た電圧になる。この分圧比をAL とすれば、AL =R2
/{R1 /(1+R1 /R12)+R2 }になる。The operation of the voltage adjustment circuit 3 will be described.
Input voltage Vi is the voltage across the resistor R 10, is divided by R 11 is smoothed by the capacitor C 2 capacitor C 2 is input to the comparator CP 1 as a comparison voltage Vc. Therefore, the comparison voltage Vc reflects not the short-term fluctuation of the input voltage Vi but the time-average fluctuation of the input voltage Vi. In the comparator CP 1, the comparison voltage V
c is compared with the reference voltage Vref2, and the output is opened during a period when Vc <Vref2, that is, during a period when the input voltage Vi is relatively low. Once the open output of the comparator CP 1 is diode D 3 resistance R 12 because turned on is connected in parallel to the resistor R 1, resistor R 1, the first detection voltage V which is the potential of the connection point R 2 1 is the resistance R 1 and the resistance R
It becomes divided voltage of the input voltage Vi by 12 parallel resistance between the resistor R 2. If this partial pressure ratio is A L , A L = R 2
/ Becomes {R 1 / (1 + R 1 / R 12) + R 2}.
【0021】一方、入力電圧Viが比較的高くVc≧V
ref2となる期間には、コンパレータCP1 の出力はショ
ートとなるので、ダイオードD3 がオフになって抵抗R
12が抵抗R1 から切り離されることになり、第1の検出
電圧V1 は抵抗R1 ,R2 のみにより入力電圧Viを分
圧した電圧になる。このときの分圧比をAH とすれば、
AH =R2 /(R1 +R2 )になる。すなわち、入力電
圧Viが比較的低い期間の分圧比AL を、入力電圧Vi
が比較的高い期間の分圧比AH よりも大きくすることに
よって、入力電圧Viの変動幅に比較して第1の検出電
圧V1 の変動幅を小さくするのである。従来の技術で説
明したように、V3 =κV1 V2 ′であり、第3の検出
電圧のピーク値は比較的変動が少ないから、第1の検出
電圧V1の変動幅が小さくなれば、第2の検出電圧V2
の変動幅も小さくなる。このようにして、入力電圧Vi
が比較的広範囲に亙って変化しても、制御回路2に入力
される第2の検出電圧V2 の変動幅を抑制することがで
き、出力電圧Voをほぼ一定に保つことができるのであ
る。On the other hand, the input voltage Vi is relatively high and Vc ≧ V
The period in which the ref2, the output of the comparator CP 1 becomes short, resistance diode D 3 is turned off R
Will be 12 is disconnected from the resistor R 1, becomes the first detection voltage V 1 was resistors R 1, R 2 only by the voltage dividing the input voltage Vi minute. If the partial pressure ratio at this time is A H ,
A H = R 2 / (R 1 + R 2 ). That is, the voltage dividing ratio A L during the period when the input voltage Vi is relatively low is changed to the input voltage Vi.
By but the larger than the partial pressure ratio A H a relatively high period, is to reduce the first variation width of the detection voltages V 1 as compared to the variation range of the input voltage Vi. As described in the background art, V 3 = κV 1 V 2 ′, and the peak value of the third detection voltage has relatively small fluctuation. Therefore, if the fluctuation width of the first detection voltage V 1 becomes small, , The second detection voltage V 2
Becomes smaller. Thus, the input voltage Vi
There also vary over a relatively wide range, the second variation width of the detection voltage V 2 is input to the control circuit 2 can be suppressed, than it can be kept substantially constant output voltage Vo .
【0022】次に、抵抗R1 ,R2 ,R12の値の設定方
法について説明する。ここで、入力電圧Viについて、
上限値および下限値をそれぞれVH ,VL とし、分圧比
を切り換えるときの入力電圧ViをVM とする。また、
誤差電圧V2 ′について、上限値と下限値とをそれぞれ
V2H′,V2L′とする。ここで、V3 =κV1 V2 ′で
あり、分圧比がAL である期間にはAL VL ≦V1 ≦A
L VM である。V1 =AL VL のときは、V2 ′≦
V2H′という条件を満たさなければならないから、次式
が成立する。 V3 ≦κAL VL V2H′ (1) また、V2 =AL VM のときには、V2 ′≧V2L′とい
う条件を満たさなければならないから、次式が成立す
る。 V3 ≧κAL VM V2L′ (2) 同様にして、分圧比がAH である期間には、次式が成立
する。 V3 ≦κAH VM V2H′ (3) V3 ≧κAH VH V2L′ (4) ところで、入力電流Iiは、インダクタCHの1次巻線
L1 に流れる電流iL1の約1/2倍であり、スイッチン
グ素子Q1 のオン期間には電流iL1は抵抗R5に流れる
電流に等しいから、入力電力をWとすればV3 =2WR
5 /Viであって、(4)式によればAH ≦V3 /κV
H V2L′=2WR5 /κVH 2 V2L′であり、上述のよ
うにAH =R2 /(R1 +R2 )であるから、結局、抵
抗R1 ,R2 は次式を満たすことが必要である。 R2 /(R1 +R2 )≦2WR5 /κVH 2 V2L′ … 一方、(1)式によればAL ≧V3 /κVL V2H′であ
り、上述のようにAL =R2 /{R1 /(1+R1 /R
12)+R2 }であるから、抵抗R1 ,R2 ,R12は次式
を満たすことが必要である。 R2 /{R1 /(1+R1 /R12)+R2 }≧2WR5 /κVL 2 V2H′… さらに、発明が解決しようとする課題の項で説明したよ
うに、V2H′/V2L′≧(VM /VL )2 かつ、 V2H′/V2L′≧(VH /VM )2が成立する必要があ
る。両式を変形すれば、VM 2 ≦(V2H′/V2L′)V
L 2、かつVM 2 ≧(V2L′/V2H′)VH 2 であり、
(V2H′/V2L′)VL 2 =VM1 2 、(V2L′/
V2H′)VH 2 =VM2 2 とおけば、VM1 2 ≧VM 2 ≧V
M2 2が成立しなければならないから、結果的に次式を満
足すればよい。 VM1>VM2 … 主回路1や制御回路2の仕様に応じて、上述した条件
〜を満たすように抵抗R1 ,R2 ,R12の定数値、入
力電圧Viの上限値VH および下限値VL を設定すれ
ば、電圧調節回路3を設けていない場合に比較して入力
電圧Viの可変範囲を大幅に広くすることができるので
ある。ここで、制御回路2の仕様に対して、第1の検出
電圧V1 を2段階に切り換えるだけでは、入力電圧Vi
の上限値VHおよび下限値VL の変動幅に対応できない
場合には、第1の検出電圧V1 の切換段数をさらに多く
してもよい。Next, a method of setting the values of the resistors R 1 , R 2 and R 12 will be described. Here, regarding the input voltage Vi,
Upper limit value and the lower limit value respectively V H, and V L, the input voltage Vi when switching the division ratio and V M. Also,
Regarding the error voltage V 2 ′, the upper limit value and the lower limit value are V 2H ′ and V 2L ′, respectively. Here, V 3 = κV 1 V 2 ′ and A L V L ≦ V 1 ≦ A during the period when the voltage division ratio is A L.
Is an L V M. When V 1 = AL V L , V 2 ′ ≦
Since the condition of V 2H ′ must be satisfied, the following equation is established. V 3 ≦ κA L V L V 2H '(1) Further, when V 2 = A L V M is, V 2' do not have to meet the condition of ≧ V 2L ', the following equation is established. V 3 ≧ κA L V M V 2L '(2) In the same manner, the period division ratio is A H, the following equation is established. V 3 ≦ κA H V M V 2H '(3) V 3 ≧ κA H V H V 2L' (4) By the way, the input current Ii is about 1 current i L1 that flows through the primary winding L 1 of the inductor CH Since the current i L1 is equal to the current flowing through the resistor R 5 during the ON period of the switching element Q 1 , if the input power is W, V 3 = 2WR
5 / Vi, and according to equation (4), A H ≦ V 3 / κV
An H V 2L '= 2WR 5 / κV H 2 V 2L', because it is A H = R 2 / (R 1 + R 2) as described above, after all, the resistance R 1, R 2 satisfies the following equation It is necessary. R 2 / (R 1 + R 2) ≦ 2WR 5 / κV H 2 V 2L '... Meanwhile, (1) According to the formula A L ≧ V 3 / κV L V 2H' it is, as described above A L = R 2 / {R 1 / ( 1 + R 1 / R
12 ) + R 2 }, the resistors R 1 , R 2 and R 12 need to satisfy the following equation. R 2 / {R 1 / (1 + R 1 / R 12 ) + R 2 } ≧ 2WR 5 / κV L 2 V 2H ′ Further, as described in the section of the problem to be solved by the invention, V 2H ′ / V 2L '≧ (V M / V L) 2 and, V 2H' / V 2L ' ≧ (V H / V M) 2 must be established. If deformed both equations, V M 2 ≦ (V 2H '/ V 2L') V
L 2, and V M 2 ≧ (V 2L ' / V 2H') a V H 2,
(V 2H '/ V 2L' ) V L 2 = V M1 2, (V 2L '/
If put a V 2H ') V H 2 = V M2 2, V M1 2 ≧ V M 2 ≧ V
Since M2 2 must be established, it may be consequently satisfy the following equation. V M1 > V M2 ... According to the specifications of the main circuit 1 and the control circuit 2, the constant values of the resistors R 1 , R 2 , and R 12 , the upper limit value V H and the lower limit of the input voltage Vi are satisfied so as to satisfy the above-mentioned conditions. When the value VL is set, the variable range of the input voltage Vi can be significantly widened as compared with the case where the voltage adjustment circuit 3 is not provided. Here, with respect to the specifications of the control circuit 2, simply switching the first detection voltage V1 in two stages requires the input voltage Vi.
When the variation width of the upper limit value VH and the lower limit value VL cannot be handled, the number of switching stages of the first detection voltage V1 may be further increased.
【0023】(実施例2)実施例1では、入力電圧Vi
に応じて第1の検出電圧V1 を切り換えるようにしてい
たが、本実施例では、図2に示すように、第3の検出電
圧V3 を切り換えるようにした点が相違する。すなわ
ち、電圧調節回路3は、実施例1と同様に、入力電圧V
iを分圧する2個の抵抗R10,R11および、抵抗R11に
並列接続された平滑用のコンデンサC2 を備え、コンデ
ンサC2 の両端電圧を比較電圧Vcとしてコンパレータ
CP1 で基準電圧Vref2と比較するようになっている。
コンパレータCP1 の出力端にはプルアップ用の抵抗R
14が接続され、コンパレータCP1 の出力によってスイ
ッチ素子としてのトランジスタQ2 をオン・オフするよ
うになっている。トランジスタQ2 のエミッタ−コレク
タには抵抗R13が直列接続され、この直列回路は、スイ
ッチング素子Q1 に直列接続されている抵抗R5に並列
に接続される。(Embodiment 2) In Embodiment 1, the input voltage Vi
First detecting the voltage had to switch the V 1 in response to, in this embodiment, as shown in FIG. 2, the point was to switch the third detection voltage V 3 are different. That is, as in the first embodiment, the voltage adjustment circuit 3
It comprises two resistors R 10 , R 11 for dividing i and a smoothing capacitor C 2 connected in parallel to the resistor R 11 , and the voltage across the capacitor C 2 is used as a comparison voltage Vc as a reference voltage Vref 2 by the comparator CP 1. Is to be compared with.
Resistance R for pull up to the output terminal of the comparator CP 1
14 is connected, it is adapted to turn on and off the transistor Q 2 as a switching element by the output of the comparator CP 1. The emitter of the transistor Q 2 - the collector resistor R 13 are connected in series, the series circuit is connected in parallel to the resistor R 5 connected in series to the switching element Q 1.
【0024】コンパレータCP1 は、入力電圧Viが低
く比較電圧Vcが基準電圧Vref2よりも低い期間には
(Vc<Vref2)、トランジスタQ2 をオンにして抵抗
R13を抵抗R5 に並列に接続することによって第3の検
出電圧V3 を引き下げ、入力電圧Viが高く比較電圧V
cが基準電圧Vref2以上である期間には(Vc≧Vref
2)、トランジスタQ2 をオフにして抵抗R13を抵抗R
5 から切り離して第3の検出電圧V3 を引き上げる。The comparator CP 1, the lower period than the reference voltage Vref2 comparison voltage Vc low input voltage Vi (Vc <Vref2), connected in parallel to resistor R 13 to turn on transistor Q 2 to the resistor R 5 By doing so, the third detection voltage V 3 is reduced, and the input voltage Vi is high and the comparison voltage V 3 is high.
During the period when c is equal to or higher than the reference voltage Vref2, (Vc ≧ Vref
2), to turn off the transistor Q 2 resistor resistance R 13 R
Separately from the 5 pulls the third detection voltage V 3.
【0025】本実施例では第3の検出電圧V3 を入力電
圧Viに応じて切り換えるのであり、上述したように、
第1の検出電圧V1 、誤差電圧V2 ′、第3の検出電圧
V3にはV3 =κV1 V2 ′という関係があるから、入
力電圧Viの変動幅に対して第2の検出電圧V2 (=V
2 ′+Vref )の変化幅を小さくすることができるので
ある。すなわち、入力電圧Viが大幅に変動しても、出
力電圧Voをほぼ一定に保つことができるのである。他
の構成および動作は実施例1と同様である。In this embodiment, the third detection voltage V 3 is switched in accordance with the input voltage Vi.
Since the first detection voltage V 1 , the error voltage V 2 ′, and the third detection voltage V 3 have a relationship of V 3 = κV 1 V 2 ′, the second detection with respect to the variation width of the input voltage Vi. Voltage V 2 (= V
The change width of 2 '+ Vref) can be reduced. That is, even if the input voltage Vi fluctuates significantly, the output voltage Vo can be kept substantially constant. Other configurations and operations are the same as those of the first embodiment.
【0026】(実施例3)本実施例では、図3に示すよ
うに、入力電圧Viに応じて第1の検出電圧V1を調節
するようにしているものであって、実施例1では電圧調
節回路3にコンパレータCP1 を用いたのに対して、本
実施例ではカレントミラーCMを用いている点に相違が
ある。[0026] (Embodiment 3) In this embodiment, as shown in FIG. 3, there is that to regulate the first detection voltages V 1 in response to the input voltage Vi, Example 1 the voltage whereas with the comparator CP 1 in the regulation circuit 3, in this embodiment there is a difference that it uses a current mirror CM.
【0027】すなわち、整流器REの出力端とインダク
タCHの1次巻線L1 との間に逆流阻止用のダイオード
D4 を付加し、電圧調節回路3は、ダイオードD4 のカ
ソードと1次巻線L1 との接続点において入力電圧Vi
を検出するように構成されている。入力電圧Viは2個
の抵抗R10,R11により分圧され、抵抗R11に並列接続
されたコンデンサC2 により平滑化される。2個のトラ
ンジスタQ3 ,Q4 により構成されたカレントミラーC
Mには抵抗R15を通してコンデンサC2 の両端電圧に対
応する電流が流入するから、カレントミラーCMの出力
電流は、コンデンサC2 の両端電圧に応じて増減するこ
とになる。カレントミラーCMの出力側となるトランジ
スタQ4 のエミッタ−コレクタは抵抗R2 に並列接続さ
れるから、カレントミラーCMの出力電流が増加すれ
ば、第1の検出電圧V1 は等価的に引き下げられること
になる。つまり、実施例1では入力電圧Viに応じて第
1の検出電圧V1 を2段階に切り換えるようにしていた
が、本実施例ではカレントミラーCMによって無段階連
続的に第1の検出電圧V1 を増減させるのである。That is, a diode D 4 for preventing backflow is added between the output terminal of the rectifier RE and the primary winding L 1 of the inductor CH, and the voltage adjusting circuit 3 connects the cathode of the diode D 4 and the primary winding. input voltage Vi at the connection point between the line L 1
Is configured to be detected. The input voltage Vi is divided by two resistors R 10 and R 11 and smoothed by a capacitor C 2 connected in parallel with the resistor R 11 . Current mirror C composed of two transistors Q 3 and Q 4
Since the M current corresponding to the voltage across the capacitor C 2 through the resistor R 15 flows, the output current of the current mirror CM will be increased or decreased in accordance with the voltage across the capacitor C 2. The emitter of the transistor Q 4 which is an output side of the current mirror CM - since its collector is connected in parallel to the resistor R 2, if increasing the output current of the current mirror CM is, the first detection voltages V 1 is lowered equivalently Will be. That is, in the first embodiment, the first detection voltage V 1 is switched in two steps according to the input voltage Vi. However, in the present embodiment, the first detection voltage V 1 is continuously and steplessly controlled by the current mirror CM. Is increased or decreased.
【0028】本実施例では、抵抗R10,R11の接続点と
抵抗R1 ,R2 の接続点との間に、ダイオードD5 と抵
抗R16との直列回路を接続してあり、入力電圧Viの脈
流波形における谷部分においてダイオードD5 がオフに
なると、抵抗R16を切り離して第1の検出電圧V1 を引
き上げるのであって、ダイオードD5 と抵抗R16とは、
入力電圧Viの谷部分においてスイッチング素子Q1 の
オン期間を長くする機能を有している。また、ダイオー
ドD4 はインダクタCHの回生電流を阻止することによ
って、入力電流の高調波成分を低減させる機能を有して
いる。他の構成は実施例1と同様である。[0028] In this embodiment, between the connection point of the resistors R 10, R 11 and the connection point of the resistors R 1, R 2, be connected to one serial circuit of the diode D 5 and the resistor R 16, the input When the diode D 5 in a valley portion in the pulsating waveform of the voltage Vi turned off, the first detection voltage a than increasing its V 1 to disconnect the resistor R 16, a diode D 5 and the resistor R 16 is
Has a function to increase the on period of the switching element Q 1 in the valleys of the input voltage Vi. The diode D 4 is by blocking regenerative current in the inductor CH, it has a function to reduce harmonic components of the input current. Other configurations are the same as in the first embodiment.
【0029】(実施例4)本実施例における電圧調節回
路3は、図4に示すように、入力電圧Viに応じて誤差
電圧V2 ′を切り換えるようにしてある。本実施例で
は、制御回路2の全体を1個の集積回路で構成するので
はなく、制御回路2の各機能別に集積回路を用いて構成
しているが、制御回路2の機能については上述した各実
施例に示したものと同様である。(Embodiment 4) As shown in FIG. 4, the voltage adjusting circuit 3 in this embodiment switches the error voltage V 2 ′ according to the input voltage Vi. In the present embodiment, the entire control circuit 2 is not formed by one integrated circuit, but is formed by using an integrated circuit for each function of the control circuit 2. The functions of the control circuit 2 are described above. This is the same as that shown in each embodiment.
【0030】電圧調節回路3では、実施例1と同様に、
入力電圧Viを抵抗R10,R11で分圧し、抵抗R11にダ
イオードD2 とコンデンサC2 との直列回路を並列接続
することによって、コンデンサC2 で平滑化した電圧を
比較電圧VcとしてコンパレータCP1 に入力する。ま
た、コンパレータCP1 では、比較電圧Vcを基準電圧
Vref2と比較し、比較電圧Vcが基準電圧Vref2より小
さいときには出力回路がオープンになる。一方、制御回
路2の誤差増幅器21の出力端には回路アースに一端が
接続されている2個の抵抗R17,R18の直列回路が接続
され、さらに両抵抗R17,R18の接続点とコンパレータ
CP1 の出力端との間には抵抗R19が接続されている。In the voltage adjusting circuit 3, as in the first embodiment,
The input voltage Vi is divided by the resistors R 10 and R 11 , and a series circuit of a diode D 2 and a capacitor C 2 is connected in parallel to the resistor R 11 , so that the voltage smoothed by the capacitor C 2 is used as a comparison voltage Vc. input to CP 1. Further, in the comparator CP 1, compared with reference voltage Vref2 of the comparison voltage Vc, the output circuit is opened when the comparison voltage Vc is lower than the reference voltage Vref2. On the other hand, the series circuit of the control circuit 2 of the error amplifier 21 of the output end of two resistors R 17, which is connected to one end to the circuit ground in, R 18 is connected, further connection point of the resistors R 17, R 18 resistor R 19 is connected between the output terminal of the comparator CP 1 and.
【0031】乗算器22に入力される誤差電圧V2 ′
は、抵抗R17,R18の接続点より得られる。したがっ
て、コンパレータCP1 が出力回路がオープンであると
きには、抵抗R17,R18のみの分圧比により誤差増幅器
21の出力電圧が分圧され、コンパレータCP1 の出力
回路がショートであるときには、抵抗R18および抵抗R
19の並列抵抗と抵抗R17とによる分圧比により誤差増幅
器21の出力電圧が分圧される。すなわち、入力電圧V
iが低く比較電圧Vcが基準電圧Vref2よりも小さい期
間には、コンパレータCP1 の出力回路はオープンにな
り誤差増幅器21の出力電圧を抵抗R17,R18によって
分圧した誤差電圧V2 ′が得られる。入力電圧Viが高
く比較電圧Vcが基準電圧Vref2以上である期間には、
コンパレータCP1 の出力回路がショートになり誤差増
幅器21の出力電圧を抵抗R17,R18,R19によって分
圧した誤差電圧V2 ′が得られるのである。このように
して、入力電圧Viの変化に対する誤差電圧V2 ′の変
化幅を小さくすることができ、結果的に入力電圧Viが
大きく変化しても出力電圧V0 を一定に保つことができ
るのである。他の構成は実施例1と同様である。The error voltage V 2 'input to the multiplier 22
Is obtained from the connection point of the resistors R 17 and R 18 . Therefore, when the comparator CP 1 is the output circuit is open, the output voltage of the error amplifier 21 is divided by the voltage dividing ratio of only the resistor R 17, R 18, when the output circuit of the comparator CP 1 is short, the resistance R 18 and resistance R
The output voltage of the error amplifier 21 is divided by the voltage dividing ratio by 19 parallel resistance of the resistor R 17. That is, the input voltage V
The i is smaller period than the reference voltage Vref2 comparison voltage Vc is low, the output circuit of the comparator CP 1 is an error voltage V 2 'obtained by dividing the output voltage of the resistor R 17, R 18 of the error amplifier 21 becomes open can get. During the period when the input voltage Vi is high and the comparison voltage Vc is equal to or higher than the reference voltage Vref2,
The output circuit of the comparator CP 1 is the error voltage V 2 'obtained by dividing the output voltage of the resistor R 17, R 18, R 19 of the error amplifier 21 becomes short is obtained. In this manner, the variation width of the error voltage V 2 ′ with respect to the change of the input voltage Vi can be reduced, and as a result, the output voltage V 0 can be kept constant even if the input voltage Vi changes greatly. is there. Other configurations are the same as in the first embodiment.
【0032】(実施例5)本実施例における電圧調節回
路3は、図5に示すように、入力電圧Viの高低に応じ
て乗算器22の出力を切り換えるものである。入力電圧
Viの高低の検出は実施例4と同様であって、入力電圧
Viを抵抗R10,R11により分圧し、ダイオードD2 を
介してコンデンサC2 により平滑化した電圧をコンパレ
ータCP1の比較電圧Vcとして基準電圧Vref2と比較
するようになっている。乗算器22の出力端と回路アー
スとの間には、抵抗R20,R21の直列回路が接続され、
比較器23には両抵抗R20,R21の接続点の電圧が入力
される。また、両抵抗R20,R21の接続点とコンパレー
タCP1 の出力端との間には抵抗R22が接続されてい
る。(Embodiment 5) As shown in FIG. 5, the voltage adjusting circuit 3 in this embodiment switches the output of the multiplier 22 according to the level of the input voltage Vi. Detection of the level of the input voltage Vi is the same as in Example 4, divided by the resistors R 10, R 11 an input voltage Vi, the voltage smoothed by the capacitor C 2 through the diode D 2 of the comparator CP 1 The reference voltage Vref2 is compared with the reference voltage Vref2. A series circuit of resistors R 20 and R 21 is connected between the output terminal of the multiplier 22 and the circuit ground.
The voltage at the connection point between the two resistors R 20 and R 21 is input to the comparator 23. The resistor R 22 is connected between the two resistors R 20, connection point of the R 21 and the output terminal of the comparator CP 1.
【0033】したがって、入力電圧Viが低く比較電圧
Vcが基準電圧Vref2より小さい期間にはコンパレータ
CP1 の出力回路がオープンになり乗算器22の出力電
圧は抵抗R20,R21のみによって分圧されることにな
る。一方、入力電圧Viが高く比較電圧Vcが基準電圧
Vref2以上である期間にはコンパレータCP1 の出力回
路がショートになり乗算器22の出力電圧は抵抗R20,
R21,R22により分圧されることになる。このようにし
て、入力電圧Viが高くなると乗算器22の出力電圧の
分圧比を小さくして比較器23に入力する電圧を引き下
げるから、結果的に入力電圧Viが大きく変化しても出
力電圧Voを一定に保つことができるのである。他の構
成は実施例4と同様である。[0033] Thus, the output voltage of the input voltage Vi is lower comparison voltage Vc is the reference voltage Vref2 is less than the period becomes an open output circuit of the comparator CP 1 is multiplier 22 is divided by only the resistor R 20, R 21 Will be. On the other hand, the output voltage of the input voltage Vi is high and the output circuit of the comparator CP 1 to period comparison voltage Vc is the reference voltage Vref2 or more becomes short multiplier 22 resistors R 20,
The voltage is divided by R 21 and R 22 . In this manner, when the input voltage Vi increases, the voltage division ratio of the output voltage of the multiplier 22 is reduced to reduce the voltage input to the comparator 23. As a result, even if the input voltage Vi changes greatly, the output voltage Vo Can be kept constant. Other configurations are the same as in the fourth embodiment.
【0034】上述した各実施例では主回路1を昇圧型の
チョッパ回路としたが、他の形式のチョッパ回路(昇圧
型や反転型(昇降圧型)など)であっても本発明の技術
思想を適用することができるのはいうまでもない。In each of the above embodiments, the main circuit 1 is a step-up type chopper circuit. However, other types of chopper circuits (step-up type, inverting type (step-up / step-down type), etc.) are also applicable to the technical idea of the present invention. It goes without saying that it can be applied.
【0035】[0035]
【発明の効果】本発明は上述のように、電圧調節部を設
けることによって、第1の検出電圧、誤差電圧、第3の
検出電圧のいずれかを入力電圧の高低に応じて調節し、
第2の検出電圧をほぼ一定に保つようにしているので、
入力電圧が大幅に変動しても出力電圧をほぼ一定に保つ
ことが可能になるという利点を有する。すなわち、入力
電圧として許容される電圧範囲の上下限の差を大きくと
りながらも、入力電流の高調波歪が改善され安定した直
流電圧を出力することができるのである。According to the present invention, as described above, by providing the voltage adjusting unit, any one of the first detection voltage, the error voltage, and the third detection voltage is adjusted according to the level of the input voltage.
Since the second detection voltage is kept almost constant,
This has the advantage that the output voltage can be kept substantially constant even if the input voltage fluctuates significantly. That is, it is possible to output a stable DC voltage in which the harmonic distortion of the input current is improved and the difference between the upper and lower limits of the voltage range allowed as the input voltage is large.
【図1】実施例1を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment.
【図2】実施例2を示す回路図である。FIG. 2 is a circuit diagram showing a second embodiment.
【図3】実施例3を示す回路図である。FIG. 3 is a circuit diagram showing a third embodiment.
【図4】実施例4を示す回路図である。FIG. 4 is a circuit diagram showing a fourth embodiment;
【図5】実施例5を示す回路図である。FIG. 5 is a circuit diagram showing a fifth embodiment.
【図6】従来例を示す回路図である。FIG. 6 is a circuit diagram showing a conventional example.
【図7】従来例における主回路を示す回路図である。FIG. 7 is a circuit diagram showing a main circuit in a conventional example.
【図8】従来例における主回路の動作説明図である。FIG. 8 is an operation explanatory diagram of a main circuit in a conventional example.
【図9】従来例における入力電圧波形とインダクタに流
れる電流との関係を示す動作説明図である。FIG. 9 is an operation explanatory diagram showing a relationship between an input voltage waveform and a current flowing through an inductor in a conventional example.
【図10】従来例における入力電流とインダクタに流れ
る電流との関係を示す動作説明図である。FIG. 10 is an operation explanatory diagram showing a relationship between an input current and a current flowing through an inductor in a conventional example.
1 主回路 2 制御回路 3 電圧切換回路 21 誤差増幅器 22 乗算器 23 比較器 24 RSラッチ 25 出力回路 CH インダクタ L1 1次巻線 L2 2次巻線 Q1 スイッチング素子 R1 抵抗 R2 抵抗 R5 抵抗 R6 抵抗 R7 抵抗1 main circuit 2 control circuit 3 voltage switching circuit 21 the error amplifier 22 the multiplier 23 comparator 24 RS latch 25 output circuits CH inductor L 1 1 winding L 2 2 winding Q 1 switching element R 1 resistor R 2 resistor R 5 resistor R 6 resistor R 7 resistor
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西野 博之 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 西浦 晃司 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 濱本 勝信 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平3−22865(JP,A) 特開 平5−184159(JP,A) 特開 平4−168975(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/155 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Hiroyuki Nishino 1048 Kadoma Kadoma, Kadoma City, Osaka Prefecture Inside Matsushita Electric Works, Ltd. Inventor Katsunobu Hamamoto 1048 Kazuma Kadoma, Kadoma-shi, Osaka Matsushita Electric Works Co., Ltd. (56) Reference JP-A-3-22865 (JP, A) JP-A-5-184159 (JP, A) JP-A-4-168975 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H02M 3/155
Claims (3)
みスイッチング素子のオン期間にインダクタに蓄積した
エネルギをスイッチング素子のオフ期間に出力側に放出
させることにより直流電圧変換を行うチョッパ回路より
なる主回路と、スイッチング素子をオン・オフ制御する
制御回路とを備え、制御回路は、主回路への入力電圧に
比例した第1の検出電圧を発生する第1検出部と、主回
路の出力電圧に比例した第2の検出電圧を発生する第2
検出部と、スイッチング素子への通電電流に比例した第
3の検出電圧を発生する第3検出部と、インダクタに流
れる電流に比例した第4の検出電圧を発生する第4検出
部と、第2の検出電圧と設定電圧との差分を誤差電圧と
して出力する誤差検出部と、第3の検出電圧が第1の検
出電圧と誤差電圧との積に規定倍率を乗じた電圧値にな
るとスイッチング素子をオフにしインダクタの蓄積エネ
ルギーが規定値以下まで放出されたことを第4の検出電
圧に基づいて検出するとスイッチング素子をオンにする
判定制御部と、入力電圧の変動に対して第2の検出電圧
を一定に保つように入力電圧が上昇すると入力電圧に対
する第1の検出電圧の比を小さくする方向に調節する電
圧調節部とを具備することを特徴とする電源装置。A switching element and an inductor are stored in an inductor during an ON period of the switching element.
Energy is released to the output side during the off period of the switching element
A main circuit comprising a chopper circuit for performing DC voltage conversion and a control circuit for controlling ON / OFF of a switching element, wherein the control circuit generates a first detection voltage proportional to an input voltage to the main circuit. A first detection unit that generates a second detection voltage proportional to the output voltage of the main circuit.
A detection unit, a third detection unit that generates a third detection voltage proportional to a current supplied to the switching element, a fourth detection unit that generates a fourth detection voltage proportional to a current flowing through the inductor, and a second detection unit. An error detection unit that outputs a difference between the detection voltage and the set voltage as an error voltage, and a switching element when the third detection voltage becomes a voltage value obtained by multiplying a product of the first detection voltage and the error voltage by a specified magnification. A determination control unit that turns off the switching element when it is turned off and detects that the accumulated energy of the inductor has been discharged to a specified value or less based on the fourth detection voltage;
Pair, and an input voltage input voltage rises to maintain the a constant to
And a voltage adjusting unit for adjusting the ratio of the first detection voltage to be reduced .
みスイッチング素子のオン期間にインダクタに蓄積した
エネルギをスイッチング素子のオフ期間に出力側に放出
させることにより直流電圧変換を行うチョッパ回路より
なる主回路と、スイッチング素子をオン・オフ制御する
制御回路とを備え、制御回路は、主回路への入力電圧に
比例した第1の検出電圧を発生する第1検出部と、主回
路の出力電圧に比例した第2の検出電圧を発生する第2
検出部と、スイッチング素子への通電電流に比例した第
3の検出電圧を発生する第3検出部と、インダクタに流
れる電流に比例した第4の検出電圧を発生する第4検出
部と、第2の検出電圧と設定電圧との差分に比例した電
圧を誤差電圧として出力する誤差検出部と、第3の検出
電圧が第1の検出電圧と誤差電圧との積に規定倍率を乗
じた電圧値になるとスイッチング素子をオフにしインダ
クタの蓄積エネルギーが規定値以下まで放出されたこと
を第4の検出電圧に基づいて検出するとスイッチング素
子をオンにする判定制御部と、入力電圧の変動に対して
第2の検出電圧を一定に保つように入力電圧が上昇する
と第2の検出電圧と設定電圧との差分に対する誤差電圧
の比を小さくする方向に調節する電圧調節部とを具備す
ることを特徴とする電源装置。2. The method according to claim 1, wherein the switching element and the inductor are stored in the inductor during an ON period of the switching element.
Energy is released to the output side during the off period of the switching element
A main circuit comprising a chopper circuit for performing DC voltage conversion and a control circuit for controlling ON / OFF of a switching element, wherein the control circuit generates a first detection voltage proportional to an input voltage to the main circuit. A first detection unit that generates a second detection voltage proportional to the output voltage of the main circuit.
A detection unit, a third detection unit that generates a third detection voltage proportional to a current supplied to the switching element, a fourth detection unit that generates a fourth detection voltage proportional to a current flowing through the inductor, and a second detection unit. Voltage proportional to the difference between the
An error detecting section for outputting a pressure of error voltage, a third detection voltage is first detected voltage and becomes a voltage value obtained by multiplying the specified ratio to the product of the error voltage to turn off the switching element stored energy of the inductor is defined the that the value released to below 4 of a determination control unit to turn on the switching element when detecting based on the detection voltage, a second detection voltage input voltage to maintain the a constant against fluctuation of input voltage Rise
Error voltage with respect to the difference between the second detection voltage and the set voltage
And a voltage adjuster for adjusting the ratio of the power supply to decrease .
みスイッチング素子のオン期間にインダクタに蓄積した
エネルギをスイッチング素子のオフ期間に出力側に放出
させることにより直流電圧変換を行うチョッパ回路より
なる主回路と、スイッチング素子をオン・オフ制御する
制御回路とを備え、制御回路は、主回路への入力電圧に
比例した第1の検出電圧を発生する第1検出部と、主回
路の出力電圧に比例した第2の検出電圧を発生する第2
検出部と、スイッチング素子への通電電流に比例した第
3の検出電圧を発生する第3検出部と、インダクタに流
れる電流に比例した第4の検出電圧を発生する第4検出
部と、第2の検出電圧と設定電圧との差分を誤差電圧と
して出力する誤差検出部と、第3の検出電圧が第1の検
出電圧と誤差電圧との積に規定倍率を乗じた電圧値にな
るとスイッチング素子をオフにしインダクタの蓄積エネ
ルギーが規定値以下まで放出されたことを第4の検出電
圧に基づいて検出するとスイッチング素子をオンにする
判定制御部と、入力電圧の変動に対して第2の検出電圧
を一定に保つように入力電圧が上昇するとスイッチング
素子への通電電流に対する第3の検出電圧の比を大きく
する方向に調節する電圧調節部とを具備することを特徴
とする電源装置。3. A switching element and an inductor are stored in the inductor during an ON period of the switching element.
Energy is released to the output side during the off period of the switching element
A main circuit comprising a chopper circuit for performing DC voltage conversion and a control circuit for controlling ON / OFF of a switching element, wherein the control circuit generates a first detection voltage proportional to an input voltage to the main circuit. A first detection unit that generates a second detection voltage proportional to the output voltage of the main circuit.
A detection unit, a third detection unit that generates a third detection voltage proportional to a current supplied to the switching element, a fourth detection unit that generates a fourth detection voltage proportional to a current flowing through the inductor, and a second detection unit. An error detection unit that outputs a difference between the detection voltage and the set voltage as an error voltage, and a switching element when the third detection voltage becomes a voltage value obtained by multiplying a product of the first detection voltage and the error voltage by a specified magnification. A determination control unit that turns off the switching element when it is turned off and detects that the accumulated energy of the inductor has been discharged to a specified value or less based on the fourth detection voltage;
The input voltage increases so as to maintain at a constant when the switching
Increase the ratio of the third detection voltage to the current flowing through the element
A power supply device, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04303382A JP3093893B2 (en) | 1992-11-13 | 1992-11-13 | Power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04303382A JP3093893B2 (en) | 1992-11-13 | 1992-11-13 | Power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06153495A JPH06153495A (en) | 1994-05-31 |
JP3093893B2 true JP3093893B2 (en) | 2000-10-03 |
Family
ID=17920347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04303382A Expired - Lifetime JP3093893B2 (en) | 1992-11-13 | 1992-11-13 | Power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3093893B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100339539B1 (en) * | 1998-11-12 | 2002-09-26 | 엘지전자주식회사 | Low Loss Switching Drive Circuit of Boost Converter for Soft Switching Power Factor Control |
KR100339540B1 (en) * | 1998-12-22 | 2002-10-19 | 엘지전자주식회사 | Drive control circuit and method of step-up active filter for power factor control |
JP2002320378A (en) * | 2001-04-19 | 2002-10-31 | Yokogawa Electric Corp | Converter |
US6980445B2 (en) | 2002-01-08 | 2005-12-27 | Sanken Electric Co., Ltd. | Power factor improving converter and control method thereof |
JP7208074B2 (en) * | 2019-03-19 | 2023-01-18 | Ntn株式会社 | Output voltage detection circuit |
EP4376281A4 (en) * | 2021-07-20 | 2024-11-20 | Panasonic Intellectual Property Management Co., Ltd. | POWER STABILIZATION CIRCUIT |
-
1992
- 1992-11-13 JP JP04303382A patent/JP3093893B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH06153495A (en) | 1994-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3535902B2 (en) | Power factor correction circuit | |
US7417879B2 (en) | PFM and current controlled switching regulator | |
US5731731A (en) | High efficiency switching regulator with adaptive drive output circuit | |
US6531854B2 (en) | Power factor correction circuit arrangement | |
US7019507B1 (en) | Methods and circuits for programmable current limit protection | |
US7446519B2 (en) | PWM/burst mode switching regulator with automatic mode change | |
JPH10225105A (en) | Dc-dc converter | |
WO2001063735A1 (en) | Power converter mode transistioning method and apparatus | |
WO2020024171A1 (en) | Control circuit for voltage conversion circuit | |
US20180159426A1 (en) | Improved control of buck-boost power converter with input voltage tracking | |
JP2888729B2 (en) | Output short circuit protection circuit | |
JPH0345984B2 (en) | ||
JP3093893B2 (en) | Power supply | |
JP3161839B2 (en) | Power supply | |
JP6912300B2 (en) | Switching regulator | |
JP2000341957A (en) | Power supply unit | |
JP2007037297A (en) | Power factor improvement circuit | |
JPH08294282A (en) | Voltage booster power factor improving circuit | |
JPH1141914A (en) | Dc-dc converter | |
JPH0956156A (en) | Regulator circuit and multi-output switching power device using that circuit | |
TWI868536B (en) | Feedback circuit of a voltage regulator and a feedback control method applicable to a voltage regulator | |
JP3171068B2 (en) | Switching power supply | |
JP4058968B2 (en) | Power supply | |
JPH1080137A (en) | Switching power supply | |
US20240348177A1 (en) | Switching power supply, controller therefor and improvements thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |