JP2888729B2 - Output short circuit protection circuit - Google Patents
Output short circuit protection circuitInfo
- Publication number
- JP2888729B2 JP2888729B2 JP11210993A JP11210993A JP2888729B2 JP 2888729 B2 JP2888729 B2 JP 2888729B2 JP 11210993 A JP11210993 A JP 11210993A JP 11210993 A JP11210993 A JP 11210993A JP 2888729 B2 JP2888729 B2 JP 2888729B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switch element
- circuit
- output
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 19
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000001360 synchronised effect Effects 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 10
- 238000009499 grossing Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、DC/DCコンバータ
などのスイッチング電源の出力短絡保護回路に関するも
ので、安定で確実な出力保護機能が得られ、かつ、電源
回路の小型化を図ったものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an output short-circuit protection circuit for a switching power supply such as a DC / DC converter, which can provide a stable and reliable output protection function and reduce the size of a power supply circuit. It is.
【0002】[0002]
【従来の技術】DC/DCコンバータなどのスイッチン
グ電源は、通常、図6に示すように、直流入力端子1
0、11に入力した不安定な直流電圧が、PWMのコン
トロールIC21によってパルス幅制御されるスイッチ
素子14でオン、オフされ、さらにチョークコイル1
5、ダイオード16、コンデンサ17からなる整流平滑
回路18を介して出力端子12、13に安定化した直流
電圧が得られるようにしたものである。なお、26、2
7、28は抵抗である。2. Description of the Related Art A switching power supply such as a DC / DC converter usually has a DC input terminal 1 as shown in FIG.
The unstable DC voltage input to 0 and 11 is turned on and off by the switch element 14 whose pulse width is controlled by the PWM control IC 21, and the choke coil 1
5, a stabilized DC voltage is obtained at output terminals 12 and 13 via a rectifying and smoothing circuit 18 comprising a diode 16, a capacitor 17 and the like. 26, 2
7 and 28 are resistors.
【0003】この回路において、定電圧モードでは、出
力電圧を出力分圧抵抗19と20で分圧した電圧と直流
電源29の電圧とが定電圧アンプ23で比較され、この
出力がPWMコンパレータ30で3角波発振器31の3
角波と比較されてトランジスタ32を介してスイッチ素
子14のパルス幅を決め、出力電圧を安定化している。
出力電流が多くなると、過電流検出抵抗24による電圧
降下によって過電流アンプ22が作動してPWMコンパ
レータ30を支配的にするため、出力電流を一定にして
出力電圧を低下させる過電流保護回路(出力短絡保護回
路)として作動する。In this circuit, in a constant voltage mode, a voltage obtained by dividing an output voltage by output voltage dividing resistors 19 and 20 is compared with a voltage of a DC power supply 29 by a constant voltage amplifier 23, and this output is outputted by a PWM comparator 30. 3 of triangular wave oscillator 31
The pulse width of the switch element 14 is determined via the transistor 32 in comparison with the square wave to stabilize the output voltage.
When the output current increases, the overcurrent amplifier 22 operates due to the voltage drop due to the overcurrent detection resistor 24 to make the PWM comparator 30 dominant. Therefore, an overcurrent protection circuit (output) that keeps the output current constant and lowers the output voltage Short circuit protection circuit).
【0004】しかるに、DC/DCコンバータなどのス
イッチング電源は、電源電圧の高い商用電源であれば、
それほど問題にならないが、最近、バッテリからの低い
電圧が入力されるのが一般的であるため、出力電力が数
Wと少なくても、スイッチ素子14の通過電流は数Aと
大きい。このためスイッチ素子14に直列挿入した過電
流検出抵抗24の電圧降下でスイッチ素子14の電流を
検出すると、この過電流検出抵抗24による電力損失
は、電流の2乗に比例するから、出力電力の割に電力損
失が大きく、総合変換効率を悪くしてしまうという欠点
がある。However, a switching power supply such as a DC / DC converter is a commercial power supply having a high power supply voltage.
Although it does not matter much, recently, a low voltage from a battery is generally input, so that even if the output power is as small as several W, the passing current of the switch element 14 is as large as several A. Therefore, if the current of the switch element 14 is detected by the voltage drop of the overcurrent detection resistor 24 inserted in series with the switch element 14, the power loss due to the overcurrent detection resistor 24 is proportional to the square of the current. There is a drawback that the power loss is large and the total conversion efficiency is deteriorated.
【0005】そこで、出力端子12、13が短絡した場
合に、出力電圧の低下を検出して一定時間後にスイッチ
ング動作を停止するという図7に示すようなタイマーラ
ッチ方式の出力短絡保護回路が最近多用されている。こ
の図7において、定電圧モードではエラーアンプ33か
らの信号をPWMコンパレータ30に入力し、3角波発
振器31からの3角波との比較でパルス幅を決定し、出
力電圧を安定化している。また、出力端子12、13が
短絡されると、出力電圧が低下したことをショートサー
キットプロテクションアンプ34で検出し、トランジス
タ35をオフするので、抵抗37とコンデンサ38から
なる時定数回路39の時定数後にラッチ回路40を作動
させて、スイッチ素子14への信号を停止して、結果的
に電源回路は停止する。Therefore, when the output terminals 12 and 13 are short-circuited, the output short-circuit protection circuit of the timer latch type shown in FIG. Have been. In FIG. 7, in the constant voltage mode, the signal from the error amplifier 33 is input to the PWM comparator 30 and the pulse width is determined by comparing with the triangular wave from the triangular wave oscillator 31 to stabilize the output voltage. . When the output terminals 12 and 13 are short-circuited, the short circuit protection amplifier 34 detects that the output voltage has dropped, and turns off the transistor 35. Therefore, the time constant of the time constant circuit 39 including the resistor 37 and the capacitor 38 Thereafter, the latch circuit 40 is operated to stop the signal to the switch element 14, and as a result, the power supply circuit is stopped.
【0006】[0006]
【発明が解決しようとする課題】図7に示すようなタイ
マーラッチ方式の出力短絡保護回路は、図6に示すよう
な過電流検出抵抗24を有しないので、電力損失に伴う
総合変換効率の悪化という欠点がない。しかるに、タイ
マーラッチ方式は、電源投入時にラッチ回路40が動作
しないように、抵抗37とコンデンサ38の充電による
60〜100msecの時定数回路39を有する。とこ
ろが、出力短絡などの過負荷時に出力電圧が低下する
と、この時定数回路39の遅延後でなければラッチ回路
40は動作せず、スイッチング電源は、過負荷状態で動
作し、スイッチ素子14の過大電流やチョークコイル1
5の飽和現象、さらにダイオード16の過大電流による
破損などの危険性がある。そのため、これらの部品に定
格出力電力に必要な容量よりも大きなものを使用してお
り、結果的に高価な電源回路になるという問題があっ
た。Since the output short-circuit protection circuit of the timer latch type as shown in FIG. 7 does not have the overcurrent detecting resistor 24 as shown in FIG. 6, the total conversion efficiency is deteriorated due to the power loss. There is no disadvantage. However, the timer latch system has a time constant circuit 39 of 60 to 100 msec by charging the resistor 37 and the capacitor 38 so that the latch circuit 40 does not operate when the power is turned on. However, if the output voltage decreases during an overload such as an output short circuit, the latch circuit 40 does not operate unless the delay of the time constant circuit 39 occurs, the switching power supply operates in the overload state, and the switching element 14 Current and choke coil 1
5 and the diode 16 may be damaged by an excessive current. Therefore, there is a problem in that these components use a larger capacity than required for the rated output power, resulting in an expensive power supply circuit.
【0007】本発明は、安定で確実な出力保護機能が得
られ、かつ、電源回路の小型化を図ることを目的とする
ものである。An object of the present invention is to provide a stable and reliable output protection function and to reduce the size of a power supply circuit.
【0008】[0008]
【課題を解決するための手段】本発明は、+入力端子
(10)と−入力端子(11)の間に供給された直流入
力電圧を、スイッチ素子(14)によりオン、オフし、
そのパルス幅を電圧の変動に対応してPWM制御回路
(57)で制御して安定な出力電圧を得るようにしたス
イッチング電源において、前記スイッチ素子(14)の
オン時の電流をオン抵抗による電圧降下として検出する
検出部(49)と、この検出部(49)の出力電圧が一
定値を越えたとき出力してスイッチ素子(14)のオン
時間を制限するようにPWM制御回路(57)を制御す
るコンパレータ(56)とを具備し、前記検出部(4
9)は、前記スイッチ素子(14)の出力側と前記−入
力端子(11)側との間に配置し、スイッチ素子(1
4)と同期してオン、オフする同期スイッチ素子(5
0)、分圧用抵抗(51)、(52)の直列回路からな
り、この分圧用抵抗(51)と(52)による検出電圧
と設定された基準電圧とをコンパレータ(56)にて比
較するようにしてなることを特徴とする出力短絡保護回
路である。According to the present invention, a + input terminal is provided.
The DC input voltage supplied between (10) and the-input terminal (11) is turned on and off by the switch element (14);
In a switching power supply in which the pulse width is controlled by a PWM control circuit (57) in response to a voltage change to obtain a stable output voltage, a current when the switch element (14) is turned on is a voltage by an on-resistance. A detection unit (49) for detecting a drop and a PWM control circuit (57) for outputting when the output voltage of the detection unit (49) exceeds a certain value and limiting the ON time of the switch element (14); And a comparator (56) for controlling the detection unit (4).
9) is disposed between the output side of the switch element (14) and the- input terminal (11) side, and the switch element (1)
Synchronous switch element (5) that turns on and off in synchronization with (4)
0), a series circuit of voltage dividing resistors (51) and (52), and the comparator (56) compares the voltage detected by the voltage dividing resistors (51) and (52) with a set reference voltage. An output short-circuit protection circuit characterized in that:
【0009】[0009]
【作用】このような構成において、スイッチ素子(1
4)がオンしたときの飽和電圧は、MOS−FETのオ
ン抵抗(Rds)によるスイッチ素子(14)の通過電
流に正比例するため、スイッチ素子(14)がオンで、
かつ、出力短絡などで過大電流が流れる場合のドレイン
電流(Id)を前記オン抵抗(Rds)による電圧降下
(Vds)として検出部(49)で検出し、このVds
=Id×Rdsを検出部(49)の分圧用抵抗(51)
と(52)で分圧した中点電圧と、ツェナーダイオード
(55)による基準電圧(Vref)をコンパレータ
(56)で比較した信号を、PWM制御回路(57)の
時比率制御端子、例えば、デッドタイムコントロール端
子に帰還する。検出部(49)の中点電圧が基準電圧
(Vref)を越えると、スイッチ素子(14)のオン
時間を狭くして過電流保護を行うことによってタイマー
ラッチ方式の欠点を改善する。In such a configuration, the switching element (1)
Since the saturation voltage when 4) is turned on is directly proportional to the current passing through the switch element (14) due to the ON resistance (Rds) of the MOS-FET, the switch element (14) is turned on.
In addition, the detection unit (49) detects a drain current (Id) when an excessive current flows due to an output short circuit or the like as a voltage drop (Vds) due to the on-resistance (Rds).
= Id × Rds and the voltage dividing resistor (51) of the detecting unit (49)
A signal obtained by comparing the midpoint voltage obtained by dividing the voltage at the step (52) with the reference voltage (Vref) by the zener diode (55) by the comparator (56) is a duty ratio control terminal of the PWM control circuit (57), for example, Return to the time control terminal. When the midpoint voltage of the detection section (49) exceeds the reference voltage (Vref), the on-time of the switch element (14) is shortened to perform overcurrent protection, thereby improving the disadvantage of the timer latch system.
【0010】[0010]
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図1は、本発明の基本的原理図であり、+と−の
直流入力端子10と11、+と−の出力端子12と1
3、スイッチ素子14およびチョークコイル15、ダイ
オード16、コンデンサ17からなる整流平滑回路18
は、図6、図7と変わるところはない。また、図1に示
すDC/DCコンバータなどのスイッチング電源に使用
されるスイッチ素子14は、MOS−FETが多用され
ており、このスイッチ素子14のオン時の飽和電流は、
MOS−FETのオン抵抗によりスイッチ素子14に流
れる通過電流に比例した電圧となる。本発明は、これに
着目し、出力短絡などでスイッチ素子14に過大電流が
流れるときのスイッチ素子14のオン時のドレイン電流
をMOS−FETのオン抵抗による電圧降下として検出
し、これをPWM制御回路57の時比率制御端子に帰還
して過電流保護と同等の効果を得ることで、タイマーラ
ッチ方式の欠点、すなわち、遅延時間中にスイッチ素子
14を過大電流の状態にして、遅延時間後に動作を停止
するという問題点を改善するものである。An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing the basic principle of the present invention, in which + and- DC input terminals 10 and 11 and + and- output terminals 12 and 1 are connected.
3, rectifying and smoothing circuit 18 including switch element 14, choke coil 15, diode 16, and capacitor 17
Is the same as FIG. 6 and FIG. The switching element 14 used for the switching power supply such as the DC / DC converter shown in FIG. 1 often uses a MOS-FET, and the saturation current of the switching element 14 when it is turned on is
The voltage becomes proportional to the passing current flowing through the switch element 14 due to the ON resistance of the MOS-FET. Focusing on this, the present invention detects a drain current when the switch element 14 is turned on when an excessive current flows through the switch element 14 due to an output short circuit or the like as a voltage drop due to the ON resistance of the MOS-FET, and detects this by PWM control. By feeding back to the duty ratio control terminal of the circuit 57 and obtaining the same effect as the overcurrent protection, the disadvantage of the timer latch system, that is, the switching element 14 is set to an excessive current state during the delay time and operates after the delay time To stop the problem.
【0011】基本的には、図1に示すように、前記スイ
ッチ素子14のトレイン側に、即ち、前記スイッチ素子
14の出力側と前記−入力端子11側との間に、同期ス
イッチ素子50、分圧用抵抗51、分圧用抵抗52の直
流回路からなる検出部49を、前記ダイオード16と並
列に挿入し、また、直流入力端子10と11の間に、基
準電圧(Vref)を設定するために、抵抗54とツェ
ナーダイオード55の直列回路を挿入する。そして、コ
ンパレータ56の+側に抵抗54とツェナーダイオード
55の接続点を接続し、−側に分圧用抵抗51と52の
接続点を接続する。このコンパレータ56の出力側をP
WM制御回路57の時比率制御端子に接続し、このPW
M制御回路57の出力側を、駆動回路53を介して前記
スイッチ素子14と同期スイッチ素子50に接続する。Basically, as shown in FIG. 1, on the train side of the switch element 14, that is, the switch element
A detection unit 49 including a DC circuit of a synchronous switch element 50, a voltage dividing resistor 51, and a voltage dividing resistor 52 is inserted in parallel with the diode 16 between the output side of the PB 14 and the-input terminal 11 side. A series circuit of a resistor 54 and a Zener diode 55 is inserted between the DC input terminals 10 and 11 to set a reference voltage (Vref). The connection point between the resistor 54 and the Zener diode 55 is connected to the + side of the comparator 56, and the connection point between the voltage dividing resistors 51 and 52 is connected to the-side. The output side of this comparator 56 is P
Connected to the duty ratio control terminal of the WM control circuit 57,
The output side of the M control circuit 57 is connected to the switch element 14 and the synchronous switch element 50 via the drive circuit 53.
【0012】この図1に示した基本的原理図の作用を説
明すると、スイッチ素子14がオンしたときの飽和電圧
は、MOS−FETのオン抵抗(Rds)によるスイッ
チ素子14の通過電流に正比例するため、スイッチ素子
14がオンで、かつ、出力短絡などで過大電流が流れる
場合のドレイン電流(Id)を前記オン抵抗(Rds)
による電圧降下(Vds=Id×Rds)として検出
し、この電圧Vdsを検出部49の分圧用抵抗51と5
2で分圧した中点電圧と、ツェナーダイオード55によ
る基準電圧(Vref)とをコンパレータ56で比較
し、その比較信号を、PWM制御回路57の時比率制御
端子、例えば、デッドタイムコントロール端子に帰還す
る。検出部49の中点電圧が基準電圧(Vref)を越
えると、スイッチ素子14のオン時間を狭くして過電流
保護を行うことによってタイマーラッチ方式の欠点を改
善するものである。The operation of the basic principle diagram shown in FIG. 1 will be described. The saturation voltage when the switch element 14 is turned on is directly proportional to the current passing through the switch element 14 due to the ON resistance (Rds) of the MOS-FET. Therefore, when the switching element 14 is on and an excessive current flows due to an output short circuit or the like, the drain current (Id) is reduced by the on-resistance (Rds).
Is detected as a voltage drop (Vds = Id × Rds ) due to the voltage drop, and the voltage Vds is detected by the voltage dividing resistors 51 and 5 of the detecting unit 49.
2 and the reference voltage (Vref) from the Zener diode 55 are compared by a comparator 56, and the comparison signal is fed back to a duty ratio control terminal of a PWM control circuit 57, for example, a dead time control terminal. I do. When the midpoint voltage of the detection section 49 exceeds the reference voltage (Vref), the on-time of the switch element 14 is shortened to perform overcurrent protection, thereby improving the disadvantage of the timer latch system.
【0013】つぎに、図3は、本発明の具体的実施例を
示すもので、前記同期スイッチ素子50としてMOS−
FETが用いられ、また、駆動回路53としてトランジ
スタ60、抵抗61、62で構成されている。また、6
3は入力側コンデンサで、64と、65はボディダイオ
ードである。FIG. 3 shows a specific embodiment of the present invention.
An FET is used, and the drive circuit 53 is composed of a transistor 60 and resistors 61 and 62. Also, 6
3 is an input-side capacitor, and 64 and 65 are body diodes.
【0014】図3に示す回路の作用を説明すると、スイ
ッチ素子14と同期スイッチ素子50は、駆動回路53
によって図2(a)のように、同時にオン、オフし、オ
ン時に、図2(b)のようなスイッチ素子14のドレイ
ン電流(Id)が流れ、ダイオード16の両端間に図2
(c)のような電圧(Vs)が発生する。すなわち、こ
の電圧(Vs)は、入力電圧(Vi)からドレイン電流
(Id)による電圧降下分を差し引いた値であり、ドレ
イン電流(Id)が大きくなると、電圧降下分も大きく
なる。このようなスイッチ素子14のドレイン電流(I
d)とオン抵抗(Rds)に比例する電圧降下を検出部
49に加え、分圧用抵抗51と52で分圧した中点電圧
をコンパレータ56の−入力側に加え、また、このコン
パレータ56の+入力側にツェナーダイオード55によ
る基準電圧(Vref)を加える。The operation of the circuit shown in FIG. 3 will be described.
2A, the drain current (Id) of the switch element 14 flows as shown in FIG.
A voltage (Vs) as shown in (c) is generated. That is, the voltage (Vs) is a value obtained by subtracting the voltage drop due to the drain current (Id) from the input voltage (Vi). As the drain current (Id) increases, the voltage drop increases. The drain current (I
d) and a voltage drop proportional to the on-resistance (Rds) are applied to the detection unit 49, the midpoint voltage divided by the voltage dividing resistors 51 and 52 is applied to the negative input side of the comparator 56, and A reference voltage (Vref) from the zener diode 55 is applied to the input side.
【0015】定常負荷の場合において、スイッチ素子1
4がオフしているときには、分圧用抵抗51と52が同
期スイッチ素子50のボディダイオード65を介して出
力端子12と13に接続されているので、分圧用抵抗5
1と52の中点電圧は、基準電圧(Vref)より高く
なっており、コンパレータ56の出力はLであり、出力
短絡保護回路は動作せず、PWM制御回路57は、通常
の定電圧制御を行う。In the case of a steady load, the switching element 1
4 is off, since the voltage dividing resistors 51 and 52 are connected to the output terminals 12 and 13 via the body diode 65 of the synchronous switching element 50, the voltage dividing resistor 5
The midpoint voltages of 1 and 52 are higher than the reference voltage (Vref), the output of the comparator 56 is L, the output short-circuit protection circuit does not operate, and the PWM control circuit 57 performs normal constant voltage control. Do.
【0016】定常負荷でスイッチ素子14がオンしてい
るときのドレイン電流(Id)とオン抵抗(Rds)に
より発生した電圧降下による分圧用抵抗51と52の中
点電圧を、基準電圧(Vref)より高く設定すること
により、コンパレータ56の出力は、Lのままとなり出
力短絡保護回路は動作せず、PWM制御回路57は通常
の定電圧制御を行うことができる。これを式で示すと、
つぎのようになる。 Vref≦Vin×(R1+R2)÷R2−Id×RdsWhen the switching element 14 is turned on under a steady load, the midpoint voltage of the voltage dividing resistors 51 and 52 due to the voltage drop generated by the drain current (Id) and the on-resistance (Rds) is determined by the reference voltage (Vref). By setting higher, the output of the comparator 56 remains at L, the output short-circuit protection circuit does not operate, and the PWM control circuit 57 can perform normal constant voltage control. This can be expressed by an equation:
It looks like this: Vref ≦ Vin × (R1 + R2) ÷ R2-Id × Rds
【0017】つぎに、過大負荷の場合、スイッチ素子1
4がオンしているときの、ドレイン電流(Id)とオン
抵抗(Rds)により発生した電圧降下による分圧用抵
抗51と52の中点電圧が、基準電圧(Vref)より
低下することにより、PWM制御回路57の出力がHと
なってPWM制御回路57の時比率制御端子の電圧を高
め、スイッチ素子14のオン時間を狭くして過電流保護
を行い、DC/DCコンバータの出力短絡保護回路とし
て機能する。ここで、同期スイッチ素子50は、スイッ
チ素子14のオン時だけ分圧用抵抗51、52を成立さ
せる目的のものなので、信号用の小型の電子部品を使用
できる。Next, in the case of an excessive load, the switching element 1
4 is turned on, the midpoint voltage of the voltage dividing resistors 51 and 52 due to the voltage drop generated by the drain current (Id) and the on-resistance (Rds) becomes lower than the reference voltage (Vref), so that PWM is generated. When the output of the control circuit 57 becomes H, the voltage of the duty ratio control terminal of the PWM control circuit 57 is increased, the ON time of the switch element 14 is shortened, and overcurrent protection is performed. Function. Here, since the synchronous switch element 50 is for the purpose of establishing the voltage dividing resistors 51 and 52 only when the switch element 14 is turned on, a small electronic component for signal can be used.
【0018】なお、MOS−FETからなるスイッチ素
子14は、そのオン抵抗が温度によって変化することか
ら、本発明回路は、動作点を的確に設定する過電流保護
回路としての動作よりも、出力短絡のような過大負荷時
のみ動作するように動作点を定常負荷時のドレイン電流
(Id)の2〜3倍に設定するので、純粋な出力短絡保
護回路と考えられる。Since the on-resistance of the switch element 14 made of a MOS-FET changes depending on the temperature, the circuit of the present invention is more suitable for short-circuiting the output than the operation as an overcurrent protection circuit for setting the operating point accurately. Since the operating point is set to be two to three times the drain current (Id) at the time of a steady load so as to operate only at the time of excessive load as described above, it can be considered as a pure output short-circuit protection circuit.
【0019】図4は、本発明の第2実施例を示すもので
ある。この図4は、出力短絡保護回路として、出力短絡
保護機能を電源ラインにフローティングで構成した降圧
型DC/DCコンバータ回路である。すなわち、スイッ
チ素子14のドレイン、ソース間に並列に、ダイオード
70とコンデンサ71の直列回路からなる補助電源を挿
入し、スイッチ素子14のオフ時の入出力電圧差をダイ
オード70を通じてコンデンサ71に充電し、スイッチ
素子14のオン時にコンデンサ71からコンパレータ5
6に電源を供給する。これらダイオード70とコンデン
サ71との接続点と、直流入力端子10との間に抵抗5
4とツェナーダイオード55の直列回路を接続して基準
電圧(Vref)とし、この抵抗54とツェナーダイオ
ード55の接続点をコンパレータ56の+入力側に接続
し、また、前記コンデンサ71の他端を同期スイッチ素
子50を介してコンパレータ56の−入力側に接続す
る。FIG. 4 shows a second embodiment of the present invention. FIG. 4 shows a step-down DC / DC converter circuit having an output short-circuit protection function floating on a power supply line as an output short-circuit protection circuit. That is, an auxiliary power supply composed of a series circuit of a diode 70 and a capacitor 71 is inserted in parallel between the drain and the source of the switch element 14, and the input / output voltage difference when the switch element 14 is turned off is charged to the capacitor 71 through the diode 70. When the switch element 14 is turned on, the comparator 5
Power is supplied to 6. A resistor 5 is connected between the connection point between the diode 70 and the capacitor 71 and the DC input terminal 10.
4 and a series circuit of a Zener diode 55 to make a reference voltage (Vref). A connection point of the resistor 54 and the Zener diode 55 is connected to the + input side of a comparator 56. The other end of the capacitor 71 is synchronized. It is connected to the minus input side of the comparator 56 via the switch element 50.
【0020】この図4の動作は、図3において、グラン
ド側に出力短絡保護回路を構成した降圧型DC/DCコ
ンバータ回路と同様である。図5の波形図によりさらに
説明すると、スイッチ素子14のドレイン・ソース間電
圧(Vds)は、図5(c)のように、スイッチ素子1
4のオン時には、ドレイン電流(Id)による電圧降下
分を差し引いた値となり、この電圧降下に比例した電圧
がコンパレータ56に加えられ、基準電圧(Vref)
と比較される。その他の作用は、図3と同様である。The operation of FIG. 4 is the same as that of the step-down DC / DC converter circuit shown in FIG. 3 in which an output short-circuit protection circuit is provided on the ground side. To further explain with reference to the waveform diagram of FIG. 5, the drain-source voltage (Vds) of the switch element 14 is equal to that of the switch element 1 as shown in FIG.
4 is turned on, a value obtained by subtracting the voltage drop due to the drain current (Id) is applied. A voltage proportional to this voltage drop is applied to the comparator 56, and the reference voltage (Vref)
Is compared to Other operations are the same as those in FIG.
【0021】本発明は、前記図3および図4に示したよ
うなDC/DCコンバータに限定されるものではなく、
チョークコイル15とダイオード16を入れ換えてダイ
オード16の極性をカソードが出力側になるようにした
反転型DC/DCコンバータにも応用することができ
る。前記実施例では、スイッチ素子14としてMOS−
FETを用いたが、これに限られるものではなく、バイ
ポーラ型のトランジスタであってもよい。バイポーラ型
のトランジスタは、流れる電流の変化に対する電圧降下
が正比例しないが、出力短絡などの精度を要しない異常
検出には有効である。本発明では、スイッチ素子14、
同期スイッチ素子50をPチャンネルを用いて表わした
が、駆動回路53を工夫することによりNチャンネルで
も実現できる。The present invention is not limited to the DC / DC converter as shown in FIGS.
The invention can also be applied to an inverting DC / DC converter in which the choke coil 15 and the diode 16 are exchanged so that the polarity of the diode 16 is such that the cathode is on the output side. In the above-described embodiment, the MOS-
Although an FET is used, the invention is not limited to this, and a bipolar transistor may be used. A bipolar transistor has a voltage drop that is not directly proportional to a change in flowing current, but is effective in detecting an abnormality such as an output short circuit that does not require accuracy. In the present invention, the switch element 14,
Although the synchronous switch element 50 is shown using the P channel, it can be realized with the N channel by devising the drive circuit 53.
【0022】[0022]
(1)タイマーラッチ方式のような電源起動時や出力短
絡時の遅延時間がなく、かつ、スイッチ素子14のピー
ク電流を規制でき、確実な動作が可能であり、電源回路
の信頼性を向上できる。 (2)スイッチ素子14、チョークコイル15、ダイオ
ード16などの電子素子を本来の定格まで小さくできる
ので、小型の部品に置き換えでき、電源回路全体の小型
化と価格の低減が可能である。(1) There is no delay time at the time of power supply startup or output short circuit as in the timer latch method, the peak current of the switch element 14 can be regulated, reliable operation is possible, and the reliability of the power supply circuit can be improved. . (2) Since the electronic elements such as the switch element 14, the choke coil 15, and the diode 16 can be reduced to their original ratings, they can be replaced with small parts, and the entire power supply circuit can be reduced in size and cost.
【図1】本発明による出力短絡保護回路の一実施例を示
す基本的なブロック図である。FIG. 1 is a basic block diagram showing one embodiment of an output short-circuit protection circuit according to the present invention.
【図2】本発明回路の動作波形図である。FIG. 2 is an operation waveform diagram of the circuit of the present invention.
【図3】本発明による出力短絡保護回路の一実施例を示
す具体的電気回路図である。FIG. 3 is a specific electric circuit diagram showing an embodiment of an output short-circuit protection circuit according to the present invention.
【図4】本発明による出力短絡保護回路の他の実施例を
示す電気回路図である。FIG. 4 is an electric circuit diagram showing another embodiment of the output short-circuit protection circuit according to the present invention.
【図5】図4の回路の動作波形図である。5 is an operation waveform diagram of the circuit of FIG.
【図6】従来のスイッチング電源の電気回路図である。FIG. 6 is an electric circuit diagram of a conventional switching power supply.
【図7】従来のタイマーラッチ方式のスイッチング電源
の電気回路図である。FIG. 7 is an electric circuit diagram of a conventional timer latch type switching power supply.
10…直流入力端子、11…直流入力端子、12…出力
端子、13…出力端子、14…スイッチ素子、15…チ
ョークコイル、16…ダイオード、17…コンデンサ、
18…整流平滑回路、19…出力分圧抵抗、20…出力
分圧抵抗、21…コントロールIC、22…過電流アン
プ、23…定電圧アンプ、24…過電流検出抵抗、25
…基準電圧端子、26…抵抗、27…抵抗、28…抵
抗、29…直流電源、30…PWMコンパレータ、31
…3角波発振器、32…トランジスタ、33…エラーア
ンプ、34…ショートサーキットプロテクションアン
プ、35…トランジスタ、36…抵抗、37…抵抗、3
8…コンデンサ、39…時定数回路、40…ラッチ回
路、49…検出部、50…同期スイッチ素子、51…分
圧用抵抗、52…分圧用抵抗、53…駆動回路、54…
抵抗、55…ツェナーダイオード、56…コンパレー
タ、57…PWM制御回路、60…トランジスタ、61
…抵抗、62…抵抗、63…入力側コンデンサ、64…
ボディダイオード、65…ボディダイオード、70…ダ
イオード、71…コンデンサ。10 DC input terminal, 11 DC input terminal, 12 output terminal, 13 output terminal, 14 switch element, 15 choke coil, 16 diode, 17 capacitor
Reference numeral 18: rectifying and smoothing circuit, 19: output voltage dividing resistor, 20: output voltage dividing resistor, 21: control IC, 22: overcurrent amplifier, 23: constant voltage amplifier, 24: overcurrent detection resistor, 25
... Reference voltage terminal, 26 ... Resistance, 27 ... Resistance, 28 ... Resistance, 29 ... DC power supply, 30 ... PWM comparator, 31
... triangular wave oscillator, 32 ... transistor, 33 ... error amplifier, 34 ... short circuit protection amplifier, 35 ... transistor, 36 ... resistor, 37 ... resistor, 3
8: Capacitor, 39: Time constant circuit, 40: Latch circuit, 49: Detection unit, 50: Synchronous switch element, 51: Voltage dividing resistor, 52: Voltage dividing resistor, 53: Drive circuit, 54 ...
Resistor, 55: Zener diode, 56: Comparator, 57: PWM control circuit, 60: Transistor, 61
... Resistance, 62 ... Resistance, 63 ... Input side capacitor, 64 ...
Body diode, 65 body diode, 70 diode, 71 capacitor.
Claims (2)
1)の間に供給された直流入力電圧を、スイッチ素子
(14)によりオン、オフし、そのパルス幅を電圧の変
動に対応してPWM制御回路(57)で制御して安定な
出力電圧を得るようにしたスイッチング電源において、
前記スイッチ素子(14)のオン時の電流をオン抵抗に
よる電圧降下として検出する検出部(49)と、この検
出部(49)の出力電圧が一定値を越えたとき出力して
スイッチ素子(14)のオン時間を制限するようにPW
M制御回路(57)を制御するコンパレータ(56)と
を具備し、前記検出部(49)は、前記スイッチ素子
(14)の出力側と前記−入力端子(11)側との間に
配置し、スイッチ素子(14)と同期してオン、オフす
る同期スイッチ素子(50)、分圧用抵抗(51)、
(52)の直列回路からなり、この分圧用抵抗(51)
と(52)による検出電圧と設定された基準電圧とをコ
ンパレータ(56)にて比較するようにしてなることを
特徴とする出力短絡保護回路。A positive input terminal (10) and a negative input terminal (1
The DC input voltage supplied during 1) is turned on and off by the switch element (14), and the pulse width thereof is controlled by the PWM control circuit (57) in accordance with the fluctuation of the voltage so that a stable output voltage is obtained. In the switching power supply that was obtained,
A detection unit (49) for detecting a current when the switch element (14) is turned on as a voltage drop due to an on-resistance; and a switch (14) which outputs when the output voltage of the detection unit (49) exceeds a certain value and outputs the voltage. PW to limit on-time
Comprising a comparator (56) for controlling the M control circuit (57), wherein the detection unit (49), the switching element
A synchronous switch element (50) that is arranged between the output side of (14) and the- input terminal (11) side and turns on and off in synchronization with the switch element (14); a voltage dividing resistor (51);
The voltage dividing resistor (51)
And a reference voltage set by the comparator (56) and a set reference voltage.
1)の間に供給された直流入力電圧を、スイッチ素子
(14)によりオン、オフし、そのパルス幅を電圧の変
動に対応してPWM制御回路(57)で制御して安定な
出力電圧を得るようにしたスイッチング電源において、
前記スイッチ素子(14)のオン時の電流をオン抵抗に
よる電圧降下として検出する検出部(49)と、この検
出部(49)の出力電圧が一定値を越えたとき出力して
スイッチ素子(14)のオン時間を制限するようにPW
M制御回路(57)を制御するコンパレータ(56)と
を具備し、前記検出部(49)は、前記スイッチ素子
(14)の出力側と前記+入力端子(10)側との間に
配置し、スイッチ素子(14)と同期してオン、オフす
る同期スィッチ素子(50)からなり、前記スイッチ素
子(14)と並列に、ダイオード(70)とコンデンサ
(71)からなる補助電源回路を挿入し、この補助電源
回路により前記コンパレータ(56)の電源とこのコン
パレータ(56)の一方の入力側の基準電圧を得、前記
スイッチ素子(14)の出力側を同期スイッチ素子(5
0)を介してコンパレータ(56)の他方の入力側に接
続してコンパレータ(56)にて比較するようにしてな
ることを特徴とする出力短絡保護回路。2. A positive input terminal (10) and a negative input terminal (1).
The DC input voltage supplied during 1) is turned on and off by the switch element (14), and the pulse width thereof is controlled by the PWM control circuit (57) in accordance with the fluctuation of the voltage so that a stable output voltage is obtained. In the switching power supply that was obtained,
A detection unit (49) for detecting a current when the switch element (14) is turned on as a voltage drop due to an on-resistance; and a switch (14) which outputs when the output voltage of the detection unit (49) exceeds a certain value and outputs the voltage. PW to limit on-time
Comprising a comparator (56) for controlling the M control circuit (57), wherein the detection unit (49), the switching element
A synchronous switch element (50) arranged between the output side of (14) and the + input terminal (10) side and turned on and off in synchronization with the switch element (14); In parallel with this, an auxiliary power supply circuit composed of a diode (70) and a capacitor (71) is inserted, and the power supply of the comparator (56) and a reference voltage on one input side of the comparator (56) are obtained by the auxiliary power supply circuit. , The output side of the switch element (14) is connected to the synchronous switch element (5
An output short-circuit protection circuit characterized in that the output short-circuit protection circuit is connected to the other input side of the comparator (56) via the first input terminal (0) and is compared by the comparator (56).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11210993A JP2888729B2 (en) | 1993-04-15 | 1993-04-15 | Output short circuit protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11210993A JP2888729B2 (en) | 1993-04-15 | 1993-04-15 | Output short circuit protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06311734A JPH06311734A (en) | 1994-11-04 |
| JP2888729B2 true JP2888729B2 (en) | 1999-05-10 |
Family
ID=14578384
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11210993A Expired - Fee Related JP2888729B2 (en) | 1993-04-15 | 1993-04-15 | Output short circuit protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2888729B2 (en) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3216572B2 (en) * | 1997-05-27 | 2001-10-09 | 日本電気株式会社 | Drive circuit for piezoelectric transformer |
| JP2001268899A (en) | 2000-03-17 | 2001-09-28 | Fujitsu Ltd | Power supply control device, power supply circuit, power supply control method, and electronic device |
| JP3876878B2 (en) | 2003-11-21 | 2007-02-07 | セイコーエプソン株式会社 | Power supply |
| EP1863159A1 (en) * | 2005-03-22 | 2007-12-05 | Oki Power Tech Co., Ltd. | Switching power supply circuit |
| JP4717519B2 (en) * | 2005-05-31 | 2011-07-06 | ローム株式会社 | Step-down switching regulator, its control circuit, and electronic equipment using the same |
| US8174251B2 (en) | 2007-09-13 | 2012-05-08 | Freescale Semiconductor, Inc. | Series regulator with over current protection circuit |
| US7576526B2 (en) | 2008-01-16 | 2009-08-18 | Freescale Semiconductor, Inc | Overcurrent detection circuit |
| JP2010017043A (en) * | 2008-07-07 | 2010-01-21 | Fuji Electric Device Technology Co Ltd | Switching power supply apparatus |
| JP5644353B2 (en) * | 2010-10-15 | 2014-12-24 | 株式会社デンソー | Protective device for load drive control device |
| JP2013005497A (en) | 2011-06-13 | 2013-01-07 | Toshiba Corp | Switching circuit and dc-dc converter |
| JP6076630B2 (en) | 2012-07-11 | 2017-02-08 | ローム株式会社 | Driver circuit |
| JP5881664B2 (en) * | 2013-10-31 | 2016-03-09 | サイプレス セミコンダクター コーポレーション | Power supply device, control circuit, and control method for power supply device |
| CN107316598B (en) * | 2017-08-14 | 2020-11-27 | 南京中电熊猫平板显示科技有限公司 | Hot-plug short circuit control device and method |
| CN109639110B (en) * | 2018-12-20 | 2024-04-02 | 上海艾为电子技术股份有限公司 | Boost circuit and charger |
| CN112952767A (en) * | 2021-02-02 | 2021-06-11 | 上海技涵电子科技有限公司 | Circuit and method for detecting DS voltage of MOS (metal oxide semiconductor) transistor to realize short-circuit protection |
| CN113161199A (en) * | 2021-04-20 | 2021-07-23 | 北京市科通电子继电器总厂有限公司 | Solid relay based on energy delay discrimination circuit |
| CN113331493A (en) * | 2021-05-08 | 2021-09-03 | 铂德(深圳)科技有限公司 | Short-circuit protection circuit and electron cigarette |
| CN114006352B (en) * | 2021-12-29 | 2022-03-15 | 浙江大学杭州国际科创中心 | Short-circuit protection method for resonant converter circuit |
| CN117118029B (en) * | 2023-09-06 | 2024-02-02 | 南京模砾半导体有限责任公司 | Optimization method based on lithium battery pack short circuit protection discharge MOS tube |
| CN117856158B (en) * | 2024-01-10 | 2025-09-16 | 北京机械工业自动化研究所有限公司 | Direct-current high-voltage power supply short-circuit protection device and method |
-
1993
- 1993-04-15 JP JP11210993A patent/JP2888729B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06311734A (en) | 1994-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2888729B2 (en) | Output short circuit protection circuit | |
| US7120036B2 (en) | Switching-mode power supply having a synchronous rectifier | |
| EP1309077B1 (en) | Method and apparatus for sensing output inductor current in a dc-to-dc power converter | |
| US8971061B2 (en) | Off time control method for switching regulator | |
| EP0257403B1 (en) | Inductor current control circuit | |
| US7064531B1 (en) | PWM buck regulator with LDO standby mode | |
| US6160388A (en) | Sensing of current in a synchronous-buck power stage | |
| US6570268B1 (en) | Synchronous rectifier drive circuit and power supply including same | |
| EP1605576B1 (en) | Device and method for extending the input voltage range of a DC/DC converter | |
| US6295214B1 (en) | Switching power supply unit | |
| US20030026115A1 (en) | Switching-type DC-DC converter | |
| US20100026256A1 (en) | Switching regulator and control method thereof | |
| EP0102689A2 (en) | Constant volt-second regulator apparatus | |
| US7872879B2 (en) | Switched mode power converter and method of operation thereof | |
| JP2001286135A (en) | Driving method of semiconductor switching element and power supply device | |
| JP2006136146A (en) | Switching power supply | |
| EP0484610A1 (en) | D.C. switching power supply having controlled voltage output and output isolation from the input | |
| JP3341825B2 (en) | Synchronous rectification type DC-DC converter | |
| CN117155074A (en) | TURBO mode switching converter and control circuit thereof | |
| CN117155073A (en) | Switching converter and control circuit thereof | |
| CN117155072A (en) | Switching converter and control circuit thereof | |
| JPH1155944A (en) | Switching power supply equipment | |
| JP4214484B2 (en) | DC power supply | |
| JP4196758B2 (en) | DC / DC converter | |
| JPH11146635A (en) | Direct current power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080219 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20090219 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100219 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |