JP3087760B2

JP3087760B2 - モータ制御回路

Info

Publication number: JP3087760B2
Application number: JP01085208A
Authority: JP
Inventors: 利夫横山; 貞夫篠原
Original assignee: Honda Motor Co Ltd
Current assignee: Honda Motor Co Ltd
Priority date: 1989-04-04
Filing date: 1989-04-04
Publication date: 2000-09-11
Anticipated expiration: 2015-09-11
Also published as: JPH02266891A

Description

【発明の詳細な説明】（産業上の利用分野）本発明はモータ制御回路に係り、特にブリッジ接続さ
れた電力用スイッチング素子を介してモータへ電力を供
給するモータ制御回路に関する。

（従来の技術）電力用スイッチング素子がブリッジ接続されたインバ
ータ回路を介して電動機の運転制御を行なう技術は知ら
れている。例えば、特開昭63−41667号公報では、６個
のパワーMOSFET（金属酸化膜半導体電界効果トランジス
タ）を用いて三相モータを駆動する技術が開示されてい
る。また、インバータ回路と直列に電流検出用の抵抗を
備え、この抵抗に発生する電圧に基づいて過電流を検出
した時は、転流論理回路からのゲート駆動電圧を停止さ
せる構成が開示されている。

（発明が解決しようとする課題）しかしながら、インバータ回路と電流検出回路を直列
に設ける構成では、特定のパワーMOSFETの短絡障害等の
異常を、モータ等の運転中にしか検出できない。また、
プラス電源側へ接続されたFETとマイナス電源側へ接続
されたFETとが共に短絡障害となった場合は、ゲート駆
動を停止しても電流を停止させることはできず、FETが
異常加熱する等安全上望ましくない他、無駄な電力消費
を行なうこととなり好ましくない。

本発明は、このような課題を解決するためなされたも
ので、その目的はモータの運転開始時にインバータ回路
内の電力用スイッチング素子が異常か否かをチェック
し、異常の場合にはインバータ回路への電源供給を停止
するとともに、正常な場合にはモータの運転を自動的に
開始することができるモータ制御回路を提供することに
ある。

（課題を解決するための手段）前記課題を解決するため本発明に係るモータ制御回路
は、モータの運転開始時に電力用スイッチング素子を全
てオフに制御し、モータの巻線へ供給する電圧を検出
し、検出した電圧が予め設定された電圧範囲外の時には
インバータ回路への電源供給の遮断を制御するととも
に、検出した電圧が予め設定された電圧範囲内の時には
インバータ回路へ電源を供給してモータの運転の自動開
始を制御する自動試験手段を有する運転制御回路を備え
たことを特徴とする。

なお、この電圧検出を行なうときは、インバータ回路
へ最大電流が制限された試験電圧を印加する構成が望ま
しい。

また、モータの運転開始時に前記電圧検出を行なう構
成が望ましい。

また、モータの運転状態においても、モータの巻線へ
供給する電圧を監視して、その電圧が周期的変化を示さ
ない場合は、インバータ回路への電源供給を遮断するた
めの信号を発生する印加電圧周期検出手段を備えてもよ
い。

さらに、多相モータの各巻線へ電力を供給するモータ
制御回路にあっては、インバータ回路へ印加する試験電
圧を直流電圧に限定し、モータの巻線抵抗が小さい値で
あることを利用して、複数の巻線のうちいずれか一つの
巻線に発生する電圧を検出することで、すべての電力用
のスイッチング素子に異常がないかをチェックし、検出
電圧が所定の電圧以外の時は、インバータ回路への電源
供給を遮断する構成とすることができる。

（作用）電力用スイッチング素子をすべてオフ状態に設定して
も、インバータ回路内に短絡障害等をおこしている電力
用スイッチング素子が存在すると、モータの巻線との接
続端子に発生する電圧は、インバータ回路に印加した電
圧の略1/2の値より大きくずれた値となる。したがっ
て、運転制御回路は、この電圧を検出するとインバータ
回路への電源供給を遮断する。よって、過電流による異
常加熱や不必要な電力消費を未然に防止できる。

また、運転開始時に電力用スイッチング素子の異常チ
ェックと運転開始を自動的に行うので、特に運転とは別
に電力用スイッチング素子の異常確認試験をしなくて
も、通常の運転開始時に電力用スイッチング素子の異常
確認試験後に自動的に運転に入ることができる。

なお、試験時には電流制限をして電圧を印加するの
で、短絡障害等をおこしたスイッチング素子が存在して
も、異常加熱等は発生しない。

また、モータの運転開始時に電力用スイッチング素子
の異常の有無をチェックすることができる。

また、電圧印加周期検出手段を備えている場合は、モ
ータの運転状態においても電力用スイッチング素子の異
常が発生したことを検出してモータの運転を停止させる
ことができる。

さらに、複数の巻線のうちいずれか一つの巻線に発生
する電圧の検出だけで、すべてのスイッチング素子に異
常がないかを検出できるので、チェック時間の短縮・チ
ェック回路の簡略化が図れる。

（実施例）以下、本発明の実施例を添付図面に基づいて説明す
る。

第１図は本発明のモータ制御回路を三相巻線を有する
永久磁石ブラシレスモータに適用した場合のブロック構
成図である。

図において、１は永久磁石ブラシレスモータであり、
このモータ１の各巻線はインバータ回路２の出力端子2
a,2b,2cへ接続されている。直流電源３は運転制御回路
４を介してインバータ回路２の出力端子2dへ接続されて
おり、インバータ回路２と運転制御回路４でモータ制御
回路５を構成している。また、本実施例では、電力用ス
イッチング素子の異常等を検出してモータの運転を停止
させた場合は、それを表示する表示回路６を備えてい
る。

インバータ回路２は、モータの回転位置検出回路７か
らの回転位置検出信号7aに基づいて、電力用スイッチン
グ素子を駆動する信号を発生する転流制御回路８と、三
相ブリッジ接続された６個の電力用スイッチング素子９
〜14からなる。本実施例ではスイッチング素子としてＮ
チャンネルパワーMOSFET（以下FETと記す）を使用して
いるが、パワー用バイボーラトランジスタ等であっても
よい。各FET9〜14のドレイン・ソース間には貫流ダイオ
ード15〜20が並列に接続されている。

転流制御回路８は、運転制御入力端子8aがＬレベルの
時は、FET9〜14のゲート駆動出力をすべてＬレベルに設
定し、入力端子8aがＨレベル時は、位置検出回路７の出
力に基づいて所定のタイミングでゲート駆動出力を端子
8b〜8gへ発生するよう構成されている。

運転制御回路４は、インバータ回路２への電源供給を
遮断する遮断手段21、インバータ回路２への電流制限を
した電圧を印加する試験電圧印加手段22、モータ１の巻
線へ供給する電圧を監視してFET9〜14の異常を検出する
電圧検出手段23から構成されている。

遮断手段21は、リレー24とこのリレーを駆動するトラ
ンジスタ25からなり、リレー24の接点24aは直流電源３
のプラス端子とインバータ回路２のプラス側電源端子2d
との間に介設されている。

試験電圧印加手段22は、運転スイッチ26の閉によりオ
ン状態となるNPNトランジスタ27と、このトランジスタ2
7のオンによりオン状態となるPNPトランジスタ28を備え
る。PNPトランジスタ28のエミッタは直流電源３のプラ
ス端子へ接続されており、コレクタは電流制限抵抗29を
介してインバータ回路２のプラス側電源端子2dへ接続さ
れている。また、PNPトランジスタ28のコレクタから転
流制御回路８および電圧検出手段23ならびに表示回路６
へ電源を供給する構成としている。

電圧検出手段23は、この電圧検出手段23に電源が印加
されてから所定時間経過するまではＬレベルの出力を保
持し、所定時間経過後はＨレベルを保持する遅延タイマ
回路（またはパワーオンイニシャル回路）30を備えてお
り、その出力30aは転流制御回路８の運転制御入力端子8
aおよびフリップフロップ（以下F/Fと記す）31のクロッ
ク入力端子31a、ならびに、電圧印加周期検出回路32、
表示回路６へ接続されている。本実施例では、遅延タイ
マ回路30により自動試験手段を構成している。

さらに、電圧検出手段23は、モータ１の巻線へ供給す
る電圧を検出するための各種回路を備えている。モータ
１の巻線へ供給する電圧は、入力インピーダンスが極め
て高いボルテージフォロワ回路33を介して、第１および
第２の電圧比較器34,35へ印加される。

そして、第１および第２の電圧比較器34,35、しきい
値電圧発生回路36およびアンド回路37とでウィンド・コ
ンパレータ回路が構成されている。

しきい値電圧発生回路36は上限しきい値電圧VUおよび
下限しきい値電圧VLを発生するよう構成されており、上
限しきい値電圧VUは第１の電圧比較器34の非反転入力端
子へ接続され、下限しきい値電圧VLは第２の電圧比較器
35の反転入力端子を接続されている。そして、各電圧比
較器34,35の出力はアンド回路37の入力端子へ接続さ
れ、アンド回路37の出力はF/F31のデータ（Ｄ）入力端
子31bへ接続されている。

本実施例では、上限しきい値電圧VUは試験電圧印加手
段22を介して、インバータ回路２へ印加する電圧値の略
2/3程度、下限しきい値電圧は略1/3程度に設定してい
る。

電圧印加周期検出手段32は、入力端子32aへ印加され
る遅延タイマ回路30の出力がＨレベルの時に第１および
第２の電圧比較器34,35の出力のそれぞれが周期的にH,L
レベルを繰り返さない場合には、出力端子32bへＨレベ
ルの出力を発生するもので、印加電圧周期入力端子32c,
32dにそれぞれ入力される信号の立上りまたは立下りを
検出する回路と、立上りまた立下り検出回路の検出出力
によりリセットされるタイマ回路等により構成されてい
る。電圧印加周期検出手段32の出力端子32bは、F/F31の
リセット（Ｒ）入力端子31cへ接続されている。

また、F/F31のＱ出力端子31dは、ベース抵抗38を介し
てリレー駆動用のトランジスタ25のベースへ接続されて
いる。F/F31のNQ出力端子31eは、表示回路６内のNAND回
路39の入力端子へ接続されている。

表示回路６は、NAND回路39の出力端子に接続された電
流制限用抵抗40および発光ダイオード41からなり、イン
バータ回路２内のFET9〜14のいずれかに短絡障害等の異
常があることを検出した場合、これを可視表示するため
のものである。

なお、表示手段としては、音声合成装置等による可聴
表示であってもよい。

次に、本モータ制御回路５の動作を説明する。運転ス
イッチ26が閉状態に操作されると、トランジスタ27,28
がオン状態となり、抵抗29を介してインバータ回路２へ
直流電源３の電圧が印加される。トランジスタ28のオン
により、電圧検出手段23に電源が印加され、遅延タイマ
回路30の出力は一定時間の間Ｌレベルを保持するので、
転流制御回路８はゲート駆動出力をすべてＬレベルに設
定し、各FET9〜14はすべてオフ状態に設定される。この
状態でモータ１の巻線に供給する電圧は、ボルテージフ
ォロワ回路33を介して各電圧比較器34,35に印加され
る。各FET9〜14に短絡障害等の異常があり、巻線へ供給
する電圧が直流電源３のプラス電源側電位またはマイナ
ス電源側電位、あるいはそれに近い電位となった場合
は、アンド回路37の出力はＬレベルとなる。各FET9〜14
に異常がない場合は、巻線へ印加される電圧は、直流電
源３の印加電圧に対して略1/2程度（各FETのリーク抵抗
がほぼ等しい為）となるので、アンド回路37の出力はＨ
レベルとなる。

所定の遅延タイマ時間が経過すると、遅延タイマ回路
30の出力30aはＬからＨレベルに変化し、この立上りの
タイミングでアンド回路37の出力はF/F31に記憶され
る。従って、各FET9〜14に異常がない場合は、ウィンド
・コンパレータの出力（アンド回路37の出力）はＨレベ
ルであり、この出力がF/F31に記憶されて、Ｑ出力31dは
Ｈレベルとなり、トランジスタ25をオンさせてリレー24
が動作する。これによりリレーの接点24aは閉状態とな
り、インバータ回路２へ直流電源３から直接電圧が印加
され、転流制御回路８の運転制御入力端子8aはＬレベル
となり、各FET9〜14が周期的にオン・オフ制御されて、
モータ１の回転駆動が行なわれる。

いずれかのFET9〜14に短絡障害等がある場合は、F/F3
1の出力はＬレベルとなるからリレー24は駆動されず、
したがってモータ１の運転はおこなわれず、異常がある
旨可視表示される。

また、運転開始時の電圧チェックでFET9〜14の異常が
検出されずに、モータ１の運転状態になった後、FTE9〜
14に短絡障害等が発生した場合は、電圧印加周期検出手
段32の出力32bがＨレベルとなり、F/F31をリセットする
のでF/F31のＱ出力31dはＬレベルとなり、リレー24は復
旧してインバータ回路２への直流電源３の供給が遮断さ
れる。またF/F31のNQ出力31eがＨレベルとなるので、NA
ND回路39の出力はＬレベルとなり発光ダイオード41が発
光して異常がある旨の可視表示を行なう。

なお、本実施例ではモータ１の三相巻線のうち１つの
巻線に印加される電圧を検出する構成であるが、すべて
の巻線について電圧を検出する構成であってもよい。ま
た、この場合電圧検出手段23を巻線の数に対応させて複
数設けてもよいし、入力切替回路等を備えて１つの電圧
検出手段23により順次各巻線の電圧を検出する構成とし
てもよい。遮断手段21は、リレー24等を用いずに半導体
スイッチ等を用いる構成であってもよい。

試験電圧印加手段22は、直流電源３の電圧を印加する
以外に、別電源を用いて例えばスイッチング素子の最大
定格電圧を印加して、スイッチング素子の耐圧をも含め
て異常がないかを検出する構成としてもよい。

さらに、試験電圧として、直流電圧以外に交流電圧を
印加して、スイッチング素子内部の容量等を含めてスイ
ッチング素子の特性に異常がないかをも併せて検出する
構成としてもよい。

第２図は本発明の他の実施例を示すブロック構成図で
ある。

この実施例のモータ制御回路50は、第１図の転流制御
回路８を１チップマイクロコンピュータ（CPUと記す）5
1で構成するとともに、マルチプレクサ付のA/D変換器52
を用いて、モータ１の各巻線へ印加する電圧を検出する
ようにしたものであり、各巻線の電圧は高インピーダン
スのボルテージフォロワ回路33…ならびに分圧器53を介
してA/Dコンバータ52へ入力する構成としている。第１
実施例の遅延タイマ回路30、電圧印加周期検出手段32、
表示回路６等の機能はソフトウェアににより実現してい
る。

したがって、運転スイッチ26が閉状態に操作される
と、トランジスタ28を介してCPU51へ電源が印加され、
パワーオンイニシャル回路（POI）54によりCPU51の初期
設定がなされる。CPU51は、電流制限抵抗29を介してイ
ンバータ回路２へ印加された電圧により、モータ１の各
巻線に発生する電圧に係るデータをA/Dコンバータ52よ
り順次読み込み、その電圧に係るデータが所定の範囲内
にあるときはポート出力51aへＨレベルの出力を発生し
て、リレー24を駆動するとともに、各FET9〜14を駆動し
てモータ１を回転させる。CPU51は、A/Dコンバータ52よ
り読み込んだ電圧に係るデータが所定の範囲外にあると
きは、ポート出力51aをＬレベルに保持して、インバー
タ回路２への電力供給を遮断するとともに、ポート出力
51bをＨレベルにして表示回路６の発光ダイオード41を
点灯させる。

また、CPU51はモータ１の運転中もA/Dコンバータ52を
介して、各巻線へ供給された電圧に係るデータを読み込
み、インバータ回路２の動作に異常がないかチェック
し、異常を検出した時は、ポート51aの出力をＬレベル
とし、リレー24を復旧させてモータ１の運転を停止する
とともに、表示回路６を駆動して異常を検出したことを
表示する。CPU51は、FET9〜14のゲート駆動出力8b〜8g
と、各巻線の電圧に係るデータを比較してFETのショー
トやオープン障害を検出する構成でもよいし、ゲート駆
動出力と巻線に印加される電圧との時間差や巻線に印加
される電圧値をもとにFETの特性劣化等をも検出する構
成であってもよい。

なお、各実施例とも三相巻線を有する永久磁石ブラシ
レスモータについて説明したが、本発明に係るモータ制
御回路は、誘導モータ等の各種モータに適用することが
可能である。また、モータ（電動機）とジェネレータ
（発電機）とを共用する発電発動機のモータ制御回路に
適用してもよい。

（発明の効果）以上説明したように、本発明に係るモータ制御回路
は、モータの運転開始時に電力用スイッチング素子をオ
フ状態に設定し、この状態でモータの巻線へ供給される
電圧に基づいて電力用スイッチング素子の短絡障害等を
検出し、異常が認められた場合は電力用スイッチング素
子への電力供給を遮断するので、モータの運転を開始す
る前に電力用スイッチング素子の短絡障害等・絶縁低下
等を検出することができ、不要な電力消費をなくすこと
ができるとともに、過電流によりインバータ回路の異常
加熱や直流電源の損傷等を未然に防止することができ
る。なお、モータの運転開始時に電力用スイッチング素
子の異常確認試験を行い、続いてモータの運転を自動的
に行うので、試験と運転を効率良く実行することができ
る。

また、モータの巻線に印加される電圧の周期的変化を
監視する印加電圧周期検出手段を備えることにより、モ
ータの運転状態においても電力用スイッチング素子の異
常等を検出し、モータの運転状態を停止させることがで
きる。印加電圧周期検出手段は、過電流検出用抵抗をイ
ンバータ回路と直列に設ける従来の技術と異なり電力損
失を発生しないので、モータの巻線へ供給する電力が減
少しないという利点を有する。

また、電力用スイッチング素子の極めて電流値の小さ
いリーク電流を利用して各素子の異常を検出するもので
あるから、モータの巻線抵抗による電圧降下はほぼ無視
することができるので、多相巻線を有するモータであっ
ても、そのうちの任意の一つの巻線に印加される電圧を
検出することで、すべての電力用スイッチング素子の異
常を検出することができる。よって、モータ制御回路の
小形化、低価格化に寄与することができる。

【図面の簡単な説明】

第１図は本発明のモータ制御回路を三相巻線を有する永
久磁石ブラシレスモータに適用した場合のブロック構成
図、第２図は本発明の他の実施例を示す第１図と同様の
ブロック構成図である。なお、図面中、２はインバータ回路、４は運転制御回
路、5,50はモータ制御回路、９〜14は電力用スイッチン
グ素子、21は遮断手段、22は試験電圧印加手段、23は電
圧検出手段、26は運転スイッチ、29は電流制限抵抗、30
は自動試験手段を構成する遅延タイマ回路、31はフリッ
プフロップ（F/F）、32は電圧印加周期検出回路、34,35
は電圧比較器、36はしきい値電圧発生回路、51は運転制
御回路の一部を構成する１チップマイクロコンピュー
タ、52はA/D変換器、53は分圧器である。

Claims

(57)【特許請求の範囲】

【請求項１】電力用スイッチング素子をブリッジ接続し
たインバータ回路を介してモータの巻線へ電力を供給す
るモータ制御回路において、前記モータの運転開始時に前記電力用スイッチング素子
を全てオフに制御し、前記モータの巻線へ供給する電圧
を検出し、検出した電圧が予め設定された電圧範囲外の
時には前記インバータ回路への電源供給の遮断を制御す
るとともに、検出した電圧が予め設定された電圧範囲内
の時には前記インバータ回路へ電源を供給して前記モー
タの運転の自動開始を制御する自動試験手段を有する運
転制御回路を備えたことを特徴とするモータ制御回路。
【請求項２】前記運転制御回路は、前記モータの運転開
始時に前記電力用スイッチング素子を全てオフに設定し
た状態で、前記インバータ回路へ最大電流を制限した電
圧を印加する試験電圧印加手段を備えたことを特徴とす
る請求項１記載のモータ制御回路。
【請求項３】前記運転制御回路は、前記インバータ回路
を介して前記モータの巻線へ電力を供給している状態
で、前記モータの巻線へ供給された電圧に基づいて、そ
の電圧が周期的に変化しない場合は、前記インバータ回
路への電源供給を遮断するための信号を発生する電圧印
加周期検出手段を備えたことを特徴とする請求項１記載
のモータ制御回路。
【請求項４】電力用スイッチング素子をブリッジ接続し
たインバータ回路を介して多相モータの各巻線へ電力を
供給するモータ制御回路において、前記多相モータの運転開始時に前記電力用スイッチング
素子を全てオフに制御し、前記多相モータの巻線へ供給
する電圧を検出し、検出した電圧が予め設定された電圧
範囲外の時には前記インバータ回路への電源供給の遮断
を制御するとともに、検出した電圧が予め設定された電
圧範囲内の時には前記インバータ回路へ電源を供給して
前記モータの運転の自動開始を制御する自動試験手段を
有する運転制御回路を備えたことを特徴とするモータ制
御回路。