JP3085801B2

JP3085801B2 - 変調信号発生装置

Info

Publication number: JP3085801B2
Application number: JP04301421A
Authority: JP
Inventors: 和久岡村; 佳生藤田
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1992-11-11
Filing date: 1992-11-11
Publication date: 2000-09-11
Anticipated expiration: 2015-09-11
Also published as: JPH06149250A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、楽音信号等のオーデ
ィオ信号を加工してエコーやコーラスなど様々な音響効
果を付与する効果付与装置に用いられ、オーディオ信号
を変調する変調信号を発生する変調信号発生装置に関す
る。

【０００２】

【従来の技術】電子楽器等において、楽音などの音に付
与される音響効果のうち、音を変調させる変調型の音響
効果としては、従来から、以下に示すものがある。ディストーション：音を歪ませる効果フランジャ：金属的なうねりを作り出す効果コーラス：うねりを伴ったユニゾン効果ワウ：強調する周波数帯域を連結的に変更する効果シンフォニック：うねりの少ないユニゾン効果トレモロ：音量を周期的に上下させる効果

【０００３】図６はオーディオ信号に３相コーラスの音
響効果を付与する効果付与装置の概略構成例を表すブロ
ック図である。この図において、１はディジタルのオー
ディオ信号Ｓ_Iが入力される入力端子、２は入力される
オーディオ信号Ｓ_Iを所定時間遅延して出力する遅延用
ＲＡＭである。

【０００４】遅延用ＲＡＭ２からは、基準アドレスＲＡ
に、図示せぬ変調信号発生装置のチャンネルｃｈ１〜ｃ
ｈ３で生成され、周期的にその値が変化する３つの変調
信号が付加されたアドレス（ＲＡ＋ｃｈ１，ＲＡ＋ｃｈ
２，ＲＡ＋ｃｈ３）から、３つのオーディオ信号が読み
出される。これにより、３つのオーディオ信号がピッチ
変調される。ここで、図７（ａ）に３つの変調信号のア
ドレス−時間特性の一例を示す。図７（ａ）において、
曲線ａ〜ｃは、図示せぬ変調信号発生装置のそれぞれの
チャンネルｃｈ１〜ｃｈ３で生成された３つの変調信号
の特性であり、これら３つの変調信号は、それぞれ同一
の周波数で位相が１２０゜ずつずれた正弦波信号であっ
て、その振幅は、この例では、アドレス０からアドレス
２５５まで変化する。

【０００５】また、図６において、３〜５はそれぞれ乗
算器であり、ピッチ変調された３つのオーディオ信号
と、図示せぬ変調信号発生装置のチャンネルｃｈ４〜ｃ
ｈ６で生成され、周期的にその値が変化する３つの変調
信号とを乗算する。これにより、３つのオーディオ信号
が振幅変調される。ここで、図７（ｂ）に３つの変調信
号の乗算係数−時間特性の一例を示す。図７（ｂ）にお
いて、曲線ａ〜ｃは、図示せぬ変調信号発生装置のそれ
ぞれのチャンネルｃｈ４〜ｃｈ６で生成された３つの変
調信号の特性であり、これら３つの変調信号は、それぞ
れ同一の周波数でかつチャンネルｃｈ１〜ｃｈ３で生成
される変調信号の周波数とも同一で位相が１２０゜ずつ
ずれた正弦波信号であって、その振幅は、この例では、
乗算係数０．６から乗算係数１まで変化する。

【０００６】さらに、図６において、６は乗算器３の出
力信号と乗算器４の出力信号とを加算する加算器、７は
乗算器３の出力信号と乗算器５の出力信号とを加算する
加算器、８および９はそれぞれ加算器６および７の出力
信号に所定の乗算係数を乗算する乗算器、１０および１
１はそれぞれオーディオ信号Ｓ_Iに所定の乗算係数を乗
算する乗算器、１２は乗算器８の出力信号と乗算器１０
の出力信号とを加算する加算器、１３は乗算器９の出力
信号と乗算器１１の出力信号とを加算する加算器であ
る。

【０００７】これにより、加算器１２および１３から
は、３相コーラスの音響効果が付与されたＬおよびＲチ
ャンネルのオーディオ信号Ｓ_LおよびＳ_Rがそれぞれ出力
される。なお、回路要素２〜９を経た、すなわち、音響
効果が付与されたオーディオ信号をウェット音といい、
回路要素１０あるいは、１１を経た、すなわち、音響効
果が付与されていないオーディオ信号をドライ音とい
う。

【０００８】次に、図８にオーディオ信号にシンフォニ
ックの音響効果を付与する効果付与装置の概略構成例を
表すブロック図を示す。この図において、図６の各部に
対応する部分には同一の符号を付け、その説明を省略す
る。図８においては、遅延用ＲＡＭ２からは、基準アド
レスＲＡに、図示せぬ変調信号発生装置のチャンネルｃ
ｈ２，ｃｈ４，ｃｈ６で生成され、周期的にその値が変
化する３つの変調信号が付加されたアドレス（ＲＡ＋ｃ
ｈ２，ＲＡ＋ｃｈ４，ＲＡ＋ｃｈ６）から、３つのオー
ディオ信号が読み出される。

【０００９】このうち、チャンネルｃｈ２から出力され
る変調信号は、図９（ｃ）に示すアドレス−時間特性を
有しており、チャンネルｃｈ４およびｃｈ６からそれぞ
れ出力される変調信号は、チャンネルｃｈ２で生成され
る変調信号と同一の波形で位相が１２０゜ずつずれた信
号である。また、チャンネルｃｈ２で生成される変調信
号は、図９（ｂ）に示すチャンネルｃｈ１で生成される
変調信号と、周波数が図９（ｂ）に示すチャンネルｃｈ
１で生成される変調信号の８倍の変調信号（図９（ａ）
参照）とが加算されて生成されている。

【００１０】また、図８において、１４〜１６はそれぞ
れ乗算器であり、遅延用ＲＡＭ２からそれぞれ読み出さ
れた３つのオーディオ信号に所定の乗算係数をそれぞれ
乗算する。これにより、加算器１２および１３からは、
シンフォニックの音響効果が付与されたＬおよびＲチャ
ンネルのオーディオ信号Ｓ_LおよびＳ_Rがそれぞれ出力さ
れる。

【００１１】なお、図６に示すオーディオ信号に３相コ
ーラスの音響効果を付与する効果付与装置および図８に
示すオーディオ信号にシンフォニックの音響効果を付与
する効果付与装置は、ともに概念図であり、効果付与装
置のハードウェアは、実際には、ディジタル・シグナル
・プロセッサ（ＤＳＰ）によって構成し、図６の構成お
よび図８の構成は、それぞれ異なるマイクロプログラム
によって構成される。

【００１２】

【発明が解決しようとする課題】ところで、上述した従
来の変調信号発生装置においては、図６に示す構成によ
りオーディオ信号Ｓ_Iにコーラスの音響効果を付与する
場合、図７に示すように、チャンネルｃｈ１〜ｃｈ６で
生成される変調信号は、周波数が全て同一であって、そ
の位相が１２０゜ずつずれているに過ぎない。また、図
８に示す構成によりオーディオ信号Ｓ_Iにシンフォニッ
クの音響効果を付与する場合、図９に示すように、チャ
ンネルｃｈ２，ｃｈ４，ｃｈ６で生成される変調信号の
周波数は、チャンネルｃｈ１で生成される変調信号の周
波数の整数倍（今の場合、８倍）である。以上説明した
変調信号の関係は、他の音響効果を付与する場合も同様
である。

【００１３】それにもかかわらず、従来の変調信号発生
装置においては、チャンネルｃｈ１〜ｃｈ６でそれぞれ
独立に変調信号を生成している。したがって、回路規模
が大きくなってしまうという欠点があった。この発明
は、このような背景の下になされたもので、簡単な構成
で複数の変調信号を効率的に生成することができる変調
信号発生装置を提供することを目的とする。

【００１４】この発明による変調信号発生装置は、所定
周期毎に位相データを発生する位相データ発生手段と、
入力された位相データを逓倍して出力する逓倍手段と、
入力された位相データに位相差を示す位相差データを加
算して出力する加算手段と、前記逓倍手段および前記加
算手段で処理された位相データに基づき形状の異なる複
数の変調信号を選択的に発生する変調信号発生手段と、
前記位相データ発生手段で位相データが発生される１周
期内に、少なくとも２以上の変調信号を発生すべく、前
記逓倍手段、前記加算手段および前記変調信号発生手段
を時分割で制御する制御手段とを具備することを特徴と
している。

【００１５】

【作用】上記構成によれば、位相データ発生手段が所定
周期毎に位相データを発生すると、制御手段が位相デー
タ発生手段で位相データが発生される１周期内に、少な
くとも２以上の変調信号を発生すべく、逓倍手段、加算
手段および変調信号発生手段を時分割で制御するので、
逓倍手段は、入力された位相データを逓倍して出力し、
加算手段は、入力された位相データに位相差を示す位相
差データを加算して出力し、形状の異なる複数の変調信
号を選択的に発生する変調信号発生手段は、逓倍手段お
よび加算手段で処理された位相データに基づき、上記１
周期内に、少なくとも２以上の変調信号を発生する。

【００１６】

【実施例】以下、図面を参照して、この発明の一実施例
について説明する。図４はこの発明の一実施例による変
調信号発生装置を適用した効果付与装置の構成を表すブ
ロック図であり、この図において、１７は効果付与装置
である。この実施例においては、効果付与装置１７は、
電子楽器に内蔵され、音源回路から出力される複数の楽
音データにリバーブやコーラス等の各種音響効果を付与
するように構成されている。なお、電子楽器には、効果
付与装置１７と音源回路の他、電子楽器内の各部を制御
するＣＰＵ（中央処理装置）１８（図４参照）、鍵盤、
ＲＯＭ、ＲＡＭ、パネルスイッチ、ディスプレイ、サウ
ンドシステムおよび、ＣＰＵ１８が効果付与装置１７そ
の他各部とのデータの交換等を行うためのＣＰＵバス１
９（図４参照）などが設けられている。また、図４にお
いて、２０は効果付与装置１７に外付けされ、入力され
るオーディオ信号を所定時間遅延して出力する遅延用Ｒ
ＡＭである。この遅延用ＲＡＭ２０は、図６および図８
に示す遅延用ＲＡＭ２に相当する。

【００１７】また、効果付与装置１７において、２１は
複数の音響効果の種類に対応する複数のエフェクトプロ
グラムが記憶されたエフェクトプログラムメモリ、２２
はこの発明の一実施例による変調信号発生装置であり、
一般には、低周波の変調信号を発生するため、低周波発
振器（ＬＦＯ）と呼ばれているので、これ以降は、ＬＦ
Ｏと呼ぶことにする。２３はＬＦＯデータレジスタであ
り、ＬＦＯ２２の制御に関するＬＦＯデータがＣＰＵ１
８からＣＰＵバス１９を介して転送され、記憶される。
なお、ＬＦＯデータは、変調信号の周波数を指定するた
めの周波数データＤ_f、ゲート信号Ｓ_c、シフトデータＤ
_sf、位相差データＤ_p、変調信号の波形を指定するため
の波形選択データＤ_ws、変調信号のデプス（振幅）を指
定するためのデプスデータＤ_d等から構成されており、
これらのデータは演奏者によって任意に設定できる。こ
れらのデータの詳細については後述する。

【００１８】２４は演算部であり、上述した電子楽器の
サウンドシステム内に設けられたＤＡコンバータの１サ
ンプリング時間（以下、１ＤＡＣサイクルという）の間
に、電子楽器の音源回路から出力され、データ管理部２
５を経て供給される１つの楽音データに対して、ＣＰＵ
１８から出力され、ＣＰＵバス１９と係数レジスタ２６
とを介して供給される係数データおよび、ＬＦＯ２２か
ら出力される変調信号に基づいて、エフェクトプログラ
ムメモリ２１から供給される５種類の音響効果付与のた
めのエフェクトプログラムを時分割で実行する。ここ
で、これ以降、これら５種類の音響効果をＥＦ０〜ＥＦ
４と呼ぶことにする。なお、係数データは、各音響効果
のエフェクトバランスや、リバーブ等の音響効果におけ
るフィルタの係数などから構成されている。ここで、エ
フェクトバランスとは、ウエット音とドライ音とを加算
する際の割合を意味しており、具体的には、図６および
図８に示す乗算器８〜１１の乗算係数である。

【００１９】また、データ管理部２５は、電子楽器の音
源回路から出力された楽音データの入力タイミングや、
演算部２４において音響効果が付与された楽音データの
サウンドシステムへの出力タイミングなどを管理する。
２７はアドレスレジスタであり、遅延用ＲＡＭ２０のア
ドレスに対応したアドレスデータがＣＰＵ１８からＣＰ
Ｕバス１９を介して転送され、記憶される。このアドレ
スデータは、図６および図８に示す遅延用ＲＡＭ２の基
準アドレスＲＡに相当する。２８はアドレス管理部であ
り、アドレスレジスタ２７に記憶されたアドレスデータ
およびＬＦＯ２２から出力される変調信号に基づいて、
遅延用ＲＡＭ２０に書き込みあるいは、読み出しされる
楽音データの書き込むべきあるいは、読み出すべきアド
レスを管理する。

【００２０】ここで、図５（ａ）に効果付与装置１７の
動作タイミングの一例を示す。この実施例においては、
１ＤＡＣサイクルは、０〜２５５ステップ（１ステップ
はエフェクトプログラムの１つの制御コードの演算時
間）で構成されている。上述したように、演算部２４
は、５種類の音響効果ＥＦ０〜ＥＦ４を１ＤＡＣサイク
ルの間に実行する。なお、５種類の音響効果ＥＦ０〜Ｅ
Ｆ４のプログラムサイズは固定されており、音響効果Ｅ
Ｆ０からＥＦ４まで順に、５６ステップ、５６ステッ
プ、２４ステップ、２４ステップおよび９６ステップで
ある。また、音響効果Ｅ０〜ＥＦ４として、どのような
音響効果を選択するかは、図示しないパネルスイッチに
よって演奏者が任意に選択できる。

【００２１】そして、図５（ａ）に示すように、１ＤＡ
Ｃサイクルのうち、０ステップ〜５５ステップまでに音
響効果ＥＦ０の処理、５６ステップ〜１１１ステップま
でに音響効果ＥＦ１の処理、１１２ステップ〜１３５ス
テップまでに音響効果ＥＦ２の処理、１３６ステップ〜
１５９ステップまでに音響効果ＥＦ３の処理、１６０ス
テップ〜２５５ステップまでに音響効果ＥＦ４の処理が
実行される。

【００２２】次に、図１はこの発明の一実施例によるＬ
ＦＯ２２の構成を表すブロック図であり、図示せぬクロ
ック発生器から発生されるクロックφ₁（図５（ｂ）参
照）およびクロックφ₂（図５（ｃ）参照）に同期して
動作する。この図において、２９は図４に示すＬＦＯデ
ータレジスタ２３から読み出された周波数データＤ_fが
入力される入力端子であり、図５（ｄ）に示すように、
１つの音響効果ＥＦの処理中においては、同一の周波数
データＤ_fが入力される。なお、周波数データＤ_fは、変
調信号の周波数を指定するためのものであって、後述す
るのこぎり波状の位相データの傾きに相当するデータで
ある。また、音響効果ＥＦ４においては、変調型の音響
効果ではなく、残響型の音響効果が付与されるので、周
波数データＤ_fは必要ないため、入力されない。

【００２３】３０は第１の入力端に周波数データＤ_fが
入力されるＮビット（Ｎは有限の所定数）の加算器、３
１は図示せぬ電子楽器の鍵盤のいずれかのキーが押鍵さ
れている間などにＣＰＵバス１９を介して供給されるゲ
ート信号Ｓ_cが入力される入力端子、３２は加算器３０
の出力データをゲート信号Ｓ_cが供給されている間通過
させるゲート、３３は遅延回路であり、ゲート３２の出
力データを、図示せぬクロック発生器から発生され、入
力端子３４から入力されるクロックφ₁（図５（ｂ）参
照）の４個分だけの時間、すなわち、１ＤＡＣサイクル
だけ遅延して、次の１ＤＡＣサイクルの該当する音響効
果ＥＦにおいて用いるために出力する。この遅延回路３
３の出力データＤ_fDは、後述するシフト回路３５に入力
されるとともに、加算器３０の第２の入力端に入力され
る。そして、加算器３０は、Ｎビットで表現可能な値の
最大値ＭＡＸまで加算すると、オーバーフローし、Ｎビ
ットよりも上位ビットは無視してＮビット以下のデータ
を出力する。これら加算器３０、ゲート３２および遅延
回路３３は、周波数データＤ_fを累算することによって
位相データＤ_fDを発生する累算器として動作する。

【００２４】以上説明した構成によれば、加算器３０か
ら出力されたデータは、１ＤＡＣサイクル後に周波数デ
ータＤ_fと加算され、以後、１ＤＡＣサイクル毎に加算
器３０から出力されたデータは、１ＤＡＣサイクル遅延
された後に周波数データＤ_fと加算される。これによ
り、遅延回路３３は、図２に示されるような、周波数デ
ータＤ_fによってその傾きが決定される位相データＤ_fD
を出力する。この場合、図５（ｄ）に示すように、１Ｄ
ＡＣサイクルの各音響効果ＥＦ０〜ＥＦ４の処理におい
ては、それぞれ同一の周波数データＤ_f1〜Ｄ_f4が入力端
子２９から入力され、また、図５（ｂ）に示すような各
音響効果ＥＦ０〜ＥＦ４の処理の最初に立つクロックφ
₁に同期して遅延回路３３が動作するので、遅延回路３
３は、１ＤＡＣサイクルの１つの音響効果ＥＦにおいて
は、同一の位相データＤ_fDを出力する。また、ゲート
３２は、ゲート信号Ｓ_cが供給されていない間、ゲート
を閉じて「０」を出力する。これにより、遅延回路３３
は、たとえば、いずれの鍵も押鍵されていない状態でい
ずれかの鍵が押鍵されたタイミングに同期して、図２に
示すような位相データＤ_fDの出力を開始する。

【００２５】また、３５は遅延回路３３の出力データＤ
_fDを入力端子３６から入力されるシフトデータＤ_sfに応
じて上位ビット方向に所定数シフトするシフト回路であ
り、シフトした結果、Ｎビットよりも上位のビットは無
視されてＮビット以下のデータが出力される。これによ
り、遅延回路３３の出力データＤ_fDは、１ビットシフト
されると２倍の周波数に、２ビットシフトされると４倍
の周波数に、３ビットシフトされると８倍の周波数にそ
れぞれ周波数変換されたデータＤ’_fDとなる。

【００２６】３７は第１の入力端に入力端子３８から入
力される位相差データＤ_pが入力され、第２の入力端に
シフト回路３５の出力データＤ’_fDが入力されるＮビッ
トの加算器である。加算器３７は、加算器３０と同様に
最大値ＭＡＸまで加算すると、オーバーフローし、Ｎビ
ット以下のデータを出力する。位相差データＤ_pとし
て、図２に示す最大値ＭＡＸの何分の１かの値が与えら
れることにより、加算器３７からは、元の位相データ
Ｄ’_fDから所定の位相だけシフトした位相データＤ’’
_fDが出力される。

【００２７】たとえば、位相差データＤ_pとしてＭＡＸ
／２が入力された場合には、加算器３７からは、元の位
相データＤ’_fDに対して１８０゜位相が進んだ位相デー
タＤ’’_fDが出力され、位相差データＤ_pとしてＭＡＸ
／３が入力された場合には、加算器３７からは、元の位
相データＤ’_fDに対して１２０゜位相が進んだ位相デー
タＤ’’_fDが出力され、位相差データＤ_pとしてＭＡＸ
／４が入力された場合には、加算器３７からは、元の位
相データＤ’_fDに対して９０゜位相が進んだ位相データ
Ｄ’’_fDが出力される。つまり、加算器３７および位相
差データＤ_pにより、図７（ａ）および（ｂ）に示す同
一の周波数で位相が１２０゜ずつずれた正弦波信号など
を生成することができる。

【００２８】また、図１において、３９はイクスクルー
シブオアゲートであり、加算器３７の出力データＤ’’
_fDが図３（ａ）に示すデータであった場合、データ”
１”により反転して図３（ｂ）に示す反転された波形デ
ータを出力する。４０および４１はそれぞれ三角波およ
びサイン波の波形データが記憶されたメモリであり、加
算器３７の出力データＤ’’_fDをアドレスとして入力
し、図３（ｃ）および（ｄ）に示す三角波およびサイン
波の波形データをそれぞれ出力する。

【００２９】さらに、４２はセレクタであり、入力端子
４３から入力される波形選択データＤ_sにより選択端Ｓ
Ａ〜ＳＤからそれぞれ入力される４種類の波形データ
（図３（ａ）〜（ｄ）参照）を選択して出力する。４４
はセレクタ４２の出力データと、入力端子４５から入力
されるデプスデータＤ_dとを乗算する乗算器であり、デ
プスデータＤ_dにより変調の深さが設定される。

【００３０】４６は入力データを図示せぬクロック発生
器から発生される図５（ｃ）に示すクロックφ₂の１ク
ロック分だけ遅延する遅延回路、４７は遅延回路４６の
出力データ、すなわち、１つ前のチャンネルｃｈにおい
て処理されたデータを入力端子４８から出力される制御
データにより通過させるゲート、４９は第１の入力端か
ら入力される乗算器４４の出力データと、第２の入力端
から入力されるゲート４７の出力データとを加算する加
算器であり、遅延回路４６、ゲート４７および加算器４
９により、たとえば、図９（ｃ）に示す変調信号を生成
することができる。

【００３１】５０は変調信号が出力される出力端子であ
り、この変調信号が図４に示すアドレス管理部２８へア
ドレス変調データとして供給されたり、あるいは、図４
に示す演算部２４へ振幅変調データとして供給される。
この場合、図７からわかるように、アドレス変調データ
としては、たとえば、０から２５５まで変化する必要が
あり、いっぽう、振幅変調データとしては、たとえば、
１から０．６まで変化する必要があるので、変調信号
を、アドレス変調データとして使用する場合は、変調信
号をそのままアドレス管理部２８へ入力できるが、振幅
変調データとして用いる場合は、変調信号に所定の小数
を乗算した後に所定の小数を加算する等の演算を施して
演算部２４へ入力するか、あるいは、演算部２４におい
て変調信号に所定の演算を施して用いる。

【００３２】なお、上述した周波数データＤ_f以外のゲ
ート信号Ｓ_c、シフトデータＤ_sf、位相差データＤ_p、波
形選択データＤ_ws、デプスデータＤ_d等は、図５（ｅ）
に示す各チャンネルｃｈの動作タイミングで入力され、
シフト回路３５および回路要素３７，３９〜４２，４
４，４６，４７，４９は、クロックφ₂に同期して動作
し、各チャンネルｃｈ毎に独立の変調信号を生成するこ
とができる。

【００３３】ところで、たとえば、図４に示す効果付与
装置１７の１つの音響効果ＥＦによって図６に示す３相
コーラスの音響効果を付与する構成を実現する場合に
は、上述したように、チャンネルｃｈ１〜ｃｈ６から図
７に示す６種類の変調信号を発生しなければならない
が、上述した構成によれば、以下に示すように、これら
６種類の変調信号を時分割で効率的に発生することがで
きる。

【００３４】音響効果ＥＦ０として３相コーラスが選択
された場合を例にとると、遅延回路３３は、０ステップ
〜５５ステップの間、同一の位相データＤ_fD1を出力す
る。まず、図７（ａ）の曲線ａに示す変調信号を生成す
るために、チャンネルｃｈ１において、波形選択データ
Ｄ_wsとしてサイン波の波形データを選択するためのデー
タを供給し、位相データＤ_fD1に基づきサイン波の波形
データを読み出す。

【００３５】次に、図７（ａ）の曲線ｂに示す変調信号
を生成するために、チャンネルｃｈ２において、波形選
択データＤ_wsとしてサイン波の波形データを選択するた
めのデータを供給するとともに、位相差データＤ_pとし
てＭＡＸ／３を供給し、位相データＤ_fD1にＭＡＸ／３
を加算することによって得られるデータに基づきサイン
波の波形データを読み出す。

【００３６】その次に、図７（ａ）の曲線ｃに示す変調
信号を生成するために、チャンネルｃｈ３において、波
形選択データＤ_wsとしてサイン波の波形データを選択す
るためのデータを供給するとともに、位相差データＤ_p
として（２／３）・ＭＡＸを供給し、位相データＤ_fD1
に（２／３）・ＭＡＸを加算することによって得られる
データに基づきサイン波の波形データを読み出す。ま
た、図７（ｂ）の曲線ａ〜ｃに示す変調信号をチャンネ
ルｃｈ４〜ｃｈ６で生成するために、それぞれ上述した
チャンネルｃｈ１〜ｃｈ３の場合と同様の処理を施した
後、変調信号に所定の小数を乗算した後に所定の小数を
加算する等の演算を施して演算部２４へ入力するか、あ
るいは、演算部２４において変調信号に所定の演算を施
して用いる。

【００３７】また、図４に示す効果付与装置１７の１つ
の音響効果ＥＦによって図８に示すシンフォニックの音
響効果を付与する構成を実現する場合には、上述したよ
うに、チャンネルｃｈ２、ｃｈ４およびｃｈ６から３種
類の変調信号を発生しなければならないが、上述した構
成によれば、以下に示すように、これら３種類の変調信
号を時分割で効率的に発生することができる。

【００３８】音響効果ＥＦ１としてシンフォニックが選
択された場合を例にとると、遅延回路３３は、５６ステ
ップ〜１１１ステップの間、同一の位相データＤ_fD2を
出力する。まず、図９（ｂ）に示す変調信号を生成する
ために、チャンネルｃｈ７において、波形選択データＤ
_wsとしてサイン波の波形データを選択するためのデータ
を供給し、位相データＤ_fD2に基づきサイン波の波形デ
ータを読み出す。

【００３９】次に、図９（ｃ）に示す変調信号を生成す
るために、チャンネルｃｈ８において、波形選択データ
Ｄ_wsとしてサイン波の波形データを選択するためのデー
タを供給するとともに、シフトデータＤ_sfとして位相デ
ータＤ_fD2を３ビットシフトするためのデータを供給
し、位相データＤ_fD2を３ビットシフトすることによっ
て得られるデータに基づきサイン波の波形データを読み
出して、図９（ａ）に示す変調信号を生成する。また、
入力端子４８から遅延回路４６の出力データを通過させ
るための制御データを供給し、図９（ａ）に示す変調信
号と、チャンネルｃｈ７で生成された図９（ｂ）に示す
変調信号とが加算器４９によって加算され、図９（ｃ）
に示す変調信号がチャンネルｃｈ８で生成されることに
なる。

【００４０】また、図９（ｃ）に示す変調信号と１２０
゜位相がずれた変調信号を生成するためには、まず、図
９（ｂ）に示す変調信号と位相が１２０゜ずれた変調信
号を生成するために、チャンネルｃｈ９において、波形
選択データＤ_wsとしてサイン波の波形データを選択する
ためのデータを供給するとともに、位相差データＤ_pと
してＭＡＸ／３を供給し、位相データＤ_fD2にＭＡＸ／
３を加算することによって得られるデータに基づきサイ
ン波の波形データを読み出す。

【００４１】次に、図９（ｃ）に示す変調信号と１２０
゜位相がずれた変調信号を生成するために、チャンネル
ｃｈ１０において、波形選択データＤ_wsとしてサイン波
の波形データを選択するためのデータを供給するととも
に、シフトデータＤ_sfとして位相データＤ_fD2を３ビッ
トシフトするためのデータを供給し、位相データＤ_fD2
を３ビットシフトすることによって得られるデータに基
づきサイン波の波形データを読み出して、図９（ａ）に
示す変調信号を生成する。

【００４２】また、入力端子４８から遅延回路４６の出
力データを通過させるための制御データを供給し、図９
（ａ）に示す変調信号と、チャンネルｃｈ９で生成され
た図９（ｂ）に示す変調信号と１２０゜位相がずれた変
調信号とが加算器４９によって加算され、図９（ｃ）に
示す変調信号と１２０゜位相がずれた変調信号がチャン
ネルｃｈ１０で生成されることになる。なお、チャンネ
ルｃｈ１２において、チャンネルｃｈ１０において生成
された変調信号と位相が１２０゜ずれた変調信号を生成
する場合は、上述したチャンネルｃｈ９およびｃｈ１０
の処理と、位相差データＤ_pが（２／３）・ＭＡＸであ
る以外は同様であるので、その説明を省略する。

【００４３】以上説明したように、上述した一実施例に
よれば、１つの音響効果ＥＦについて、１つの変調信号
に異なるパラメータを供給することにより、複数の変調
信号を時分割で効率的に発生することができる。したが
って、変調信号発生装置の回路規模を従来に比べて極め
て小さくすることができる。なお、上述した一実施例に
おいては、変調信号を周波数変換するためにシフト回路
３５を設けたので、基本周波数の２倍、４倍、８倍、・
・・の周波数の変調信号しか生成できないが、シフト回
路３５に代えて、乗算器を設けることにより、基本周波
数の実数倍の周波数を有する変調信号も生成することが
できる。

【００４４】

【発明の効果】以上説明したように、この発明によれ
ば、位相データの段階で変調信号の周波数および位相ず
れの制御を行うようにしているので、形状の異なる変調
信号を発生するに際して構成を共用でき、簡単な構成で
形状の異なる複数の変調信号を効率的に生成できるとい
う効果がある。すなわち、本願発明によれば、加算手段
が入力された位相データに位相差を示す位相差データを
加算して出力するので、１つの位相データから、周波数
のみならず位相が異なる変調信号を生成することがで
き、多種の変調信号を発生することができる。また、制
御手段が、逓倍手段、加算手段および変調信号発生手段
を時分割で制御するので、１つの逓倍手段、加算手段お
よび変調信号発生手段により、複数の変調信号を発生す
ることができ、構成を簡略化できるという効果が得られ
る。

【図面の簡単な説明】

【図１】この発明の一実施例によるＬＦＯ２２の構成
を表すブロック図である。

【図２】位相データＤ_fDの一例を示す図である。

【図３】セレクタ４２の選択端ＳＡ〜ＳＤからそれぞ
れ入力される４種類の波形データの一例を示す図であ
る。

【図４】この発明の一実施例によるＬＦＯ２２を適用
した効果付与装置１７の構成を表すブロック図である。

【図５】効果付与装置１７の動作タイミングの一例を
示す図である。

【図６】オーディオ信号Ｓ_Iに３相コーラスの音響効
果を付与する効果付与装置の概略構成例を表すブロック
図である。

【図７】図６に示す効果付与装置で用いられる変調信
号の波形の一例を示す図である。

【図８】オーディオ信号Ｓ_Iにシンフォニックの音響
効果を付与する効果付与装置の概略構成例を表すブロッ
ク図である。

【図９】図８に示す効果付与装置で用いられる変調信
号の波形の一例を示す図である。

【符号の説明】

１７……効果付与装置、１８……ＣＰＵ、１９……ＣＰ
Ｕバス、２０……遅延用ＲＡＭ、２１……エフェクトプ
ログラムメモリ、２２……ＬＦＯ、２３……ＬＦＯデー
タレジスタ、２４……演算部、２５……データ管理部、
２６……係数レジスタ、２７……アドレスレジスタ、２
８……アドレス管理部、３０，３７，４９……加算器、
３２，４７……ゲート、３３，４６……遅延回路、３５
……シフト回路、３９……イクスクルーシブオアゲー
ト、４０，４１……メモリ、４２……セレクタ、４４…
…乗算器。

Claims

(57)【特許請求の範囲】

【請求項１】所定周期毎に位相データを発生する位相
データ発生手段と、入力された位相データを逓倍して出力する逓倍手段と、入力された位相データに位相差を示す位相差データを加
算して出力する加算手段と、前記逓倍手段および前記加算手段で処理された位相デー
タに基づき形状の異なる複数の変調信号を選択的に発生
する変調信号発生手段と、前記位相データ発生手段で位相データが発生される１周
期内に、少なくとも２以上の変調信号を発生すべく、前
記逓倍手段、前記加算手段および前記変調信号発生手段
を時分割で制御する制御手段とを具備することを特徴と
する変調信号発生装置。