JP3079566B2 - 薄膜トランジスタとその製造方法 - Google Patents
薄膜トランジスタとその製造方法Info
- Publication number
- JP3079566B2 JP3079566B2 JP32751690A JP32751690A JP3079566B2 JP 3079566 B2 JP3079566 B2 JP 3079566B2 JP 32751690 A JP32751690 A JP 32751690A JP 32751690 A JP32751690 A JP 32751690A JP 3079566 B2 JP3079566 B2 JP 3079566B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- thin film
- film transistor
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000012535 impurity Substances 0.000 claims description 62
- 239000004065 semiconductor Substances 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 29
- 239000010408 film Substances 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 17
- 238000009792 diffusion process Methods 0.000 claims description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 238000001947 vapour-phase growth Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 〔概要〕 薄膜トランジスタとその製法方法に関し、 アクティブマトリクス型液晶表示装置に用いる薄膜ト
ランジスタのソースおよびドレイン電極と動作半導体層
間のリーク電流を低減して、薄膜トランジスタならびに
それを用いるアクティブマトリクス型の液晶表示パネル
の品質・信頼性を向上させることを目的とし、 基板上にソース電極およびドレイン電極のそれぞれに
接続され、第１の不純物が添加されてなるコンタクト層
と、該コンタクト層に接合する動作半導体層とが形成さ
れ、該動作半導体層の上にゲート絶縁膜を介してゲート
が形成されてなる薄膜トランジスタにおいて、該動作半
導体層と該コンタクト層との接合部分には、第２の不純
物が添加されており、該第２の不純物は、該コンタクト
層に含まれている第１の不純物よりも拡散係数が大き
く、かつ、低い添加濃度で添加されるものであって、該
動作半導体層の中の濃度勾配が、該コンタクト層側で高
くなっているように薄膜トランジスタを構成する。
ランジスタのソースおよびドレイン電極と動作半導体層
間のリーク電流を低減して、薄膜トランジスタならびに
それを用いるアクティブマトリクス型の液晶表示パネル
の品質・信頼性を向上させることを目的とし、 基板上にソース電極およびドレイン電極のそれぞれに
接続され、第１の不純物が添加されてなるコンタクト層
と、該コンタクト層に接合する動作半導体層とが形成さ
れ、該動作半導体層の上にゲート絶縁膜を介してゲート
が形成されてなる薄膜トランジスタにおいて、該動作半
導体層と該コンタクト層との接合部分には、第２の不純
物が添加されており、該第２の不純物は、該コンタクト
層に含まれている第１の不純物よりも拡散係数が大き
く、かつ、低い添加濃度で添加されるものであって、該
動作半導体層の中の濃度勾配が、該コンタクト層側で高
くなっているように薄膜トランジスタを構成する。
また、基板上にソース電極およびドレイン電極のそれ
ぞれに接続され、第１の不純物が添加されるコンタクト
層と、該コンタクト層に接合する動作半導体層とが形成
され、該動作半導体層の上にゲート絶縁膜を介してゲー
トが形成されている薄膜トランジスタの製造方法におい
て、該コンタクト層を形成した後、該コンタクト層の表
面に第２の不純物を被着させ、次いで、該動作半導体層
を形成する工程において該第２の不純物を該動作半導体
層中に拡散させるように薄膜トランジスタの製造方法を
構成する。
ぞれに接続され、第１の不純物が添加されるコンタクト
層と、該コンタクト層に接合する動作半導体層とが形成
され、該動作半導体層の上にゲート絶縁膜を介してゲー
トが形成されている薄膜トランジスタの製造方法におい
て、該コンタクト層を形成した後、該コンタクト層の表
面に第２の不純物を被着させ、次いで、該動作半導体層
を形成する工程において該第２の不純物を該動作半導体
層中に拡散させるように薄膜トランジスタの製造方法を
構成する。
本発明はアクティブマトリクス型液晶表示装置に用い
る薄膜トランジスタとその製造方法の改良に関する。
る薄膜トランジスタとその製造方法の改良に関する。
近年、液晶表示装置の改良普及にともない大容量化と
カラー化への要請が強くなってきた。とくに、薄膜トラ
ンジスタをスイッチング素子として使用するアクティブ
マトリクス型液晶表示装置はその性能品質が優れ巾広い
ニーズが期待されており、今後ますます歩留りの向上，
品質安定性および長期信頼性の改善が強く求められてい
る。
カラー化への要請が強くなってきた。とくに、薄膜トラ
ンジスタをスイッチング素子として使用するアクティブ
マトリクス型液晶表示装置はその性能品質が優れ巾広い
ニーズが期待されており、今後ますます歩留りの向上，
品質安定性および長期信頼性の改善が強く求められてい
る。
第７図はアクティブマトリクス型液晶表示パネルの外
観斜視図である。
観斜視図である。
図中、１はアクティブマトリクス基板で透明な基板11
の上に薄膜トランジスタ素子アレイが形成され、各素子
には表示画素に対応して透明な画素電極が配設されてい
る。40および50は各薄膜トランジスタ素子のゲート電極
およびドレイン電極が結合されたゲートバスラインおよ
びドレインバスラインであり、その上には配向膜12が設
けられている。一方、２は共通電極基板で透明な基板20
の上に透明なベタ電極21と配向膜22が積層形成されてい
る。両基板は配向膜面を中にして狭い空間が形成される
ように図示してないスペーサを挟み基板の周縁部を同じ
く図示してないシール材で密閉接着し、その空間に液晶
３を注入封止してアクティブマトリクス型の液晶表示パ
ネルが構成されている。なお、本図は白黒表示用の場合
であるが、これにカラーフィルタを付加すればカラー液
晶表示パネルが構成される。
の上に薄膜トランジスタ素子アレイが形成され、各素子
には表示画素に対応して透明な画素電極が配設されてい
る。40および50は各薄膜トランジスタ素子のゲート電極
およびドレイン電極が結合されたゲートバスラインおよ
びドレインバスラインであり、その上には配向膜12が設
けられている。一方、２は共通電極基板で透明な基板20
の上に透明なベタ電極21と配向膜22が積層形成されてい
る。両基板は配向膜面を中にして狭い空間が形成される
ように図示してないスペーサを挟み基板の周縁部を同じ
く図示してないシール材で密閉接着し、その空間に液晶
３を注入封止してアクティブマトリクス型の液晶表示パ
ネルが構成されている。なお、本図は白黒表示用の場合
であるが、これにカラーフィルタを付加すればカラー液
晶表示パネルが構成される。
第８図は薄膜トランジスタの構成例を示す図で前記第
７図で説明したアクティブマトリクス基板１の薄膜トラ
ンジスタ素子群の一部を概念的に拡大して示したもので
ある。
７図で説明したアクティブマトリクス基板１の薄膜トラ
ンジスタ素子群の一部を概念的に拡大して示したもので
ある。
図中、10は薄膜トランジスタで、ゲートバスライン40
から張り出したゲート電極14,たとえば、Al,Tiなどの金
属薄膜配線と図示してないゲート絶縁膜の上に動作半導
体層15,たとえば、アモルファスシリコン膜（α−Si
膜）が形成され、その両側からドレインバスライン50に
接続されるドレイン電極と、たとえば,ITO（In2O3−SnO
2）からなる透明な画素電極19に接続されるソース電極
が配設されて薄膜トランジスタが構成されている。その
動作メカニズムは公知であるので説明は省略する。な
お、本図ではゲート電極14が最上層に配置される，いわ
ゆる、トップ・ゲート・スタガー型の例について図示説
明した。
から張り出したゲート電極14,たとえば、Al,Tiなどの金
属薄膜配線と図示してないゲート絶縁膜の上に動作半導
体層15,たとえば、アモルファスシリコン膜（α−Si
膜）が形成され、その両側からドレインバスライン50に
接続されるドレイン電極と、たとえば,ITO（In2O3−SnO
2）からなる透明な画素電極19に接続されるソース電極
が配設されて薄膜トランジスタが構成されている。その
動作メカニズムは公知であるので説明は省略する。な
お、本図ではゲート電極14が最上層に配置される，いわ
ゆる、トップ・ゲート・スタガー型の例について図示説
明した。
これとは逆にゲート電極14が最下層に配置される，い
わゆる、ボトム・ゲート・スタガー型のものは、比較的
安定した特性が得られることから現在主として実用的に
普及している。
わゆる、ボトム・ゲート・スタガー型のものは、比較的
安定した特性が得られることから現在主として実用的に
普及している。
しかし、ボトム・ゲート・スタガー型は構造がが複雑
で製造工程も難しいといった点からトップ・ゲート・ス
タガー型構造の薄膜トランジスタの製造方法の改良が強
く求められている。
で製造工程も難しいといった点からトップ・ゲート・ス
タガー型構造の薄膜トランジスタの製造方法の改良が強
く求められている。
第９図は従来の薄膜トランジスタの製造例を示す図
で、同図（イ），（ロ），（ハ）はいずれもトップ・ゲ
ート・スタガー型構造の場合の例である。
で、同図（イ），（ロ），（ハ）はいずれもトップ・ゲ
ート・スタガー型構造の場合の例である。
図中、16,17はコンタクト層，たとえば、n+Si層、９
はゲート絶縁膜，たとえば、SiNx膜、4,5はソースおよ
びドレイン電極、７は保護膜、160,170はイオン注入領
域である。
はゲート絶縁膜，たとえば、SiNx膜、4,5はソースおよ
びドレイン電極、７は保護膜、160,170はイオン注入領
域である。
なお、前記の諸図面で説明したものと同等の部分につ
いては同一符号を付し、かつ、同等部分についての説明
は省略する。
いては同一符号を付し、かつ、同等部分についての説明
は省略する。
同図（イ）ではコンタクト層16,17と動作半導体層15
との間に急峻な接合，いわゆる、Abrupt接合を取ってチ
ャネル長が短くなるように構成している。一方、同図
（ロ），（ハ）ではコンタクト層16,17と動作半導体層1
5との間に、それぞれイオン注入領域160,170を設けて傾
斜接合が形成されるようにしている。
との間に急峻な接合，いわゆる、Abrupt接合を取ってチ
ャネル長が短くなるように構成している。一方、同図
（ロ），（ハ）ではコンタクト層16,17と動作半導体層1
5との間に、それぞれイオン注入領域160,170を設けて傾
斜接合が形成されるようにしている。
しかし、上記従来のトップ・ゲート・スタガー型構造
の薄膜トランジスタにおいては、前記第９図（イ）のAb
rupt接合を取る場合にはコンタクト層16,17と動作半導
体層15との間で電界集中に基づくOFF時のリーク電流が
生じ易い。一方、同図（ロ），（ハ）のイオン注入領域
を設ける方法ではチャネル間の抵抗値を高めON電流を低
下させるばかりでなく、イオン注入工程に長時間を要し
大画面の液晶表示パネルの製造には適しないなど多くの
問題があり、その解決が求められていた。
の薄膜トランジスタにおいては、前記第９図（イ）のAb
rupt接合を取る場合にはコンタクト層16,17と動作半導
体層15との間で電界集中に基づくOFF時のリーク電流が
生じ易い。一方、同図（ロ），（ハ）のイオン注入領域
を設ける方法ではチャネル間の抵抗値を高めON電流を低
下させるばかりでなく、イオン注入工程に長時間を要し
大画面の液晶表示パネルの製造には適しないなど多くの
問題があり、その解決が求められていた。
上記の課題は、基板上11に、ソース電極およびドレイ
ン電極のそれぞれに接続されるコンタクト層16,17が形
成され、該コンタクト層16,17に接合して動作半導体層1
5,さらに、その上にゲート絶縁膜９を介してゲート電極
14が積層形成されてなる薄膜トランジスタにおいて、前
記両コンタクト層の主面および側面と動作半導体層15と
の接合部分に第２の不純物の濃度勾配が形成された薄膜
トランジスタによって解決することができる。また、前
記コンタクト層16,17および動作半導体層15を多結晶シ
リコンで形成して高速素子を含む多機能回路を構成する
ことができる。具体的には、前記不純物の濃度勾配が、
前記コンタクト層16,17にドープされた第１の不純物と
異なる第２の不純物をコンタクト層16,17上に被着した
あと動作半導体層15を積層処理して形成される薄膜トラ
ンジスタの製造方法によって解決することができる。そ
して、前記コンタクト層16,17にドープされている第１
の不純物は、その上に被着される第２の不純物よりも濃
度が高く，かつ、シリコン中での拡散係数が小さいよう
に選択すればよい。
ン電極のそれぞれに接続されるコンタクト層16,17が形
成され、該コンタクト層16,17に接合して動作半導体層1
5,さらに、その上にゲート絶縁膜９を介してゲート電極
14が積層形成されてなる薄膜トランジスタにおいて、前
記両コンタクト層の主面および側面と動作半導体層15と
の接合部分に第２の不純物の濃度勾配が形成された薄膜
トランジスタによって解決することができる。また、前
記コンタクト層16,17および動作半導体層15を多結晶シ
リコンで形成して高速素子を含む多機能回路を構成する
ことができる。具体的には、前記不純物の濃度勾配が、
前記コンタクト層16,17にドープされた第１の不純物と
異なる第２の不純物をコンタクト層16,17上に被着した
あと動作半導体層15を積層処理して形成される薄膜トラ
ンジスタの製造方法によって解決することができる。そ
して、前記コンタクト層16,17にドープされている第１
の不純物は、その上に被着される第２の不純物よりも濃
度が高く，かつ、シリコン中での拡散係数が小さいよう
に選択すればよい。
また、前記第２の不純物の濃度勾配が前記コンタクト
層16,17の気相成長（CVD）の際にドープする第１の不純
物を含むガスの流量変化によって形成されるように薄膜
トランジスタの製造方法を構成しても効果的に解決でき
る。
層16,17の気相成長（CVD）の際にドープする第１の不純
物を含むガスの流量変化によって形成されるように薄膜
トランジスタの製造方法を構成しても効果的に解決でき
る。
本発明によれば、薄膜トランジスタ10のコンタクト層
16,17の主面および側面と動作半導体層15との接合部分
に第２の不純物の濃度勾配が形成されているので、適度
の傾きを持ったエネルギー障壁が構成され電界集中を防
ぎ，たとえば、OFF時のリーク電流の発生が防止できる
のである。
16,17の主面および側面と動作半導体層15との接合部分
に第２の不純物の濃度勾配が形成されているので、適度
の傾きを持ったエネルギー障壁が構成され電界集中を防
ぎ，たとえば、OFF時のリーク電流の発生が防止できる
のである。
そして、前記第２の不純物の濃度勾配を前記コンタク
ト層16,17にドープされた第１の不純物と異なる第２の
不純物をコンタクト層16,17上に被着したあと動作半導
体層15を積層処理して形成するが、コンタクト層16,17
にドープされている第１の不純物は、その上に被着され
る不純物よりも濃度が高く，かつ、シリコン中での拡散
係数が小さいように選択することによりその形成は極め
て容易になる。さらに、前記第２の不純物の濃度勾配が
前記コンタクト層16,17の気相成長（CVD）の際にドープ
する第２の不純物を含むガスの流量変化によっても容易
に形成可能である。
ト層16,17にドープされた第１の不純物と異なる第２の
不純物をコンタクト層16,17上に被着したあと動作半導
体層15を積層処理して形成するが、コンタクト層16,17
にドープされている第１の不純物は、その上に被着され
る不純物よりも濃度が高く，かつ、シリコン中での拡散
係数が小さいように選択することによりその形成は極め
て容易になる。さらに、前記第２の不純物の濃度勾配が
前記コンタクト層16,17の気相成長（CVD）の際にドープ
する第２の不純物を含むガスの流量変化によっても容易
に形成可能である。
第１図は本発明方法による薄膜トランジスタの構造を
示す図である。図中、18は第２の不純物の濃度勾配のあ
る領域である。
示す図である。図中、18は第２の不純物の濃度勾配のあ
る領域である。
なお、前記の諸図面で説明したものと同等の部分につ
いては同一符号を付し、かつ、同等部分についての説明
は省略する。
いては同一符号を付し、かつ、同等部分についての説明
は省略する。
コンタクト層16,17の主面および側面と動作半導体15
との接合部分に第２の不純物の濃度勾配のある領域18が
形成されているので、その接合部分のエネルギーバンド
プロファイルは適度の傾きを持ったエネルギー障壁が構
成される。
との接合部分に第２の不純物の濃度勾配のある領域18が
形成されているので、その接合部分のエネルギーバンド
プロファイルは適度の傾きを持ったエネルギー障壁が構
成される。
第２図はエネルギープロファイルを示す模式図で、前
記第１図のＹ−Ｙ軸上で見た状態である。図中、［９］
の領域はゲート絶縁膜9,たとえば、SiO2膜、［15］の領
域は動作半導体層15,たとえば、多結晶シリコン層、［1
8］の領域は第２の不純物の濃度勾配のある領域18,たと
えば、AsまたはＰ拡散層、［17］はコンタクト層17,た
とえば、Asドープの多結晶シリコン層を示す。また、
EC,EVは伝導帯および価電子帯レベル、EFはフェルミレ
ベルを示す。なお、の破線は従来のAbrupt接合〔第９
図（イ）参照〕の場合を比較参考のために図示した。
記第１図のＹ−Ｙ軸上で見た状態である。図中、［９］
の領域はゲート絶縁膜9,たとえば、SiO2膜、［15］の領
域は動作半導体層15,たとえば、多結晶シリコン層、［1
8］の領域は第２の不純物の濃度勾配のある領域18,たと
えば、AsまたはＰ拡散層、［17］はコンタクト層17,た
とえば、Asドープの多結晶シリコン層を示す。また、
EC,EVは伝導帯および価電子帯レベル、EFはフェルミレ
ベルを示す。なお、の破線は従来のAbrupt接合〔第９
図（イ）参照〕の場合を比較参考のために図示した。
コンタクト層17と動作半導体層15との接合部分，すな
わち、第２の不純物の濃度勾配のある領域［18］に見ら
れるバンドプロファイルの傾きはの実線で示した本発
明の場合は従来の場合のの破線に比較して緩やかな適
度の勾配を形成しており，たとえば、薄膜トランジスタ
動作のOFF時の電界集中が防止されリーク電流の増加な
どの障害が除去できる。なお、コンタクト層16と動作半
導体層15との接合部分においても全く同様であるので説
明は省略する。
わち、第２の不純物の濃度勾配のある領域［18］に見ら
れるバンドプロファイルの傾きはの実線で示した本発
明の場合は従来の場合のの破線に比較して緩やかな適
度の勾配を形成しており，たとえば、薄膜トランジスタ
動作のOFF時の電界集中が防止されリーク電流の増加な
どの障害が除去できる。なお、コンタクト層16と動作半
導体層15との接合部分においても全く同様であるので説
明は省略する。
第３図は本発明の一実施例方法を示す図で、主な工程
の概略を工程順に図示したものである。
の概略を工程順に図示したものである。
工程（１）：透明な基板11,たとえば、ガラス基板の上
に、厚さ50〜100mmの，たとえば、Asドープの多結晶シ
リコン膜（ドープ量２×102程度）をSiH4＋AsH3の混合
ガス中において600℃で低圧気相成長（CVD）させ、公知
のホトリソグラフィ技術を用いて図示したごとく第１の
不純物を含有するコンタクト層16,17を形成する。
に、厚さ50〜100mmの，たとえば、Asドープの多結晶シ
リコン膜（ドープ量２×102程度）をSiH4＋AsH3の混合
ガス中において600℃で低圧気相成長（CVD）させ、公知
のホトリソグラフィ技術を用いて図示したごとく第１の
不純物を含有するコンタクト層16,17を形成する。
工程（２）：上記処理基板のコンタクト層16,17の主面
および側面に、コンタクト層にドープされた第１の不純
物たとえば、Asよりもシリコン中での拡散係数が大きい
第２の不純物，たとえば、Ｐを低濃度で被着して第２の
不純物層６を形成する。形成方法としては，たとえば、
基板を400℃に加熱し、たとえば、10-1TorrのPH3プラズ
マ中で処理を行って燐（Ｐ）の薄層からなる第２の不純
物層６を被着する。
および側面に、コンタクト層にドープされた第１の不純
物たとえば、Asよりもシリコン中での拡散係数が大きい
第２の不純物，たとえば、Ｐを低濃度で被着して第２の
不純物層６を形成する。形成方法としては，たとえば、
基板を400℃に加熱し、たとえば、10-1TorrのPH3プラズ
マ中で処理を行って燐（Ｐ）の薄層からなる第２の不純
物層６を被着する。
工程（３）：上記処理基板の上に動作半導体層15,たと
えば、厚さ150nmのノンドープの多結晶シリコン膜をSiH
4ガス中において600℃で低圧気相成長（CVD）させる。
この時、基板11は600℃に加熱されているので、コンタ
クト層16,17にドープされたAsおよびコンタクト層16,17
の上に被着されたＰはそれぞれのドープまたは被着量と
拡散係数の大きさに対応してコンタクト層と動作半導体
層の界面の両側に熱拡散し、第２の不純物の濃度勾配の
ある領域18が形成される。なお、必要により不純物の熱
拡散処理を別個に行ってもよいことは言うまでもない。
えば、厚さ150nmのノンドープの多結晶シリコン膜をSiH
4ガス中において600℃で低圧気相成長（CVD）させる。
この時、基板11は600℃に加熱されているので、コンタ
クト層16,17にドープされたAsおよびコンタクト層16,17
の上に被着されたＰはそれぞれのドープまたは被着量と
拡散係数の大きさに対応してコンタクト層と動作半導体
層の界面の両側に熱拡散し、第２の不純物の濃度勾配の
ある領域18が形成される。なお、必要により不純物の熱
拡散処理を別個に行ってもよいことは言うまでもない。
工程（４）：上記処理基板の動作半導体層15の上にゲー
ト絶縁膜9,たとえば、厚さ200nmのSiNx膜を基板温度300
℃でプラズマCVDにより形成したあと、図示したごとき
配置で，たとえば、厚さ200nmのAlからなるゲート電極1
4を形成し、必要によりこゝには図示してない保護膜を
形成すれば本発明の薄膜トランジスタが作製される。
ト絶縁膜9,たとえば、厚さ200nmのSiNx膜を基板温度300
℃でプラズマCVDにより形成したあと、図示したごとき
配置で，たとえば、厚さ200nmのAlからなるゲート電極1
4を形成し、必要によりこゝには図示してない保護膜を
形成すれば本発明の薄膜トランジスタが作製される。
第４図は不純物の濃度勾配形成状態の例を示す図（そ
の１）で、縦軸に不純物濃度を横軸に深さ方向の距離，
すなわち、基板とコンタクト層界面からの距離を取って
いる。
の１）で、縦軸に不純物濃度を横軸に深さ方向の距離，
すなわち、基板とコンタクト層界面からの距離を取って
いる。
コンタクト層にドープされる第１の不純物（As）はコ
ンタクト層の主面および側面に被着される第２の不純物
（Ｐ）よりも濃度が高く、かつ，シリコン中での拡散係
数が小さいように選択されているので、AsとＰそれぞれ
の不純物は図示したごとき濃度プロファイルが接合部分
に生じて、総合するとの一点鎖線のごとくゆるやかな
適度の不純物濃度勾配が実現される。なお、従来例のAs
単独の拡散による接合部分の状態はの破線と同様にな
ることは言うまでもない。
ンタクト層の主面および側面に被着される第２の不純物
（Ｐ）よりも濃度が高く、かつ，シリコン中での拡散係
数が小さいように選択されているので、AsとＰそれぞれ
の不純物は図示したごとき濃度プロファイルが接合部分
に生じて、総合するとの一点鎖線のごとくゆるやかな
適度の不純物濃度勾配が実現される。なお、従来例のAs
単独の拡散による接合部分の状態はの破線と同様にな
ることは言うまでもない。
第５図は本発明の他の実施例を示す図で、主な工程の
概略を工程順に図示したものである。
概略を工程順に図示したものである。
工程（１）：透明な基板11,たとえば、ガラス基板の上
に、たとえば，第２の不純物としてＰをドープした厚さ
100nmの多結晶シリコン膜を上層に行くほど不純物濃度
が少なくなるように成長させ、公知のホトリソグラフィ
技術を用いてパターニングしてコンタクト層16,17を形
成する。このような膜を具体的に形成するには、基板温
度600℃でガス流量比としてPH3/SiH4の比率を、たとえ
ば,2×10-2から０へと徐々に変化させて低圧気相成長
（CVD）させればよい。
に、たとえば，第２の不純物としてＰをドープした厚さ
100nmの多結晶シリコン膜を上層に行くほど不純物濃度
が少なくなるように成長させ、公知のホトリソグラフィ
技術を用いてパターニングしてコンタクト層16,17を形
成する。このような膜を具体的に形成するには、基板温
度600℃でガス流量比としてPH3/SiH4の比率を、たとえ
ば,2×10-2から０へと徐々に変化させて低圧気相成長
（CVD）させればよい。
工程（２）：上記処理基板の上に動作半導体層15,たと
えば、厚さ150nmのノンドープの多結晶シリコン膜をSiH
4ガス中において600℃で低圧気相成長（CVD）させる。
えば、厚さ150nmのノンドープの多結晶シリコン膜をSiH
4ガス中において600℃で低圧気相成長（CVD）させる。
工程（３）：上記処理基板の動作半導体層15の上にゲー
ト絶縁膜9,たとえば、厚さ200nmのSiNx膜を基板温度300
℃でプラズマCVDにより形成したあと、図示したごとき
配置で，たとえば、厚さ200nmのAlからなるゲート電極1
4を形成し、必要によりこゝには図示していない保護膜
を形成すれば本発明の他の実施例の薄膜トランジスタが
作製される。
ト絶縁膜9,たとえば、厚さ200nmのSiNx膜を基板温度300
℃でプラズマCVDにより形成したあと、図示したごとき
配置で，たとえば、厚さ200nmのAlからなるゲート電極1
4を形成し、必要によりこゝには図示していない保護膜
を形成すれば本発明の他の実施例の薄膜トランジスタが
作製される。
第６図は不純物の濃度勾配形成状態の例を示す図（そ
の２）で、縦軸に不純物濃度を横軸に深さ方向の距離，
すなわち、基板とコンタクト層界面からの距離を取って
ある。
の２）で、縦軸に不純物濃度を横軸に深さ方向の距離，
すなわち、基板とコンタクト層界面からの距離を取って
ある。
図示したごとく、コンタクト層の上層，すなわち、動
作半導体層15に接する領域に第２の不純物，たとえば、
Ｐの濃度勾配が形成され、両者間に，いわゆる、傾斜接
合が形成されるので、OFF動作時にもリーク電流が生じ
ることがないのである。
作半導体層15に接する領域に第２の不純物，たとえば、
Ｐの濃度勾配が形成され、両者間に，いわゆる、傾斜接
合が形成されるので、OFF動作時にもリーク電流が生じ
ることがないのである。
なお、上記いずれの実施例においても動作半導体層15
としては、画素電極のスイッチング素子以外の周辺回路
の高速トランジスタにも適用できるように、移動度の高
いノンドープの多結晶シリコンを用いたが、用途によっ
てはアモルファスSiを用いてもよいことは勿論である。
としては、画素電極のスイッチング素子以外の周辺回路
の高速トランジスタにも適用できるように、移動度の高
いノンドープの多結晶シリコンを用いたが、用途によっ
てはアモルファスSiを用いてもよいことは勿論である。
また、多結晶シリコンからなる動作半導体層15を形成
する方法としては、上記実施例のように直接多結晶シリ
コンを生成する代わりに、先ず，アモルファスSi膜を生
成したあと580℃以上で熱アニールしたり、レーザ光を
照射して多結晶化させてもよい。
する方法としては、上記実施例のように直接多結晶シリ
コンを生成する代わりに、先ず，アモルファスSi膜を生
成したあと580℃以上で熱アニールしたり、レーザ光を
照射して多結晶化させてもよい。
以上説明したように、本発明によれば薄膜トランジス
タ10のコンタクト層16,17の主面および側面と動作半導
体層15との接合部分に第２の不純物の濃度勾配が形成さ
れているので、適度の傾きを持ったエネルギー障壁が構
成され電界集中を防ぎ，たとえば、OFF時のリーク電流
の発生が防止できるのである。
タ10のコンタクト層16,17の主面および側面と動作半導
体層15との接合部分に第２の不純物の濃度勾配が形成さ
れているので、適度の傾きを持ったエネルギー障壁が構
成され電界集中を防ぎ，たとえば、OFF時のリーク電流
の発生が防止できるのである。
そして、前記不純物の濃度勾配を前記コンタクト層1
6,17にドープされた第１の不純物と異なる第２の不純物
をコンタクト層16,17上に被着したあと動作半導体層15
を積層処理して形成するが、コンタクト層16,17にドー
プされる第１の不純物は、その上に被着される第２の不
純物よりも濃度が高く，かつ、シリコン中での拡散係数
が小さいように選択することによりその形成は極めて容
易になる。さらに、前記第２の不純物の濃度勾配が前記
コンタクト層16,17の気相成長（CVD）の際にドープする
第２の不純物を含むガスの流量変化によっても容易に形
成可能である。
6,17にドープされた第１の不純物と異なる第２の不純物
をコンタクト層16,17上に被着したあと動作半導体層15
を積層処理して形成するが、コンタクト層16,17にドー
プされる第１の不純物は、その上に被着される第２の不
純物よりも濃度が高く，かつ、シリコン中での拡散係数
が小さいように選択することによりその形成は極めて容
易になる。さらに、前記第２の不純物の濃度勾配が前記
コンタクト層16,17の気相成長（CVD）の際にドープする
第２の不純物を含むガスの流量変化によっても容易に形
成可能である。
したがって、薄膜トランジスタとそれを用いたアクテ
ィブマトリクス型の液晶表示装置の歩留り・品質・信頼
性の向上および価格の低下に寄与するところが極めて大
きい。
ィブマトリクス型の液晶表示装置の歩留り・品質・信頼
性の向上および価格の低下に寄与するところが極めて大
きい。
第１図は本発明方法による薄膜トランジスタの構造を示
す図、 第２図はエネルギープロファイルを示す模式図、 第３図は本発明の一実施例方法を示す図、 第４図は不純物の濃度勾配形成状態の例を示す図（その
１）、 第５図は本発明の他の実施例方法を示す図、 第６図は不純物の濃度勾配形成状態の例を示す図（その
２）、 第７図はアクティブマトリクス型液晶表示パネルの外観
斜視図、 第８図は薄膜トランジスタの構成例を示す図、 第９図は従来の薄膜トランジスタの構造例を示す図であ
る。 図において、 １はアクティブマトリクス基板、 ２は共通電極基板、３は液晶、 ４はソース電極、５はドレイン電極、 ６は第２の不純物の被着層、７は保護膜、 ９はゲート絶縁膜、 10は薄膜トランジスタ、 11は基板、 14はゲート電極、 15は動作半導体層、 16,17はコンタクト層、 18は第２の不純物の濃度勾配のある領域、 19は画素電極である。
す図、 第２図はエネルギープロファイルを示す模式図、 第３図は本発明の一実施例方法を示す図、 第４図は不純物の濃度勾配形成状態の例を示す図（その
１）、 第５図は本発明の他の実施例方法を示す図、 第６図は不純物の濃度勾配形成状態の例を示す図（その
２）、 第７図はアクティブマトリクス型液晶表示パネルの外観
斜視図、 第８図は薄膜トランジスタの構成例を示す図、 第９図は従来の薄膜トランジスタの構造例を示す図であ
る。 図において、 １はアクティブマトリクス基板、 ２は共通電極基板、３は液晶、 ４はソース電極、５はドレイン電極、 ６は第２の不純物の被着層、７は保護膜、 ９はゲート絶縁膜、 10は薄膜トランジスタ、 11は基板、 14はゲート電極、 15は動作半導体層、 16,17はコンタクト層、 18は第２の不純物の濃度勾配のある領域、 19は画素電極である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−136373（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/336 G02F 1/1368
Claims (2)
- 【請求項１】基板上にソース電極およびドレイン電極の
それぞれに接続され、第１の不純物が添加されてなるコ
ンタクト層と、該コンタクト層に接合する動作半導体層
とが形成され、該動作半導体層の上にゲート絶縁膜を介
してゲートが形成されてなる薄膜トランジスタにおい
て、 該動作半導体層と該コンタクト層との接合部分には、第
２の不純物が添加されており、 該第２の不純物は、該コンタクト層に含まれている第１
の不純物よりも拡散係数が大きく、かつ、低い添加濃度
で添加されるものであって、該動作半導体層の中の濃度
勾配が、該コンタクト層側で高くなっていること特徴と
する薄膜トランジスタ。 - 【請求項２】基板上にソース電極およびドレイン電極の
それぞれに接続され、第１の不純物が添加されるコンタ
クト層と、該コンタクト層に接合する動作半導体層とが
形成され、該動作半導体層の上にゲート絶縁膜を介して
ゲートが形成されている薄膜トランジスタの製造方法に
おいて、 該コンタクト層を形成した後、該コンタクト層の表面に
第２の不純物を被着させ、次いで、該動作半導体層を形
成する工程において該第２の不純物を該動作半導体層中
に拡散させることを特徴とする薄膜トランジスタの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32751690A JP3079566B2 (ja) | 1990-11-28 | 1990-11-28 | 薄膜トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32751690A JP3079566B2 (ja) | 1990-11-28 | 1990-11-28 | 薄膜トランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04196445A JPH04196445A (ja) | 1992-07-16 |
| JP3079566B2 true JP3079566B2 (ja) | 2000-08-21 |
Family
ID=18199994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32751690A Expired - Lifetime JP3079566B2 (ja) | 1990-11-28 | 1990-11-28 | 薄膜トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3079566B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9927287D0 (en) * | 1999-11-19 | 2000-01-12 | Koninkl Philips Electronics Nv | Top gate thin film transistor and method of producing the same |
| US7754548B2 (en) * | 2006-06-27 | 2010-07-13 | Lg Display Co., Ltd. | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same |
| KR101829309B1 (ko) * | 2010-01-22 | 2018-02-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
-
1990
- 1990-11-28 JP JP32751690A patent/JP3079566B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04196445A (ja) | 1992-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061648A (en) | Method of fabricating a thin-film transistor | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| JPH05129608A (ja) | 半導体装置 | |
| JP2976483B2 (ja) | 液晶表示素子用薄膜トランジスタの製造方法 | |
| JPH0519830B2 (ja) | ||
| US4733284A (en) | Semiconductor devices and laminates including phosphorus doped transparent conductive film | |
| JPH01241862A (ja) | 表示装置の製造方法 | |
| JP3079566B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH09186337A (ja) | 薄膜トランジスタの製造方法並びにこの方法によって形成された電気光学表示装置 | |
| JPH01309378A (ja) | 薄膜半導体素子 | |
| JPH0564862B2 (ja) | ||
| JP2536230B2 (ja) | アクティブマトリクス型液晶ディスプレイ装置 | |
| JPS6336574A (ja) | 薄膜トランジスタ | |
| JPH0521801A (ja) | 半導体装置 | |
| KR100458842B1 (ko) | 액정 표시 장치용 박막 트랜지스터 및 제조 방법 | |
| JP2740275B2 (ja) | 薄膜トランジスタ | |
| JP3141456B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3325664B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH09153621A (ja) | 薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置 | |
| JP3243088B2 (ja) | 表示装置およびアレイ基板の製造方法 | |
| JPH04213430A (ja) | 薄膜トランジスタマトリクス基板の製造方法 | |
| KR20020091313A (ko) | 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법 | |
| KR101026801B1 (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| JPH0516671B2 (ja) | ||
| JPH01103888A (ja) | スイッチング素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 11 |