JP3077647B2 - コンセントレータ型ａｔｍスイッチシステム - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、画像，音声，動
画などの情報を効率的に転送するのに用いられるコンセ
ントレータ型ＡＴＭスイッチおよびコンセントレータ型
ＡＴＭスイッチシステムに関する。

【０００２】

【従来の技術】従来のコンセントレータ型ＡＴＭスイッ
チシステムとして、例えば図８に示すものがある。これ
は、比較的小規模のｎ×ｎＡＴＭスイッチを複数接続し
て大規模化したものであり、これがｎ×ｎＡＴＭスイッ
チモジュール１１をｍ単位分、接続モジュール１５を介
して接続したものからなる。また、ｎ×ｎＡＴＭスイッ
チモジュール１１には、これに入力されたセルデータｎ
本と接続モジュール１５を介して入力されるｎ本のデー
タを選択する選択回路１２が設けられ、この選択回路１
２で選択されたデータは、ｎ×ｎスイッチ１３に入力さ
れる。また、このｎ×ｎスイッチ１３はｎ本の入力デー
タをスイッチングして、所定の出力ポートに出力する。

【０００３】また、前記接続モジュール１５はｍ個のｎ
×ｎＡＴＭスイッチモジュール１１に入力されたｍ×ｎ
本の入力データを受けて、これを接続先となるｎ×ｎＡ
ＴＭスイッチモジュール１１に振り分けて、各選択回路
１２へ入力する。前記接続モジュール１５中のコンセン
トレータ１６は、ｎ×ｎＡＴＭスイッチモジュール１１
ごとに１個存在し、ｍ個のｎ×ｎＡＴＭスイッチモジュ
ール１１に入力されたｍ×ｎ本の入力データを受信し、
これをｎ本のデータにしてｎ×ｎＡＴＭスイッチモジュ
ール１１へ出力し、これが（ｍ×ｎ）−ｎコンセントレ
ータとされている。

【０００４】ここで、このコンセントレータ１６として
は、一般に、全入力データを１本の信号に多重して出
力バッファに書き込む出力バッファ型、全入力ポート
の有効セルを出力バッファに順番に書き込んでいき、同
時に処理される有効セルが出力ポート数を上回った場合
には、そのセルを廃棄するノックアウト型、入力セル
順序に関係なくスイッチングし、スイッチの後段で並び
替えを行うスイッチ型等が考えられる。

【０００５】

【発明が解決しようとする課題】しかしながら、かかる
従来のコンセントレータ型ＡＴＭスイッチシステムにあ
っては、スイッチ規模の拡張に伴って収容データが大規
模容量化した場合に、接続モジュール１５におけるコン
セントレータ１６での転送速度が高くなり、デバイスの
処理性能の限界がスイッチ規模の拡張性を制限するとい
う課題があった。

【０００６】また、前記ノックアウト型のコンセントレ
ータを使用した場合には、同時に処理するセル数が出力
ポート数を上回ったとき、全セルを処理しきれず、従っ
てブロッキングによるセル廃棄が起きるという課題があ
った。

【０００７】この発明は前記のような課題を解決するも
のであり、バニヤン網を使用し、これの出力バッファに
有効セルのみ順番に割り当てることによって、コンセン
トレータでの転送速度を抑えるとともに、ノンブロッキ
ングに出力バッファへスイッチングできるコンセントレ
ータ型ＡＴＭステッチおよびコンセント型ＡＴＭスイッ
チシステムを得ることを目的とする。

【０００８】

【課題を解決するための手段】前記目的達成のため、請
求項１の発明にかかるコンセントレータ型ＡＴＭスイッ
チは、ｎ本を基本単位とするｍ単位分の入力信号をｎ本
に多重化する多重化回路と、前記入力信号の有効セルに
対し入力ポート順に集線バッファ部の出力ポートを順番
に割り当てて該集線バッファ部へ出力するルーティング
判定回路とを備え、前記集線バッファ部に、前記ルーテ
ィング判定回路に割り当てられた出力ポートの順番に従
って有効セルを前記各出力ポートにノンブロッキングに
スイッチングするｎ×ｎバニヤン網およびこれらに対応
したｎ個の出力バッファを設けたものである。

【０００９】また、請求項２の発明にかかるコンセント
レータ型ＡＴＭスイッチシステムは、ｎ本のセルデータ
が入力されるｍ単位分のｎ×ｎＡＴＭスイッチモジュー
ルと、該ｎ×ｎＡＴＭスイッチモジュールに入力された
ｎ×ｎの入力データを受けて、これをｎ本のデータにし
て前記ｎ×ｎＡＴＭスイッチモジュールへ振り分けるよ
うに出力するコンセントレータを有する接続モジュール
とを備え、前記コンセントレータに、ｎ本を基本単位と
するｍ単位分の入力信号をｎ本に多重化する多重化回路
と、前記入力信号の有効セルに対し入力ポート順に集線
バッファ部の出力ポートを順番に割り当てて該集線バッ
ファ部へ出力するルーティング判定回路とを設けて、前
記集線バッファ部が、前記ルーティング判定回路で割り
当てられた出力ポートの順番に従って有効セルを前記各
出力ポートにノンブロッキングにスイッチングするｎ×
ｎバニヤン網およびこれらに対応したｎ個の出力バッフ
ァを設けたものである。

【００１０】また、請求項３の発明にかかるコンセント
レータ型ＡＴＭスイッチシステムは、前記ｎ×ｎＡＴＭ
スイッチモジュールの情報を複数のコンセントレータに
おいて有効にするようにしたものである。

【００１１】

【発明の実施の形態】以下、この発明の実施の一形態を
図について説明する。図１はこの発明のコンセントレー
タ型ＡＴＭスイッチを示すブロック図であり、同図にお
いて、１はｎー１セレクタであり、これが基本単位であ
るｎ本の入力信号を受信し、カウンタ５の出力により制
御されており、その制御出力はｍ−ｎ多重化回路（ｍ−
ｎＭＵＸ部）２へ出力される。このｍ−ｎ多重化回路２
はｍ（ｍ＞ｎ）本の入力信号をｎ本に多重化する処理を
し、この多重化処理したデータは、ルーティング判定回
路３に入力される。

【００１２】このルーティング判定回路３は集線バッフ
ァ部４内の出力バッファポートの割り当てを行い、前記
多重化処理後のデータを集線バッファ部４へ出力する。
ここで、この集線バッファ部４は、ｎ×ｎのバニヤン網
で形成されており、ルーティング判定部３で割り当てら
れた集線バッファ部４の出力ポートへスイッチングを行
う。なお、６は集線バッファ部４の出力バッファの状態
をルーティング判定回路へ通知するバッファ管理信号で
ある。

【００１３】図２および図３は図１における集線バッフ
ァ部４内のｎ×ｎのバニヤン網の構成と、入力セルのス
イッチングルートを示している。なお、図２の次の処理
が図３の処理となっている。ここでは、入出力ポートが
８ポートある場合を示し、２×２スイッチ１７を１２個
用いてバニヤン網を構成し、出力ポートごとに出力バッ
ファ１８を有している。なお、１９は入力セルのうちの
有効セル、２０は無効セルである。

【００１４】次に動作について説明する。まず、ｎ−１
セレクタ１に入力れたセル（速度Ｖ）はカウンタ５の出
力値により選択されて、速度ｎＶでセル多重される。＃
１〜＃ｍ（ｍ＞ｎ）のｎ−１セレクタ１の出力ｍ本は、
ｍ−ｎＭＵＸ部２においてさらにｎ本に速度ｍＶで多重
化され、ルーティング判定回路３に入力力される。ルー
ティング判定回路３は入力される有効セルに対し、集線
バッファ部４において出力される出力ポート番号を割り
当てる。割り当てられる出力ポート番号は有効セルのみ
に入力ポート順で連続的に付加することで、同時に処理
されるセル間では、出力ポート番号は重ならないように
している。また、出力ポート番号は基本的には入力ポー
ト０から初期化することなく連続的に割り当てるが、入
力ポート０の有効セルの出力ポート番号割り当てを行う
ときに、全ての出力バッファが空の場合には初期値を０
として、割り当てていくようにする。

【００１５】集線バッファ部４の出力バッファ１８の状
態は、バッファ管理信号６によりルーティング判定回路
３に通知される。ルーティング判定回路３は、例えばカ
ウンタの組み合せで実現できる。集線バッファ部４で
は、ルーティング判定回路３において割り当てられた出
力ポート番号に従ってｎ×ｎのバニヤン網を通して所定
の出力ポートに出力される。いま、このコンセントレー
タ１６を、図８のように比較的小規模なスイッチである
ｍ個のｎ×ｎＡＴＭスイッチモジュール１１に接続し、
全体として大規模のＡＴＭスイッチシステムを構成する
ような場合を考える。ルーティング判定部１４において
判定された出力先のｎ×ｎＡＴＭスイッチモジュール１
１の情報により、各コンセントレータ１６に入力された
セルが接続されているｎ×ｎＡＴＭスイッチモジュール
１１を出力先としているかを判定し、セルの有効，無効
を決定する。この出力先のｎ×ｎＡＴＭスイッチモジュ
ール１１の情報は、例えばセルの未使用ビットに挿入し
たり、別線で伝送することが考えられる。コンセントレ
ータ１６において、入力セルの有効，無効判定をするた
めに出力先のｎ×ｎＡＴＭスイッチモジュール１１の情
報を複数のコンセントレータにおいて有効にすれば、マ
ルチキャスト処理も可能となる。

【００１６】次に、バニヤン網の処理を、図２および図
３について説明する。ここでは、８×８バニヤン網での
処理を例に説明する。バニヤン網内でのスイッチング動
作は次のようになる。各有効セル１９にはルーティング
判定回路３において定められた出力ポート番号があり、
例えばある有効セル１９の出力ポート番号が６（２進表
示で１１０）の場合には、初段の２×２スイッチ１７に
おいて出力ポート番号の最下位ビットの｀０´を参照し
て、０側へ出力される。２段目の２×２スイッチ１７に
おいては、次のビット｀１´を参照して、１側へ出力さ
れ、３段目の２×２スイッチ１７においては、最上位ビ
ットの｀１´が参照されて１側へ出力された結果、出力
バッファ６にたどりつく。バニヤン網において入力全ポ
ートから有効セルが同時に入力されたとしても、出力先
が重なっていなければ、ノンブロッキングにスイッチン
グ可能であることは、「スイッチング アンド トラフ
ィック セオリー フォー インテグレーテッド ブロ
ードバンド ネットワークス（ＳＷＩＴＣＨＩＮＧ Ａ
ＮＤ ＴＲＡＦＦＩＣ ＴＨＥＯＲＹ ＦＯＲ ＩＮＴ
ＥＧＲＡＴＥＤ ＢＲＯＡＤＢＡＮＤ ＮＥＴＷＯＲＫ
Ｓ）」（Ｊｏｓｅｐｈ Ｙ．Ｈｕｉ Ｋｌｕｗｅｒ Ａ
ｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ ｃｈａｐｔｅ
ｒ４）のとおりである。

【００１７】図２の場合、入力ポート０，３，４，５，
６に有効セル１９が入力される。この時、出力バッファ
１８は全て空の状態であるので、ルーティング判定回路
３において各入力ポートの有効セル１９は、それぞれ出
力ポート０，１，２，３，４へ出力されるように割り当
てられる。各有効セルはそれぞれ太線で示された経路を
たどって割り当てられた出力バッファ１８へ到達する。
図３においては、入力ポート０，２，６，７に有効セル
１９が挿入される。割り当てられる出力ポートは前回
（図２）の続きとなるので、入力ポートの有効セル１９
はそれぞれ出力ポート５，６，７，０となる。各有効セ
ル１９は、図２の場合と同様に、それぞれ太線で示され
た経路をたどって割り当てられた出力バッファ１８へ到
達する。

【００１８】図４はこの発明の実施の他の形態を示す。
この形態では、図１に示すｍ−ｎ多重化回路２が削除さ
れている。この構成を使用できるのは、ｍ＝ｎもしくは
ｍ＜ｎの場合である。この場合には、ｍ−ｎ多重化回路
２が不要となり、ｎ−１セレクタ１の出力を直接ルーテ
ィング判定回路３に出力することができ、前記実施の形
態と同じく、ルーティング判定回路３において集線バッ
ファ部４の出力ポートの割り当てを行い、この集線バッ
ファ部４では、割り当てられた出力ポート番号に従って
ｎ×ｎのバニヤン網を通して所定の出力ポートに出力す
ることができる。とくにｍ＜ｎの場合には、仮想的にｎ
−ｍ本のダミーの入力データを入力すれば、ｍ＝ｎの場
合と同様な処理が行われることになる。

【００１９】図５はこの発明の実施の他の形態を示す。
この形態では、図１のｍ−ｎ多重化回路２がｋ−１多重
化回路７に置き換えられている。この構成を使用できる
のはｍ＞ｎの場合である。集線バッファ部４においてｎ
×ｎバニヤン網を使用するには、ｍ本の入力をｎ本以下
にしなければならない。このために、ここではｍ本の入
力信号をｋ本ずつのグループに分けて、それぞれｋ−１
多重化回路７においてｍ／ｋ（ｍ／ｋ≦ｎ）本の信号線
にして、ルーティング判定回路３に出力する。このよう
にすれば、前記と同様に、ルーティング判定回路３にお
いて集線バッファ部４の出力ポートの割り当てを行い、
集線バッファ部４では、割り当てられた出力ポート番号
に従って、ｎ×ｎのバニヤン網を通して所定の出力ポー
トに出力することができる。これを前記の場合と比べる
と、どちらもｍ＞ｎの場合に適用できるので、ｍ−ｎ多
重化回路２とｋ−１多重化回路７のうちデータ変換しや
すい方式を選択すればよい。

【００２０】図６はこの発明の実施の他の形態を示す。
これは、ｈ−１多重化回路８にｍ×ｎ本の入力をｈ本ず
つ入力して、１本の出力信号にしている。ここで、ｈ−
１多重化回路８はｍ≦ｈになるようにすれば、全ｈ−１
多重化回路８の出力信号はｎ本以下となり、前記と同じ
ようにルーティング判定部３とｎ×ｎ集線バッファ部４
で処理可能となる。

【００２１】図７はｊ×ｊバニヤン網９と１−ｉＤＭＵ
Ｘ１０を組み合わせたｊ×ｎスイッチを示している。図
１および図４〜図６に示した集線バッファ４では、ｎ×
ｎバニヤン網で構成することを示していたが、ここで
は、図７に示すｊ×ｎスイッチで構成することにしてい
る。図７の構成において、ｊ＜ｎ、ｊ×ｉ＝ｎであるこ
とを前提とする。入力データをｊ本に多重化し、ルーテ
ィング判定回路３において入力セルに順番にｎ個の出力
バッファ１８を割り当てていき、図７に示すｊ×ｎスイ
ッチでスイッチングを行えば、図１および図４〜図６に
示した場合と同様にノンブロッキングな処理が可能とな
る。転送速度に関しては、ｎ×ｎバニヤン網の方が入出
力ポート数が多い分、より低速で処理が可能となるが、
図７に示したｊ×ｊバニヤン網９と１−ｉＤＭＵＸ１０
の方が回路規模は比較的小規模となる。また、図８のよ
うな構成でコンセントレータを使用する場合は、図１お
よび図４〜図６に示しているルーティング判定回路３以
前の各多重化回路部は全コンセントレータ共通に１ブロ
ック配置して、そこから各コンセントレータのルーティ
ング判定回路３および集線バッファ部４にデータを出力
するようにしても、これまで示してきたような実施例の
場合と同様な効果を得ることができる。

【００２２】

【発明の効果】以上のように、この発明によれば、通常
は、ＡＴＭスイッチを構成する場合にコンセントレータ
の出力バッファは大容量のバッファで１ポートのみの構
成とすればよいところ、こうすると転送速度が高速とな
ってしまうために出力ポートを複数本とし、複数個の出
力バッファで前記１ポートの出力バッファと等価な処理
を行えるようにしている。このようにすることで、スイ
ッチング動作時に転送速度を抑えることができ、デバイ
ス処理性能がスイッチ規模拡張性を制限するのを回避で
きる。また、バニヤン網の使用によって、このバニヤン
網の出力バッファに対して同時に処理されるセルを、出
力先が重ならないように割り当てるようにすることで、
ノンブロッキングにスイッチングが行え、セル廃棄を回
避できるという効果が得られる。

【図面の簡単な説明】

【図１】 この発明の実施の一形態によるコンセントレ
ータ型ＡＴＭスイッチを示すブロック図である。

【図２】 図１における集線バッファ内のｎ×ｎバニヤ
ン網を示す概念図である。

【図３】 図１における集線バッファ内のｎ×ｎバニヤ
ン網を示す概念図である。

【図４】 この発明の実施の他の形態によるコンセント
レータ型ＡＴＭスイッチを示すブロック図である。

【図５】 この発明の実施の他の形態によるコンセント
レータ型ＡＴＭスイッチを示すブロック図である。

【図６】 この発明の実施の他の形態によるコンセント
レータ型ＡＴＭスイッチを示すブロック図である。

【図７】 この発明におけるｊ×ｊバニヤン網と１−ｉ
多重化回路とを組み合わせたｊ×ｎスイッチを示すブロ
ック図である。

【図８】 従来のコンセントレータ型ＡＴＭスイッチシ
ステムを示すブロック図である。

【符号の説明】

２ ｍ−ｎＭＵＸ（多重化回路） ３ ルーティング判定回路 ４ 集線バッファ部 ７ ｋ−１ＭＵＸ（多重化回路） ８ ｈ−１ＭＵＸ（多重化回路） ９ ｊ×ｊバニヤン網（バニヤン網） １０ １−ｉＤＭＵＸ １１ ｎ×ｎＡＴＭスイッチモジュール １３ ｎ×ｎスイッチ １５ 接続モジュール １６ コンセントレータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】ｎ×ｎＡＴＭスイッチを入力側及び出力側
   にそれぞれｍ個接続して大規模化したＡＴＭスイッチを
   構成するコンセントレータ型ＡＴＭスイッチシステムに
   おいて、 ｍ個の出力側ＡＴＭスイッチの個々に対応して設けら
   れ、ｍ個の入力側ＡＴＭスイッチのｎ×ｍ本の入力ポー
   トから入力するセルを速度多重してｎ本の出力ポートに
   出力する多重化部と、 前記多重化部の出力側に設けられ、ｎ本の入力ポートの
   個々の入力ポートから入力するセルの出力先が当該多重
   化部に対応するＡＴＭスイッチの場合は、有効セルとし
   て入力ポート順にｎ本の出力ポートの一つを出力先とし
   て順次割り当てて出力し、前記入力するセルの出力先が
   当該多重化部に対応するＡＴＭスイッチでない場合は無
   効セルとして判定するルーティング判定回路と、 前記ルーティング回路の出力側に設けられ、ｎ本の入力
   ポートの個々の入力ポートから入力する前記有効セルを
   当該セルに割り当てられた出力先にスイッチングするｎ
   ×ｎバニヤン網と、 前記ｎ×ｎバニヤン網の出力側に設けられ、前記多重化
   部に対応する出力側ＡＴＭスイッチのｎ本の入力ポート
   個々に対応して設けられたｎ個の出力バッファを有する
   ことを特徴とするコンセントレータ型ＡＴＭスイッチシ
   ステム。