JP3063726B2 - トラヒックシェーパ - Google Patents
トラヒックシェーパInfo
- Publication number
- JP3063726B2 JP3063726B2 JP5546998A JP5546998A JP3063726B2 JP 3063726 B2 JP3063726 B2 JP 3063726B2 JP 5546998 A JP5546998 A JP 5546998A JP 5546998 A JP5546998 A JP 5546998A JP 3063726 B2 JP3063726 B2 JP 3063726B2
- Authority
- JP
- Japan
- Prior art keywords
- cell
- virtual
- virtual connection
- priority
- connection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5649—Cell delay or jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5638—Services, e.g. multimedia, GOS, QOS
- H04L2012/5646—Cell characteristics, e.g. loss, delay, jitter, sequence integrity
- H04L2012/5651—Priority, marking, classes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/568—Load balancing, smoothing or shaping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5681—Buffer or queue management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ（非同期転
送モード）網において、仮想パス（Ｖｉｒｔｕａｌ Ｐ
ａｔｈ：ＶＰ）、仮想チャネル（Ｖｉｒｔｕａｌ Ｃｈ
ａｎｎｅｌ：ＶＣ）におけるセル遅延揺らぎを吸収する
ためのトラヒックシェーパに関する。
送モード）網において、仮想パス（Ｖｉｒｔｕａｌ Ｐ
ａｔｈ：ＶＰ）、仮想チャネル（Ｖｉｒｔｕａｌ Ｃｈ
ａｎｎｅｌ：ＶＣ）におけるセル遅延揺らぎを吸収する
ためのトラヒックシェーパに関する。
【０００２】
【従来の技術】ＡＴＭではセルとよばれる固定長のパケ
ットを転送する。ＡＴＭでは伝送路上に仮想パスや仮想
チャネルのセルを多重化して転送するが、多重化が非同
期であるため、多重化装置やスイッチ等を経由すると装
置内のバッファ内での待ち時間の相違によりセル遅延揺
らぎ（Ｃｅｌｌ Ｄｅｌａｙ Ｖａｒｉａｔｉｏｎ：以
下、ＣＤＶと呼ぶ）が発生する。このＣＤＶによりセル
間隔が小さくなるセルが発生してトラヒックがバースト
状となり網資源の利用率が低下する。
ットを転送する。ＡＴＭでは伝送路上に仮想パスや仮想
チャネルのセルを多重化して転送するが、多重化が非同
期であるため、多重化装置やスイッチ等を経由すると装
置内のバッファ内での待ち時間の相違によりセル遅延揺
らぎ（Ｃｅｌｌ Ｄｅｌａｙ Ｖａｒｉａｔｉｏｎ：以
下、ＣＤＶと呼ぶ）が発生する。このＣＤＶによりセル
間隔が小さくなるセルが発生してトラヒックがバースト
状となり網資源の利用率が低下する。
【０００３】上記問題を解決するため、仮想パスや仮想
チャネルのＣＤＶを除去しセル間隔を整形するトラヒッ
クシェーパが提案されている。ところが複数の仮想パス
や仮想チャネルを取り扱うトラヒックシェーパでは、個
々の仮想パスや仮想チャネルレベルでセル間隔を整形し
たセル流を形成すると、同時刻のセルタイムスロットに
異なる仮想パス，仮想チャネルのセルが存在する場合が
起こる。従って複数の仮想パス，仮想チャネルのセルを
伝送路に多重化して出力する際にセルの出力競合制御が
必要となる。その際セルの出力競合制御部にて、トラヒ
ックシェーパ入力前よりは小さいもののＣＤＶが付加さ
れてしまう。
チャネルのＣＤＶを除去しセル間隔を整形するトラヒッ
クシェーパが提案されている。ところが複数の仮想パス
や仮想チャネルを取り扱うトラヒックシェーパでは、個
々の仮想パスや仮想チャネルレベルでセル間隔を整形し
たセル流を形成すると、同時刻のセルタイムスロットに
異なる仮想パス，仮想チャネルのセルが存在する場合が
起こる。従って複数の仮想パス，仮想チャネルのセルを
伝送路に多重化して出力する際にセルの出力競合制御が
必要となる。その際セルの出力競合制御部にて、トラヒ
ックシェーパ入力前よりは小さいもののＣＤＶが付加さ
れてしまう。
【０００４】
【発明が解決しようとする課題】従来のセルの出力競合
制御としてはＦＩＦＯ規律、ラウンドロビンがあるが、
これらは制御において仮想パスや仮想チャネルのトラヒ
ック特性を考慮していない。トラヒック特性の中でもＣ
ＤＶは網資源の利用率、仮想パスＶＰや仮想チャネルＶ
Ｃのサービス品質（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉ
ｃｅ：以下、ＱＯＳと呼ぶ）に大きく影響するが、トラ
ヒックとしてのＣＤＶの許容度を示しているセル遅延変
動許容値（ＣＤＶ Ｔｏｌｅｒａｎｃｅ：以下、ＣＤＶ
Ｔと呼ぶ）を考慮していない制御の場合、出力競合制御
の結果によってはＣＤＶに厳しいトラヒック（ＣＤＶＴ
が小）の仮想パス，仮想チャネルに対してＣＤＶに厳し
くないトラヒック（ＣＤＶＴが大）の仮想パス，仮想チ
ャネルよりも大きなＣＤＶがついてしまう可能性があ
る。従って、網資源の利用率を向上させつつＱＯＳを向
上させるためには、仮想パスや仮想チャネルのトラヒッ
ク特性を考慮した出力競合制御を行う仮想パス，仮想チ
ャネル単位でのトラヒックシェーピング方式の実現が必
要である。
制御としてはＦＩＦＯ規律、ラウンドロビンがあるが、
これらは制御において仮想パスや仮想チャネルのトラヒ
ック特性を考慮していない。トラヒック特性の中でもＣ
ＤＶは網資源の利用率、仮想パスＶＰや仮想チャネルＶ
Ｃのサービス品質（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖｉ
ｃｅ：以下、ＱＯＳと呼ぶ）に大きく影響するが、トラ
ヒックとしてのＣＤＶの許容度を示しているセル遅延変
動許容値（ＣＤＶ Ｔｏｌｅｒａｎｃｅ：以下、ＣＤＶ
Ｔと呼ぶ）を考慮していない制御の場合、出力競合制御
の結果によってはＣＤＶに厳しいトラヒック（ＣＤＶＴ
が小）の仮想パス，仮想チャネルに対してＣＤＶに厳し
くないトラヒック（ＣＤＶＴが大）の仮想パス，仮想チ
ャネルよりも大きなＣＤＶがついてしまう可能性があ
る。従って、網資源の利用率を向上させつつＱＯＳを向
上させるためには、仮想パスや仮想チャネルのトラヒッ
ク特性を考慮した出力競合制御を行う仮想パス，仮想チ
ャネル単位でのトラヒックシェーピング方式の実現が必
要である。
【０００５】従来のトラヒックシェーパの一例が、特開
平７−２１２３６７号公報に記載されている。この公報
に記載されているトラヒックシェーパは、同一の仮想パ
スに含まれる仮想チャネルを仮想チャネル識別子（Ｖｉ
ｒｔｕａｌ ＣｈａｎｎｅｌＩｄｅｎｔｉｆｉｅｒ：Ｖ
ＣＩ）で識別し、優先度毎にクラス分けされたバッファ
に格納して、バッファの優先制御によってセルの出力競
合制御を行いながら仮想パス上で一定のセル間隔となる
ようにセル送出を行っている。優先制御においてはＣＤ
Ｖに厳しいトラヒックの仮想チャネルが集約されている
クラスを優先してセル送出することにより網資源の利用
率の向上を図っている。
平７−２１２３６７号公報に記載されている。この公報
に記載されているトラヒックシェーパは、同一の仮想パ
スに含まれる仮想チャネルを仮想チャネル識別子（Ｖｉ
ｒｔｕａｌ ＣｈａｎｎｅｌＩｄｅｎｔｉｆｉｅｒ：Ｖ
ＣＩ）で識別し、優先度毎にクラス分けされたバッファ
に格納して、バッファの優先制御によってセルの出力競
合制御を行いながら仮想パス上で一定のセル間隔となる
ようにセル送出を行っている。優先制御においてはＣＤ
Ｖに厳しいトラヒックの仮想チャネルが集約されている
クラスを優先してセル送出することにより網資源の利用
率の向上を図っている。
【０００６】しかし上記の従来のトラヒックシェーパで
は、仮想パスＶＰレベルでのシェーピングしか行ってお
らず、仮想チャネルレベルでのシェーピングが行われな
いという問題点があった。また、一つの仮想パスに対し
て仮想パスレベルでシェーピングしか行っておらず、複
数の仮想パスを取り扱ったシェーピングが行われないと
いう問題点があった。
は、仮想パスＶＰレベルでのシェーピングしか行ってお
らず、仮想チャネルレベルでのシェーピングが行われな
いという問題点があった。また、一つの仮想パスに対し
て仮想パスレベルでシェーピングしか行っておらず、複
数の仮想パスを取り扱ったシェーピングが行われないと
いう問題点があった。
【０００７】また、別の従来のトラヒックシェーパの一
例が、特開平８−１６３１５０号公報に記載されてい
る。この公報に記載されているトラヒックシェーパは、
受信端末の直前に配置され、受信端末におけるＣＤＶ吸
収バッファを不要とするために用いられている。入力セ
ルをシェーピングＦＩＦＯに格納し一定時間経過後に読
み出しを開始することでＣＤＶを除去するものである。
例が、特開平８−１６３１５０号公報に記載されてい
る。この公報に記載されているトラヒックシェーパは、
受信端末の直前に配置され、受信端末におけるＣＤＶ吸
収バッファを不要とするために用いられている。入力セ
ルをシェーピングＦＩＦＯに格納し一定時間経過後に読
み出しを開始することでＣＤＶを除去するものである。
【０００８】しかし上記の従来のトラヒックシェーパで
は、一入力セル流にのみ適用可能で、複数の仮想パス，
仮想チャネルのシェーピングについては言及されていな
い。従って仮想パス，仮想チャネル毎のセル間隔の整形
がなされないという問題点があった。また、セル遅延揺
らぎに厳しいトラヒックの仮想チャネルを優先してセル
送出することがなされないため、網資源の利用率につい
ても改善されないと言う問題点があった。
は、一入力セル流にのみ適用可能で、複数の仮想パス，
仮想チャネルのシェーピングについては言及されていな
い。従って仮想パス，仮想チャネル毎のセル間隔の整形
がなされないという問題点があった。また、セル遅延揺
らぎに厳しいトラヒックの仮想チャネルを優先してセル
送出することがなされないため、網資源の利用率につい
ても改善されないと言う問題点があった。
【０００９】本発明は、上記従来技術の欠点に鑑み、仮
想パス，仮想チャネルのセル遅延揺らぎを削減して網資
源の利用率を向上させ、仮想パスＶＰや仮想チャネルＶ
Ｃのサービス品質を向上させるために、仮想パス，仮想
チャネル単位で優先度を設定してトラヒックシェーピン
グを行うトラヒックシェーパを提供することを目的とす
る。
想パス，仮想チャネルのセル遅延揺らぎを削減して網資
源の利用率を向上させ、仮想パスＶＰや仮想チャネルＶ
Ｃのサービス品質を向上させるために、仮想パス，仮想
チャネル単位で優先度を設定してトラヒックシェーピン
グを行うトラヒックシェーパを提供することを目的とす
る。
【００１０】また本発明は、仮想パス，仮想チャネル単
位でトラヒック特性に基づいた優先度を設定して、仮想
パス，仮想チャネル単位のトラヒックシェーピングを行
うトラヒックシェーパを提供することを目的とする。
位でトラヒック特性に基づいた優先度を設定して、仮想
パス，仮想チャネル単位のトラヒックシェーピングを行
うトラヒックシェーパを提供することを目的とする。
【００１１】さらに本発明では、セル遅延変動許容値の
小さい仮想パス，仮想チャネルのセル遅延揺らぎをセル
遅延変動許容値の大きい仮想パス，仮想チャネルのセル
遅延揺らぎと比較してより減少させるために、各仮想パ
ス，各仮想チャネルのトラヒック特性の一つであるセル
遅延変動許容値に基づいた優先度を設定して、仮想パ
ス，仮想チャネル単位のトラヒックシェーピングを行う
トラヒックシェーパを提供することを目的とする。
小さい仮想パス，仮想チャネルのセル遅延揺らぎをセル
遅延変動許容値の大きい仮想パス，仮想チャネルのセル
遅延揺らぎと比較してより減少させるために、各仮想パ
ス，各仮想チャネルのトラヒック特性の一つであるセル
遅延変動許容値に基づいた優先度を設定して、仮想パ
ス，仮想チャネル単位のトラヒックシェーピングを行う
トラヒックシェーパを提供することを目的とする。
【００１２】さらに本発明では、ピークセルレート（Ｐ
ｅａｋ Ｃｅｌｌ Ｒａｔｅ：ＰＣＲ）の大きい仮想パ
ス，仮想チャネルのセル遅延揺らぎをピークセルレート
の小さい仮想パス，仮想チャネルのセル遅延揺らぎと比
較してより減少させるために、各仮想パス，各仮想チャ
ネルのトラヒック特性の一つであるピークセルレートに
基づいた優先度を設定して、仮想パス，仮想チャネル単
位のトラヒックシェーピングを行うトラヒックシェーパ
を提供することを目的とする。
ｅａｋ Ｃｅｌｌ Ｒａｔｅ：ＰＣＲ）の大きい仮想パ
ス，仮想チャネルのセル遅延揺らぎをピークセルレート
の小さい仮想パス，仮想チャネルのセル遅延揺らぎと比
較してより減少させるために、各仮想パス，各仮想チャ
ネルのトラヒック特性の一つであるピークセルレートに
基づいた優先度を設定して、仮想パス，仮想チャネル単
位のトラヒックシェーピングを行うトラヒックシェーパ
を提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明のトラヒックシェ
ーパは、複数の仮想コネクション（仮想パス及び仮想チ
ャネルの総称）を取り扱うトラヒックシェーパで、到着
したセルを仮想パス識別子ＶＰＩ，仮想チャネル識別子
ＶＣＩで識別して仮想コネクション毎の仮想的な待ち行
列に格納し、送出予定時刻が現在時刻を過ぎた複数の仮
想コネクションからセル読み出しを行うための仮想コネ
クションを選択することによって出力競合制御を行うト
ラヒックシェーパにおいて、セルメモリへのセルの書き
込み及び読み出しを制御する手段（図１の４０）と、仮
想コネクション毎の読み出し優先度、セル遅延変動許容
値ＣＤＶＴ、仮想パス識別子ＶＰＩ／仮想チャネル識別
子ＶＣＩが書いてあるテーブル（図４の５１）と、仮想
パス識別子ＶＰＩ／仮想チャネル識別子ＶＣＩ、仮想コ
ネクション毎のエンプティフラグ、セルの送出予定時
刻、送出要求ビットが書いてあるテーブル（図５の５
２）と、送出するセルの仮想コネクションを決定する手
段（図１の４１）を備え、仮想コネクション毎の読み出
し優先度を、セル遅延変動許容値ＣＤＶＴによって決定
する手順と、仮想コネクション設定時に読み出し優先度
のテーブルを更新する手順と、複数の仮想コネクション
からセルの送出要求が出た際に、仮想コネクション毎の
読み出し優先度に基づいて送出するセルの仮想コネクシ
ョンを決定する出力競合制御手順（図７，図８，図９）
を有することを特徴とする。
ーパは、複数の仮想コネクション（仮想パス及び仮想チ
ャネルの総称）を取り扱うトラヒックシェーパで、到着
したセルを仮想パス識別子ＶＰＩ，仮想チャネル識別子
ＶＣＩで識別して仮想コネクション毎の仮想的な待ち行
列に格納し、送出予定時刻が現在時刻を過ぎた複数の仮
想コネクションからセル読み出しを行うための仮想コネ
クションを選択することによって出力競合制御を行うト
ラヒックシェーパにおいて、セルメモリへのセルの書き
込み及び読み出しを制御する手段（図１の４０）と、仮
想コネクション毎の読み出し優先度、セル遅延変動許容
値ＣＤＶＴ、仮想パス識別子ＶＰＩ／仮想チャネル識別
子ＶＣＩが書いてあるテーブル（図４の５１）と、仮想
パス識別子ＶＰＩ／仮想チャネル識別子ＶＣＩ、仮想コ
ネクション毎のエンプティフラグ、セルの送出予定時
刻、送出要求ビットが書いてあるテーブル（図５の５
２）と、送出するセルの仮想コネクションを決定する手
段（図１の４１）を備え、仮想コネクション毎の読み出
し優先度を、セル遅延変動許容値ＣＤＶＴによって決定
する手順と、仮想コネクション設定時に読み出し優先度
のテーブルを更新する手順と、複数の仮想コネクション
からセルの送出要求が出た際に、仮想コネクション毎の
読み出し優先度に基づいて送出するセルの仮想コネクシ
ョンを決定する出力競合制御手順（図７，図８，図９）
を有することを特徴とする。
【００１４】さらに、本発明は、仮想コネクション毎の
セル遅延変動許容値ＣＤＶＴの代わりにピークセルレー
トＰＣＲによって仮想コネクション毎の読み出し優先度
を決定する手順を有することを特徴とする。
セル遅延変動許容値ＣＤＶＴの代わりにピークセルレー
トＰＣＲによって仮想コネクション毎の読み出し優先度
を決定する手順を有することを特徴とする。
【００１５】上記構成により、同時刻において複数の仮
想コネクションからセルの送出要求が出た際に、仮想コ
ネクション毎の読み出し優先度に基づいて送出するセル
の仮想コネクションを決定することが可能となる。
想コネクションからセルの送出要求が出た際に、仮想コ
ネクション毎の読み出し優先度に基づいて送出するセル
の仮想コネクションを決定することが可能となる。
【００１６】また本発明は、上記トラヒックシェーパに
おいて、同じセル遅延変動許容値ＣＤＶＴを持つ複数の
仮想コネクション間の優先度をセル送出毎に更新する手
順を有することを特徴とする。具体的には、読み出しを
行った仮想コネクションの優先度を、同じ読み出し優先
度を持つ複数の仮想コネクション中で最下位に更新する
手順（図１０）を有することを特徴とする。
おいて、同じセル遅延変動許容値ＣＤＶＴを持つ複数の
仮想コネクション間の優先度をセル送出毎に更新する手
順を有することを特徴とする。具体的には、読み出しを
行った仮想コネクションの優先度を、同じ読み出し優先
度を持つ複数の仮想コネクション中で最下位に更新する
手順（図１０）を有することを特徴とする。
【００１７】さらに、本発明は、仮想コネクション毎の
セル遅延変動許容値ＣＤＶＴの代わりにピークセルレー
トＰＣＲによって仮想コネクション毎の読み出し優先度
を決定する手順を有することを特徴とする。
セル遅延変動許容値ＣＤＶＴの代わりにピークセルレー
トＰＣＲによって仮想コネクション毎の読み出し優先度
を決定する手順を有することを特徴とする。
【００１８】本手段を有することにより優先度の等しい
複数の仮想コネクションの間での仮想パスや仮想チャネ
ルのサービス品質ＱＯＳの公平性が確保できる。
複数の仮想コネクションの間での仮想パスや仮想チャネ
ルのサービス品質ＱＯＳの公平性が確保できる。
【００１９】また本発明は、複数の仮想コネクションを
取り扱うトラヒックシェーパで、到着したセルを仮想パ
ス識別子ＶＰＩ，仮想チャネル識別子ＶＣＩで識別し、
到着時点で到着セルの送出予定時刻を算出し、送出予定
時刻毎の仮想的な待ち行列に格納し、送出予定時刻が現
在時刻を過ぎた待ち行列から順にセルを読み出すことに
よって出力競合制御を行うトラヒックシェーパにおい
て、セルメモリへのセルの書き込み及び読み出しを制御
する手段（図２の４０）と、仮想コネクション毎の読み
出し優先度、セル遅延変動許容値ＣＤＶＴ、仮想パス識
別子ＶＰＩ／仮想チャネル識別子ＶＣＩが書いてあるテ
ーブル（図４の５１）と、仮想パス識別子ＶＰＩ／仮想
チャネル識別子ＶＣＩ、セルの送出予定時刻が書いてあ
るテーブル（図５の５２）を備え、仮想コネクション毎
の読み出し優先度を、セル遅延変動許容値ＣＤＶＴによ
って決定する手順と、仮想コネクション設定時に読み出
し優先度のテーブルを更新する手順と、送出予定時刻毎
の仮想的な待ち行列に格納されているセルが、前記仮想
コネクション毎の読み出し優先度順に並ぶように到着セ
ルの書き込みを行う制御手順（図３）を有することを特
徴とする。
取り扱うトラヒックシェーパで、到着したセルを仮想パ
ス識別子ＶＰＩ，仮想チャネル識別子ＶＣＩで識別し、
到着時点で到着セルの送出予定時刻を算出し、送出予定
時刻毎の仮想的な待ち行列に格納し、送出予定時刻が現
在時刻を過ぎた待ち行列から順にセルを読み出すことに
よって出力競合制御を行うトラヒックシェーパにおい
て、セルメモリへのセルの書き込み及び読み出しを制御
する手段（図２の４０）と、仮想コネクション毎の読み
出し優先度、セル遅延変動許容値ＣＤＶＴ、仮想パス識
別子ＶＰＩ／仮想チャネル識別子ＶＣＩが書いてあるテ
ーブル（図４の５１）と、仮想パス識別子ＶＰＩ／仮想
チャネル識別子ＶＣＩ、セルの送出予定時刻が書いてあ
るテーブル（図５の５２）を備え、仮想コネクション毎
の読み出し優先度を、セル遅延変動許容値ＣＤＶＴによ
って決定する手順と、仮想コネクション設定時に読み出
し優先度のテーブルを更新する手順と、送出予定時刻毎
の仮想的な待ち行列に格納されているセルが、前記仮想
コネクション毎の読み出し優先度順に並ぶように到着セ
ルの書き込みを行う制御手順（図３）を有することを特
徴とする。
【００２０】上記本発明の第三の観点において、仮想コ
ネクション毎のセル遅延変動許容値ＣＤＶＴの代わりに
ピークセルレートＰＣＲによって仮想コネクション毎の
読み出し優先度を決定する手順を有することを特徴とす
る。
ネクション毎のセル遅延変動許容値ＣＤＶＴの代わりに
ピークセルレートＰＣＲによって仮想コネクション毎の
読み出し優先度を決定する手順を有することを特徴とす
る。
【００２１】上記構成により、複数の仮想コネクション
のセルが同じ送出予定時刻を算出した場合に、仮想コネ
クション毎の読み出し優先度に基づいてセルの書き込み
を決定することが可能となる。
のセルが同じ送出予定時刻を算出した場合に、仮想コネ
クション毎の読み出し優先度に基づいてセルの書き込み
を決定することが可能となる。
【００２２】
【作用】複数の仮想コネクションを取り扱うトラヒック
シェーパで、セルを仮想コネクション毎に蓄積し、仮想
コネクション毎に設定した優先度に基づいてセルの出力
競合制御を行ってそのセル出力間隔を再生するトラヒッ
クシェーパにおいて、優先度に対応してＣＤＶを制御す
ることが可能である。
シェーパで、セルを仮想コネクション毎に蓄積し、仮想
コネクション毎に設定した優先度に基づいてセルの出力
競合制御を行ってそのセル出力間隔を再生するトラヒッ
クシェーパにおいて、優先度に対応してＣＤＶを制御す
ることが可能である。
【００２３】また上記トラヒックシェーパにおいて、選
択した仮想コネクションの優先度を優先度の等しい仮想
コネクション群の中で最下位に更新する処理の追加によ
り、優先度の等しい仮想コネクション間での優先度が巡
回する結果、優先度の均一化を図ることが可能である。
従って優先度の等しい仮想コネクション間でのＱＯＳの
公平性が確保することが可能である。
択した仮想コネクションの優先度を優先度の等しい仮想
コネクション群の中で最下位に更新する処理の追加によ
り、優先度の等しい仮想コネクション間での優先度が巡
回する結果、優先度の均一化を図ることが可能である。
従って優先度の等しい仮想コネクション間でのＱＯＳの
公平性が確保することが可能である。
【００２４】また、複数の仮想コネクションを取り扱う
トラヒックシェーパで、セルを仮想コネクション毎に設
定した優先度に基づいて送出予定時刻毎の仮想的な待ち
行列に格納することでセルの出力競合制御を行って、送
出予定時刻毎に仮想的な待ち行列からセル読み出しを行
うことでセル出力間隔を再生するトラヒックシェーパに
おいて、優先度に対応してＣＤＶを制御することが可能
である。
トラヒックシェーパで、セルを仮想コネクション毎に設
定した優先度に基づいて送出予定時刻毎の仮想的な待ち
行列に格納することでセルの出力競合制御を行って、送
出予定時刻毎に仮想的な待ち行列からセル読み出しを行
うことでセル出力間隔を再生するトラヒックシェーパに
おいて、優先度に対応してＣＤＶを制御することが可能
である。
【００２５】例えば優先度として各仮想コネクションの
ＣＤＶＴを用いてセルの出力競合制御を行う場合、ＣＤ
ＶＴの小さい仮想コネクションとＣＤＶＴの大きい仮想
コネクションが出力競合した場合、ＣＤＶＴの小さい仮
想コネクションを優先してセル送出することで、ＣＤＶ
Ｔの小さい仮想コネクションのＣＤＶを制御することが
可能である。
ＣＤＶＴを用いてセルの出力競合制御を行う場合、ＣＤ
ＶＴの小さい仮想コネクションとＣＤＶＴの大きい仮想
コネクションが出力競合した場合、ＣＤＶＴの小さい仮
想コネクションを優先してセル送出することで、ＣＤＶ
Ｔの小さい仮想コネクションのＣＤＶを制御することが
可能である。
【００２６】また、優先度として各仮想コネクションの
ＰＣＲを用いてセルの出力競合制御を行う場合、ＰＣＲ
の大きい仮想コネクションとＰＣＲの小さい仮想コネク
ションが出力競合した場合、ＰＣＲの大きい仮想コネク
ションを優先してセル送出することで、ＰＣＲの大きい
仮想コネクションのＣＤＶを制御することが可能であ
る。
ＰＣＲを用いてセルの出力競合制御を行う場合、ＰＣＲ
の大きい仮想コネクションとＰＣＲの小さい仮想コネク
ションが出力競合した場合、ＰＣＲの大きい仮想コネク
ションを優先してセル送出することで、ＰＣＲの大きい
仮想コネクションのＣＤＶを制御することが可能であ
る。
【００２７】従って等しい網資源がある場合、より多く
の仮想コネクションを収容することが可能となり網資源
の利用率を向上させることが可能である。
の仮想コネクションを収容することが可能となり網資源
の利用率を向上させることが可能である。
【００２８】
【発明の実施の形態】以下、本発明の第１の実施の形態
について図面を参照して詳細に説明する。図１は、本発
明の第１の実施の形態であるトラヒックシェーパの構成
を示す図である。図１を参照すると、本発明の第１の実
施の形態に係るトラヒックシェーパは、到着するセルの
仮想パス識別子（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎ
ｔｉｆｉｅｒ：以下、ＶＰＩと呼ぶ）、仮想チャネル識
別子（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉ
ｆｉｅｒ：以下、ＶＣＩと呼ぶ）を識別して両識別子に
基づいて仮想コネクション（仮想パス（Ｖｉｒｔｕａｌ
Ｐａｔｈ：ＶＰ）と仮想チャネル（Ｖｉｒｔｕａｌ
Ｃｈａｎｎｅｌ：ＶＣ）の総称）を識別するセル識別部
１０、到着セルを一時格納するセルメモリ２０、到着し
ている仮想コネクションのセルの送出予定時刻を決定す
る送出時刻決定部３０、セルメモリ２０へのセルの書き
込み及び読み出しを制御するセルメモリ制御部４０から
構成される。
について図面を参照して詳細に説明する。図１は、本発
明の第１の実施の形態であるトラヒックシェーパの構成
を示す図である。図１を参照すると、本発明の第１の実
施の形態に係るトラヒックシェーパは、到着するセルの
仮想パス識別子（Ｖｉｒｔｕａｌ Ｐａｔｈ Ｉｄｅｎ
ｔｉｆｉｅｒ：以下、ＶＰＩと呼ぶ）、仮想チャネル識
別子（Ｖｉｒｔｕａｌ Ｃｈａｎｎｅｌ Ｉｄｅｎｔｉ
ｆｉｅｒ：以下、ＶＣＩと呼ぶ）を識別して両識別子に
基づいて仮想コネクション（仮想パス（Ｖｉｒｔｕａｌ
Ｐａｔｈ：ＶＰ）と仮想チャネル（Ｖｉｒｔｕａｌ
Ｃｈａｎｎｅｌ：ＶＣ）の総称）を識別するセル識別部
１０、到着セルを一時格納するセルメモリ２０、到着し
ている仮想コネクションのセルの送出予定時刻を決定す
る送出時刻決定部３０、セルメモリ２０へのセルの書き
込み及び読み出しを制御するセルメモリ制御部４０から
構成される。
【００２９】セルメモリ２０は、仮想コネクション毎の
仮想的な待ち行列である仮想チャネルセルキュー２１ａ
〜ｎから構成される。セルメモリ制御部４０は、仮想コ
ネクション毎のパラメータと状態を記憶しておくテーブ
ル５０と、送出するセルの仮想コネクションを決定する
送出仮想チャネル決定部４１から構成される。以下にテ
ーブル５０の構成を詳細に示す。
仮想的な待ち行列である仮想チャネルセルキュー２１ａ
〜ｎから構成される。セルメモリ制御部４０は、仮想コ
ネクション毎のパラメータと状態を記憶しておくテーブ
ル５０と、送出するセルの仮想コネクションを決定する
送出仮想チャネル決定部４１から構成される。以下にテ
ーブル５０の構成を詳細に示す。
【００３０】図４は、優先度テーブル５１の例を示した
説明図である。図５は、送出予定時刻／バッファ状態テ
ーブル５２の例を示した説明図である。図４，図５を参
照すると、テーブル５０は、読み出し優先度、セル遅延
変動許容値（ＣＤＶ Ｔｏｌｅｒａｎｃｅ：以下、ＣＤ
ＶＴと呼ぶ）、ＶＰＩ／ＶＣＩが書いてある優先度テー
ブル５１と、ＶＰＩ／ＶＣＩ、ＶＣＩセルキュー２１ａ
〜ｎのエンプティフラグ、セルの送出予定時刻、送出要
求ビットが書いてある送出予定時刻／バッファ状態テー
ブル５２から構成される。なお、簡略のためテーブル中
にはＶＰＩ／ＶＣＩを略してＶＣＩと記述している。
説明図である。図５は、送出予定時刻／バッファ状態テ
ーブル５２の例を示した説明図である。図４，図５を参
照すると、テーブル５０は、読み出し優先度、セル遅延
変動許容値（ＣＤＶ Ｔｏｌｅｒａｎｃｅ：以下、ＣＤ
ＶＴと呼ぶ）、ＶＰＩ／ＶＣＩが書いてある優先度テー
ブル５１と、ＶＰＩ／ＶＣＩ、ＶＣＩセルキュー２１ａ
〜ｎのエンプティフラグ、セルの送出予定時刻、送出要
求ビットが書いてある送出予定時刻／バッファ状態テー
ブル５２から構成される。なお、簡略のためテーブル中
にはＶＰＩ／ＶＣＩを略してＶＣＩと記述している。
【００３１】次に、本発明の第１の実施の形態の動作に
ついて図面を参照して詳細に説明する。図４を参照する
と、新規に仮想コネクションが設定された際に、ＣＤＶ
Ｔが小さい仮想コネクションほど読み出し優先度が高く
なるように読み出し優先度を決定し、優先度テーブル５
１を更新する。図４では優先度が高い仮想コネクション
に若い優先度の番号を与えている。
ついて図面を参照して詳細に説明する。図４を参照する
と、新規に仮想コネクションが設定された際に、ＣＤＶ
Ｔが小さい仮想コネクションほど読み出し優先度が高く
なるように読み出し優先度を決定し、優先度テーブル５
１を更新する。図４では優先度が高い仮想コネクション
に若い優先度の番号を与えている。
【００３２】図１，図４，図５を参照すると、セルが本
トラヒックシェーパへ到着すると、セルはセル識別部１
０により仮想コネクションを識別されたのち、仮想チャ
ネルセルキュー２１ａ〜ｎのうちの該当する仮想コネク
ションのキューに格納される。格納の際、送出予定時刻
／バッファ状態テーブル５２の該当する仮想コネクショ
ンのエンプティフラグがエンプティ（Ｅ）であれば、フ
ル（Ｆ）に変更する。
トラヒックシェーパへ到着すると、セルはセル識別部１
０により仮想コネクションを識別されたのち、仮想チャ
ネルセルキュー２１ａ〜ｎのうちの該当する仮想コネク
ションのキューに格納される。格納の際、送出予定時刻
／バッファ状態テーブル５２の該当する仮想コネクショ
ンのエンプティフラグがエンプティ（Ｅ）であれば、フ
ル（Ｆ）に変更する。
【００３３】格納されたセルは、セルメモリ制御部４０
の出力競合制御動作による指示でキューから読み出さ
れ、本トラヒックシェーパから出力される。読出の際、
該当する仮想コネクションの仮想チャネルセルキュー２
１が空となったら、送出予定時刻／バッファ状態テーブ
ル５２の該当する仮想チャネルセルキューのエンプティ
フラグをフル（Ｆ）からエンプティ（Ｅ）に変更する。
の出力競合制御動作による指示でキューから読み出さ
れ、本トラヒックシェーパから出力される。読出の際、
該当する仮想コネクションの仮想チャネルセルキュー２
１が空となったら、送出予定時刻／バッファ状態テーブ
ル５２の該当する仮想チャネルセルキューのエンプティ
フラグをフル（Ｆ）からエンプティ（Ｅ）に変更する。
【００３４】以下にセルの出力競合制御の動作を説明す
る。図７はセルメモリ制御部４０における出力競合制御
の動作を示したフローチャートである。本フローチャー
トは１セルタイムスロットにおける処理を示している。
図７を参照すると、まず、仮想コネクション毎に送出予
定時刻／バッファ状態テーブル５２を参照して現時刻に
おけるセル送出の判定をする（ステップＳ１０１）。次
に、仮想コネクション毎の送出要求を元に実際にセルを
送出する仮想コネクションの選択を行う（ステップＳ１
０２）。
る。図７はセルメモリ制御部４０における出力競合制御
の動作を示したフローチャートである。本フローチャー
トは１セルタイムスロットにおける処理を示している。
図７を参照すると、まず、仮想コネクション毎に送出予
定時刻／バッファ状態テーブル５２を参照して現時刻に
おけるセル送出の判定をする（ステップＳ１０１）。次
に、仮想コネクション毎の送出要求を元に実際にセルを
送出する仮想コネクションの選択を行う（ステップＳ１
０２）。
【００３５】図８は仮想コネクション毎のセル送出判定
処理を示したフローチャートである。図８を参照する
と、はじめに仮想チャネルセルキューへのセルの蓄積
を、送出予定時刻／バッファ状態テーブル５２の該当す
る仮想コネクションのエンプティフラグにて確認する
（ステップＳ２０１）。蓄積されていない場合（エンプ
ティ：Ｅ）は処理を終了する。蓄積されている場合（フ
ル：Ｆ）はセル送出予定時刻と現時刻を比較し、現時刻
がセル送出予定時刻を過ぎているか判定する（ステップ
Ｓ２０２）。現時刻がまだセル送出予定時刻を過ぎてな
い場合は処理を終了する。セル送出予定時刻を過ぎてい
る場合は、該仮想コネクションのセル送出要求ビットを
セットして（ステップＳ２０３）、処理を終了する。
処理を示したフローチャートである。図８を参照する
と、はじめに仮想チャネルセルキューへのセルの蓄積
を、送出予定時刻／バッファ状態テーブル５２の該当す
る仮想コネクションのエンプティフラグにて確認する
（ステップＳ２０１）。蓄積されていない場合（エンプ
ティ：Ｅ）は処理を終了する。蓄積されている場合（フ
ル：Ｆ）はセル送出予定時刻と現時刻を比較し、現時刻
がセル送出予定時刻を過ぎているか判定する（ステップ
Ｓ２０２）。現時刻がまだセル送出予定時刻を過ぎてな
い場合は処理を終了する。セル送出予定時刻を過ぎてい
る場合は、該仮想コネクションのセル送出要求ビットを
セットして（ステップＳ２０３）、処理を終了する。
【００３６】図９はセル送出する仮想コネクションの選
択処理を示したフローチャートである。図９を参照する
と、はじめに送出予定時刻／バッファ状態テーブル５２
を参照して、送出要求ビットをセットしてある仮想コネ
クションの存在を確認する（ステップＳ３０１）。送出
要求ビットをセットしてある仮想コネクションが存在し
ない場合、セルメモリ２０からのセル読み出しは行わ
ず、セル送出タイミングで空セルを送出して（ステップ
Ｓ３０３）処理を終了する。送出要求ビットをセットし
てある仮想コネクションが存在する場合、優先度テーブ
ル５１を参照して、送出要求ビットをセットしてある複
数の仮想コネクションの中から読出優先度の一番高い仮
想コネクションを選択し（ステップＳ３０２）、セルメ
モリ２０中の選択した仮想コネクションの仮想チャネル
セルキュー２１からセルを読み出し、セル送出タイミン
グで前述の読出セルを送出する（ステップＳ３０４）。
その後、送出予定時刻／バッファ状態テーブル５２中の
選択した仮想コネクションの送出要求ビットをリセット
し（ステップＳ３０５）、送出時刻決定部３０にて選択
した仮想コネクションの次の送出予定時刻を計算し（ス
テップＳ３０６）、送出予定時刻／バッファ状態テーブ
ル５２に書き込み、処理を終了する。送出時刻決定部３
０にて計算される仮想コネクションの次の送出予定時刻
の算出アルゴリズムは、公知の送出予定時刻算出アルゴ
リズムでよい。
択処理を示したフローチャートである。図９を参照する
と、はじめに送出予定時刻／バッファ状態テーブル５２
を参照して、送出要求ビットをセットしてある仮想コネ
クションの存在を確認する（ステップＳ３０１）。送出
要求ビットをセットしてある仮想コネクションが存在し
ない場合、セルメモリ２０からのセル読み出しは行わ
ず、セル送出タイミングで空セルを送出して（ステップ
Ｓ３０３）処理を終了する。送出要求ビットをセットし
てある仮想コネクションが存在する場合、優先度テーブ
ル５１を参照して、送出要求ビットをセットしてある複
数の仮想コネクションの中から読出優先度の一番高い仮
想コネクションを選択し（ステップＳ３０２）、セルメ
モリ２０中の選択した仮想コネクションの仮想チャネル
セルキュー２１からセルを読み出し、セル送出タイミン
グで前述の読出セルを送出する（ステップＳ３０４）。
その後、送出予定時刻／バッファ状態テーブル５２中の
選択した仮想コネクションの送出要求ビットをリセット
し（ステップＳ３０５）、送出時刻決定部３０にて選択
した仮想コネクションの次の送出予定時刻を計算し（ス
テップＳ３０６）、送出予定時刻／バッファ状態テーブ
ル５２に書き込み、処理を終了する。送出時刻決定部３
０にて計算される仮想コネクションの次の送出予定時刻
の算出アルゴリズムは、公知の送出予定時刻算出アルゴ
リズムでよい。
【００３７】以上の動作によって、仮想コネクション単
位のシェーピング機能を有するトラヒックシェーパにお
いて、ＣＤＶＴによる優先度に基づいてセル送出を選択
することが可能となる。
位のシェーピング機能を有するトラヒックシェーパにお
いて、ＣＤＶＴによる優先度に基づいてセル送出を選択
することが可能となる。
【００３８】次に本発明の第２の実施の形態について図
面を参照して詳細に説明する。構成は本発明の第１の実
施の形態と同じであるのでその説明は省略する。以下、
本発明の第２の実施の形態の動作について図面を参照し
て詳細に説明する。図１０は本発明の第２の実施の形態
のセル送出する仮想コネクションの選択処理を示したフ
ローチャートである。図１０を参照すると、本発明の第
１の実施の形態の動作との相違点は、優先度テーブル５
１において、選択した仮想コネクションの優先度をＣＤ
ＶＴの等しい仮想コネクション群の中で最下位に更新す
る処理を追加した点である。これ以外は本発明の第１の
実施の形態の動作と同じである。
面を参照して詳細に説明する。構成は本発明の第１の実
施の形態と同じであるのでその説明は省略する。以下、
本発明の第２の実施の形態の動作について図面を参照し
て詳細に説明する。図１０は本発明の第２の実施の形態
のセル送出する仮想コネクションの選択処理を示したフ
ローチャートである。図１０を参照すると、本発明の第
１の実施の形態の動作との相違点は、優先度テーブル５
１において、選択した仮想コネクションの優先度をＣＤ
ＶＴの等しい仮想コネクション群の中で最下位に更新す
る処理を追加した点である。これ以外は本発明の第１の
実施の形態の動作と同じである。
【００３９】この処理により、ＣＤＶＴの等しい仮想コ
ネクション間での優先度が巡回する結果、優先度の均一
化が図られるので、ＣＤＶＴの等しい仮想コネクション
間でのサービス品質（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖ
ｉｃｅ：以下、ＱＯＳと呼ぶ）の公平性が確保できる。
ネクション間での優先度が巡回する結果、優先度の均一
化が図られるので、ＣＤＶＴの等しい仮想コネクション
間でのサービス品質（Ｑｕａｌｉｔｙ ｏｆ Ｓｅｒｖ
ｉｃｅ：以下、ＱＯＳと呼ぶ）の公平性が確保できる。
【００４０】次に本発明の第３の実施の形態について図
面を参照して詳細に説明する。図２は、本発明の第３の
実施の形態であるトラヒックシェーパの構成を示す図で
ある。図２では前述の図１と同じまたは同等部分には同
一符号を付してある。図２を参照すると、本発明の第３
の実施の形態は、セル識別部１０、セルメモリ２０、送
出時刻決定部３０、セルメモリ制御部４０から構成され
る。
面を参照して詳細に説明する。図２は、本発明の第３の
実施の形態であるトラヒックシェーパの構成を示す図で
ある。図２では前述の図１と同じまたは同等部分には同
一符号を付してある。図２を参照すると、本発明の第３
の実施の形態は、セル識別部１０、セルメモリ２０、送
出時刻決定部３０、セルメモリ制御部４０から構成され
る。
【００４１】セルメモリ２０は、送出予定時刻毎の仮想
的な待ち行列であるタイムスロットセルキュー２２ａ〜
ｎから構成される。
的な待ち行列であるタイムスロットセルキュー２２ａ〜
ｎから構成される。
【００４２】セルメモリ制御部４０は、テーブル５０
と、送出予定時刻に対応する読み出しタイムスロット４
５と読み出しポインタ４６から構成される。以下にテー
ブル５０の構成を詳細に示す。
と、送出予定時刻に対応する読み出しタイムスロット４
５と読み出しポインタ４６から構成される。以下にテー
ブル５０の構成を詳細に示す。
【００４３】図６は、本発明の第３の実施の形態におけ
るタイムスロット／バッファ状態テーブル５３の例を示
した説明図である。図６及び前述の図４，図５を参照す
ると、テーブル５０は、読み出し優先度、ＣＤＶＴ、Ｖ
ＰＩ／ＶＣＩが書いてある優先度テーブル５１と、ＶＰ
Ｉ／ＶＣＩ、セルの送出予定時刻が書いてある送出予定
時刻／バッファ状態テーブル５２と、タイムスロットセ
ルキュー２２ａ〜ｎのエンプティフラグ、セルの送出タ
イムスロットが書いてあるタイムスロット／バッファ状
態テーブル５３から構成される。本発明の第３の実施の
形態では、送出予定時刻／バッファ状態テーブル５２中
の仮想チャネルセルキュー２１ａ〜ｎのエンプティフラ
グ、送出要求ビットは使用しない。
るタイムスロット／バッファ状態テーブル５３の例を示
した説明図である。図６及び前述の図４，図５を参照す
ると、テーブル５０は、読み出し優先度、ＣＤＶＴ、Ｖ
ＰＩ／ＶＣＩが書いてある優先度テーブル５１と、ＶＰ
Ｉ／ＶＣＩ、セルの送出予定時刻が書いてある送出予定
時刻／バッファ状態テーブル５２と、タイムスロットセ
ルキュー２２ａ〜ｎのエンプティフラグ、セルの送出タ
イムスロットが書いてあるタイムスロット／バッファ状
態テーブル５３から構成される。本発明の第３の実施の
形態では、送出予定時刻／バッファ状態テーブル５２中
の仮想チャネルセルキュー２１ａ〜ｎのエンプティフラ
グ、送出要求ビットは使用しない。
【００４４】次に、本発明の第３の実施の形態の動作に
ついて図面を参照して詳細に説明する。図４を参照する
と、新規に仮想コネクションが設定された際に、仮想コ
ネクションのＣＤＶＴが小さいほど読み出し優先度が高
くなるように読み出し優先度を決定し、優先度テーブル
５１を更新する。図４では優先度が高い仮想コネクショ
ンに若い優先度の番号を与えている。
ついて図面を参照して詳細に説明する。図４を参照する
と、新規に仮想コネクションが設定された際に、仮想コ
ネクションのＣＤＶＴが小さいほど読み出し優先度が高
くなるように読み出し優先度を決定し、優先度テーブル
５１を更新する。図４では優先度が高い仮想コネクショ
ンに若い優先度の番号を与えている。
【００４５】図２，図４，図５，図６を参照すると、セ
ルが本トラヒックシェーパへ到着すると、セルはセル識
別部１０により仮想コネクションを識別されたのち、送
出時刻決定部３０にて該セルの送出予定時刻が決定され
る。送出時刻決定部３０にて計算される仮想コネクショ
ンの送出予定時刻の算出アルゴリズムは、公知の送出予
定時刻算出アルゴリズムでよい。その後セルは、前述の
送出予定時刻と優先度テーブル５１にある該セルの読出
優先度に基づいて、タイムスロットセルキュー２２のう
ちの該当するタイムスロットセルキューに格納される。
格納の際、タイムスロット／バッファ状態テーブル５３
の該当するセル送出タイムスロットのエンプティフラグ
がエンプティ（Ｅ）であれば、フル（Ｆ）に変更する。
ルが本トラヒックシェーパへ到着すると、セルはセル識
別部１０により仮想コネクションを識別されたのち、送
出時刻決定部３０にて該セルの送出予定時刻が決定され
る。送出時刻決定部３０にて計算される仮想コネクショ
ンの送出予定時刻の算出アルゴリズムは、公知の送出予
定時刻算出アルゴリズムでよい。その後セルは、前述の
送出予定時刻と優先度テーブル５１にある該セルの読出
優先度に基づいて、タイムスロットセルキュー２２のう
ちの該当するタイムスロットセルキューに格納される。
格納の際、タイムスロット／バッファ状態テーブル５３
の該当するセル送出タイムスロットのエンプティフラグ
がエンプティ（Ｅ）であれば、フル（Ｆ）に変更する。
【００４６】格納されたセルは、セルメモリ制御部４０
内の読み出しタイムスロット４５内を順番に移動する読
み出しポインタ４６の指すタイムスロットセルキュー２
２から読み出され、本トラヒックシェーパから出力され
る。読出の際、該当する時刻のタイムスロットセルキュ
ー２２が空となったら、タイムスロット／バッファ状態
テーブル５３の該当するセル送出タイムスロットのエン
プティフラグをフル（Ｆ）からエンプティ（Ｅ）に変更
する。
内の読み出しタイムスロット４５内を順番に移動する読
み出しポインタ４６の指すタイムスロットセルキュー２
２から読み出され、本トラヒックシェーパから出力され
る。読出の際、該当する時刻のタイムスロットセルキュ
ー２２が空となったら、タイムスロット／バッファ状態
テーブル５３の該当するセル送出タイムスロットのエン
プティフラグをフル（Ｆ）からエンプティ（Ｅ）に変更
する。
【００４７】以下にタイムスロットセルキュー２２への
セルの格納処理動作を説明する。図３は、タイムスロッ
トセルキュー２２へのセルの格納処理動作例を示した説
明図である。図３，図４を参照すると、はじめに図３
（ａ）に示すように、タイムスロットセルキュー２２に
格納セル２４ａ，２４ｂとそれぞれに対応して優先順位
ラベル２３ａ，ｂが格納されている。下方にあるセルが
先に読み出される。そこに新規に優先順位ラベル２３ｃ
を有したセル２４ｃが到着したとする。優先順位ラベル
２３は優先度テーブル５１に基づいて付与されたラベル
である。例ではセル２４ｃの優先度が２で、格納済のセ
ル２４ａの優先度が１、セル２４ｂの優先度が３であ
る。従って図３（ｂ）に示すように、セル２４ｃはセル
２４ａとセル２４ｂの間に格納される。なお、セル読み
出しは格納順に行う。従って図３（ｂ）に示すようにセ
ルが格納されている場合、セル２４ａ，セル２４ｃ，セ
ル２４ｂの順で読み出される。
セルの格納処理動作を説明する。図３は、タイムスロッ
トセルキュー２２へのセルの格納処理動作例を示した説
明図である。図３，図４を参照すると、はじめに図３
（ａ）に示すように、タイムスロットセルキュー２２に
格納セル２４ａ，２４ｂとそれぞれに対応して優先順位
ラベル２３ａ，ｂが格納されている。下方にあるセルが
先に読み出される。そこに新規に優先順位ラベル２３ｃ
を有したセル２４ｃが到着したとする。優先順位ラベル
２３は優先度テーブル５１に基づいて付与されたラベル
である。例ではセル２４ｃの優先度が２で、格納済のセ
ル２４ａの優先度が１、セル２４ｂの優先度が３であ
る。従って図３（ｂ）に示すように、セル２４ｃはセル
２４ａとセル２４ｂの間に格納される。なお、セル読み
出しは格納順に行う。従って図３（ｂ）に示すようにセ
ルが格納されている場合、セル２４ａ，セル２４ｃ，セ
ル２４ｂの順で読み出される。
【００４８】本発明の第１，第２の実施の形態では、セ
ル到着時点では到着セルの送出予定時刻が未定で、セル
メモリ格納後に送出予定時刻を決定するのに対し、本発
明の第３の実施の形態はセル到着時点で到着セルの送出
予定時刻を算出し、送出予定時刻に応じたタイムスロッ
トセルキューにセルを格納する。このような送出予定時
刻を事前に決定しておくアーキテクチャのトラヒックシ
ェーパにおいても、ＣＤＶＴによる優先度に基づいてセ
ル送出を選択することが可能となる。
ル到着時点では到着セルの送出予定時刻が未定で、セル
メモリ格納後に送出予定時刻を決定するのに対し、本発
明の第３の実施の形態はセル到着時点で到着セルの送出
予定時刻を算出し、送出予定時刻に応じたタイムスロッ
トセルキューにセルを格納する。このような送出予定時
刻を事前に決定しておくアーキテクチャのトラヒックシ
ェーパにおいても、ＣＤＶＴによる優先度に基づいてセ
ル送出を選択することが可能となる。
【００４９】なお、第１，第２，第３の実施の形態とも
に、優先度テーブル５１での優先度をＣＤＶＴに基づい
て決定していたが、各仮想コネクションのピークセルレ
ート（Ｐｅａｋ Ｃｅｌｌ Ｒａｔｅ：以下、ＰＣＲと
呼ぶ）に基づいて優先度を決定することもできる。この
場合、ＰＣＲの大きい順（セル間隔の小さい順）に優先
度を設定することによって同等の効果が得られる。
に、優先度テーブル５１での優先度をＣＤＶＴに基づい
て決定していたが、各仮想コネクションのピークセルレ
ート（Ｐｅａｋ Ｃｅｌｌ Ｒａｔｅ：以下、ＰＣＲと
呼ぶ）に基づいて優先度を決定することもできる。この
場合、ＰＣＲの大きい順（セル間隔の小さい順）に優先
度を設定することによって同等の効果が得られる。
【００５０】また、第１，第２，第３の実施の形態とも
に、優先度テーブル５１と送出予定時刻／バッファ状態
テーブル５２を分けた構成としていたが、これらを一つ
のテーブルとして管理する方法でも同等の効果が得られ
る。
に、優先度テーブル５１と送出予定時刻／バッファ状態
テーブル５２を分けた構成としていたが、これらを一つ
のテーブルとして管理する方法でも同等の効果が得られ
る。
【００５１】
【発明の効果】本発明によれば、複数の仮想コネクショ
ンを取り扱うトラヒックシェーパで、セルを仮想コネク
ション毎に蓄積し、仮想コネクション毎に設定した優先
度に基づいてセルの出力競合制御を行ってそのセル出力
間隔を再生するトラヒックシェーパにおいて、優先度に
対応してセル遅延揺らぎを制御する効果が得られる。
ンを取り扱うトラヒックシェーパで、セルを仮想コネク
ション毎に蓄積し、仮想コネクション毎に設定した優先
度に基づいてセルの出力競合制御を行ってそのセル出力
間隔を再生するトラヒックシェーパにおいて、優先度に
対応してセル遅延揺らぎを制御する効果が得られる。
【００５２】また上記トラヒックシェーパにおいて、選
択した仮想コネクションの優先度を優先度の等しい仮想
コネクション群の中で最下位に更新する処理の追加によ
り、優先度の等しい仮想コネクション間での優先度が巡
回する。その結果優先度の均一化が図られるので、優先
度の等しい仮想コネクション間でのサービス品質の公平
性が確保できる効果が得られる。
択した仮想コネクションの優先度を優先度の等しい仮想
コネクション群の中で最下位に更新する処理の追加によ
り、優先度の等しい仮想コネクション間での優先度が巡
回する。その結果優先度の均一化が図られるので、優先
度の等しい仮想コネクション間でのサービス品質の公平
性が確保できる効果が得られる。
【００５３】また、複数の仮想コネクションを取り扱う
トラヒックシェーパで、セルを仮想コネクション毎に設
定した優先度に基づいて送出予定時刻毎の仮想的な待ち
行列に格納することでセルの出力競合制御を行って、送
出予定時刻毎に仮想的な待ち行列からセル読み出しを行
うことでセル出力間隔を再生するトラヒックシェーパに
おいて、優先度に対応してセル遅延揺らぎを制御する効
果が得られる。
トラヒックシェーパで、セルを仮想コネクション毎に設
定した優先度に基づいて送出予定時刻毎の仮想的な待ち
行列に格納することでセルの出力競合制御を行って、送
出予定時刻毎に仮想的な待ち行列からセル読み出しを行
うことでセル出力間隔を再生するトラヒックシェーパに
おいて、優先度に対応してセル遅延揺らぎを制御する効
果が得られる。
【００５４】例えば優先度として各仮想コネクションの
セル遅延変動許容値を用いてセルの出力競合制御を行う
場合、セル遅延変動許容値の小さい仮想コネクションと
セル遅延変動許容値の大きい仮想コネクションが出力競
合した場合、セル遅延変動許容値の小さい仮想コネクシ
ョンを優先してセル送出することで、セル遅延変動許容
値の小さい仮想コネクションのセル遅延揺らぎを制御す
る効果が得られる。
セル遅延変動許容値を用いてセルの出力競合制御を行う
場合、セル遅延変動許容値の小さい仮想コネクションと
セル遅延変動許容値の大きい仮想コネクションが出力競
合した場合、セル遅延変動許容値の小さい仮想コネクシ
ョンを優先してセル送出することで、セル遅延変動許容
値の小さい仮想コネクションのセル遅延揺らぎを制御す
る効果が得られる。
【００５５】また、優先度として各仮想コネクションの
ピークセルレートを用いてセルの出力競合制御を行う場
合、ピークセルレートの大きい仮想コネクションとピー
クセルレートの小さい仮想コネクションが出力競合した
場合、ピークセルレートの大きい仮想コネクションを優
先してセル送出することで、ピークセルレートの大きい
仮想コネクションのセル遅延揺らぎを制御する効果が得
られる。
ピークセルレートを用いてセルの出力競合制御を行う場
合、ピークセルレートの大きい仮想コネクションとピー
クセルレートの小さい仮想コネクションが出力競合した
場合、ピークセルレートの大きい仮想コネクションを優
先してセル送出することで、ピークセルレートの大きい
仮想コネクションのセル遅延揺らぎを制御する効果が得
られる。
【００５６】従って等しい網資源がある場合、より多く
の仮想コネクションを収容することが可能となり網資源
の利用率が向上する効果が得られる。
の仮想コネクションを収容することが可能となり網資源
の利用率が向上する効果が得られる。
【図１】本発明の第１及び第２の実施の形態に係るトラ
ヒックシェーパの構成を示す図である。
ヒックシェーパの構成を示す図である。
【図２】本発明の第３の実施の形態に係るトラヒックシ
ェーパの構成を示す図である。
ェーパの構成を示す図である。
【図３】本発明の第３の実施の形態におけるタイムスロ
ットセルキューへのセルの格納処理動作例を示した説明
図である。
ットセルキューへのセルの格納処理動作例を示した説明
図である。
【図４】本実施の形態における優先度テーブルの記述例
を示した説明図である。
を示した説明図である。
【図５】本実施の形態における送出予定時刻／バッファ
状態テーブルの記述例を示した説明図である。
状態テーブルの記述例を示した説明図である。
【図６】本発明の第３の実施の形態におけるタイムスロ
ット／バッファ状態テーブル５３の記述例を示した説明
図である。
ット／バッファ状態テーブル５３の記述例を示した説明
図である。
【図７】本発明の第１及び第２の実施の形態におけるセ
ルメモリ制御部における出力競合制御の動作を示したフ
ローチャートである。
ルメモリ制御部における出力競合制御の動作を示したフ
ローチャートである。
【図８】本発明の第１及び第２の実施の形態における仮
想コネクション毎のセル送出判定処理を示したフローチ
ャートである。
想コネクション毎のセル送出判定処理を示したフローチ
ャートである。
【図９】本発明の第１の実施の形態におけるセル送出す
る仮想コネクションの選択処理を示したフローチャート
である。
る仮想コネクションの選択処理を示したフローチャート
である。
【図１０】本発明の第２の実施の形態におけるセル送出
する仮想コネクションの選択処理を示したフローチャー
トである。
する仮想コネクションの選択処理を示したフローチャー
トである。
１０ セル識別部 ２０ セルメモリ ２１ａ〜ｎ 仮想チャネルセルキュー ２２ａ〜ｎ タイムスロットセルキュー ２３ａ〜ｃ 優先順位ラベル ２４ａ〜ｃ 格納セル ３０ 送出時刻決定部 ４０ セルメモリ制御部 ４１ 送出仮想チャネル決定部 ４５ 読み出しタイムスロット ４６ 読み出しポインタ ５０ テーブル ５１ 優先度テーブル ５２ 送出予定時刻／バッファ状態テーブル ５３ タイムスロット／バッファ状態テーブル
フロントページの続き (56)参考文献 特開 平10−56492（ＪＰ，Ａ) 特開 平８−213992（ＪＰ，Ａ) 特開 平８−97832（ＪＰ，Ａ) 特開 平８−79264（ＪＰ，Ａ) 特開 平９−83525（ＪＰ，Ａ) 特開 平７−273773（ＪＰ，Ａ) 特開 平10−215264（ＪＰ，Ａ) 特開 平10−135957（ＪＰ，Ａ) 特開 平９−284290（ＪＰ，Ａ) 特開 平９−200231（ＪＰ，Ａ) 特開 平９−200218（ＪＰ，Ａ) 特開 平９−186706（ＪＰ，Ａ) 特開 平９−97831（ＪＰ，Ａ) 特開 平８−163150（ＪＰ，Ａ) 特開 平８−125669（ＪＰ，Ａ) 特開 平８−125668（ＪＰ，Ａ) 特開 平７−212367（ＪＰ，Ａ) 特開 平３−187547（ＪＰ，Ａ) 1994信学秋季大会 Ｂ−459 1996信学総合大会 Ｂ−927 (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/56 H04L 12/28
Claims (2)
- 【請求項１】 複数の仮想コネクションを取り扱うトラ
ヒックシェーパで、到着したセルを仮想パス識別子及び
仮想チャネル識別子で識別して仮想コネクション毎の仮
想的な待ち行列に格納し、送出予定時刻が現在時刻を過
ぎた複数の仮想コネクションからセル読み出しを行うた
めの仮想コネクションを選択することによって出力競合
制御を行うトラヒックシェーパにおいて、 セルメモリへのセルの書き込み及び読み出しを制御する
手段と、各仮想コネクションのセル遅延変動許容値、セル遅延変
動許容値より算出される数値、各仮想コネクションのピ
ークセルレート、およびピークセルレートより算出され
る数値のいずれかを用いる仮想コネクション毎の読み出
し優先度、仮想パス識別子／仮想チャネル識別子が格納
されているテーブルと、 送出するセルの仮想コネクションを決定する手段と、 仮想コネクション設定時に前記仮想コネクション毎読み
出し優先度のテーブルを更新する手段と、 複数の仮想コネクションからセルの送出要求が出た際
に、前記仮想コネクション毎の読み出し優先度に基づい
て送出するセルの仮想コネクションを決定し、 同じ読み出し優先度を持つ複数の仮想コネクション間の
優先度を、セル送出毎に更新する出力競合制御手段を備
えることを特徴とするトラヒックシェーパ。 - 【請求項２】 複数の仮想コネクションを取り扱うトラ
ヒックシェーパで、到着したセルを仮想パス識別子及び
仮想チャネル識別子で識別して仮想コネクション毎の仮
想的な待ち行列に格納し、送出予定時刻が現在時刻を過
ぎた複数の仮想コネクションからセル読み出しを行うた
めの仮想コネクションを選択することによって出力競合
制御を行うトラヒックシェーパにおいて、 セルメモリへのセルの書き込み及び読み出しを制御する
手段と、 各仮想コネクションのセル遅延変動許容値、セル遅延変
動許容値より算出される数値、各仮想コネクションのピ
ークセルレート、およびピークセルレートより算出され
る数値のいずれかを用いる仮想コネクション毎の読み出
し優先度、仮想パス識別子／仮想チャネル識別子が格納
されているテーブルと、 送出するセルの仮想コネクションを決定する手段と、 仮想コネクション設定時に前記仮想コネクション毎読み
出し優先度のテーブルを更新する手段と、 複数の仮想コネクションからセルの送出要求が出た際
に、前記仮想コネクション毎の読み出し優先度に基づい
て送出するセルの仮想コネクションを決定し、 読み出しを行った仮想コネクションの優先度を、同じ読
み出し優先度を持つ複数の仮想コネクション中で最下位
に更新する出力競合制御手段を備えることを特徴とする
トラヒックシェーパ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5546998A JP3063726B2 (ja) | 1998-03-06 | 1998-03-06 | トラヒックシェーパ |
| US09/262,825 US6704321B1 (en) | 1998-03-06 | 1999-03-05 | Traffic shaper |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5546998A JP3063726B2 (ja) | 1998-03-06 | 1998-03-06 | トラヒックシェーパ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11261563A JPH11261563A (ja) | 1999-09-24 |
| JP3063726B2 true JP3063726B2 (ja) | 2000-07-12 |
Family
ID=12999475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5546998A Expired - Fee Related JP3063726B2 (ja) | 1998-03-06 | 1998-03-06 | トラヒックシェーパ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6704321B1 (ja) |
| JP (1) | JP3063726B2 (ja) |
Families Citing this family (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6747959B1 (en) | 1998-10-07 | 2004-06-08 | At&T Corp. | Voice data integrated mulitaccess by self-reservation and blocked binary tree resolution |
| US6963545B1 (en) * | 1998-10-07 | 2005-11-08 | At&T Corp. | Voice-data integrated multiaccess by self-reservation and stabilized aloha contention |
| US7664115B1 (en) * | 1999-04-30 | 2010-02-16 | Alcatel-Lucent Canada, Inc. | Method and apparatus for merging virtual connections |
| JP3514215B2 (ja) * | 2000-05-25 | 2004-03-31 | 日本電気株式会社 | スケジューリング回路 |
| JP3536789B2 (ja) * | 2000-06-30 | 2004-06-14 | 日本電気株式会社 | Ａｔｍ交換機及びトラヒックシェーパ管理方法 |
| US7068632B1 (en) | 2000-07-14 | 2006-06-27 | At&T Corp. | RSVP/SBM based up-stream session setup, modification, and teardown for QOS-driven wireless LANs |
| US7151762B1 (en) | 2000-07-14 | 2006-12-19 | At&T Corp. | Virtual streams for QoS-driven wireless LANs |
| US6999442B1 (en) * | 2000-07-14 | 2006-02-14 | At&T Corp. | RSVP/SBM based down-stream session setup, modification, and teardown for QOS-driven wireless lans |
| US7039032B1 (en) | 2000-07-14 | 2006-05-02 | At&T Corp. | Multipoll for QoS-Driven wireless LANs |
| US7031287B1 (en) | 2000-07-14 | 2006-04-18 | At&T Corp. | Centralized contention and reservation request for QoS-driven wireless LANs |
| US6804222B1 (en) * | 2000-07-14 | 2004-10-12 | At&T Corp. | In-band Qos signaling reference model for QoS-driven wireless LANs |
| US7068633B1 (en) | 2000-07-14 | 2006-06-27 | At&T Corp. | Enhanced channel access mechanisms for QoS-driven wireless lans |
| US6970422B1 (en) | 2000-07-14 | 2005-11-29 | At&T Corp. | Admission control for QoS-Driven Wireless LANs |
| US7756092B1 (en) | 2000-07-14 | 2010-07-13 | At&T Intellectual Property Ii, L.P. | In-band QoS signaling reference model for QoS-driven wireless LANs connected to one or more networks |
| US6950397B1 (en) | 2000-07-14 | 2005-09-27 | At&T Corp. | RSVP/SBM based side-stream session setup, modification, and teardown for QoS-driven wireless lans |
| JP3596603B2 (ja) * | 2000-10-13 | 2004-12-02 | 日本電気株式会社 | スケジュールシステムとそのスケジュール方法 |
| US7180855B1 (en) | 2001-04-19 | 2007-02-20 | At&T Corp. | Service interface for QoS-driven HPNA networks |
| US7142563B1 (en) | 2001-02-20 | 2006-11-28 | At&T Corp. | Service interface for QoS-driven HPNA networks |
| US7298757B1 (en) | 2001-02-20 | 2007-11-20 | At&T Corporation | Enhanced channel access mechanisms for an HPNA network |
| US6912604B1 (en) * | 2001-03-26 | 2005-06-28 | Advanced Micro Devices, Inc. | Host channel adapter having partitioned link layer services for an infiniband server system |
| US7167480B1 (en) * | 2001-06-21 | 2007-01-23 | Lighthouse Capital Partners Iv, Lp | Multi-service data transport architecture |
| JP3753070B2 (ja) * | 2002-01-07 | 2006-03-08 | 日本電気株式会社 | ノード装置 |
| US8780770B2 (en) | 2002-05-13 | 2014-07-15 | Misonimo Chi Acquisition L.L.C. | Systems and methods for voice and video communication over a wireless network |
| US7852796B2 (en) * | 2002-05-13 | 2010-12-14 | Xudong Wang | Distributed multichannel wireless communication |
| US7957356B2 (en) | 2002-05-13 | 2011-06-07 | Misomino Chi Acquisitions L.L.C. | Scalable media access control for multi-hop high bandwidth communications |
| US7941149B2 (en) | 2002-05-13 | 2011-05-10 | Misonimo Chi Acquistion L.L.C. | Multi-hop ultra wide band wireless network communication |
| US7616571B1 (en) * | 2002-07-03 | 2009-11-10 | Netlogic Microsystems, Inc. | Method and apparatus for calculating packet departure times |
| FR2858895B1 (fr) * | 2003-08-13 | 2006-05-05 | Arteris | Procede et dispositif de gestion de priorite lors de la transmission d'un message |
| US7613115B2 (en) * | 2003-10-31 | 2009-11-03 | International Business Machines Corporation | Minimal delay transmission of short messages |
| US20050254423A1 (en) | 2004-05-12 | 2005-11-17 | Nokia Corporation | Rate shaper algorithm |
| US7697542B1 (en) * | 2006-03-28 | 2010-04-13 | Marvell International Ltd. | Programmable resource scheduler |
| US8175613B2 (en) | 2006-08-04 | 2012-05-08 | Misonimo Chi Acquisitions L.L.C. | Systems and methods for determining location of devices within a wireless network |
| WO2008070871A2 (en) * | 2006-12-07 | 2008-06-12 | Misonimo Chi Acquisition L.L.C. | System and method for timeslot and channel allocation |
| US8139596B2 (en) * | 2007-06-15 | 2012-03-20 | International Business Machines Corporation | Communicating prioritized messages to a destination queue from multiple source queues using source-queue-specific priority values |
| FR2984657B1 (fr) | 2011-12-19 | 2014-01-10 | Kalray | Systeme d'emission de flots de donnees concurrents sur un reseau |
| FR2984656B1 (fr) * | 2011-12-19 | 2014-02-28 | Kalray | Systeme d'emission de flots de donnees concurrents sur un reseau |
| US8767542B2 (en) | 2012-06-26 | 2014-07-01 | Adtran, Inc. | Event-based shaper for a packet switch |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2803262B2 (ja) | 1989-12-15 | 1998-09-24 | 日本電気株式会社 | パケット・スイッチ |
| JPH07212367A (ja) | 1994-01-24 | 1995-08-11 | Nippon Telegr & Teleph Corp <Ntt> | バーチャルパスシェーピング装置 |
| GB2288097B (en) | 1994-03-23 | 1998-09-23 | Roke Manor Research | ATM queuing and scheduling apparatus |
| JP2922119B2 (ja) | 1994-09-01 | 1999-07-19 | 沖電気工業株式会社 | 帯域規制装置及びパケット通信装置 |
| JP3602893B2 (ja) | 1994-09-02 | 2004-12-15 | 株式会社日立コミュニケーションテクノロジー | Ａｔｍインタフェースおよびシェーピング方法 |
| EP0702472A1 (en) | 1994-09-19 | 1996-03-20 | International Business Machines Corporation | A method and an apparatus for shaping the output traffic in a fixed length cell switching network node |
| EP0705007A3 (en) | 1994-09-30 | 2003-01-29 | Roke Manor Research Limited | ATM queuing and scheduling apparatus |
| JPH08163150A (ja) | 1994-12-12 | 1996-06-21 | Nec Corp | Ｃｂｒトラフィックのｃｄｖ制御方法及び装置 |
| JP3435244B2 (ja) | 1995-02-03 | 2003-08-11 | 株式会社東芝 | 通信制御装置 |
| JP3565629B2 (ja) | 1995-09-11 | 2004-09-15 | 沖電気工業株式会社 | セル出力帯域規制装置 |
| JPH0997831A (ja) | 1995-09-29 | 1997-04-08 | Nikon Corp | 半導体基板及び半導体基板の製造方法 |
| US6445708B1 (en) * | 1995-10-03 | 2002-09-03 | Ahead Communications Systems, Inc. | ATM switch with VC priority buffers |
| US5689508A (en) | 1995-12-21 | 1997-11-18 | Xerox Corporation | Reservation ring mechanism for providing fair queued access in a fast packet switch networks |
| US5751709A (en) | 1995-12-28 | 1998-05-12 | Lucent Technologies Inc. | Adaptive time slot scheduling apparatus and method for end-points in an ATM network |
| JPH09200218A (ja) | 1996-01-18 | 1997-07-31 | Matsushita Electric Ind Co Ltd | トラヒック制御装置 |
| US5793747A (en) * | 1996-03-14 | 1998-08-11 | Motorola, Inc. | Event-driven cell scheduler and method for supporting multiple service categories in a communication network |
| JPH09284290A (ja) | 1996-04-11 | 1997-10-31 | Nec Eng Ltd | 処理フロートレース試験システム |
| US5732087A (en) * | 1996-05-10 | 1998-03-24 | Mitsubishi Electric Information Technology Center America, Inc. | ATM local area network switch with dual queues |
| US6058114A (en) * | 1996-05-20 | 2000-05-02 | Cisco Systems, Inc. | Unified network cell scheduler and flow controller |
| JP2836599B2 (ja) | 1996-08-09 | 1998-12-14 | 日本電気株式会社 | 通信制御装置 |
| JP3157113B2 (ja) | 1996-10-25 | 2001-04-16 | 沖電気工業株式会社 | トラヒックシェイパー装置 |
| US5889779A (en) | 1996-12-02 | 1999-03-30 | Rockwell Science Center | Scheduler utilizing dynamic schedule table |
| US6163542A (en) * | 1997-09-05 | 2000-12-19 | Carr; David Walter | Virtual path shaping |
| US6526060B1 (en) * | 1997-12-05 | 2003-02-25 | Cisco Technology, Inc. | Dynamic rate-based, weighted fair scheduler with explicit rate feedback option |
| US6510160B1 (en) * | 1999-02-04 | 2003-01-21 | Cisco Technology, Inc. | Accurate computation of percent utilization of a shared resource and fine resolution scaling of the threshold based on the utilization |
-
1998
- 1998-03-06 JP JP5546998A patent/JP3063726B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-05 US US09/262,825 patent/US6704321B1/en not_active Expired - Lifetime
Non-Patent Citations (2)
| Title |
|---|
| １９９４信学秋季大会 Ｂ−４５９ |
| １９９６信学総合大会 Ｂ−９２７ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6704321B1 (en) | 2004-03-09 |
| JPH11261563A (ja) | 1999-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3063726B2 (ja) | トラヒックシェーパ | |
| JP3359499B2 (ja) | 送出トラヒック制御装置 | |
| EP0603916B1 (en) | Packet switching system using idle/busy status of output buffers | |
| US5390184A (en) | Flexible scheduling mechanism for ATM switches | |
| JP3415629B2 (ja) | 通信ネットワークにおける事象駆動セルスケジューラおよびマルチサービスカテゴリをサポートする方法 | |
| EP0859492B1 (en) | Fair queuing apparatus with adaptive bandwidth redistribution | |
| EP0700186B1 (en) | Method and apparatus for regulating virtual-channel cell transmission | |
| US6768717B1 (en) | Apparatus and method for traffic shaping in a network switch | |
| US5768275A (en) | Controller for ATM segmentation and reassembly | |
| JPH04245742A (ja) | パケットデータトラヒックの伝送方法及び装置 | |
| JPH0851445A (ja) | 帯域保証仮想チャネルのセルの送信をスケジューリングする方法、及び装置 | |
| US20120051367A1 (en) | Atm cell conversion circuit and atm cell conversion method | |
| US6556567B1 (en) | Method and system for multiplexing packets | |
| JP3602893B2 (ja) | Ａｔｍインタフェースおよびシェーピング方法 | |
| JPH06315034A (ja) | セル流制御装置およびａｔｍ通信網 | |
| US7130267B1 (en) | System and method for allocating bandwidth in a network node | |
| KR100294002B1 (ko) | 비동기전송모드 네트워크에서 실시간 에이비알 트래픽 관리 방법 | |
| JP3649981B2 (ja) | 通信装置およびシェーピング処理方法 | |
| JP3069224B2 (ja) | トラヒックシェーピング装置 | |
| JP3742348B2 (ja) | セルシェーピング装置 | |
| JP4504606B2 (ja) | ネットワークスイッチにおいてトラフィックを成形する装置及び方法 | |
| JPH1155276A (ja) | シェーピング装置 | |
| JP2002077167A (ja) | シェーピング機能を備えた通信装置及びその方法 | |
| JP3024631B2 (ja) | Ａｔｍセル帯域保証機能動作確認用セルバッファ制御システム及びその制御方法 | |
| JP3421565B2 (ja) | セル送出装置、スケジューラ装置及びセル送出レート制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130512 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140512 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |