JP3061116U - 電子素子の積み重ね構造 - Google Patents
電子素子の積み重ね構造Info
- Publication number
- JP3061116U JP3061116U JP1999000361U JP36199U JP3061116U JP 3061116 U JP3061116 U JP 3061116U JP 1999000361 U JP1999000361 U JP 1999000361U JP 36199 U JP36199 U JP 36199U JP 3061116 U JP3061116 U JP 3061116U
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electronic element
- metal layer
- wire
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【解決手段】 上電子素子と下電子素子がそれぞれ上凹
欠部と下凹欠部に設置された時、上電子素子と下電子素
子の底面は基板の金属層と接触して熱量を放熱する。基
板が金属ボールにより他の基板まで積み重ねて固定され
た時、各基板のモールド樹脂は互いに接触しないように
形成される。プリント回路板の上表面と下表面にはそれ
ぞれ複数個の積み重ねた基板が設置される。 【効果】 半導体チップ又は電子素子は、基板に穿設さ
れたスルーホール設置されるため、基板から突出するこ
となく、モールド樹脂の高さを低く抑えることができ、
このため、基板を他の基板に積み重ねることができる。
また、基板又は電子素子とターミナルとの距離を減らす
ことにより、基板又は電子素子とターミナルとのワイヤ
の長さを減らすことができるため、ワイヤによる信号の
伝送時間が短くなると共に、ワイヤの抵抗が減少し、ワ
イヤの材料を節約できる。
欠部と下凹欠部に設置された時、上電子素子と下電子素
子の底面は基板の金属層と接触して熱量を放熱する。基
板が金属ボールにより他の基板まで積み重ねて固定され
た時、各基板のモールド樹脂は互いに接触しないように
形成される。プリント回路板の上表面と下表面にはそれ
ぞれ複数個の積み重ねた基板が設置される。 【効果】 半導体チップ又は電子素子は、基板に穿設さ
れたスルーホール設置されるため、基板から突出するこ
となく、モールド樹脂の高さを低く抑えることができ、
このため、基板を他の基板に積み重ねることができる。
また、基板又は電子素子とターミナルとの距離を減らす
ことにより、基板又は電子素子とターミナルとのワイヤ
の長さを減らすことができるため、ワイヤによる信号の
伝送時間が短くなると共に、ワイヤの抵抗が減少し、ワ
イヤの材料を節約できる。
Description
【0001】
本考案は、主として電子素子の積み重ね構造に関するもので、特にBGA(Ba ll Grid Array)集積回路の基板を製造する時、基板の上に凹欠部を凹設し、凹 欠部に集積回路(Integrated circuit)又はメモリー(Memory chip)を入れる ことができる電子素子の積み重ね構造に関するものである。
【0002】
従来この種のものにあっては、下記のようなものになっている。
【0003】 集積回路の功能がますます複雑になるに従って、トランジスターを単位とする 回路数の集積度が段々高くなっている。そのため、伝統的なクワッド・フラット ・パック(Quad Flat Pack)方式またはピン・グリッド・アレイ(Pin Grid Arr ay)方式では実際の応用における要求に対して段々対応できなくなっているのが 現状である。このような要求に対し、BGA集積回路は新しい時代のピン数の多 い集積回路に適合できるパッケージ技術であり、今日、サブミクロの解析度で製 造された超大規模集積(Ultra Large Scale Integration)の集積回路のパッケ ージに適用されている。すなわち、このBGA集積回路のパッケージは、このよ うなピン数の多いものを必要とするパッケージの要求に適合するものである。
【0004】 BGA集積回路の中でよく見られているPBGA(Plastic BGA)のパッケー ジは、本体をパッケージする時に型を利用してプラスチックの注入を行い、溶解 された液体モールド樹脂を型の注入口を経て注入することにより、基板の表面上 から突出した集積回路の半導体チップ全体を完全に包み込むため、集積回路の半 導体チップに完全気密の密封環境を提供することができる。
【0005】 このパッケージは、液体モールド樹脂が硬化してから離型を行うことにより、 成形されたBGA集積回路のパッケージ本体を型から分離させる。この時、完全 気密の密封環境内の半導体チップから生じた熱量は放熱金属片により外部へ伝導 しなければならない。
【0006】 従来の技術として、例えば図1に示すように、基板110は有機物質層111 と金属層112を有すると共に、金属層112は有機物質層111の中に位置す るように形成されている。基板110は他に上表面113と下表面114を有し 、スルーホール115は上表面113から下表面114まで貫穿するように穿設 される。半導体チップ121は基板110の上表面113に穿設されたスルーホ ール115の真上に位置するように形成され、半導体チップ121はワイヤ12 2により基板110の上表面113のターミナル123に連接される。この時、 注入されたモールド樹脂124は、基板110の上表面113から突出した半導 体チップ121全体を完全に包み込むため、半導体チップ121に完全気密の密 封環境を提供することができる。基板110のスルーホール115の内壁の表面 に金属層125が設けられ、金属層125は真上に位置する半導体チップ121 に当接することができ、また、基板110の下表面114に位置する金属層12 5において、金属層125から延伸した部分に金属ボール126がはんだ付けさ れる。半導体チップ121から生じた熱量は金属層125を経て基板110の下 表面114の中の金属層112に、又は金属ボール126に伝導されて放熱され る。基板110の下表面114の表面に一層のエポキシ化合物116が被覆され ると共に、エポキシ化合物116はスルーホール115の金属層125の中に充 填されるように構成されている。
【0007】 もう一つの従来の技術として、例えば図2に示すように、基板210は有機物 質層211と金属層212を有すると共に、金属層212は有機物質層211の 中に位置するように形成される。基板210は他に上表面215と下表面216 を有し、スルーホール213は上表面215から下表面212まで貫穿するよう に穿設され、金属層212の一部分の金属片214はスルーホール213の中に 充填される。半導体チップ221は基板210の上表面215に穿設されたスル ーホール213の真上に位置するように形成され、半導体チップ221はワイヤ 222により基板210の上表面215のターミナル223に連接される。この 時、注入されたモールド樹脂224は基板210の上表面215から突出した半 導体チップ221全体を完全に包み込むため、半導体チップ221に完全気密の 密封環境を提供することができる。基板210の上表面215の金属片214は 真上に位置する半導体チップ121に当接することができるため、半導体チップ 221から生じた熱量は金属片214を経て金属層212に伝導して放熱を行う ように構成されている。
【0008】 このような従来の技術については下記のような問題を指摘することができる。
【0009】 上述した前者の従来の技術では、基板110と結合する時、半導体チップ12 1は突出しているため、基板110の厚さが厚くなるという欠点を有する。また 、半導体チップ121は基板110から突出していることにより、半導体チップ 121とターミナル123との間の距離が増えるに従って、ワイヤ122の長さ も増えるため、信号の転送に時間がかかるという欠点を有する。加えて、ワイヤ 122の長さが増えるに従って、ワイヤ122の抵抗も増えるため、信号の転送 が遅くなったり、弱くなったりする欠点を有し、更に、ワイヤ122の長さが増 えるため、材料が無駄になると共に、パッケージングの時にワイヤ122が傷付 きやすいという問題点を有する。
【0010】 上述したもう一つの従来の技術では、基板210と結合する時、半導体チップ 221は突出しているため、基板210の厚さが厚くなるという欠点を有する。 また、半導体チップ221は基板210から突出していることにより、半導体チ ップ221とターミナル223との間の距離が増えるに従って、ワイヤ222の 長さも増えるため、信号の転送に時間がかかるという欠点を有する。加えて、ワ イヤ222の長さが増えるに従って、ワイヤ222の抵抗も増えるため、信号の 転送が遅くなったり、弱くなったりする欠点を有し、更に、ワイヤ222の長さ が増えるため、材料が無駄になると共に、パッケージングの時にワイヤ222が 傷付きやすいという問題点を有する。
【0011】
本考案は、従来の技術の有するこのような問題点に鑑みなされたものであり、 その目的とするところは、次のようなことを達成できる電子素子の積み重ね構造 を提供することにある。
【0012】 本考案の目的は、基板にスルーホールを穿設して半導体チップ又は電子素子を 入れることにより、半導体チップ又は電子素子が基板に沈み込んで基板から突出 することなく、半導体チップ又は電子素子のモールド樹脂は基板においての高さ を低く抑えることができ、基板を他の基板に積み重ねることができる電子素子の 積み重ね構造を提供することにある。
【0013】 本考案の第二の目的は、半導体チップ又は電子素子を基板に沈み込ませ、基板 又は電子素子とターミナルとの距離を減らすことにより、基板又は電子素子とタ ーミナルとのワイヤの長さを減らすことができ、ワイヤによる信号の伝送時間が 短くなると共に、ワイヤの抵抗が減少しワイヤの材料を節約することができる電 子素子の積み重ね構造を提供することにある。
【0014】
上記目的を達成するために、本考案による電子素子の積み重ね構造は下記のよ うに構成される。
【0015】 すなわち、本考案の電子素子の積み重ね構造は、基板、上凹欠部、下凹欠部、 上電子素子および下電子素子により構成される。基板の上表面と下表面の間には 一層の金属層が敷設される。上凹欠部は基板の上表面から金属層まで貫穿すると 共に、金属層が上凹欠部の底部に形成される。上電子素子は上凹欠部の底部の金 属層の上に設置されると共に、モールド樹脂により被覆され、下電子素子は上凹 欠部の底部の金属層の上に設置されると共に、モールド樹脂により被覆される。 金属層は上電子素子と下電子素子から生じた熱量を外部に伝導して放熱すること ができる。
【0016】 また、本考案の電子素子の積み重ね構造は、下記のように構成することもでき る。 1. 基板の金属層を基板表面上の金属ボールと連接することにより、熱量を伝導 し放熱することができる。 2. 複数個の基板を積み重ねると共に、前記複数個の基板をプリント回路板に置 くことにより、多半導体チップモジュールが形成される。 3. 基板を金属ボールによりプリント回路板に固定する。 4. 基板を金属ボールにより他の基板に積み重ねて固定する。 5. 上電子素子と下電子素子にターミナルを設けると共に、ワイヤにより上電子 素子と下電子素子のターミナルを、基板のターミナルとを連接させる。
【0017】 本考案の電子素子の積み重ね構造は、基板は有機物質層と金属層を有し、有機 物質層にはそれぞれ基板の上表面と下表面から金属層の上表面と下表面まで貫穿 するように上凹欠部と下凹欠部が凹設され、上凹欠部と下凹欠部の底部はそれぞ れ金属層の上表面と下表面に形成される。上電子素子と下電子素子をそれぞれ上 凹欠部と下凹欠部に設置すると共に、ワイヤによりそれぞれ上電子素子と下電子 素子の各ターミナルを、基板の上表面と下表面のターミナルとを連接させ、それ から、上凹欠部と下凹欠部の中にそれぞれモールド樹脂を注入して上電子素子と 下電子素子全体を完全に包み込むため、完全気密の密封環境が形成される。上電 子素子と下電子素子がそれぞれ上凹欠部と下凹欠部に設置された時、上電子素子 と下電子素子の底部は基板の金属層と接触するため、上電子素子と下電子素子か ら生じた熱量は基板の金属層を経て金属ボールに伝導して放熱される。
【0018】 本考案の電子素子の積み重ね構造は、電子素子が基板に沈み込んでいるため、 従来の技術で半導体チップが基板の上に突出しているのと比較すると、本考案の 基板に設けられた電子素子のモールド樹脂の高さは、従来の基板に設けられた電 子素子のモールド樹脂の高さより低く、そのため、基板を他の基板に積み重ねた 時、各基板のモールド樹脂は互いに接触しないように形成される。また、プリン ト回路板の上表面と下表面にはそれぞれ複数個の積み重ねた基板が設置されるた め、プリント回路板には多半導体チップモジュール(Multi chip module:MCM) を形成するように構成される。
【0019】 本考案の電子素子の積み重ね構造は、電子素子のターミナルと基板のターミナ ルとの距離が、従来の半導体チップのターミナルと基板のターミナルとの距離よ り小さいため、本考案における電子素子のターミナルと基板のターミナルとを連 接するためのワイヤの長さは減少され、そのため、ワイヤによる信号の伝送時間 が短くなると共に、ワイヤの抵抗が減少し、かつ、ワイヤの材料を節約すること ができる。
【0020】
本考案の実施の形態について、以下、図面を参照して説明する。
【0021】 図3に本考案の実施例による基板と電子素子とが結合した態様を示す断面図に おいて、本考案の電子素子の積み重ね構造は、基板410、上凹欠部414、下 凹欠部417、上電子素子421および下電子素子431により構成される。基 板410は上表面413と上表面413に対応する下表面416を有し、上電子 素子421は基板410の上表面413に設置されるのに対し、下電子素子43 1は基板410の下表面416に設置される。
【0022】 基板410は有機物質層411と金属層412を有すると共に、金属層412 は有機物質層411の中に敷設される。有機物質層411は基板410の上表面 413と下表面416に形成されると共に、回路レイアウトが布設される。また 、有機物質層411にはそれぞれ基板410の上表面413と下表面416から 金属層412の上表面と下表面まで貫穿するように上凹欠部414と下凹欠部4 17が凹設されると共に、上凹欠部414と下凹欠部417の底部にはそれぞれ 金属層412の上表面と下表面が形成される。
【0023】 上電子素子421と下電子素子431はそれぞれ上凹欠部414と下凹欠41 7に設置されると共に、ワイヤ422,432により上電子素子421と下電子 素子431の各ターミナル423,433と、基板410の上表面413と下表 面416の各ターミナル423,433とを連接される。上凹欠部414と下凹 欠部417にそれぞれモールド樹脂425,435を注入することにより、上凹 欠部414と下凹欠部417の中の上電子素子421と下電子素子431全体を 完全に包み込むため、完全気密の密封環境が形成される。
【0024】 上電子素子421と下電子素子431は集積回路又はメモリーであり、上電子 素子421と下電子素子431がそれぞれ上凹欠部414と下凹欠部417に設 置された時、上電子素子421と下電子素子431の底面は基板410の金属層 412と接触するため、上電子素子421と下電子素子431から生じた熱量は 基板410の金属層412を経て金属ボール419に伝導して放熱される。
【0025】 図1及び2と図3を比較参照すると、本考案の基板410に上電子素子421 と下電子素子431を沈み込ませたモールド樹脂425,435の高さと、従来 の半導体チップ121,221が基板110,210から突出して形成されたモ ールド樹脂124,224の高さとを比較してみると、本考案の基板410のモ ールド樹脂425,435の高さは従来の基板110,210のモールド樹脂1 24,224の高さより低い。このため、本考案の基板410を他の基板410 に積み重ねる時、複数個の金属ボール419を二個の基板410に設置させ、金 属ボール419の厚さにより金属ボール419の両側に位置する基板410を隔 離することにより、各基板410のモールド樹脂425,435は互いに接触し ないように形成される。
【0026】 本考案の基板410に沈め込ませた電子素子421,431は、従来の基板1 10,210から突出している半導体チップ121,221と比べると、本考案 の電子素子421,431のターミナル423,433と基板410のターミナ ル424,434との距離は、従来の半導体チップ121,221のターミナル と基板110,210のターミナル123,223との距離より短い。このため 、本考案の電子素子421,431のターミナル423,433と基板410の ターミナル424,434とを連接するためのワイヤ422、432の長さは短 くなり、それにより、本考案ではワイヤによる信号の伝送時間が短くなると共に 、ワイヤの抵抗が減少し、ワイヤの材料を節約することができる。
【0027】 図4,5を参照し、複数個の金属ボール419により基板410を他の基板4 10に積み重ねた時、各基板410のモールド樹脂425,435は互いに接触 しないと共に、再び複数個の金属ボール419により各基板410を他の基板4 10に続けて積み重ねることにより、プリント回路板400の上表面401と下 表面402にそれぞれ複数個の基板410を積み重ねられるように形成され、プ リント回路板に多半導体チップモジュールが形成される。本考案の実施例では、 プリント回路板400に二個の基板410だけを積み重ねているが、もっと多く の基板410を積み重ねることもできる。
【0028】
本考案は、上述の通り構成されているので次に記載する効果を奏することがで きる。
【0029】 本考案によれば、電子素子が基板に沈み込んでいるため、また、金属ボールを 設置することにより、基板を他の基板に積み重ねた時、各基板のモールド樹脂は 互いに接触しないように形成できる。また、プリント回路板の上表面と下表面に それぞれ複数個の基板を積み重ねて設置できるため、プリント回路板に多半導体 チップモジュールを形成させるように構成することができる。
【0030】 また、本考案によれば、電子素子のターミナルと基板のターミナルとの距離が 相対的に短いため、電子素子のターミナルと基板のターミナルとを連接するため のワイヤの長さを減少でき、そのため、ワイヤによる信号の伝送時間を短くする ことができると共に、ワイヤの抵抗を減少させ、ワイヤの材料を節約することが できる。
【0031】 本考案は、その主旨及び必須の特徴事項から逸脱することなく他のやり方で実 施することができる。従って、本明細書に記載した好ましい実施例は例示的なも のであり、本考案の範囲を限定するものではない。
【図1】従来の基板と半導体チップとが結合した態様を
示す断面図である。
示す断面図である。
【図2】別の従来の基板と半導体チップとが結合した態
様を示す断面図である。
様を示す断面図である。
【図3】本考案の実施例の基板と電子素子とが結合した
態様を示す断面図である。
態様を示す断面図である。
【図4】本考案の実施例の基板がプリント回路板に積み
重ねられた態様を示す上面図である。
重ねられた態様を示す上面図である。
【図5】図4の5−5線に沿った断面図である。
110 基板 111 有機物質
層 112 金属層 113 上表面 114 下表面 115 スルーホー
ル 116 エポキシ化合物 121 半導体チ
ップ 122 ワイヤ 123 ターミナ
ル 124 モールド樹脂 125 金属層 126 金属ボール 210 基板 211 有機物質層 212 金属層 213 スルーホール 214 金属片 215 上表面 216 下表面 221 半導体チップ 222 ワイヤ 223 ターミナル 224 モールド
樹脂 400 プリント回路板 401 上表面 402 下表面 410 基板 411 有機物質層 412 金属層 413 上表面 414 上凹欠部 415 底部 416 下表面 417 下凹欠部 418 底部 419 金属ボール 421 上電子素
子 422 ワイヤ 423 ターミナ
ル 424 ターミナル 425 モールド
樹脂 431 下電子素子 432 ワイヤ 433 ターミナル 434 ターミナ
ル 435 モールド樹脂
層 112 金属層 113 上表面 114 下表面 115 スルーホー
ル 116 エポキシ化合物 121 半導体チ
ップ 122 ワイヤ 123 ターミナ
ル 124 モールド樹脂 125 金属層 126 金属ボール 210 基板 211 有機物質層 212 金属層 213 スルーホール 214 金属片 215 上表面 216 下表面 221 半導体チップ 222 ワイヤ 223 ターミナル 224 モールド
樹脂 400 プリント回路板 401 上表面 402 下表面 410 基板 411 有機物質層 412 金属層 413 上表面 414 上凹欠部 415 底部 416 下表面 417 下凹欠部 418 底部 419 金属ボール 421 上電子素
子 422 ワイヤ 423 ターミナ
ル 424 ターミナル 425 モールド
樹脂 431 下電子素子 432 ワイヤ 433 ターミナル 434 ターミナ
ル 435 モールド樹脂
Claims (6)
- 【請求項1】 基板(410)、上凹欠部(414)、
下凹欠部(417)、上電子素子(421)および下電
子素子(431)により構成され、基板(410)の上
表面(413)と下表面(416)の間に一層の金属層
(412)が敷設され、上凹欠部(414)は基板(4
10)の上表面(413)から金属層(412)まで貫
穿すると共に、金属層(412)は上凹欠部(414)
の底部に形成され、上電子素子(421)は上凹欠部
(414)の底部の金属層(412)の上に設置される
と共に、モールド樹脂(425)により被覆され、下電
子素子(431)は上凹欠部(417)の底部の金属層
(412)の上に設置されると共に、モールド樹脂(4
35)により被覆され、金属層(412)は上電子素子
(421)と下電子素子(431)から生じた熱量を伝
導し放熱することができることを特徴とする電子素子の
積み重ね構造。 - 【請求項2】 基板(410)の金属層(412)は基
板(410)表面上の金属ボール(419)と連接する
ことにより、熱量を伝導し放熱することができるように
構成されている請求項1記載の電子素子の積み重ね構
造。 - 【請求項3】 複数個の基板(410)を積み重ねると
共に、前記複数個の基板(410)をプリント回路板に
置くことにより、多半導体チップモジュールが形成され
るように構成されている請求項1または2記載の電子素
子の積み重ね構造。 - 【請求項4】 基板(410)は金属ボール(419)
によりプリント回路板(400)に固定されるように構
成されている請求項3記載の電子素子の積み重ね構造。 - 【請求項5】 基板(410)は金属ボール(419)
により他の基板に積み重ねて固定されるように構成され
ている請求項3記載の電子素子の積み重ね構造。 - 【請求項6】 上電子素子(421)と下電子素子(4
31)にターミナル(423,433)が設けられると
共に、ワイヤ(422,432)により上電子素子(4
21)と下電子素子(431)のターミナル(423,
433)を、基板(410)のターミナル(424,4
34)とを連接させるように構成されている請求項1記
載の電子素子の積み重ね構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999000361U JP3061116U (ja) | 1999-01-29 | 1999-01-29 | 電子素子の積み重ね構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1999000361U JP3061116U (ja) | 1999-01-29 | 1999-01-29 | 電子素子の積み重ね構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3061116U true JP3061116U (ja) | 1999-09-17 |
Family
ID=43194910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1999000361U Expired - Lifetime JP3061116U (ja) | 1999-01-29 | 1999-01-29 | 電子素子の積み重ね構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3061116U (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129716U (ja) * | 1990-04-09 | 1991-12-26 | ||
JP2001110941A (ja) * | 1999-10-06 | 2001-04-20 | Meito Chin | 半導体デバイス |
CN114122203A (zh) * | 2021-11-19 | 2022-03-01 | 东莞市中麒光电技术有限公司 | 一种利用液体表面张力实现芯片转移的方法 |
-
1999
- 1999-01-29 JP JP1999000361U patent/JP3061116U/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03129716U (ja) * | 1990-04-09 | 1991-12-26 | ||
JP2001110941A (ja) * | 1999-10-06 | 2001-04-20 | Meito Chin | 半導体デバイス |
CN114122203A (zh) * | 2021-11-19 | 2022-03-01 | 东莞市中麒光电技术有限公司 | 一种利用液体表面张力实现芯片转移的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7202561B2 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
US8183687B2 (en) | Interposer for die stacking in semiconductor packages and the method of making the same | |
US6306686B1 (en) | Method of fabricating an electronic package with interconnected chips | |
US6534859B1 (en) | Semiconductor package having heat sink attached to pre-molded cavities and method for creating the package | |
US5552635A (en) | High thermal emissive semiconductor device package | |
US8546929B2 (en) | Embedded integrated circuit package-on-package system | |
US6492726B1 (en) | Chip scale packaging with multi-layer flip chip arrangement and ball grid array interconnection | |
KR101099773B1 (ko) | 내포된 집적 회로 패키지 온 패키지 시스템 | |
US7339278B2 (en) | Cavity chip package | |
TW415056B (en) | Multi-chip packaging structure | |
US20150221625A1 (en) | Semiconductor package having a dissipating plate | |
US8018072B1 (en) | Semiconductor package having a heat spreader with an exposed exterion surface and a top mold gate | |
US7479692B2 (en) | Integrated circuit package system with heat sink | |
US6894229B1 (en) | Mechanically enhanced package and method of making same | |
CN100378972C (zh) | 散热器及使用该散热器的封装体 | |
KR101059629B1 (ko) | 반도체 패키지 제조방법 | |
CN112310064A (zh) | 半导体封装件及其制造方法 | |
US20070278639A1 (en) | Semiconductor Device Stack and Method for Its Production | |
JP3061116U (ja) | 電子素子の積み重ね構造 | |
CN100369243C (zh) | 具有散热结构的半导体封装件 | |
KR101089647B1 (ko) | 단층 패키지 기판 및 그 제조방법 | |
CN222261035U (zh) | 电子封装件 | |
KR20000060748A (ko) | 전기 소자 적층 구조 | |
KR20020052581A (ko) | 반도체패키지 |