CN222261035U - 电子封装件 - Google Patents
电子封装件 Download PDFInfo
- Publication number
- CN222261035U CN222261035U CN202420572472.3U CN202420572472U CN222261035U CN 222261035 U CN222261035 U CN 222261035U CN 202420572472 U CN202420572472 U CN 202420572472U CN 222261035 U CN222261035 U CN 222261035U
- Authority
- CN
- China
- Prior art keywords
- package
- electronic
- interposer
- conductive
- electronic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004100 electronic packaging Methods 0.000 title description 2
- 229910000679 solder Inorganic materials 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- 239000002699 waste material Substances 0.000 claims 1
- 230000017525 heat dissipation Effects 0.000 abstract description 7
- 238000004519 manufacturing process Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 22
- 239000004065 semiconductor Substances 0.000 description 13
- 239000000758 substrate Substances 0.000 description 9
- 238000004806 packaging method and process Methods 0.000 description 7
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- GLGNXYJARSMNGJ-VKTIVEEGSA-N (1s,2s,3r,4r)-3-[[5-chloro-2-[(1-ethyl-6-methoxy-2-oxo-4,5-dihydro-3h-1-benzazepin-7-yl)amino]pyrimidin-4-yl]amino]bicyclo[2.2.1]hept-5-ene-2-carboxamide Chemical compound CCN1C(=O)CCCC2=C(OC)C(NC=3N=C(C(=CN=3)Cl)N[C@H]3[C@H]([C@@]4([H])C[C@@]3(C=C4)[H])C(N)=O)=CC=C21 GLGNXYJARSMNGJ-VKTIVEEGSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000084 colloidal system Substances 0.000 description 1
- 229940125758 compound 15 Drugs 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
一种电子封装件,主要在一承载结构上设置一电子元件及一中介板,并使该中介板遮盖该电子元件,其中,该中介板形成有开口,以令该电子元件外露出该开口,并于该开口内容置一接触该电子元件的导热块,以通过该导热块提供电子元件散热路径。
Description
技术领域
本申请有关一种半导体封装技术,尤指一种用于封装堆叠的电子封装件及其制法。
背景技术
随着近年来可携式电子产品的蓬勃发展,各类相关产品的开发亦朝向高密度、高性能以及轻、薄、短、小的趋势,为此,业界发展出各式整合多功能的封装态样,以期能符合电子产品轻薄短小与高密度的要求。而为提升电性功能及节省封装空间,遂开发出不同的立体封装技术,例如,扇出式封装堆叠(Fan Out Package on package,简称FO PoP)等,以配合各种芯片上大幅增加的输入/出端口数量,进而将不同功能的积体电路整合于单一封装结构,此种封装方式能发挥系统封装(SiP)异质整合特性,可将不同功用的电子元件,例如:存储器、中央处理器、绘图处理器、影像应用处理器等,通过堆叠设计达到系统的整合,适合应用于各种轻薄型电子产品。
图1为现有半导体封装件1的剖面示意图。如图1所示,该半导体封装件1包括:一配置有半导体芯片11的封装基板10、一通过导电柱13堆叠于该封装基板10上的线路结构14以及包覆该半导体芯片11的封装胶体15,以于该封装基板10底侧布设多个焊球17,且于该线路结构14上通过多个导电元件18接置一封装模组19。
但,前述半导体封装件1下方结构的半导体芯片11包覆于封装胶体15中,其运作时产生的热量若无法有效逸散将发生半导体封装件过热甚或毁损问题。
因此,如何克服上述现有技术的种种问题,实已成目前亟欲解决的课题。
实用新型内容
鉴于上述现有技术的种种缺失,本申请提供一种电子封装件,包括:承载结构,其定义有相对的第一侧与第二侧;电子元件,其设于该承载结构的第一侧上并电性连接该承载结构;中介板,其设于该承载结构的第一侧上并电性连接该承载结构,且覆盖该电子元件;以及导热块,其设于该电子元件上。
本申请还提供一种电子封装件的制法,包括:设置一电子元件于一承载结构上,其中,该承载结构定义有相对的第一侧与第二侧,且该电子元件设于该承载结构的第一侧上并电性连接该承载结构;于该承载结构的第一侧上设置并电性连接一中介板,并使该中介板覆盖该电子元件;以及于该电子元件上设置一导热块。
前述的电子封装件及其制法中,该电子元件通过多个导电凸块设于该承载结构,并于该电子元件与该承载结构间形成有包覆该多个导电元件的底胶。
前述的电子封装件及其制法中,该中介板形成有开口以至少部分外露出该电子元件,并供容置该导热块。
前述的电子封装件及其制法中,该中介板具有相对的第一表面与第二表面,并于该第一表面与该第二表面上分别形成有多个第一导电件及多个第二导电件,以供该中介板通过该多个第二导电件接置于该承载结构上。
前述的电子封装件及其制法中,该多个第一导电件为焊垫或焊球,该多个第二导电件为焊球或铜核心球。
前述的电子封装件及其制法中,该导热块为废硅片(dummy Silicon)。
前述的电子封装件及其制法中,还包括一包覆该电子元件、该中介板及该导热块的封装体。
前述的电子封装件及其制法中,该电子元件通过多个导电凸块设于该承载结构,且令该封装体包覆该多个导电凸块。
前述的电子封装件及其制法中,该中介板侧边外露出该封装体的侧边或该中介板侧边仍为该封装体所包覆。
前述的电子封装件及其制法中,该导热块外露出该封装体或该导热块为该封装体所覆盖。
前述的电子封装件及其制法中,该中介板具有相对的第一表面与第二表面,并于该第一表面与该第二表面上分别形成有多个第一导电件及多个第二导电件,以供该中介板通过该多个第二导电件接置于该承载结构上,且令该多个第一导电件外露出该封装体。
前述的电子封装件及其制法中,该导热块上端面及该多个第一导电件上端面与该封装体的上表面齐平。
前述的电子封装件及其制法中,该多个第一导电件的上端面外凸出该封装体的上表面。
前述的电子封装件及其制法中,还包括设于该承载结构第二侧的多个导电元件。
前述的电子封装件及其制法中,还包括设于该中介板上的封装模组。
前述的电子封装件及其制法中,该电子元件上设置有多个该导热块。
前述的电子封装件及其制法中,该导热块外凸出该电子元件的垂直投影范围。
前述的电子封装件及其制法中,该承载结构上设有多个电子元件,并于各该电子元件上设置至少一导热块。
由上可知,本申请的电子封装件,主要针对封装堆叠结构中下方的承载结构上设置一形成有开口的中介板,而令封装堆叠结构中下方的电子元件外露出该中介板的开口,并于该开口内容置一接触该电子元件的导热块,以增加电子元件的热容并提供散热路径。
附图说明
图1为现有半导体封装件的剖面示意图。
图2A至图2I为本申请的电子封装件的制法第一实施例的剖视示意图。
图3为本申请的电子封装件的第二实施例的剖视示意图。
图4为本申请的电子封装件的第三实施例的剖视示意图。
图5为本申请的电子封装件的第四实施例的剖视示意图。
图6A及图6B为本申请的电子封装件的第五实施例的剖视示意图。
图7A及图7B为本申请的电子封装件的第六实施例的剖视示意图。
图8为本申请的电子封装件的第七实施例的剖视示意图。
图9为本申请的电子封装件的第八实施例的剖视示意图。
主要组件符号说明
1 半导体封装件
10 封装基板
11 半导体芯片
13 导电柱
14 线路结构
15 封装胶体
17 焊球
18 导电元件
19 封装模组
2,3,4,5,6A,6B,7A,7B,8,9 电子封装件
20 承载结构
20a 第一侧
20b 第二侧
21 电子元件
210 导电凸块
211 主动面
212 非主动面
213 底胶
22 中介板
22a 第一表面
22b 第二表面
220 开口
221 第一导电件
222 第二导电件
23 导热块
24 封装体
25 导电元件
26 封装模组
27 被动模组。
具体实施方式
以下通过特定的具体实施例说明本申请的实施方式,本领域技术人员可由本说明书所揭示的内容轻易地了解本申请的其他优点及功效。
须知,本说明书所附图式所绘示的结构、比例、大小等,均仅用以配合说明书所揭示的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等的用语,亦仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当亦视为本申请可实施的范畴。
图2A至图2H为本申请的电子封装件的制法第一实施例的剖视示意图。
如图2A所示,进行置晶作业,将至少一电子元件21接置于承载结构20上。该承载结构20的型式可为整片式架构,为简化图式,本图式仅显示单一承载结构。
于本实施例中,该承载结构20为例如具有核心层的封装基板(substrate)或无核心层(coreless)式封装基板,其具有绝缘基体与结合该绝缘基体的布线层,并定义有相对的第一侧20a与第二侧20b。
该电子元件21可为主动元件、被动元件或其二者组合等,其中,该主动元件为例如半导体芯片,且该被动元件为例如电阻、电容及电感。于本实施例中,该电子元件21为半导体芯片,其具有相对的主动面211及非主动面212,并通过多个如焊锡材料的导电凸块210以覆晶方式设于该承载结构20的第一侧20a上并电性连接该布线层,并于该电子元件21与该承载结构20间形成底胶213,以包覆该多个导电凸块210。然而,有关该电子元件电性连接该承载结构的方式繁多,并不限于上述。
如图2B所示,于一中介板22中开设有至少一开口220,并于其两侧分别设有多个第一导电件221及多个第二导电件222。该中介板的型式可为整片式架构,为简化图式,本图式仅显示单一中介板。
于本实施例中,该中介板22具有相对的第一表面22a与第二表面22b,以于该第一表面22a与第二表面22b上分别形成有多个第一导电件221及多个第二导电件222,并形成有连通该第一表面22a与第二表面22b的导电穿孔(例如导电硅穿孔,未图示),以供第一表面22a与第二表面22b上的第一导电件221及第二导电件222可通过导电穿孔相互电性连接。另外,第一导电件221及第二导电件222的材质可相同或不同,例如其皆为焊球,抑或该第一导电件221为焊垫,而该第二导电件222为焊球。
如图2C所示,将该中介板22通过该多个第二导电件222接置并电性连接于该承载结构20的第一侧20a上,并使该电子元件21的位置对应该开口220位置,以令该电子元件至少部分非主动面212外露出该开口220。
如图2D所示,将至少一导热块23接置于外露出该开口220的该电子元件的非主动面212上。于本实施例中,该导热块23例如为废硅片(dummy Silicon)。
如图2E所示,于该承载结构20上形成一包覆该电子元件21、中介板22、导热块23、第一导电件221及第二导电件222的封装体24。于一实施例中,可令该中介板22的侧边外露出该封装体24的侧边。
如图2F所示,进行薄化作业,通过例如研磨的方式移除部分该封装体24(甚或移除部分该导热块23),以使该导热块23外露出该封装体24。
如图2G所示,进行开孔作业,通过例如激光开孔以令该多个第一导电件221外露出该封装体24。另外,如前述薄化作业中移除部分该封装体24时可同时外露出该导热块23及第一导电件221,则可省略此开孔作业。
如图2H所示,进行植球作业,于该承载结构20第二侧20b设置多个如焊球的导电元件25及被动模组27,进而制得本申请的电子封装件2。
此外,如图2I所示,后续更可于该中介板22上设置一封装模组26(例如为存储模组),以构成一封装堆叠结构。
通过前述制程,本申请还揭示一种电子封装件2,包括有承载结构20;设于该承载结构20上的电子元件21;设于该承载结构20上的中介板22,且该中介板形成有开口220以至少部分外露出该电子元件21;以及设于该电子元件21上并容置于该开口220内的导热块23。另外更可于该中介板22上设置一封装模组26。
因此,本申请的电子封装件2,主要在设有电子元件21的承载结构20上设置一形成有开口220的中介板22,以令该电子元件21外露出该开口220,并于该开口内容置一接触该电子元件的导热块23,以增加电子元件21的热容并提供散热路径。
请参阅图3,其为本申请的电子封装件的第二实施例的剖视示意图。本实施例与前述实施例的差异在于封装体的设置范围,其它结构大致相同,故不再赘述相同处。
如图3所示,于本实施例的电子封装件3中,封装体24可覆盖导热块23,而仅令该第一导电件221外露出该封装体24。
请参阅图4,其为本申请的电子封装件的第三实施例的剖视示意图。本实施例与前述实施例的差异在于导热块的设置数量,其它结构大致相同,故不再赘述相同处。
如图4所示,于本实施例的电子封装件4中,可在电子元件21上设置多个导热块23,以增加电子元件21的热容并提供多条散热路径。
请参阅图5,其为本申请的电子封装件的第四实施例的剖视示意图。本实施例与前述实施例的差异在于导热块的设置位置,其它结构大致相同,故不再赘述相同处。
如图5所示,于本实施例的电子封装件5中,设置在电子元件21上的导热块23可外凸出该电子元件的垂直投影范围,以配合该电子元件21散热需求变化该导热块23的设置位置。
请参阅图6A及图6B,其为本申请的电子封装件的第五实施例的剖视示意图。本实施例与前述实施例的差异在于第二导电件的型式及中介板的布设范围,其它结构大致相同,故不再赘述相同处。
如图6A及图6B所示,于本实施例的电子封装件6A及电子封装件6B中,设于中介板22第二表面22b上的多个第二导电件222可为铜核心球,以有效维持该中介板22与该承载结构20之间距离。
另外,电子封装件6A的中介板22侧边可选择外露出该封装体24的侧边,而电子封装件6B的中介板22侧边可选择包覆于该封装体24内而未外露。
请参阅图7A及图7B,其为本申请的电子封装件的第六实施例的剖视示意图。本实施例与前述实施例的差异在于第一导电件的型式,其它结构大致相同,故不再赘述相同处。
如图7A所示,在前述进行薄化作业,可同时移除部分封装体24、部分导热块23及部分第一导电件221,以使电子封装件7A的导热块23及多个第一导电件221外露出封装体24,同时令该导热块23上端面及该多个第一导电件221上端面与该封装体24的上表面齐平。
抑或如图7B所示的电子封装件7B,在前述进行薄化作业后,使该导热块23外露出该封装体24,同时通过前述开孔作业使多个第一导电件221外露出该封装体24,且令该多个第一导电件221的上端面外凸出该封装体24的上表面。
请参阅图8,其为本申请的电子封装件的第七实施例的剖视示意图。本实施例与前述实施例大致相同,主要在本实施例的电子封装件8中,电子元件21与承载结构20之间未设置有底胶,而是令封装体24填充于该电子元件21与承载结构20之间并包覆导电凸块210。
请参阅图9,其为本申请的电子封装件的第八实施例的剖视示意图。本实施例与前述实施例大致相同,主要在本实施例的电子封装件9中,在承载结构20上设有多个电子元件21,并于各该电子元件21上设置至少一导热块23,藉以提供各该电子元件21良好散热路径。
综上所述,本申请的电子封装件,主要针对封装堆叠结构中下方的承载结构上设置一形成有开口的中介板,而令封装堆叠结构中下方的电子元件外露出该中介板的开口,并于该开口内容置一接触该电子元件的导热块,以增加电子元件的热容并提供散热路径。
上述实施例仅用以例示性说明本申请的原理及其功效,而非用于限制本申请。任何熟习此项技艺的人士均可在不违背本申请的精神及范畴下,对上述实施例进行修改。因此本申请的权利保护范围,应如权利要求书所列。
Claims (18)
1.一种电子封装件,包括:
承载结构,其定义有相对的第一侧与第二侧;
电子元件,其设于该承载结构的第一侧上并电性连接该承载结构;
中介板,其设于该承载结构的第一侧上并电性连接该承载结构,且覆盖该电子元件;以及
导热块,其设于该电子元件上。
2.如权利要求1所述的电子封装件,其中,该电子元件通过多个导电凸块设于该承载结构,并于该电子元件与该承载结构间形成有包覆该多个导电凸块的底胶。
3.如权利要求1所述的电子封装件,其中,该中介板形成有开口以至少部分外露出该电子元件,并供容置该导热块。
4.如权利要求1所述的电子封装件,其中,该中介板具有相对的第一表面与第二表面,并于该第一表面与该第二表面上分别形成有多个第一导电件及多个第二导电件,以供该中介板通过该多个第二导电件接置于该承载结构上。
5.如权利要求4所述的电子封装件,其中,该多个第一导电件为焊垫或焊球,该多个第二导电件为焊球或铜核心球。
6.如权利要求1所述的电子封装件,其中,该导热块为废硅片。
7.如权利要求1所述的电子封装件,其中,该电子封装件还包括一包覆该电子元件、该中介板及该导热块的封装体。
8.如权利要求7所述的电子封装件,其中,该电子元件通过多个导电凸块设于该承载结构,且令该封装体包覆该多个导电凸块。
9.如权利要求7所述的电子封装件,其中,该中介板侧边外露出该封装体的侧边或该中介板侧边仍为该封装体所包覆。
10.如权利要求7所述的电子封装件,其中,该导热块外露出该封装体或该导热块为该封装体所覆盖。
11.如权利要求7所述的电子封装件,其中,该中介板具有相对的第一表面与第二表面,并于该第一表面与该第二表面上分别形成有多个第一导电件及多个第二导电件,以供该中介板通过该多个第二导电件接置于该承载结构上,且令该多个第一导电件外露出该封装体。
12.如权利要求11所述的电子封装件,其中,该导热块上端面及该多个第一导电件上端面与该封装体的上表面齐平。
13.如权利要求11所述的电子封装件,其中,该多个第一导电件的上端面外凸出该封装体的上表面。
14.如权利要求1所述的电子封装件,其中,该电子封装件还包括设于该承载结构第二侧的多个导电元件。
15.如权利要求1所述的电子封装件,其中,该电子封装件还包括设于该中介板上的封装模组。
16.如权利要求1所述的电子封装件,其中,该电子元件上设置有多个该导热块。
17.如权利要求1所述的电子封装件,其中,该导热块外凸出该电子元件的垂直投影范围。
18.如权利要求1所述的电子封装件,其中,该承载结构上设有多个电子元件,并于各该电子元件上设置至少一导热块。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW113109977A TWI886850B (zh) | 2024-03-18 | 電子封裝件及其製法 | |
TW113109977 | 2024-03-18 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN222261035U true CN222261035U (zh) | 2024-12-27 |
Family
ID=94007735
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202420572472.3U Active CN222261035U (zh) | 2024-03-18 | 2024-03-22 | 电子封装件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN222261035U (zh) |
-
2024
- 2024-03-22 CN CN202420572472.3U patent/CN222261035U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10566320B2 (en) | Method for fabricating electronic package | |
TWI624916B (zh) | 具有較佳散熱效能的半導體晶片封裝構件 | |
US20070235215A1 (en) | Multiple flip-chip integrated circuit package system | |
EP3300106B1 (en) | Fan-out package structure having stacked carrier substrates and method for forming the same | |
CN112310064B (zh) | 半导体封装件及其制造方法 | |
KR20140057979A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
KR20140057982A (ko) | 반도체 패키지 및 반도체 패키지의 제조 방법 | |
US12040304B2 (en) | Semiconductor package and method of fabricating the same | |
CN115700906A (zh) | 电子封装件及其制法 | |
US20240290701A1 (en) | Electronic package and manufacturing method thereof | |
TWI391084B (zh) | 具有散熱件之電路板結構 | |
CN113496966A (zh) | 电子封装件 | |
US7361995B2 (en) | Molded high density electronic packaging structure for high performance applications | |
TW202234530A (zh) | 半導體裝置及其製造方法 | |
CN112447635B (zh) | 电子封装件 | |
TWI823618B (zh) | 電子封裝件 | |
CN222261035U (zh) | 电子封装件 | |
CN115472588B (zh) | 电子封装件及其制法 | |
TWI830062B (zh) | 電子封裝件及其製法 | |
CN100369243C (zh) | 具有散热结构的半导体封装件 | |
KR20200033131A (ko) | 반도체 패키지 시스템 | |
KR101078734B1 (ko) | 반도체 패키지 및 그 제조방법과, 이를 이용한 스택 패키지 | |
TWI886850B (zh) | 電子封裝件及其製法 | |
CN222762974U (zh) | 电子封装件 | |
TWI778654B (zh) | 電子封裝件及其製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |