JP3047086B2 - Printed circuit board design system - Google Patents
Printed circuit board design systemInfo
- Publication number
- JP3047086B2 JP3047086B2 JP4015414A JP1541492A JP3047086B2 JP 3047086 B2 JP3047086 B2 JP 3047086B2 JP 4015414 A JP4015414 A JP 4015414A JP 1541492 A JP1541492 A JP 1541492A JP 3047086 B2 JP3047086 B2 JP 3047086B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- data
- printed circuit
- circuit board
- netlist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003786 synthesis reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 230000002194 synthesizing effect Effects 0.000 description 3
- 238000004904 shortening Methods 0.000 description 2
- 238000013481 data capture Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005315 distribution function Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
Description
【0001】[0001]
【産業上の利用分野】本発明はプリント基板設計システ
ムに関し、更に詳しくは1枚のプリント基板を複数のブ
ロックに分割し、それぞれのブロックについて回路パタ
ーンを分担設計するようにしたプリント基板設計システ
ムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board design system, and more particularly to a printed circuit board design system in which one printed circuit board is divided into a plurality of blocks, and a circuit pattern is assigned to each block. .
【0002】[0002]
【従来の技術】CADシステムを用いてプリント基板を
設計することは、従来より行われている。しかしなが
ら、プリント基板の高密度化に伴い、1枚のプリント基
板を一人の設計者が設計することは、時間がかかりすぎ
るという問題があった。そこで、1枚のプリント基板を
回路機能毎にブロックに分割し、分割したブロックを各
担当者が設計するという分担設計手法が用いられるよう
になってきた。2. Description of the Related Art Designing a printed circuit board using a CAD system has been conventionally performed. However, there is a problem that it takes too much time for one designer to design one printed circuit board as the density of the printed circuit board increases. Therefore, a shared design method has been used in which one printed circuit board is divided into blocks for each circuit function, and each person in charge designs the divided blocks.
【0003】従来の分担設計手法は、ブロック境界上に
仮想端子を設け、この仮想端子を用いてブロック間結線
を行っていた。仮想端子を設ける位置はブロック内設計
において決められる。このため、ブロックを合成して1
枚のプリント基板にするときに、隣合うブロック間で互
いに接続する仮想端子の位置が合わないことがあった。
これにより、仮想端子の位置調整が必要になる。また、
ブロック内設計では仮想端子を設け、ブロックを合成す
るときに仮想端子を削除する処理が必要となる。このこ
とから、プリント基板の設計期間の短縮が図れないとい
う問題があった。 [0003] The conventional shared design method is based on a block boundary.
Provide virtual terminals and use these virtual terminals to connect blocks
Had gone. The location of the virtual terminal is designed in the block
Is determined in. Therefore, the blocks are combined and 1
When making a single printed circuit board,
In some cases, the position of the virtual terminal to be connected sometimes did not match.
Thus, the position of the virtual terminal needs to be adjusted. Also,
In the block design, virtual terminals are provided and blocks are synthesized.
In such a case, a process for deleting the virtual terminal is required. this child
This means that it is not possible to shorten the design period of printed circuit boards
There was a problem.
【0004】本発明はこのような課題に鑑みてなされた
ものであって、仮想端子を設けることなくプリント基板
の分担設計を行うことによって、設計期間の短縮を図る
ことができるプリント基板設計システムを提供すること
を目的としている。[0004] The present invention has been made in view of such problems, and a printed circuit board without providing virtual terminals.
It is an object of the present invention to provide a printed circuit board design system capable of shortening the design period by performing the shared design .
【0005】[0005]
【課題を解決するための手段】前記した課題を解決する
本発明は、プリント基板設計用のデータが格納されるネ
ットリストデータファイルと、該ネットリストデータフ
ァイルからデータを読出して1個のプリント基板データ
を複数のブロック領域に分割し、ブロック毎にブロック
を囲む座標を示すブロックエリアデータ及びブロック内
に属する部品名を示すブロック内部品データを作成して
前記ネットリストデータファイルに追加格納する領域設
定手段と、前記ネットリストデータファイルからブロッ
ク毎にデータを読出してブロック内の部品配置と配線を
行うブロック内レイアウト手段と、該ブロック内レイア
ウト手段により作成されたレイアウト済ブロックデータ
を読込んでブロックの合成とブロック間結線を行って1
枚の完成されたプリント基板データを作成するブロック
合成手段より構成されたプリント基板設計システムであ
る。 According to the present invention, there is provided a netlist data file in which data for designing a printed circuit board is stored, and a single printed circuit board which is obtained by reading data from the netlist data file. Divides data into multiple block areas, and blocks each block
Block area data and the block indicating coordinates surrounding the
Area setting means for creating in-block component data indicating a component name belonging to and additionally storing the data in the netlist data file; reading data for each block from the netlist data file to determine the component arrangement and wiring in the block
A block layout unit to be executed, and read-in the laid-out block data created by the block inside block unit to perform block synthesis and inter-block connection, and
A printed circuit board design system comprising block synthesizing means for creating completed printed circuit board data.
You.
【0006】[0006]
【作用】ネットリストデータファイルからデータを読出
してブロック領域を作成し、ブロック毎にブロックを囲
む座標を示すブロックエリアデータ及びブロック内に属
する部品名を示すブロック内部品データを作成して前記
ネットリストデータファイルに追加格納するようにし
た。このブロックエリアデータとブロック内部品データ
をブロック毎に読出し、ブロック内の部品配置と配線を
行う。このようにしてレイアウト済ブロックデータを得
ることにより、それまでアートワークでしか結線できな
かったブロック間結線を接続データに基づいて結線する
ことができるようになった。従って、本発明によれば、
仮想端子を設けることなくプリント基板の分担設計を行
うことができ、設計期間の短縮を図ることができるプリ
ント基板設計システムを提供することができる。[Operation] A block area is created by reading data from a netlist data file, and a block is surrounded for each block.
Belonging to the block area data and the block indicates a non-coordinate
In- block component data indicating a component name to be created is created and additionally stored in the netlist data file. The block area data and the component data in the block are read for each block, and the component arrangement and wiring in the block are determined.
Do. In this way, the laid-out block data is obtained.
This makes it possible to connect the blocks between blocks, which could only be connected by the artwork until then, based on the connection data. Thus, according to the present invention,
Design of printed circuit boards without providing virtual terminals
A printed circuit board design system capable of shortening the design period.
【0007】[0007]
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図1は本発明の一実施例を示す構成ブロッ
ク図である。図において、1はプリント基板設計用のデ
ータが格納されるネットリストデータファイル、2は該
ネットリストデータファイル1からデータを読出して1
個のプリント基板データを複数のブロック領域に分割
し、ブロック毎にブロックエリアデータ及びブロック内
部品データを作成して前記ネットリストデータファイル
1に追加格納する領域設定手段、3は前記ネットリスト
データファイル1からブロック毎にデータを読出してブ
ロック内レイアウトを行うブロック内レイアウト手段で
ある。4はブロック毎に読出したデータからレイアウト
されたブロック毎のブロックデータファイル、5はブロ
ック内レイアウト手段3により作成されたレイアウト済
ブロックデータ4を読込んでブロックの合成とブロック
間結線を行って1枚の完成されたプリント基板データを
作成するブロック合成手段、6は該ブロック合成手段5
により合成された1個のプリント基板データを格納する
プリント板データファイルである。このように構成され
たシステムの動作を説明すれば、以下のとおりである。 (1)ブロック決定及びブロック内構成の決定 始めに、ネットリストデータファイル1には図2に示す
ような部品定義データと接続データが格納されている。
(a)は部品定義データを、(b)は接続データをそれ
ぞれ示している。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a configuration block diagram showing one embodiment of the present invention. In the figure, reference numeral 1 denotes a netlist data file in which data for printed circuit board design is stored, and 2 denotes a data read from the netlist data file 1;
Area setting means for dividing the printed circuit board data into a plurality of block areas, creating block area data and in-block component data for each block, and additionally storing them in the netlist data file 1; This is an in-block layout unit that reads out data from 1 for each block and performs an in-block layout. Reference numeral 4 denotes a block data file for each block laid out from data read for each block, and reference numeral 5 denotes one block obtained by reading the laid-out block data 4 created by the intra-block layout means 3 and synthesizing the blocks and connecting the blocks. Block synthesizing means for creating completed printed circuit board data;
Is a printed circuit board data file for storing one printed circuit board data synthesized by the above. The operation of the system configured as described above will be described below. (1) Determination of Block and Determination of Intra-block Configuration First, the netlist data file 1 stores component definition data and connection data as shown in FIG.
(A) shows component definition data, and (b) shows connection data.
【0008】領域設定手段2は、先ず図3に示すように
ネットリストデータファイル1からネットリストデータ
を読み込む。この時の読み込んだ状態は、図のS1に示
すようになっている。図では、部品IC1〜IC4が読
み込まれている。次に、領域設定手段2は、読み込んだ
ネットリストの部品データをブロックにまとめる。ブロ
ックにまとめたものに対してブロックの区切りを定義
し、名前を付与する。図のS2は、ブロック1とブロッ
ク2に分割した例を示している。IC1とIC2はブロ
ック1に含まれ、IC3とIC4はブロック2に含まれ
る。ブロックの区切りはx,y各方向の座標で示す。The area setting means 2 first reads net list data from the net list data file 1 as shown in FIG. The read state at this time is as shown in S1 of FIG. In the figure, components IC1 to IC4 are read. Next, the area setting means 2 puts the component data of the read netlist into blocks. Define a block delimiter for what is put into a block and give it a name. S2 in the figure shows an example of division into block 1 and block 2. IC1 and IC2 are included in block 1, and IC3 and IC4 are included in block 2. Block divisions are indicated by coordinates in the x and y directions.
【0009】次に、定義した結果をネットリストデータ
ファイル1に追加格納する。追加格納する内容は、ブロ
ックエリアデータとブロック内部品データである。図4
にブロックエリアデータの例を、図5にブロック内部品
データの例をそれぞれ示す。ブロックエリアデータは、
図4に示したように各ブロックを囲む座標データを順に
示したものであり、ブロック内部品データは、図5に示
すように各ブロックに属する部品名を示したものであ
る。Next, the defined result is additionally stored in the netlist data file 1. The contents to be additionally stored are the block area data and the in-block component data. FIG.
5 shows an example of block area data, and FIG. 5 shows an example of component data in a block. Block area data is
As shown in FIG. 4, the coordinate data surrounding each block is shown in order, and the in-block part data shows the names of the parts belonging to each block as shown in FIG.
【0010】この例では、ブロックエリアデータとして
直線だけで示すものを例示しているが、図6に示すよう
に弧を用いてブロックを定義した場合には、弧の各点の
座標で記述するようにしてもよい。In this example, the block area data is shown by only a straight line. However, when a block is defined using an arc as shown in FIG. 6, it is described by the coordinates of each point of the arc. You may do so.
【0011】なお、前記シーケンスにより分割したブロ
ックの境界になる部品の位置を決定すれば、その配置結
果は部品データに設定可能である。従って、後の工程で
各ブロックを合成する時に、ブロック間の結線をスムー
ズに行うことができる。 (2)ブロック名指定によるネットリストの読み込み処
理等 この処理から実際の分担設計になる。ブロック内レイア
ウト手段3は、図7に示すようにネットリストデータフ
ァイル1からブロック名を指定してネットリストデータ
を読み込む。図のS1はBLOCK1を指定した場合を
示している。部品データは、指定されたブロック内の部
品のみ読み込むようにする。このようにすることによ
り、無駄なデータの読み込みをすることがなくなり、デ
ータ処理の効率化が図れる。If the position of a component which becomes a boundary between the blocks divided by the sequence is determined, the arrangement result can be set in the component data. Therefore, when combining the blocks in a later step, the connection between the blocks can be performed smoothly. (2) Read processing of netlist by designating block name, etc. From this processing, actual sharing design is achieved. The intra-block layout means 3 reads the netlist data by designating a block name from the netlist data file 1 as shown in FIG. S1 in the figure shows a case where BLOCK1 is designated. As for the component data, only the components in the designated block are read. By doing so, useless data is not read, and the efficiency of data processing can be improved.
【0012】なお、接続データは、ネットリストが持つ
全てのデータを取り込む。そして、ブロック内レイアウ
ト手段3は、ブロックエリアデータを基に配置/配線領
域の表示を行う。次に、ブロック内レイアウト手段3
は、ブロック内配置/配線を行う。この場合において、
ブロック内結線率検出機能を用いながら、配置,配線を
行う。図のS2は配線後の状態を示している。レイアウ
トが終了すると、ブロック内レイアウト手段3はレイア
ウト済みデータを出力する。図のS2の状態が図1のブ
ロックデータファイル4に相当する。 (3)分担ブロックの合成処理 ブロック合成手段5は、図8に示すようにブロックデー
タファイル4(分担設計済み各ブロックデータ)を読込
む。この時の読み込み方式としては、例えばどれか1つ
のブロックデータをキーにして他のブロックデータの図
形データのみを読み込むようにする。The connection data captures all data of the netlist. Then, the in-block layout means 3 displays the arrangement / wiring area based on the block area data. Next, in-block layout means 3
Performs in-block placement / wiring. In this case,
Placement and wiring are performed using the in-block connection ratio detection function. S2 in the figure shows a state after wiring. When the layout is completed, the intra-block layout means 3 outputs the laid-out data. The state of S2 in the figure corresponds to the block data file 4 in FIG. (3) Combining Block Combining Processing The block combining unit 5 reads the block data file 4 (block data for which sharing has been designed) as shown in FIG. As a reading method at this time, for example, using any one block data as a key, only graphic data of other block data is read.
【0013】次に、ブロック間結線を行う。例えば、未
結線表示機能を用いながら各ブロック間の結線作業を行
う。図のS2は結線終了後の状態を示している。ブロッ
ク間の結線が行われていることが分かる。そして、合成
した結果を出力する。この結果、1枚のプリント基板に
ついて完全なプリント板データが得られる。このプリン
ト基板データはプリント板データファイル6に格納され
る。Next, connection between blocks is performed. For example, a connection operation between the blocks is performed using an unconnected display function. S2 in the figure shows a state after the connection is completed. It can be seen that the connection between the blocks has been made. Then, the combined result is output. As a result, complete printed board data can be obtained for one printed circuit board. This printed board data is stored in the printed board data file 6.
【0014】上述の実施例では、プリント基板上でブロ
ックの決定を行った場合を示しているが、本発明はこれ
に限るものではない。回路図とリンクした場合には、以
下の示すように、回路図の所謂ブロックを有効利用する
ことができる。In the above-described embodiment, the case where the block is determined on the printed circuit board is shown, but the present invention is not limited to this. When linked with a circuit diagram, so-called blocks of the circuit diagram can be effectively used as shown below.
【0015】回路図から出力されるネットリストには、
前述したようなブロック内部品データを出力すること
は、一般的には可能である。このブロック内データを読
み込み、例えばシステムが持つばらまき機能を用いてブ
ロック内部品を図9の(a)に示すように配置する。The netlist output from the circuit diagram includes:
It is generally possible to output the in-block component data as described above. The data in the block is read, and the components in the block are arranged as shown in FIG. 9A by using, for example, a distribution function of the system.
【0016】次に、この論理的ブロックから実際のレイ
アウト用ブロックを前述したように決定する。その結果
を(b)に示すようにブロックエリアデータとして出力
する。Next, an actual layout block is determined from the logical blocks as described above. The result is output as block area data as shown in FIG.
【0017】[0017]
【発明の効果】本発明では、ブロック毎の分担設計によ
り、ブロック内の部品配置と配線を行ったレイアウト済
ブロックデータが得られる。レイアウト済ブロックデー
タが得られると、接続データに基づいてブロック間結線
を行うことができる。これにより、本発明によれば、仮
想端子を設けることなくプリント基板の分担設計を行う
ことができ、設計期間の短縮を図ることができるプリン
ト基板設計システムを提供することができる。 According to the present invention, the sharing design for each block is achieved .
Layout and component placement and wiring in the block
Block data is obtained. Layouted block day
Data is obtained, connection between blocks is performed based on the connection data.
It can be performed. Thus, according to the present invention, provisional
Design of printed circuit boards without providing terminals
Printer that can shorten the design period
A board design system can be provided.
【図1】本発明の原理ブロック図である。FIG. 1 is a principle block diagram of the present invention.
【図2】ネットリストの構成例を示す図である。FIG. 2 is a diagram illustrating a configuration example of a net list.
【図3】本発明の動作説明図である。FIG. 3 is an operation explanatory diagram of the present invention.
【図4】ブロックエリアデータの例を示す図である。FIG. 4 is a diagram showing an example of block area data.
【図5】ブロック内部品データの例を示す図である。FIG. 5 is a diagram showing an example of component data in a block.
【図6】ブロックエリアデータの他の例を示す図であ
る。FIG. 6 is a diagram showing another example of block area data.
【図7】本発明の動作説明図である。FIG. 7 is a diagram illustrating the operation of the present invention.
【図8】本発明の動作説明図である。FIG. 8 is a diagram illustrating the operation of the present invention.
【図9】本発明の他の実施例の動作説明図である。FIG. 9 is an operation explanatory view of another embodiment of the present invention.
1 ネットリストデータファイル 2 領域設定手段 3 ブロック内レイアウト手段 4 ブロックデータファイル 5 ブロック合成手段 6 プリント板データファイル DESCRIPTION OF SYMBOLS 1 Netlist data file 2 Area setting means 3 Layout means in a block 4 Block data file 5 Block synthesis means 6 Printed board data file
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−224182(JP,A) 特開 平4−155472(JP,A) 特開 平3−238557(JP,A) 特開 平3−123055(JP,A) 赤石三千正、外3名,”CADVAN CE SUPER PCB編集設計手 法”,横河技報,横河電機株式会社,平 成3年4月20日,第35巻,第2号,p. 71−76 (58)調査した分野(Int.Cl.7,DB名) G06F 17/50 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-2-224182 (JP, A) JP-A-4-155472 (JP, A) JP-A-3-238557 (JP, A) JP-A-3-224 123055 (JP, A) Michimasa Akaishi, 3 outsiders, "CADVAN CE SUPER PCB Editing Design Method", Yokogawa Technical Report, Yokogawa Electric Corporation, April 20, 1991, Vol. 35, No. 2, p. 71-76 (58) Field surveyed (Int. Cl. 7 , DB name) G06F 17/50
Claims (1)
るネットリストデータファイルと、該ネットリストデー
タファイルからデータを読出して1個のプリント基板デ
ータを複数のブロック領域に分割し、ブロック毎にブロ
ックを囲む座標を示すブロックエリアデータ及びブロッ
ク内に属する部品名を示すブロック内部品データを作成
して前記ネットリストデータファイルに追加格納する領
域設定手段と、前記ネットリストデータファイルからブ
ロック毎にデータを読出してブロック内の部品配置と配
線を行うブロック内レイアウト手段と、該ブロック内レ
イアウト手段により作成されたレイアウト済ブロックデ
ータを読込んでブロックの合成とブロック間結線を行っ
て1枚の完成されたプリント基板データを作成するブロ
ック合成手段より構成されたプリント基板設計システ
ム。1. A netlist data file storing data for designing a printed circuit board, and reading data from the netlist data file to divide one piece of printed circuit board data into a plurality of block areas. Area setting means for creating block area data indicating coordinates surrounding the block and component data within the block indicating component names belonging to the block and additionally storing the block data in the netlist data file; and storing data for each block from the netlist data file. An in-block layout means for reading out and arranging and wiring components in the block, and reading out the laid-out block data created by the in-block layout means to combine the blocks and connect the blocks to one completed print It is composed of a block synthesis unit that creates board data. Printed circuit board design system.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4015414A JP3047086B2 (en) | 1992-01-30 | 1992-01-30 | Printed circuit board design system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4015414A JP3047086B2 (en) | 1992-01-30 | 1992-01-30 | Printed circuit board design system |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05205010A JPH05205010A (en) | 1993-08-13 |
JP3047086B2 true JP3047086B2 (en) | 2000-05-29 |
Family
ID=11888094
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4015414A Expired - Lifetime JP3047086B2 (en) | 1992-01-30 | 1992-01-30 | Printed circuit board design system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3047086B2 (en) |
-
1992
- 1992-01-30 JP JP4015414A patent/JP3047086B2/en not_active Expired - Lifetime
Non-Patent Citations (1)
Title |
---|
赤石三千正、外3名,"CADVANCE SUPER PCB編集設計手法",横河技報,横河電機株式会社,平成3年4月20日,第35巻,第2号,p.71−76 |
Also Published As
Publication number | Publication date |
---|---|
JPH05205010A (en) | 1993-08-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20030226129A1 (en) | Interactive floor planner apparatus | |
JPH0743742B2 (en) | Automatic wiring method | |
JP3047086B2 (en) | Printed circuit board design system | |
JP3824203B2 (en) | Electrical and electronic circuit diagram creation device | |
JP2003091566A (en) | Placement and wiring concept design device | |
JP3003058B2 (en) | Substrate CAD system | |
JP2940124B2 (en) | Substrate CAD system | |
JP3018714B2 (en) | CAD equipment | |
JP2580982B2 (en) | LSI power supply wiring layout system | |
JP2705548B2 (en) | Printed circuit board design support equipment | |
JP2870824B2 (en) | Printed circuit board design system | |
JPH05159019A (en) | Printed board designing system | |
JPH09309034A (en) | Data conversion/management system and cad system | |
JP2906830B2 (en) | Printed board CAD system | |
JPS59125469A (en) | Automatic designing device of printed board | |
JP2720802B2 (en) | Circuit diagram CAD system | |
JP3003340B2 (en) | Substrate CAD system | |
JPS62205642A (en) | Automatic design method for electronic circuits | |
JPH0199173A (en) | Computer-aided design equipment | |
JP2852162B2 (en) | Database management device | |
JPH06313961A (en) | Formation of pattern film data of printed circuit board utilizing cad system | |
JPH11184908A (en) | Printed circuit board design method using data base | |
JPH05290125A (en) | Automatic designing system for analog circuit board | |
JP2001318958A (en) | Design data converter, pattern design assisting device, design data converting method and pattern designing method of wiring board | |
JPH05210701A (en) | Circuit and pattern design CAD system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090324 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100324 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110324 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120324 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term |