JP3036756B2 - 発振回路 - Google Patents
発振回路Info
- Publication number
- JP3036756B2 JP3036756B2 JP1149160A JP14916089A JP3036756B2 JP 3036756 B2 JP3036756 B2 JP 3036756B2 JP 1149160 A JP1149160 A JP 1149160A JP 14916089 A JP14916089 A JP 14916089A JP 3036756 B2 JP3036756 B2 JP 3036756B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- comparator
- capacitor
- transistor
- electronic switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は発振回路に関し、特にコンパレーターを応用
した発振回路に関する。
した発振回路に関する。
第４図は従来のコンパレータを応用した発振回路の一
例である。図において、コンパレータCOMPの正入力端子
In+には、電源端子VCCと接地端子GND間にそれぞれ抵抗R
1とR2を接続し、かつ、出力端子OUTとの間に抵抗R3を接
続している。また、コンパレータCOMPの負入力端子In-
にはコンデンサＣの一端を、その他端を接地端子GNDに
接続する。更に、この負入力端子端子In-から抵抗R4を
介してコンパレータの出力端子OUTに接続されている。
例である。図において、コンパレータCOMPの正入力端子
In+には、電源端子VCCと接地端子GND間にそれぞれ抵抗R
1とR2を接続し、かつ、出力端子OUTとの間に抵抗R3を接
続している。また、コンパレータCOMPの負入力端子In-
にはコンデンサＣの一端を、その他端を接地端子GNDに
接続する。更に、この負入力端子端子In-から抵抗R4を
介してコンパレータの出力端子OUTに接続されている。
この発振回路では、コンデンサＣの電荷は最初“0"で
あるからコンパレータの出力端子OUTは、この時点では
ハイレベル“H"、すなわちほぼ電源電圧VCCになってい
る。ゆえに、コンパレータCOMPの正入力端子In+には、
抵抗R1,R3の並列接続値と抵抗R2とによって電源電圧を
分圧した電圧がかかっている。この分圧電圧を閾値VHと
すると、 今、コンパレータCOMPの出力端子OUTは“H"だから、
コンデンサＣは抵抗R4を介して充電されて行く。コンデ
ンサＣの端子電圧が閾値VHを越えるとコンパレータCOMP
の出力端子OUTはローレベル“L"、すなわち、ほぼGNDレ
ベル（0V）になる。すると、今度はコンパレータCOMPの
正入力端子In+には抵抗R2とR3の並列接続値と抵抗R1と
の分圧がかかる。この分圧電圧を閾値VLとすると、 今、コンパレータCOMPの出力端子OUTは“L"であるか
らコンデンサＣは抵抗R4を介して放電していく。コンデ
ンサＣの端子電圧が閾値VLより下がるとコンパレータの
出力端子OUTは再び“H"になる。
あるからコンパレータの出力端子OUTは、この時点では
ハイレベル“H"、すなわちほぼ電源電圧VCCになってい
る。ゆえに、コンパレータCOMPの正入力端子In+には、
抵抗R1,R3の並列接続値と抵抗R2とによって電源電圧を
分圧した電圧がかかっている。この分圧電圧を閾値VHと
すると、 今、コンパレータCOMPの出力端子OUTは“H"だから、
コンデンサＣは抵抗R4を介して充電されて行く。コンデ
ンサＣの端子電圧が閾値VHを越えるとコンパレータCOMP
の出力端子OUTはローレベル“L"、すなわち、ほぼGNDレ
ベル（0V）になる。すると、今度はコンパレータCOMPの
正入力端子In+には抵抗R2とR3の並列接続値と抵抗R1と
の分圧がかかる。この分圧電圧を閾値VLとすると、 今、コンパレータCOMPの出力端子OUTは“L"であるか
らコンデンサＣは抵抗R4を介して放電していく。コンデ
ンサＣの端子電圧が閾値VLより下がるとコンパレータの
出力端子OUTは再び“H"になる。
以上のことを繰り返し、発振が連続する。
なお、各端子の波形は第５図（ａ）及び（ｂ）に示す
ようになる。図において、T1はコンデンサＣのR4による
充電波形であり、このT1は次のように求められる。
ようになる。図において、T1はコンデンサＣのR4による
充電波形であり、このT1は次のように求められる。
また、T2はコンデンサＣのR4による放電波形であり、
このT2は次のように求められる。
このT2は次のように求められる。
次に発振周波数ｆを求めると となる。
上述した従来の発振回路は、閾値を抵抗で決定してい
るため、その抵抗値が小さいと抵抗に流れる電流で消費
電力が大きくなるという問題がある。
るため、その抵抗値が小さいと抵抗に流れる電流で消費
電力が大きくなるという問題がある。
また、上述の説明では、コンパレータCOMPの出力端子
OUTの“H"レベルが電源電圧VCCとなり、“L"レベルがGN
D電位になると仮定した。しかし、コンパレータの実際
の出力端子電圧は、コンパレータ内部の飽和電圧による
電圧降下の誤差があり、かつその飽和電圧が温度により
変化するため、発振周波数の温度特性が悪いという問題
もある。
OUTの“H"レベルが電源電圧VCCとなり、“L"レベルがGN
D電位になると仮定した。しかし、コンパレータの実際
の出力端子電圧は、コンパレータ内部の飽和電圧による
電圧降下の誤差があり、かつその飽和電圧が温度により
変化するため、発振周波数の温度特性が悪いという問題
もある。
更に、発振周波数は抵抗R1〜R4とコンデンサＣにより
一義的に決定し、外部からのパラメータで自由に制御で
きないという問題もある。
一義的に決定し、外部からのパラメータで自由に制御で
きないという問題もある。
本発明はこれらの問題を解消した発振回路を提供する
ことを目的とする。
ことを目的とする。
［課題を解決するための手段］ 本発明の発振回路は、差動増幅器の反転入力を構成す
る第１のトランジスタと、第１の正転入力を構成する第
２のトランジスタと、第２の正転入力を構成する第３の
トランジスタとを含むコンパレータを構成し、かつ前記
コンパレータの出力に接続された電子スイッチと、前記
反転入力と接地間とに接続されたコンデンサと、前記コ
ンデンサを充放電する充放電手段と、前記コンパレータ
の電源とは独立して設けられ、前記第１と第２の各正転
入力にそれぞれ抵抗で分圧した電圧を入力する基準電圧
源とを備えた発振回路であって、前記電子スイッチの出
力は前記充放電手段の入力に接続されると共に前記第２
の正転入力に接続され、前記コンパレータの出力で前記
電子スイッチのオン・オフ動作を制御し、前記充放電手
段は前記電子スイッチのオン・オフ動作に応動して定電
流を流入又は流出させて前記コンデンサを充放電すると
共に、前記電子スイッチのオン・オフが一方の状態のと
きは前記第１の正転入力より高い前記第２の正転入力を
コンパレータの入力閾値とし、前記電子スイッチのオン
・オフが他方の状態のときは前記第２の正転入力を停止
させて前記第１の正転入力をコンパレータの入力閾値と
することを特徴とする発振回路。
る第１のトランジスタと、第１の正転入力を構成する第
２のトランジスタと、第２の正転入力を構成する第３の
トランジスタとを含むコンパレータを構成し、かつ前記
コンパレータの出力に接続された電子スイッチと、前記
反転入力と接地間とに接続されたコンデンサと、前記コ
ンデンサを充放電する充放電手段と、前記コンパレータ
の電源とは独立して設けられ、前記第１と第２の各正転
入力にそれぞれ抵抗で分圧した電圧を入力する基準電圧
源とを備えた発振回路であって、前記電子スイッチの出
力は前記充放電手段の入力に接続されると共に前記第２
の正転入力に接続され、前記コンパレータの出力で前記
電子スイッチのオン・オフ動作を制御し、前記充放電手
段は前記電子スイッチのオン・オフ動作に応動して定電
流を流入又は流出させて前記コンデンサを充放電すると
共に、前記電子スイッチのオン・オフが一方の状態のと
きは前記第１の正転入力より高い前記第２の正転入力を
コンパレータの入力閾値とし、前記電子スイッチのオン
・オフが他方の状態のときは前記第２の正転入力を停止
させて前記第１の正転入力をコンパレータの入力閾値と
することを特徴とする発振回路。
［作用］ この構成では、発振周波数を基準電圧源で精度よく制
御することができ、発振周波数の安定性できる。また、
基準電圧を変えることで周波数を制御することができ
る。また、発振周波数は閾値を決定する抵抗の比によっ
て決定でき、抵抗値を大きくすることにより低消費電力
化が達成できる。
御することができ、発振周波数の安定性できる。また、
基準電圧を変えることで周波数を制御することができ
る。また、発振周波数は閾値を決定する抵抗の比によっ
て決定でき、抵抗値を大きくすることにより低消費電力
化が達成できる。
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。図示
のように、第１のNPNトランジスタQ1と、エミッタとコ
レクタが各々相互接続され、かつ第１のトランジスタQ1
にエミッタが共通接続された第２及び第３のNPNトラン
ジスタQ2,Q3とを備え、これらで差動増幅器を構成して
いる。また、この差動増幅器の能動負荷としてPNPトラ
ンジスタQ4,Q5を接続し、更にこの能動負荷によりシン
グルエンドに変換された信号を電圧及び電流増幅する増
幅器Ａを接続している。
のように、第１のNPNトランジスタQ1と、エミッタとコ
レクタが各々相互接続され、かつ第１のトランジスタQ1
にエミッタが共通接続された第２及び第３のNPNトラン
ジスタQ2,Q3とを備え、これらで差動増幅器を構成して
いる。また、この差動増幅器の能動負荷としてPNPトラ
ンジスタQ4,Q5を接続し、更にこの能動負荷によりシン
グルエンドに変換された信号を電圧及び電流増幅する増
幅器Ａを接続している。
なお、トランジスタQ1のベースは反転入力In-として
構成され、トランジスタQ2,Q3の各ベースはそれぞれ第
１及び第２の正転入力In1 +,In2 +として構成される。
構成され、トランジスタQ2,Q3の各ベースはそれぞれ第
１及び第２の正転入力In1 +,In2 +として構成される。
前記トランジスタQ4,Q5は、エミッタ同志及びベース
同志が共通接続され、そのエミッタは正電源VCCに接続
される。また、トランジスタQ4のコレクタはトランジス
タQ2とQ3のコレクタと共通接続され、増幅器Ａの入力に
接続される。トランジスタQ5のコレクタは自身のベース
とトランジスタQ1のコレクタに共通接続される。
同志が共通接続され、そのエミッタは正電源VCCに接続
される。また、トランジスタQ4のコレクタはトランジス
タQ2とQ3のコレクタと共通接続され、増幅器Ａの入力に
接続される。トランジスタQ5のコレクタは自身のベース
とトランジスタQ1のコレクタに共通接続される。
一方、前記トランジスタQ1〜Q3の共通接続されたエミ
ッタと接地電位との間には、前記差動増幅器のバイアス
用として働く定電流源I01を接続している。そして、こ
れらでコンパレータCOMPを構成している。
ッタと接地電位との間には、前記差動増幅器のバイアス
用として働く定電流源I01を接続している。そして、こ
れらでコンパレータCOMPを構成している。
また、前記増幅器Ａの出力には、エミッタが接地電位
に接続された電子スイッチとしてのNPNトランジスタQ6
のベースを接続している。このトランジスタQ6は、前記
コンパレータCOMPの閾値にヒステリシス幅をもたせるた
めに、そのコレクタをトランジスタQ3のベースに接続す
る。
に接続された電子スイッチとしてのNPNトランジスタQ6
のベースを接続している。このトランジスタQ6は、前記
コンパレータCOMPの閾値にヒステリシス幅をもたせるた
めに、そのコレクタをトランジスタQ3のベースに接続す
る。
更に、このトランジスタQ6のコレクタには、エミッタ
が共通接続されて別の差動増幅器を構成するNPNトラン
ジスタQ7,Q8を接続している。そして、この別の差動増
幅器には、トランジスタQ7,Q8のコレクタが各々入出力
に接続されたカレントミラー回路CMを接続し、かつコン
デンサ充放電電流の基準となる定電流源I02をトランジ
スタQ7,Q8の共通接続されたエミッタと接地電位間に接
続している。なお、カレントミラー回路CMの共通端子
は、正電源VCCに接続される。また、トランジスタQ8の
ベースは定電流源極性切換用閾値電圧VTに接続される。
そして、これらで後述するコンデンサＣの充放電手段を
構成している。
が共通接続されて別の差動増幅器を構成するNPNトラン
ジスタQ7,Q8を接続している。そして、この別の差動増
幅器には、トランジスタQ7,Q8のコレクタが各々入出力
に接続されたカレントミラー回路CMを接続し、かつコン
デンサ充放電電流の基準となる定電流源I02をトランジ
スタQ7,Q8の共通接続されたエミッタと接地電位間に接
続している。なお、カレントミラー回路CMの共通端子
は、正電源VCCに接続される。また、トランジスタQ8の
ベースは定電流源極性切換用閾値電圧VTに接続される。
そして、これらで後述するコンデンサＣの充放電手段を
構成している。
他方、トランジスタQ1のベース、すなわち反転入力In
-と接地間にはコンデンサＣを接続し、このコンデンサ
Ｃの一端には、コンデンサ充放電手段の出力となる前記
カレントミラー回路CMの出力とトランジスタQ8のコレク
タをそれぞれ接続している。
-と接地間にはコンデンサＣを接続し、このコンデンサ
Ｃの一端には、コンデンサ充放電手段の出力となる前記
カレントミラー回路CMの出力とトランジスタQ8のコレク
タをそれぞれ接続している。
また、基準電圧Vrefを分圧して前記トランジスタQ2,Q
3のベースに印加するための電圧分割用抵抗R1とR2,R3と
R4とを設け、前記第１の正転入力In1 +,第２の正転入力I
n2 +にそれぞれ接続している。
3のベースに印加するための電圧分割用抵抗R1とR2,R3と
R4とを設け、前記第１の正転入力In1 +,第２の正転入力I
n2 +にそれぞれ接続している。
この構成において、トランジスタQ2のベース電位をVH
とすると、 となる。また、トランジスタQ3のベース電位をVLとする
と、 となる。そして、VH＞VLとなるように抵抗R1〜R4を決め
ることとする。
とすると、 となる。また、トランジスタQ3のベース電位をVLとする
と、 となる。そして、VH＞VLとなるように抵抗R1〜R4を決め
ることとする。
最初の電源投入直後のコンデンサＣの電荷は、“0"で
あるからコンパレータCOMPの出力OUTはこの時点では
“H"となり、トランジスタQ6はオフしている。したがっ
て、コンパレータCOMPの閾値は、トランジスタQ2,Q3の
ベース電圧の高い方が優先するから、VHとなる。そし
て、トランジスタQ8のベース電位VTをVT＜VHとなるよう
に設定しておくとトランジスタQ8はオフするから、定電
流I02はカレントミラー回路CMで折り返されてコンデン
サを充電していく。
あるからコンパレータCOMPの出力OUTはこの時点では
“H"となり、トランジスタQ6はオフしている。したがっ
て、コンパレータCOMPの閾値は、トランジスタQ2,Q3の
ベース電圧の高い方が優先するから、VHとなる。そし
て、トランジスタQ8のベース電位VTをVT＜VHとなるよう
に設定しておくとトランジスタQ8はオフするから、定電
流I02はカレントミラー回路CMで折り返されてコンデン
サを充電していく。
この充電により、コンデンサＣの端子電圧が閾値VHを
越えると、コンパレータCOMPの出力OUTは“L"になり、
トランジスタQ6はオンして飽和する。この時、トランジ
スタQ2のベース電位VHは略0Vとなり、今度はコンパレー
タCOMPの閾値がVLとなる。この時、トランジスタQ7の電
位もほぼ0VであることからトランジスタQ7がオフし、そ
の結果、定電流I02はトランジスタQ8のコレクタを介し
てコンデンサＣの電荷を放電する。そして、コンデンサ
Ｃの端子電圧がVLよりも下がった時、又、コンパレータ
COMPの出力OUTは再び“H"になる。
越えると、コンパレータCOMPの出力OUTは“L"になり、
トランジスタQ6はオンして飽和する。この時、トランジ
スタQ2のベース電位VHは略0Vとなり、今度はコンパレー
タCOMPの閾値がVLとなる。この時、トランジスタQ7の電
位もほぼ0VであることからトランジスタQ7がオフし、そ
の結果、定電流I02はトランジスタQ8のコレクタを介し
てコンデンサＣの電荷を放電する。そして、コンデンサ
Ｃの端子電圧がVLよりも下がった時、又、コンパレータ
COMPの出力OUTは再び“H"になる。
以上のことを繰り返して発振が連続する。
次に第１図の発振器の発振周波数を求める。第２図
（ａ）乃至（ｃ）は第１図の各端子波形である。コンデ
ンサＣの充電モード時間をT1、放電モード時間をT2とす
ると、 T1＝T2＝C/I02（VH−VL） ……（８） （８）式を（６），（７）式を用いて書き換えると、 この発振周波数ｆは（９）式より となり基準電圧Vrefを可変することにより発振周波数を
制御することができる。
（ａ）乃至（ｃ）は第１図の各端子波形である。コンデ
ンサＣの充電モード時間をT1、放電モード時間をT2とす
ると、 T1＝T2＝C/I02（VH−VL） ……（８） （８）式を（６），（７）式を用いて書き換えると、 この発振周波数ｆは（９）式より となり基準電圧Vrefを可変することにより発振周波数を
制御することができる。
第３図は本発明の第２実施例の発振回路である。この
実施例は第１実施例におけるコンデンサＣの充放電用定
電流源を１個の抵抗R5に置き換えたものである。この抵
抗R5は一端がコンパレータCOMPの出力端OUTに、他端が
コンデンサＣに接続される。ここでコンパレータCOMPの
出力OUTは、はき出しと吸込の両方向できるものとす
る。そして、コンパレータCOMPの出力OUTが“L"の時、
閾値VHを約0VにシャントするNPNトランジスタQ9のベー
スはコンパレータ出力OUTを反転した出力で駆動する。
その他の接続は第１図と同様であるのでその説明を省略
する。
実施例は第１実施例におけるコンデンサＣの充放電用定
電流源を１個の抵抗R5に置き換えたものである。この抵
抗R5は一端がコンパレータCOMPの出力端OUTに、他端が
コンデンサＣに接続される。ここでコンパレータCOMPの
出力OUTは、はき出しと吸込の両方向できるものとす
る。そして、コンパレータCOMPの出力OUTが“L"の時、
閾値VHを約0VにシャントするNPNトランジスタQ9のベー
スはコンパレータ出力OUTを反転した出力で駆動する。
その他の接続は第１図と同様であるのでその説明を省略
する。
この実施例におけるコンパレータCOMPの各入力端波形
は従来例の場合の第５図と同様になる。しかし発振周波
数を制御するコンパレータCOMPの入力閾値VHとVLは、第
１図の場合と同様、外部の基準電圧で制御できる。その
ため電圧制御発振器としての応用が可能であるという利
点がある。この時の発振周波数は（５）式と同様にな
る。但し、抵抗R4と抵抗R5とすればよい。
は従来例の場合の第５図と同様になる。しかし発振周波
数を制御するコンパレータCOMPの入力閾値VHとVLは、第
１図の場合と同様、外部の基準電圧で制御できる。その
ため電圧制御発振器としての応用が可能であるという利
点がある。この時の発振周波数は（５）式と同様にな
る。但し、抵抗R4と抵抗R5とすればよい。
以上説明したように本発明は、簡単な構成で発振周波
数を基準電圧源で精度よく制御することができ、発振周
波数の安定性が良いという効果がある。また、基準電圧
源による周波数制御方式のため、その電圧を変えるだけ
で簡単に周波数が制御でき、電圧制御発振器としても利
用できる効果がある。更に、発振周波数は閾値を決定す
る抵抗の比によって決定されるため、抵抗値を大きくす
ることにより低消費電力化を図ることができる効果もあ
る。
数を基準電圧源で精度よく制御することができ、発振周
波数の安定性が良いという効果がある。また、基準電圧
源による周波数制御方式のため、その電圧を変えるだけ
で簡単に周波数が制御でき、電圧制御発振器としても利
用できる効果がある。更に、発振周波数は閾値を決定す
る抵抗の比によって決定されるため、抵抗値を大きくす
ることにより低消費電力化を図ることができる効果もあ
る。
第１図は本発明の第１実施例の回路図、第２図（ａ）乃
至（ｃ）はそれぞれ第１図のコンパレータ入力端の各波
形を示す図、第３図は本発明の第２実施例の回路図、第
４図は従来のコンパレータを用いた発振回路の回路図、
第５図（ａ）及び（ｂ）はそれぞれ第４図のコンパレー
タ入力端の各波形を示す図である。 Q1〜Q9……トランジスタ、R1〜R5……抵抗、Ｃ……コン
デンサ、Ａ……増幅器、CM……カレントミラー回路、I
01,I02……定電流源、In1 +,In2 +,In……正転入力端子、
In -……反転入力端子、GND……接地、COMP……コンパレ
ータ、OUT……出力端子、VCC……電源端子、Vref……基
準電圧、VT……定電流源極性切換用閾値電圧。
至（ｃ）はそれぞれ第１図のコンパレータ入力端の各波
形を示す図、第３図は本発明の第２実施例の回路図、第
４図は従来のコンパレータを用いた発振回路の回路図、
第５図（ａ）及び（ｂ）はそれぞれ第４図のコンパレー
タ入力端の各波形を示す図である。 Q1〜Q9……トランジスタ、R1〜R5……抵抗、Ｃ……コン
デンサ、Ａ……増幅器、CM……カレントミラー回路、I
01,I02……定電流源、In1 +,In2 +,In……正転入力端子、
In -……反転入力端子、GND……接地、COMP……コンパレ
ータ、OUT……出力端子、VCC……電源端子、Vref……基
準電圧、VT……定電流源極性切換用閾値電圧。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−62210（ＪＰ，Ａ) 特開 昭57−20021（ＪＰ，Ａ) 特開 昭60−10811（ＪＰ，Ａ) 特開 昭59−19422（ＪＰ，Ａ) 実開 昭56−77143（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】差動増幅器の反転入力を構成する第１のト
ランジスタと、第１の正転入力を構成する第２のトラン
ジスタと、第２の正転入力を構成する第３のトランジス
タとを含むコンパレータを構成し、かつ前記コンパレー
タの出力に接続された電子スイッチと、前記反転入力と
接地間とに接続されたコンデンサと、前記コンデンサを
充放電する充放電手段と、前記コンパレータの電源とは
独立して設けられ、前記第１と第２の各正転入力にそれ
ぞれ抵抗で分圧した電圧を入力する基準電圧源とを備え
た発振回路であって、前記電子スイッチの出力は前記充
放電手段の入力に接続されると共に前記第２の正転入力
に接続され、前記コンパレータの出力で前記電子スイッ
チのオン・オフ動作を制御し、前記充放電手段は前記電
子スイッチのオン・オフ動作に応動して定電流を流入又
は流出させて前記コンデンサを充放電すると共に、前記
電子スイッチのオン・オフが一方の状態のときは前記第
１の正転入力より高い前記第２の正転入力をコンパレー
タの入力閾値とし、前記電子スイッチのオン・オフが他
方の状態のときは前記第２の正転入力を停止させて前記
第１の正転入力をコンパレータの入力閾値とすることを
特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149160A JP3036756B2 (ja) | 1989-06-12 | 1989-06-12 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1149160A JP3036756B2 (ja) | 1989-06-12 | 1989-06-12 | 発振回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0313115A JPH0313115A (ja) | 1991-01-22 |
| JP3036756B2 true JP3036756B2 (ja) | 2000-04-24 |
Family
ID=15469104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1149160A Expired - Lifetime JP3036756B2 (ja) | 1989-06-12 | 1989-06-12 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036756B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA948103B (en) * | 1993-11-17 | 1995-06-05 | Honda Motor Co Ltd | Method and apparatus for assembling motor vehicle body |
| EP1473214B1 (en) | 2001-11-08 | 2008-06-25 | Daihatsu Motor Company, Ltd. | Vehicle body assembling method |
| US7605861B2 (en) * | 2005-03-10 | 2009-10-20 | Onlive, Inc. | Apparatus and method for performing motion capture using shutter synchronization |
-
1989
- 1989-06-12 JP JP1149160A patent/JP3036756B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0313115A (ja) | 1991-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0332026B2 (ja) | ||
| JPS63227210A (ja) | 特にスイッチ−モード電力供給のための周期信号の発生器 | |
| US4611136A (en) | Signal delay generating circuit | |
| JP3036756B2 (ja) | 発振回路 | |
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| US4798973A (en) | High frequency charge pump/integrator circuit | |
| JP2520466B2 (ja) | 時定数回路 | |
| JPH05252003A (ja) | 単安定マルチバイブレータ | |
| JPH0659020B2 (ja) | 非安定マルチバイブレ−タ | |
| JP3194738B2 (ja) | Ｃｒ発振回路 | |
| JPH03121614A (ja) | 発振回路 | |
| JPH0224271Y2 (ja) | ||
| JPH0744248A (ja) | 定電圧回路 | |
| JP2548419B2 (ja) | 増幅回路 | |
| JP2623739B2 (ja) | 鋸歯状発振回路 | |
| JP2821612B2 (ja) | 出力回路 | |
| JPH053933B2 (ja) | ||
| JPH07106872A (ja) | 高スルーレート演算増幅器 | |
| JPH0336110Y2 (ja) | ||
| JP2723703B2 (ja) | 演算回路 | |
| JPH03283911A (ja) | 遅延回路 | |
| JPH03220913A (ja) | 電子コンパレータデバイス | |
| JPH0358204B2 (ja) | ||
| JPH0462611B2 (ja) | ||
| JPS6030212A (ja) | 電圧制御発振回路 |