[go: up one dir, main page]

JP3009072B2 - Semiconductor surface etching method - Google Patents

Semiconductor surface etching method

Info

Publication number
JP3009072B2
JP3009072B2 JP14535891A JP14535891A JP3009072B2 JP 3009072 B2 JP3009072 B2 JP 3009072B2 JP 14535891 A JP14535891 A JP 14535891A JP 14535891 A JP14535891 A JP 14535891A JP 3009072 B2 JP3009072 B2 JP 3009072B2
Authority
JP
Japan
Prior art keywords
amorphous
layer
etching
substrate
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14535891A
Other languages
Japanese (ja)
Other versions
JPH04343223A (en
Inventor
方省 赤澤
恒雄 宇理須
裕一 内海
淳一 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
NTT Inc
Original Assignee
Nippon Telegraph and Telephone Corp
NTT Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp, NTT Inc filed Critical Nippon Telegraph and Telephone Corp
Priority to JP14535891A priority Critical patent/JP3009072B2/en
Publication of JPH04343223A publication Critical patent/JPH04343223A/en
Application granted granted Critical
Publication of JP3009072B2 publication Critical patent/JP3009072B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、清浄な雰囲気のもと
で、高い膜厚制御性でもって膜を除去する方法としての
半導体表面エッチング法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for etching a semiconductor surface as a method for removing a film in a clean atmosphere with high film thickness controllability.

【0002】[0002]

【従来の技術】半導体材料の表面を精度良くエッチング
するには、真空容器中で行うドライエッチング法に頼ら
なければならない。ECRプラズマやRF放電により生
成したイオン種を加速して基板表面に入射し、エッチン
グを行うスパッタリングや反応性イオンエッチングなど
の方法では、入射粒子のエネルギーが高いため、エッチ
ング深さの精密な制御が難しく、また表面に与える損傷
も大きい。当然結晶性が異なる材料に対して、エッチン
グ速度の違いは見られない。他方、紫外もしくは真空紫
外光の照射によるいわゆる光励起エッチング法において
は、反応種の運動エネルギーが低いので物理的スパッタ
リングの過程の占める割合は非常に小さく、損傷も少な
い。これまで反応ガスとして主にSF6 が用いられてき
たが、この場合非晶質材料と結晶材料との間の反応選択
性はない。表面の原子層レベルでの加工には、高度に清
浄な環境下において、汚染を残さないソフトなプロセス
が必要である。しかし、現在までにそのような手法は知
られていなかった。
2. Description of the Related Art In order to accurately etch the surface of a semiconductor material, it is necessary to rely on a dry etching method performed in a vacuum vessel. In methods such as sputtering and reactive ion etching, in which ion species generated by ECR plasma or RF discharge are accelerated and incident on the substrate surface to perform etching, since the energy of incident particles is high, precise control of the etching depth is required. It is difficult, and the damage to the surface is great. Naturally, there is no difference in etching rate between materials having different crystallinities. On the other hand, in the so-called photoexcited etching method using irradiation of ultraviolet or vacuum ultraviolet light, the kinetic energy of the reactive species is low, so that the ratio of the physical sputtering process is very small and the damage is small. Until now, SF 6 has been mainly used as a reaction gas, but in this case, there is no reaction selectivity between the amorphous material and the crystalline material. Processing at the surface atomic layer level requires a soft process that leaves no contamination in a highly clean environment. However, to date no such technique has been known.

【0003】[0003]

【発明が解決しようとする課題】本発明の目的は、清浄
な雰囲気のもとで、高い膜厚制御性でもって膜を除去す
る半導体表面エッチング法を提供することある。
An object of the present invention is to provide a, is to provide a semiconductor surface etching to remove under clean atmosphere, with high film thickness controllability film.

【0004】[0004]

【課題を解決するための手段】励起源としては短波長の
紫外光もしくは真空紫外光を用いる。一般に光反応にお
いては、反応の材料選択性が高いというメリットがある
本発明では結晶性の違いによる光刺激脱離の速度の
違いが有効に利用されている。特にシンクロトロン放射
光を用いれば高い空間分解能が得られ、反応ガスを用い
なくても加工ができる特徴がある。また、シンクロトロ
ン放射光によれば、その高輝度性、直進性が良い点から
利用の効果も高い。またエッチングガスとして水素ガス
を用いると、更にエッチング速度が増加する。0.1T
orr程度の水素ガス雰囲気下、例えば、SiやGe基
板上に紫外もしくは真空紫外光を照射すると、気相中の
水素分子は光イオン化して、数eVのエネルギーの水素
原子に解離する。原子状の水素は反応性に富むので、S
iやGeの最表面の一部を覆う。一方、気相圧が高いた
め基板表面上は部分的に分子状水素により覆われてい
て、それらは光照射により解離する。結局最表面にはS
iHx やGeHX の吸着層が形成され、下地のバルク原
子との結合が弱まった状態になる。光照射により、照射
部の吸着層が光脱離する速度は、その材料の結晶性に大
きく依存し、アモルファス膜の方が結晶膜よりも圧倒的
に速い。このことを利用すれば、アモルファス膜だけを
選択的に除去することが可能である。また、この反応過
程は最表面で進行するため、本質的に原子層オーダでの
膜の除去という特性を兼ね備えている。
Means for Solving the Problems A short wavelength ultraviolet light or vacuum ultraviolet light is used as an excitation source. In general, a photoreaction has the merit that the material selectivity of the reaction is high, but in the present invention, the difference in the rate of photostimulated desorption due to the difference in crystallinity is effectively used. In particular, high spatial resolution can be obtained by using synchrotron radiation, and processing can be performed without using a reaction gas. Further, according to the synchrotron radiation, the effect of utilization is high because of its high brightness and good straightness. When a hydrogen gas is used as an etching gas, the etching rate further increases. 0.1T
When ultraviolet or vacuum ultraviolet light is irradiated onto a Si or Ge substrate, for example, in a hydrogen gas atmosphere of about orr, hydrogen molecules in the gas phase are photoionized and dissociated into hydrogen atoms having an energy of several eV. Since atomic hydrogen is highly reactive, S
Covers a part of the outermost surface of i or Ge. On the other hand, since the gas phase pressure is high, the substrate surface is partially covered with molecular hydrogen, and these are dissociated by light irradiation. After all, the outermost surface is S
An iH x or GeH X adsorption layer is formed, and the bond with the underlying bulk atoms is weakened. The speed at which the adsorption layer of the irradiated portion undergoes photodesorption due to light irradiation largely depends on the crystallinity of the material, and the amorphous film is much faster than the crystalline film. By utilizing this, it is possible to selectively remove only the amorphous film. In addition, since this reaction process proceeds on the outermost surface, it essentially has the property of removing a film on the order of atomic layers.

【0005】 本発明の構成は以下に示す通りである。即
ち、Si基板(10)を準備し、前記Si基板(10)
上に500℃以下でシランガスを導入して第1のアモル
ファスSi層(11)膜厚を所望の量子細線(13)
の厚みに一致させて堆積する第1の工程と、UV或いは
VUV光用マスク(12)を用いて、導入圧0.1To
rrの水素ガス雰囲気下、700℃でシンクロトロン放
射光を照射し、前記UV或いはVUV光用マスク(1
2)の開口部の前記第1のアモルファスSi層を除去
し、エッチングを前記Si基板界面で止める制御を行う
第2の工程と、金属層(13)用メタルのハイドライド
ガスを導入して前記UV或いはVUV光用マスク(1
2)の前記開口部に光を照射しながら金属層(13)
を選択成長させ量子細線構造を形成する第3の工程
と、上層に第2のアモルファスSi層(14)を堆積さ
せて前記量子細線構造(13)を覆う第4の工程と、更
に、900℃に加熱し前記第1及び第2のアモルファス
Si層(11,14)の部分を多結晶化し、耐エッチン
グ性を持たせる第5の工程とを含む、半導体表面エッチ
ング法としての構成を有する。
[0005] configuration of the present invention is as follows. Immediately
Chi, preparing a Si substrate (10), the Si substrate (10)
A silane gas is introduced at a temperature of 500 ° C. or lower to adjust the film thickness of the first amorphous Si layer (11) to a desired quantum wire (13).
Using a first step of depositing to a thickness equal to the thickness of the mask and a mask for UV or VUV light (12), with an introduction pressure of 0.1
Irradiation with synchrotron radiation at 700 ° C. in a hydrogen gas atmosphere of rr was performed to mask the UV or VUV light (1).
Removing the first amorphous Si layer in openings of 2), the second step and the UV by introducing a metal layer (13) metal hydride gas for controlling to stop the etching in the Si substrate interface Alternatively, a mask for VUV light (1
2) While irradiating the opening with light , the metal layer (13)
A third step of selectively grown to form a quantum wire structure, and a fourth step of covering the quantum wire structure is deposited second amorphous Si layer (14) (13) in the upper layer, and further, 900 A fifth step of heating to 1 ° C. to polycrystallize the portions of the first and second amorphous Si layers (11, 14) and imparting etching resistance, as a semiconductor surface etching method.

【0006】[0006]

【作用】以下に我々の見いだした、真空紫外光によるア
モルファスSiの光刺激脱離と、水素ガス導入によるそ
のエッチングの促進効果について述べる。図3は、アモ
ルファスSiの放射光照射によるエッチング速度の基
板温度依存性を示す。白丸は超高真空中で、黒丸は0.
1Torrの水素ガス雰囲気下で、それぞれ放射光を表
面垂直方向から照射して得られたものである。放射光の
波長は1〜1000Åでピーク波長は100Åである。
超高真空下でも、放射光照射により照射部のアモルファ
スSiはエッチングされる。しかし、水素ガスの導入
により、エッチング速度は倍増した。エッチング速度の
基板温度依存性にピークが見られるのは、温度が高くな
り過ぎると、アモルファスSiが徐々に結晶化して、
反応性が低下するからである。この様子は、反射高速電
子線回折によりモニターすることができる。図からわ
かるように、例えば0.1Torrの水素雰囲気下、7
20℃、リング電流300mAで1原子層/2分と反応
速度が小さいが、このことは逆に清浄な環境下で高い膜
厚精度での加工が可能になることを意味している。
The following describes the photostimulated desorption of amorphous Si by vacuum ultraviolet light and the effect of accelerating the etching by introducing hydrogen gas. FIG. 3 shows the dependence of the etching rate of the amorphous Si layer on the substrate temperature due to irradiation with radiation. White circles are in ultra-high vacuum, black circles are 0.
Each of them was obtained by irradiating a radiated light from a direction perpendicular to the surface in a hydrogen gas atmosphere of 1 Torr. The wavelength of the emitted light is 1 to 1000 ° and the peak wavelength is 100 °.
Even under an ultra-high vacuum, the irradiated portion of the amorphous Si layer is etched by the irradiation of radiation light. However, the introduction of hydrogen gas doubled the etching rate. The peak in the substrate temperature dependence of the etching rate is that when the temperature is too high, the amorphous Si layer gradually crystallizes,
This is because the reactivity decreases. This can be monitored by reflection high-energy electron diffraction. As can be seen from FIG. 3 , for example, in a hydrogen atmosphere of 0.1 Torr, 7
The reaction rate is as low as 1 atomic layer / 2 minutes at 20 ° C. and a ring current of 300 mA, which means that processing can be performed with high film thickness accuracy in a clean environment.

【0007】[0007]

【実施例】以下に本発明の半導体表面エッチング法の実
施例について説明する。図1は本発明の半導体表面エッ
チング法の一実施例を行うためのエッチング装置の模式
構成を示す。図1において、1は超高真空仕様の反
応容器、2は真空排気ポートである。3は基板ホルダで
あり、この上に4のSiやGeの基板が固定できて、背
後から5のヒータにより加熱できるようになっている。
6の光導入ポートから紫外もしくは真空紫外光が、7の
反応ガス導入ポートから水素ガスが、それぞれ導入され
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the semiconductor surface etching method of the present invention will be described below. Figure 1 is a schematic of an etching apparatus for performing an embodiment of a semiconductor surface etching method of the present invention
It shows a structural view. In FIG. 1, reference numeral 1 denotes a reaction vessel of ultra-high vacuum specification, and 2 denotes a vacuum exhaust port. Reference numeral 3 denotes a substrate holder on which a Si or Ge substrate 4 can be fixed and can be heated from behind by a heater 5.
Ultraviolet or vacuum ultraviolet light is introduced from the light introduction port 6, and hydrogen gas is introduced from the reaction gas introduction port 7.

【0008】 このエッチング装置により数十オングスト
ロームの厚さの量子細線構造を作成する方法について図
2を参照して説明する。即ち、図2は本発明の半導体表
面エッチング法を用いてオングストロームオーダーの厚
みの量子細線を作成するための工程図を示す。図2にお
いて、10はSi基板、11は第1のアモルファスSi
層、12はUV或いはVUV光用マスク、13は金属層
(量子細線構造)、14は第2のアモルファスSi層、
15は多結晶Siを示す。
[0008] will be described with reference to FIG. 2 how to create a quantum wire structure having a thickness of several tens of angstroms by the etching apparatus. That is, FIG. 2 shows a semiconductor table of the present invention.
Angstrom-order thickness using surface etching method
FIG. 2 shows a process chart for producing only quantum wires. Figure 2
10 is a Si substrate, 11 is a first amorphous Si
Layer, 12 is a mask for UV or VUV light, 13 is a metal layer
(Quantum wire structure), 14 is a second amorphous Si layer,
Reference numeral 15 denotes polycrystalline Si.

【0009】 Si基板10を準備し、該Si基板10上
に500℃以下でシランガスにより第1のアモルファス
Si層11を堆積する。膜厚は所望の量子細線の厚みに
一致させる(工程1)。
A Si substrate 10 is prepared, and a first amorphous Si layer 11 is deposited on the Si substrate 10 at a temperature of 500 ° C. or less using a silane gas. The film thickness is made to match the desired quantum wire thickness (step 1).

【0010】 UV或いはVUV光用マスク12をかけ
て、導入圧0.1Torrの水素ガス雰囲気下、700
℃でシンクロトロン放射光を照射すると、前記UV或い
はVUV 光用マスク12の開口部だけの前記第1のアモ
ルファスSi層11が除去される。下地の前記Si基板
10の表面までエッチングされたところで、エッチング
速度が急激に低下するため、制御性良くエッチングを
Si基板10の界面で止めることができる(工程
2)。
[0010] A UV or VUV light mask 12 is applied, and a hydrogen gas atmosphere at an introduction pressure of 0.1 Torr is applied.
When irradiated with synchrotron radiation at ℃, UV or
The first amorphous Si layer 11 in only the opening of the mask 12 for VUV light is removed. When the etched until the Si surface of the substrate 10 underlying, since the etching rate decreases rapidly, with good controllability before etching
It can be stopped at the interface of the serial Si substrate 10 (Step 2).

【0011】 更に金属層13用メタルのハイドライドガ
を導入して前記UV或いはVUV光用マスク12の
開口部に光を照射しながら、金属層13を選択成長さ
せて量子細線構造を形成する(工程3)。
Further, a hydride gas of a metal for the metal layer 13 is introduced so as to be in front of the UV or VUV light mask 12.
While irradiating light to the serial opening, the metal layer 13 is selectively grown to form a quantum wire structure (step 3).

【0012】 上層に第2のアモルファスSi層14を堆
積させて前記金属層(量子細線構造)(13)を覆う
(工程4)。
A second amorphous Si layer 14 is deposited on the upper layer to cover the metal layer ( quantum wire structure ) (13) (Step 4).

【0013】 更に、これを900℃に加熱すると前記第
1及び第2のアモルファスSi層(11,14)の部分
は多結晶Si15になって、耐エッチング性を持つ(工
程5)。
Furthermore, the when heated it to 900 ° C. The
The portions of the first and second amorphous Si layers (11, 14) become polycrystalline Si15 and have etching resistance (step 5).

【0014】 このようにして、多結晶Si15に埋め込
まれた一層の金属層(量子細線構造(13)が作成さ
れる。多層構造にするには、上記1−5の工程を繰り返
せばよい。
In this manner, one metal layer ( quantum wire structure ) (13) embedded in the polycrystalline Si 15 is formed. In order to form a multilayer structure, the above steps 1-5 may be repeated.

【0015】[0015]

【発明の効果】本発明は同一材料でも結晶性の違いによ
り大きなエッチング選択比をとれる(非晶質で大きく結
晶で小さい)という現象を利用していることを特徴と
し、従来手法ではできなかった加工ができる。光励起の
ため低汚染、低損傷加工が可能であり、量子効果素子の
製造などに応用できる。適用対象としては水素化物の蒸
気圧が高いものがよい。光源として例えば、電子シンク
ロトロン放射光のような高輝度で直進性の良い短波長成
分を含む放射光が最も適している。それは、シンクロト
ロン放射光が短波長成分を含む高輝度の連続光であるこ
とから、気相分子や半導体表面近傍の原子の電子状態を
エネルギー的に十分励起できるからである。そして、短
波長成分を用いれば、LSIの微細加工にも有利であ
る。また、加工寸法がそれほど微細でなく、エネルギー
的に励起できる対象であれば、励起光源として例えばエ
キシマーレーザーを用いることもできる。
The present invention is characterized by utilizing the phenomenon that a large etching selectivity can be obtained due to a difference in crystallinity even if the same material is used (amorphous, large, and small). Can be processed. Light excitation enables low-contamination and low-damage processing.
It can be applied to manufacturing . It is preferable that the hydride has a high vapor pressure. As a light source, for example, a radiation light including a short-wavelength component with high luminance and good linearity, such as an electron synchrotron radiation light, is most suitable. This is because the synchrotron radiation light is continuous light of high brightness including a short wavelength component, so that the electronic state of gas-phase molecules and atoms near the semiconductor surface can be sufficiently excited in terms of energy. The use of short wavelength components is also advantageous for fine processing of LSI. If the processing dimensions are not so fine and can be excited energetically, for example, an excimer laser can be used as the excitation light source.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体表面エッチング法の一実施例を
行うためのエッチング装置の模式的構成図である。
FIG. 1 is a schematic configuration diagram of an etching apparatus for performing one embodiment of a semiconductor surface etching method of the present invention.

【図2】本発明の半導体表面エッチング法を用いて、オ
ングストロームオーダーの厚みの量子細線を作成するた
めの工程図である。
FIG. 2 is a process diagram for forming a quantum wire having a thickness on the order of Angstroms using the semiconductor surface etching method of the present invention.

【図3】アモルファスSiの放射光照射によるエッチ
ング速度の表面温度依存性(白丸;超高真空下、黒丸;
0.1Torr水素ガス導入下)を示す図である。
FIG. 3 Etching of amorphous Si layer by irradiation with synchrotron radiation
Packaging speed surface temperature dependence of the (open circles; ultra high vacuum, filled circles;
FIG. 4 is a diagram showing the state (under 0.1 Torr hydrogen gas introduction).

【符号の説明】[Explanation of symbols]

1 反応容器 2 真空排気ポート 3 基板ホルダ 4 基板 5 ヒータ 6 光導入ポート 7 ガス導入ポート 10 Si基板 11 第1のアモルファスSi層 12 UV或いはVUV光用マスク 13 金属層(量子細線構造) 14 第2のアモルファスSi層 15 多結晶SiDESCRIPTION OF SYMBOLS 1 Reaction container 2 Vacuum exhaust port 3 Substrate holder 4 Substrate 5 Heater 6 Light introduction port 7 Gas introduction port 10 Si substrate 11 First amorphous Si layer 12 Mask for UV or VUV light 13 Metal layer (quantum wire structure) 14 Second amorphous Si layer 15 of polycrystalline Si of

───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 淳一 東京都千代田区内幸町一丁目1番6号 日本電信電話株式会社内 (56)参考文献 特開 昭63−2327(JP,A) 特開 昭63−299174(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 29/06 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Junichi Takahashi 1-6, Uchisaiwaicho, Chiyoda-ku, Tokyo Nippon Telegraph and Telephone Corporation (56) References JP-A-63-2327 (JP, A) JP-A Sho 63-299174 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3065 H01L 29/06

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 Si基板を準備し、前記Si基板上に5
00℃以下でシランガスを導入して第1のアモルファス
Si層膜厚を所望の量子細線の厚みに一致させて堆積
する第1の工程と、UV或いはVUV光用 マスクを用いて、導入圧0.1T
orrの水素ガス雰囲気下、700℃でシンクロトロン
放射光を照射し、前記UV或いはVUV光用マスク開口
部の前記第1のアモルファスSiを除去し、エッチン
グを前記Si基板界面で止める制御を行う第2の工程
と、 金属層用メタルのハイドライドガスを導入して前記UV
或いはVUV光用マスクの前記開口部に光を照射しなが
金属層を選択成長させ量子細線構造を形成する第
3の工程と、 上層に第2のアモルファスSi層を堆積させて前記量子
細線構造を覆う第4の工程と、 更に、900℃に加熱し前記第1及び第2のアモルファ
スSi層の部分を多結晶化し、耐エッチング性を持たせ
る第5の工程とを含む、半導体表面エッチング法。
[Claim 1] preparing a Si substrate, 5 on the Si substrate
A first step of introducing a silane gas at a temperature of not more than 00 ° C. and depositing the first amorphous Si layer so that the thickness of the first amorphous Si layer matches the desired thickness of the quantum wires, and an introduction pressure of 0 using a UV or VUV light mask. .1T
under a hydrogen gas atmosphere orr, irradiated with synchrotron radiation at 700 ° C., said removing the first amorphous Si layer of UV or for VUV light mask opening, performs control to stop the etching in the Si substrate interface A second step, and introducing the hydride gas of the metal for the metal layer to the UV
Or under irradiation of light to the opening of the mask for VUV light, the third step and said quantum wires by depositing a second amorphous Si layer as an upper layer forming the quantum wire structure is selectively grown metal layer A fourth step of covering the structure; and a fifth step of heating to 900 ° C. to polycrystallize the first and second amorphous Si layers to have etching resistance. Including, a semiconductor surface etching method.
JP14535891A 1991-05-20 1991-05-20 Semiconductor surface etching method Expired - Fee Related JP3009072B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14535891A JP3009072B2 (en) 1991-05-20 1991-05-20 Semiconductor surface etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14535891A JP3009072B2 (en) 1991-05-20 1991-05-20 Semiconductor surface etching method

Publications (2)

Publication Number Publication Date
JPH04343223A JPH04343223A (en) 1992-11-30
JP3009072B2 true JP3009072B2 (en) 2000-02-14

Family

ID=15383350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14535891A Expired - Fee Related JP3009072B2 (en) 1991-05-20 1991-05-20 Semiconductor surface etching method

Country Status (1)

Country Link
JP (1) JP3009072B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MY154769A (en) * 2005-05-18 2015-07-15 Polyplastics Co A method for manufacturing a resin composition containing a fibrous filler at a high concentration and pellets of a resin composition

Also Published As

Publication number Publication date
JPH04343223A (en) 1992-11-30

Similar Documents

Publication Publication Date Title
EP0909987A1 (en) Photolithographic processing method and apparatus
Akazawa et al. Photostimulated evaporation of SiO2 and Si3N4 films by synchrotron radiation and its application for low‐temperature cleaning of Si surfaces
JP3256549B2 (en) Method for vapor-phase etching of silicon oxide film from substrate
JPH08293483A (en) Flattening method of solid surface by gas cluster ion beam
JP3009072B2 (en) Semiconductor surface etching method
JPH04137532A (en) Surface processing method and its equipment
JPS58218126A (en) Vacuum deposition device for processing lift-off and its use
JP3184988B2 (en) Crystal plane anisotropic dry etching method
JP2694625B2 (en) Method for etching compound semiconductor substrate and method for manufacturing the same
JP2770578B2 (en) Photo CVD method
GB2288272A (en) X-ray windows
JP2782757B2 (en) Etching method
JP3198302B2 (en) Method of forming fine structure pattern
JP2518360B2 (en) (III) -Digital etching method for group V compound semiconductor
JP2937380B2 (en) Wiring forming method and apparatus
JPH0518906B2 (en)
JPH0658889B2 (en) Thin film formation method
JP2699611B2 (en) Thin film formation method
JPH0758712B2 (en) Wiring formation method
JPH03131024A (en) Semiconductor etching
GB2226182A (en) Semiconductor device manufacture with laser-induced chemical etching
JPH0645254A (en) Method and apparatus for manufacturing amorphous silicon film
JP2985294B2 (en) Wiring formation method
JP2765259B2 (en) Thermal CVD method
JPH05262594A (en) Method for promoting surface chemical reaction by photoelectron excitation

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees