JP2991109B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2991109B2 JP2991109B2 JP8105494A JP10549496A JP2991109B2 JP 2991109 B2 JP2991109 B2 JP 2991109B2 JP 8105494 A JP8105494 A JP 8105494A JP 10549496 A JP10549496 A JP 10549496A JP 2991109 B2 JP2991109 B2 JP 2991109B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- buried layer
- region
- conductivity type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 19
- 238000000034 method Methods 0.000 title claims description 11
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000000758 substrate Substances 0.000 claims description 21
- 239000012535 impurity Substances 0.000 claims description 20
- 238000002955 isolation Methods 0.000 claims description 15
- 230000005669 field effect Effects 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000005468 ion implantation Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 238000000926 separation method Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/761—PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
- H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体集積回路装置
の製造方法に係わり、特にバイポーラトランジスタとＣ
ＭＯＳトランジスタとを同一基板に形成するＢｉーＣＭ
ＯＳデバイスの埋込層構造の製造方法に関する。
の製造方法に係わり、特にバイポーラトランジスタとＣ
ＭＯＳトランジスタとを同一基板に形成するＢｉーＣＭ
ＯＳデバイスの埋込層構造の製造方法に関する。
【０００２】
【従来の技術】従来のＰ+ 型埋込層とＮ+ 型埋込層をセ
ルフアラインに形成した場合のＢｉーＣＭＯＳデバイス
の断面図を図８に示す。
ルフアラインに形成した場合のＢｉーＣＭＯＳデバイス
の断面図を図８に示す。
【０００３】Ｐ型シリコン基板１とＮ型エピタキシャル
層５の間にＮ+ 型埋込層３とＰ+ 型埋込層４が互いに接
した構造となっている。
層５の間にＮ+ 型埋込層３とＰ+ 型埋込層４が互いに接
した構造となっている。
【０００４】Ｎ+ 型埋込層３が存在するＮ型エピタキシ
ャル層５の一部領域に、Ｐチャネル絶縁ゲート電界効果
トランジスタ（以下、ＭＯＳトランジスタ、と称す）が
形成されるＮウエル領域６が設けられ、Ｐ+ 型埋込層４
が存在するエピタキシャル層の一部の領域にバイポーラ
トランジスタの絶縁分離領域およびＮチャネルＭＯＳト
ランジスタが形成されるＰウエル領域７が設けられてい
る。
ャル層５の一部領域に、Ｐチャネル絶縁ゲート電界効果
トランジスタ（以下、ＭＯＳトランジスタ、と称す）が
形成されるＮウエル領域６が設けられ、Ｐ+ 型埋込層４
が存在するエピタキシャル層の一部の領域にバイポーラ
トランジスタの絶縁分離領域およびＮチャネルＭＯＳト
ランジスタが形成されるＰウエル領域７が設けられてい
る。
【０００５】またＰ+ 型埋込層４の存在するエピタキシ
ャル層の他の一部の領域は、Ｎ型ウエル、Ｐ型ウエルが
形成されずにＮ型エピタキシャル層のままであり、ＮＰ
Ｎバイポーラトランジスタが形成される。そしてフィー
ルド絶縁膜８、ゲート酸化膜９、ＮチャネルＭＯＳトラ
ンジスタのゲート電極１０、ＰチャネルＭＯＳトランジ
スタのゲート電極１１、Ｎチャネルソース・ドレイン領
域１３、Ｐチャネルソース・ドレイン領域１４が設けら
れ、それぞれＮチャネルＭＯＳトランジスタ及びＰチャ
ネルＭＯＳトランジスタが形成されている。
ャル層の他の一部の領域は、Ｎ型ウエル、Ｐ型ウエルが
形成されずにＮ型エピタキシャル層のままであり、ＮＰ
Ｎバイポーラトランジスタが形成される。そしてフィー
ルド絶縁膜８、ゲート酸化膜９、ＮチャネルＭＯＳトラ
ンジスタのゲート電極１０、ＰチャネルＭＯＳトランジ
スタのゲート電極１１、Ｎチャネルソース・ドレイン領
域１３、Ｐチャネルソース・ドレイン領域１４が設けら
れ、それぞれＮチャネルＭＯＳトランジスタ及びＰチャ
ネルＭＯＳトランジスタが形成されている。
【０００６】さらにＮＰＮバイポーラトランジスタのＮ
+ コレクタ引き出し領域１２、外部ベース領域１５、ベ
ース領域１６、エミッタ領域１７が形成されている。
+ コレクタ引き出し領域１２、外部ベース領域１５、ベ
ース領域１６、エミッタ領域１７が形成されている。
【０００７】また、ＮＰＮトランジスタのまわりのＰ+
型埋込層４及びＰウエル領域７はＮＰＮバイポーラトラ
ンジスタの絶縁分離の役目を果たしている。
型埋込層４及びＰウエル領域７はＮＰＮバイポーラトラ
ンジスタの絶縁分離の役目を果たしている。
【０００８】以下、図９および図１０を用いて、一般的
な製造方法を説明する。
な製造方法を説明する。
【０００９】図９（Ａ）に示すように、Ｐ型シリコン基
板１上にシリコン酸化膜２を３０〜１００ｎｍ成長させ
た後、フォトリソグラフィ技術を用いて用いてパターニ
ングする。次に、図９（Ｂ）に示すように、Ｐ型シリコ
ン基板１上のパターニングされたシリコン酸化膜２をマ
スクとして、Ｎ型の不純物、例えば砒素をエネルギー４
０〜８０ｋｅＶ、ドーズ量５×１０14〜５×１０15ｃｍ
-2の条件でイオン注入する。その後、砒素を１０００℃
〜１２００℃の高温で２〜４時間の熱処理を酸素雰囲気
中で行い、Ｐ型シリコン基板１内へ押し込む。これによ
り高濃度にＮ型の不純物を含んだ領域が増速酸化され
て、シリコン酸化膜が厚く形成される。
板１上にシリコン酸化膜２を３０〜１００ｎｍ成長させ
た後、フォトリソグラフィ技術を用いて用いてパターニ
ングする。次に、図９（Ｂ）に示すように、Ｐ型シリコ
ン基板１上のパターニングされたシリコン酸化膜２をマ
スクとして、Ｎ型の不純物、例えば砒素をエネルギー４
０〜８０ｋｅＶ、ドーズ量５×１０14〜５×１０15ｃｍ
-2の条件でイオン注入する。その後、砒素を１０００℃
〜１２００℃の高温で２〜４時間の熱処理を酸素雰囲気
中で行い、Ｐ型シリコン基板１内へ押し込む。これによ
り高濃度にＮ型の不純物を含んだ領域が増速酸化され
て、シリコン酸化膜が厚く形成される。
【００１０】次に、マスクとして利用した熱酸化膜２を
ウエットエッチングして取り除く。これにより、Ｐ型シ
リコン基板１上にはＮ+ 型埋込層領域３のパターン３０
１が形成される。
ウエットエッチングして取り除く。これにより、Ｐ型シ
リコン基板１上にはＮ+ 型埋込層領域３のパターン３０
１が形成される。
【００１１】次に、図９（Ｃ）に示すように、基板１の
全面にＰ型の不純物、例えばボロンをエネルギー８０〜
１２０ｋｅＶ、ドーズ量１×１０13〜５×１０13ｃｍ-2
の条件でイオン注入する。その後、エピタキシャル成長
してＮ型エピタキシャル層５を０．８〜１．２μｍの厚
さに形成することによりＮ+ 型埋込層３とＰ+ 型埋込層
４が形成される。
全面にＰ型の不純物、例えばボロンをエネルギー８０〜
１２０ｋｅＶ、ドーズ量１×１０13〜５×１０13ｃｍ-2
の条件でイオン注入する。その後、エピタキシャル成長
してＮ型エピタキシャル層５を０．８〜１．２μｍの厚
さに形成することによりＮ+ 型埋込層３とＰ+ 型埋込層
４が形成される。
【００１２】次に、図１０（Ａ）に示すように、開口１
８Ａを有するフォトレジスト１８をマスクとして、例え
ばボロンをイオン注入して、Ｐウエル領域７を形成す
る。
８Ａを有するフォトレジスト１８をマスクとして、例え
ばボロンをイオン注入して、Ｐウエル領域７を形成す
る。
【００１３】次に、図１０（Ｂ）に示すように、開口１
９Ａを有するフォトレジスト１９をマスクとして、例え
ばリンをイオン注入して、Ｎウエル領域６を形成する。
９Ａを有するフォトレジスト１９をマスクとして、例え
ばリンをイオン注入して、Ｎウエル領域６を形成する。
【００１４】その後、図１０（Ｃ）に示すように、公知
の技術である選択的熱酸化法を用いてフィールド絶縁層
８を形成する。
の技術である選択的熱酸化法を用いてフィールド絶縁層
８を形成する。
【００１５】
【発明が解決しようとする課題】上述した従来のＮ+ 型
とＰ+ 型の埋込層とが接した構造を持つＢｉーＣＭＯＳ
デバイスでは、Ｎ+ 型とＰ+ 型を１回のリソグラフィ工
程で簡単に接することが出来るという利点がある。
とＰ+ 型の埋込層とが接した構造を持つＢｉーＣＭＯＳ
デバイスでは、Ｎ+ 型とＰ+ 型を１回のリソグラフィ工
程で簡単に接することが出来るという利点がある。
【００１６】しかしながら、Ｎ+ 型とＰ+ 型の埋込層が
接するために、バイポーラトランジスタの絶縁分離に要
する面積を縮小できないという問題がある。
接するために、バイポーラトランジスタの絶縁分離に要
する面積を縮小できないという問題がある。
【００１７】これを説明するために、バイポーラトラン
ジスタが向かい合った領域の断面図を図１１に示す。
ジスタが向かい合った領域の断面図を図１１に示す。
【００１８】図１１において、Ｘは、Ｎ+ 型埋込層３間
の距離、すなわちＰ+ 型埋込層の幅およびＰウエル幅で
ある。Ｙは、バイポーラトランジスタの外部ベース領域
とウエル領域及びＰ+ 埋込層間の距離を示している。従
って、バイポーラトランジスタの絶縁分離に要する距離
は、Ｘ＋２Ｙとなる。
の距離、すなわちＰ+ 型埋込層の幅およびＰウエル幅で
ある。Ｙは、バイポーラトランジスタの外部ベース領域
とウエル領域及びＰ+ 埋込層間の距離を示している。従
って、バイポーラトランジスタの絶縁分離に要する距離
は、Ｘ＋２Ｙとなる。
【００１９】ここで便宜上、Ｐウエル領域７でのリーク
パスを”ａ“、Ｐ+ 型埋込層４でのリークパスを”
ｂ“、Ｐウエル領域７とＰ+ 型外部ベース領域１５と間
でのリークパスを”ｃ“、Ｐ+ 型埋込層４とＰ+ 型外部
ベース領域１５との間のリークパスを”ｄ“として示
す。
パスを”ａ“、Ｐ+ 型埋込層４でのリークパスを”
ｂ“、Ｐウエル領域７とＰ+ 型外部ベース領域１５と間
でのリークパスを”ｃ“、Ｐ+ 型埋込層４とＰ+ 型外部
ベース領域１５との間のリークパスを”ｄ“として示
す。
【００２０】Ｘの値は、Ｐウエル領域を挟んだＮ型エピ
領域間もしくはＰ+ 型埋込層を挟んだＮ+ 型埋込層間で
のパンチスルーすなわち、”ａ“か”ｂ“のどちらかの
部分で決まる。
領域間もしくはＰ+ 型埋込層を挟んだＮ+ 型埋込層間で
のパンチスルーすなわち、”ａ“か”ｂ“のどちらかの
部分で決まる。
【００２１】一般に、Ｎ型エピタキシャル層よりもＮ+
型埋込層の方が不純物濃度が高いので、Ｘの値を決定す
る部分は”ｂ“である。
型埋込層の方が不純物濃度が高いので、Ｘの値を決定す
る部分は”ｂ“である。
【００２２】一方、Ｙの値は、外部ベース領域とＰウエ
ルもしくはＰ+ 型埋込層間のいずれか、すなわち”ｃ
“か”ｄ“のどちらかの部分できまる。”ｃ“でのリー
クは、比較的高濃度の外部ベース領域とＰウエル領域間
のパンチスルーであり、”ｄ“でのリークは、デバイス
製造工程中の熱処理工程を経てＰ+ 型埋込層からの不純
物のせりあがりによる。
ルもしくはＰ+ 型埋込層間のいずれか、すなわち”ｃ
“か”ｄ“のどちらかの部分できまる。”ｃ“でのリー
クは、比較的高濃度の外部ベース領域とＰウエル領域間
のパンチスルーであり、”ｄ“でのリークは、デバイス
製造工程中の熱処理工程を経てＰ+ 型埋込層からの不純
物のせりあがりによる。
【００２３】各部の濃度設定にもよるが、”ｄ“より
も”ｃ“が支配的である。
も”ｃ“が支配的である。
【００２４】したがって本発明の目的は、図２に示すよ
うに、”ａ“の部分での距離よりも”ｂ“部分での距離
を長く、かつ”ｄ“の部分での距離よりも”ｃ“部分で
の距離を長く設定すれば、オーバーラップ領域４０１の
部分だけバイポーラトランジスタの絶縁分離に要する距
離Ｘ＋２Ｙは縮小することができるという知見に基づき
バイポーラ絶縁分離領域に必要とする寸法を縮小し、こ
れにより高集積度の半導体集積回路装置を提供すること
である。
うに、”ａ“の部分での距離よりも”ｂ“部分での距離
を長く、かつ”ｄ“の部分での距離よりも”ｃ“部分で
の距離を長く設定すれば、オーバーラップ領域４０１の
部分だけバイポーラトランジスタの絶縁分離に要する距
離Ｘ＋２Ｙは縮小することができるという知見に基づき
バイポーラ絶縁分離領域に必要とする寸法を縮小し、こ
れにより高集積度の半導体集積回路装置を提供すること
である。
【００２５】
【課題を解決するための手段】本発明の特徴は、バイポ
ーラトランジスタ形成領域の下部および第１導電チャネ
ル型絶縁ゲート電界効果トランジスタ形成領域の下部に
それぞれ濃度の高い第２導電型の第１の埋込層が設けら
れ、バイポーラトランジスタ形成領域間に第１導電型の
ウエル領域およびこのウエル領域下の濃度の高い第１導
電型の第２の埋込層から構成された絶縁分離領域が設け
られ半導体集積回路装置の製造方法において、第１導電
型の半導体基板上に第２導電型不純物を選択的にイオン
注入して前記半導体基板表面に第２導電型の第１の埋め
込み層を複数形成する工程と、前記半導体基板および前
記第１の埋め込み層の表面に前記第１の埋め込み層より
不純物濃度の低い第２導電型のエピタキシャル層を形成
する工程と、前記第２導電型のエピタキシャル層上に隣
接する前記第１の埋め込み層の間に開口を有するマスク
を形成し、前記マスクの開口を通して第１導電型の不純
物をイオン注入して前記第２の埋込層を形成する工程
と、その後、前記開口の側面にサイドウオールを形成
し、再度このマスクを用いて第１導電型の不純物をイオ
ン注入して、前記第２の埋込層上に前記第２の埋込層よ
りも不純物濃度が小さく前記第２の埋込層よりも幅が狭
い第１導電型のウエル領域を形成する工程とを有して、
前記第１導電型の第２の埋込層と第１導電型のウエル領
域とからなる絶縁分離領域を形成することを特徴とする
半導体集積回路装置の製造方法にある。
ーラトランジスタ形成領域の下部および第１導電チャネ
ル型絶縁ゲート電界効果トランジスタ形成領域の下部に
それぞれ濃度の高い第２導電型の第１の埋込層が設けら
れ、バイポーラトランジスタ形成領域間に第１導電型の
ウエル領域およびこのウエル領域下の濃度の高い第１導
電型の第２の埋込層から構成された絶縁分離領域が設け
られ半導体集積回路装置の製造方法において、第１導電
型の半導体基板上に第２導電型不純物を選択的にイオン
注入して前記半導体基板表面に第２導電型の第１の埋め
込み層を複数形成する工程と、前記半導体基板および前
記第１の埋め込み層の表面に前記第１の埋め込み層より
不純物濃度の低い第２導電型のエピタキシャル層を形成
する工程と、前記第２導電型のエピタキシャル層上に隣
接する前記第１の埋め込み層の間に開口を有するマスク
を形成し、前記マスクの開口を通して第１導電型の不純
物をイオン注入して前記第２の埋込層を形成する工程
と、その後、前記開口の側面にサイドウオールを形成
し、再度このマスクを用いて第１導電型の不純物をイオ
ン注入して、前記第２の埋込層上に前記第２の埋込層よ
りも不純物濃度が小さく前記第２の埋込層よりも幅が狭
い第１導電型のウエル領域を形成する工程とを有して、
前記第１導電型の第２の埋込層と第１導電型のウエル領
域とからなる絶縁分離領域を形成することを特徴とする
半導体集積回路装置の製造方法にある。
【００２６】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１は本発明の第１の実施の形態を示す断
面図であり、ＮＰＮバイポーラトランジスタどうしが隣
り合った領域を示している。
て説明する。図１は本発明の第１の実施の形態を示す断
面図であり、ＮＰＮバイポーラトランジスタどうしが隣
り合った領域を示している。
【００２７】図１において、Ｐ型シリコン基板１とＮ型
エピタキシャル層５の間にＮ+ 型埋込層３とＰ+ 型埋込
層４が互いに接した構造となっている。
エピタキシャル層５の間にＮ+ 型埋込層３とＰ+ 型埋込
層４が互いに接した構造となっている。
【００２８】選択的に設けられたフィールド絶縁層８に
よって区画されて形成されたそれぞれのバイポーラトラ
ンジスタは、Ｎ型エピタキシャル層５をコレクタ領域と
しそこにＮ+ 型コレクタ引き出し領域１２が形成接続さ
れている。また、Ｎ型エピタキシャル層５のコレクタ領
域内にＰ型ベース領域１６およびＰ+ 型外部ベース領域
１６が形成され、Ｐ型ベース領域１６内にＮ+ 型エミッ
タ領域１７が形成されている。
よって区画されて形成されたそれぞれのバイポーラトラ
ンジスタは、Ｎ型エピタキシャル層５をコレクタ領域と
しそこにＮ+ 型コレクタ引き出し領域１２が形成接続さ
れている。また、Ｎ型エピタキシャル層５のコレクタ領
域内にＰ型ベース領域１６およびＰ+ 型外部ベース領域
１６が形成され、Ｐ型ベース領域１６内にＮ+ 型エミッ
タ領域１７が形成されている。
【００２９】すなわち先に説明した図８を参照して、エ
ピタキシャル層のＮチャネルＭＯＳトランジスタが設け
られる箇所にＰウエル領域が形成され、ＰチャネルＭＯ
Ｓトランジスタが設けられる箇所にＮウエル領域が形成
され、さらに図１に示すように、ウエル領域が形成され
ないでＮ型エピタキシャル層のままの箇所にＮＰＮバイ
ポーラトランジスタがそれぞれ形成されている。
ピタキシャル層のＮチャネルＭＯＳトランジスタが設け
られる箇所にＰウエル領域が形成され、ＰチャネルＭＯ
Ｓトランジスタが設けられる箇所にＮウエル領域が形成
され、さらに図１に示すように、ウエル領域が形成され
ないでＮ型エピタキシャル層のままの箇所にＮＰＮバイ
ポーラトランジスタがそれぞれ形成されている。
【００３０】そしてＮＰＮバイポーラトランジスタ間の
エピタキシャル層の箇所、すなわちにそれぞれのＮＰＮ
バイポーラトランジスタのまわりに絶縁分離用のＰ型ウ
エル領域７が形成され、このＰ型ウエル領域７がその下
のＰ+ 型埋込層４とともにＮＰＮバイポーラトランジス
タの絶縁分離領域の役目をはたしている。
エピタキシャル層の箇所、すなわちにそれぞれのＮＰＮ
バイポーラトランジスタのまわりに絶縁分離用のＰ型ウ
エル領域７が形成され、このＰ型ウエル領域７がその下
のＰ+ 型埋込層４とともにＮＰＮバイポーラトランジス
タの絶縁分離領域の役目をはたしている。
【００３１】本発明では、図１および図２に示すよう
に、このバイポーラ絶縁分離領域においてＰ+ 型埋込層
４の幅がＰ型ウエル領域７の幅よりも大きい構造となっ
ている。すなわちＰ型ウエル領域７とＰ+ 型埋込層４と
から成るバイポーラ絶縁分離領域は逆Ｔ字型のＰ型不純
物領域となる。
に、このバイポーラ絶縁分離領域においてＰ+ 型埋込層
４の幅がＰ型ウエル領域７の幅よりも大きい構造となっ
ている。すなわちＰ型ウエル領域７とＰ+ 型埋込層４と
から成るバイポーラ絶縁分離領域は逆Ｔ字型のＰ型不純
物領域となる。
【００３２】このような逆Ｔ字型のＰ型不純物領域構造
は、先に説明したように、パンチスルーへの影響度を考
慮して得られたものであるから、パンチスルー耐圧を犠
牲にすることなく、オーバーラップ領域４０１（図２）
の部分だけバイポーラトランジスタの絶縁分離領域が縮
小され高集積度の半導体集積回路装置となる。
は、先に説明したように、パンチスルーへの影響度を考
慮して得られたものであるから、パンチスルー耐圧を犠
牲にすることなく、オーバーラップ領域４０１（図２）
の部分だけバイポーラトランジスタの絶縁分離領域が縮
小され高集積度の半導体集積回路装置となる。
【００３３】次にこの実施の形態における埋込層の形成
方法を図３および図４を参照して説明する。
方法を図３および図４を参照して説明する。
【００３４】まず図３（Ａ）に示すように、Ｐ型シリコ
ン基板１上にシリコン酸化膜２を３０〜１００ｎｍ成長
させた後、フォトリソグラフィ技術を用いてパターニン
グして開口２Ａを有するシリコン酸化膜のパターン２を
形成する。シリコン酸化膜２のエッチングには、基板に
ダメージを与えないようにウエットエッチングを用い
る。
ン基板１上にシリコン酸化膜２を３０〜１００ｎｍ成長
させた後、フォトリソグラフィ技術を用いてパターニン
グして開口２Ａを有するシリコン酸化膜のパターン２を
形成する。シリコン酸化膜２のエッチングには、基板に
ダメージを与えないようにウエットエッチングを用い
る。
【００３５】次に図３（Ｂ）に示すように、Ｐ型シリコ
ン基板１上のパターニングされた熱酸化膜２をマスクと
して、Ｎ型不純物、例えば砒素をエネルギー４０〜８０
ｋｅＶ、ドーズ量５×１０14〜５×１０15ｃｍ-2の条件
でイオン注入する。その後、砒素を１０００℃から１２
００℃の高温で２〜４時間の熱処理を酸素雰囲気中で行
い、Ｐ型シリコン基板１内へ押し込む。これにより、高
濃度にＮ型の不純物を含んだ領域が増速酸化されて、酸
化膜が厚く形成される。
ン基板１上のパターニングされた熱酸化膜２をマスクと
して、Ｎ型不純物、例えば砒素をエネルギー４０〜８０
ｋｅＶ、ドーズ量５×１０14〜５×１０15ｃｍ-2の条件
でイオン注入する。その後、砒素を１０００℃から１２
００℃の高温で２〜４時間の熱処理を酸素雰囲気中で行
い、Ｐ型シリコン基板１内へ押し込む。これにより、高
濃度にＮ型の不純物を含んだ領域が増速酸化されて、酸
化膜が厚く形成される。
【００３６】次に、マスクとして利用した熱酸化膜２を
ウエットエッチングして取り除く。これにより、Ｐ型シ
リコン基板１上にはＮ+ 型埋込層領域３のパターン３０
１が形成される。
ウエットエッチングして取り除く。これにより、Ｐ型シ
リコン基板１上にはＮ+ 型埋込層領域３のパターン３０
１が形成される。
【００３７】次に図４（Ａ）に示すように、基板全面に
Ｐ型の不純物、例えばボロンをエネルギー８０〜１２０
ｋｅＶ、ドーズ量１×１０13〜５×１０13ｃｍ-2の条件
でイオン注入する。その後、エピタキシャル成長してＮ
型エピタキシャル層５を０．８〜１．２μｍの厚さに形
成することにより、Ｎ+ 型埋込層３とＰ+ 型埋込層４が
形成される。
Ｐ型の不純物、例えばボロンをエネルギー８０〜１２０
ｋｅＶ、ドーズ量１×１０13〜５×１０13ｃｍ-2の条件
でイオン注入する。その後、エピタキシャル成長してＮ
型エピタキシャル層５を０．８〜１．２μｍの厚さに形
成することにより、Ｎ+ 型埋込層３とＰ+ 型埋込層４が
形成される。
【００３８】次に図４（Ｂ）に示すように、開口１８Ａ
を有するフォトレジスト１８をマスクとして、開口１８
Ａを通して例えばボロンをイオン注入して、Ｐウエル領
域７を形成する。
を有するフォトレジスト１８をマスクとして、開口１８
Ａを通して例えばボロンをイオン注入して、Ｐウエル領
域７を形成する。
【００３９】ここでＮ+ 型埋込層３間の距離、すなわち
Ｐ+ 型埋込層４の幅寸法を定めるシリコン酸化膜２の開
口１８Ａの寸法を小さくする。
Ｐ+ 型埋込層４の幅寸法を定めるシリコン酸化膜２の開
口１８Ａの寸法を小さくする。
【００４０】その後、図４（Ｃ）に示すように、公知に
技術である選択的熱酸化法を用いて、フィールド絶縁層
８を形成する。
技術である選択的熱酸化法を用いて、フィールド絶縁層
８を形成する。
【００４１】このようにして、製造された第１の実施の
形態によれば、Ｐ+ 型埋設層とＮ+型埋込層の耐圧を従
来同様に維持しつつ、分離間距離を１０μｍから８μｍ
に２０％縮小することができる。
形態によれば、Ｐ+ 型埋設層とＮ+型埋込層の耐圧を従
来同様に維持しつつ、分離間距離を１０μｍから８μｍ
に２０％縮小することができる。
【００４２】次に図５を参照して本発明の第２の実施の
形態を説明する。尚、図５において図１と同一もしくは
類似の箇所は同じ符号で示してあるから、重複する説明
はなるべく省略する。
形態を説明する。尚、図５において図１と同一もしくは
類似の箇所は同じ符号で示してあるから、重複する説明
はなるべく省略する。
【００４３】図５においては、Ｐ型シリコン基板１とＮ
型エピタキシャル層５の間に形成されたＮ+ 型埋込層３
とＰ+ 型埋込層４とが離れた構造となっている。そして
Ｎ+型埋込層３から離間するように形成されたＰ+ 型埋
込層４とその上のＰ型ウエル領域７とからＮＰＮバイポ
ーラトランジスタの絶縁分離の役目をはたすＰ型絶縁分
離領域を構成している。
型エピタキシャル層５の間に形成されたＮ+ 型埋込層３
とＰ+ 型埋込層４とが離れた構造となっている。そして
Ｎ+型埋込層３から離間するように形成されたＰ+ 型埋
込層４とその上のＰ型ウエル領域７とからＮＰＮバイポ
ーラトランジスタの絶縁分離の役目をはたすＰ型絶縁分
離領域を構成している。
【００４４】この実施の形態でも、バイポーラ絶縁領域
のＰ+ 型埋込層４の幅がＰウエル領域７の幅より大きい
構造となっている。
のＰ+ 型埋込層４の幅がＰウエル領域７の幅より大きい
構造となっている。
【００４５】第１の実施の形態では１回のＰＲでＮ+ 型
埋込層３とＰ+ 型埋込層４とを形成することが出来、一
方、第２の実施の形態ではＮ+ 型埋込層３とＰ+ 型埋込
層４との間の耐圧が高くなる。また第１の実施の形態で
も絶縁分離領域のＰ+ 埋込層４の端がバイポーラトラン
ジスタの外部ベース領域１５とオーバーラップしないよ
うに考慮されているが、第２の実施の形態ではさらにＰ
+ 型埋込層４の端がバイポーラトランジスタの外部ベー
領域１５下から離間されるから、Ｐ+ 型埋込層４からの
不純物のせり上がりの影響はさらに小になる。
埋込層３とＰ+ 型埋込層４とを形成することが出来、一
方、第２の実施の形態ではＮ+ 型埋込層３とＰ+ 型埋込
層４との間の耐圧が高くなる。また第１の実施の形態で
も絶縁分離領域のＰ+ 埋込層４の端がバイポーラトラン
ジスタの外部ベース領域１５とオーバーラップしないよ
うに考慮されているが、第２の実施の形態ではさらにＰ
+ 型埋込層４の端がバイポーラトランジスタの外部ベー
領域１５下から離間されるから、Ｐ+ 型埋込層４からの
不純物のせり上がりの影響はさらに小になる。
【００４６】次にこの第２の実施の形態における埋込層
の形成方法を図６および図７を参照して説明する。
の形成方法を図６および図７を参照して説明する。
【００４７】図６（Ａ）および図６（Ｂ）の工程はそれ
ぞれ図３（Ａ）および図３（Ｂ）の工程と同様であるか
ら説明を省略する。
ぞれ図３（Ａ）および図３（Ｂ）の工程と同様であるか
ら説明を省略する。
【００４８】次に図７（Ａ）に示すように、エピタキシ
ャル成長してＮ型エピタキシャル層５を０．８〜１．２
μｍの厚さに形成する。そして、開口８０１Ａを有する
シリコン酸化膜をマスク８０１として、例えばボロンを
エネルギー８００ｋｅＶから１．２ＭｅＶ、ドーズ量１
×１０13〜３×１０13ｃｍ-2の条件でイオン注入して、
Ｐ+ 型埋込層４を形成する。この場合、Ｐ+ 型埋込層４
とＮ+ 型埋込層３は接していない。
ャル成長してＮ型エピタキシャル層５を０．８〜１．２
μｍの厚さに形成する。そして、開口８０１Ａを有する
シリコン酸化膜をマスク８０１として、例えばボロンを
エネルギー８００ｋｅＶから１．２ＭｅＶ、ドーズ量１
×１０13〜３×１０13ｃｍ-2の条件でイオン注入して、
Ｐ+ 型埋込層４を形成する。この場合、Ｐ+ 型埋込層４
とＮ+ 型埋込層３は接していない。
【００４９】次に図７（Ｂ）に示すように、シリコン酸
化膜から成るサイドウオール８０２を形成する。そして
Ｐウエル領域７をイオン注入で形成する。
化膜から成るサイドウオール８０２を形成する。そして
Ｐウエル領域７をイオン注入で形成する。
【００５０】最後に、図７（Ｃ）に示すように、公知の
技術である選択的熱酸化法を用いて、フィールド絶縁層
８を形成する。このようにして製造された第２の実施の
形態によれば、Ｐ+ 埋込層からのせり上がりをさらに抑
制できるため、絶縁分離距離をさらに１０％縮小するこ
とができる。
技術である選択的熱酸化法を用いて、フィールド絶縁層
８を形成する。このようにして製造された第２の実施の
形態によれば、Ｐ+ 埋込層からのせり上がりをさらに抑
制できるため、絶縁分離距離をさらに１０％縮小するこ
とができる。
【００５１】
【発明の効果】以上説明したように本発明は、バイポー
ラトランジスタの絶縁分離距離において、第１導電チャ
ネル型ＭＯＳトランジスタ領域を含む第２導電チャネル
型のウエル領域を前記第１の埋込層幅を小さくして、逆
Ｔ字型のＰ型不純物領域をもつようにしたため、バイポ
ーラ絶縁分離領域に要する距離を縮小する効果を有す
る。
ラトランジスタの絶縁分離距離において、第１導電チャ
ネル型ＭＯＳトランジスタ領域を含む第２導電チャネル
型のウエル領域を前記第１の埋込層幅を小さくして、逆
Ｔ字型のＰ型不純物領域をもつようにしたため、バイポ
ーラ絶縁分離領域に要する距離を縮小する効果を有す
る。
【図１】本発明の第１の実施の形態の半導体集積回路装
置を示した断面図である。
置を示した断面図である。
【図２】図１の一部を示した断面図である。
【図３】本発明の第１の実施の形態の半導体集積回路装
置の製造方法の一部を工程順に示した断面図である。
置の製造方法の一部を工程順に示した断面図である。
【図４】図４の続きの工程を順に示した断面図である。
【図５】本発明の第２の実施の形態の半導体集積回路装
置を示した断面図である。
置を示した断面図である。
【図６】本発明の第２の実施の形態の半導体集積回路装
置の製造方法の一部を工程順に示した断面図である。
置の製造方法の一部を工程順に示した断面図である。
【図７】図６の続きの工程を順に示した断面図である。
【図８】本発明が対象とする半導体集積回路装置を例示
した断面図である。
した断面図である。
【図９】従来技術の半導体集積回路装置の製造方法の一
部を工程順に示した断面図である。
部を工程順に示した断面図である。
【図１０】図９の続きの工程を順に示した断面図であ
る。
る。
【図１１】従来技術の問題点を示した断面図である。
１ Ｐ型ウエル ２ 酸化膜 ３ Ｎ+ 型埋込層 ４ Ｐ+ 型埋込層 ５ Ｎ型エピタキシャル層 ６ Ｎ型ウエル領域 ７ Ｐ型ウエル領域 ８ フィールド絶縁層 ９ ゲート酸化膜 １０ ＮチャネルＭＯＳトランジスタのゲート電極 １１ ＰチャネルＭＯＳトランジスタのゲート電極 １２ Ｎ+ 型コレクタ引き出し領域 １３ Ｎチャネルソース・ドレイン領域 １４ Ｐチャネルソース・ドレイン領域 １５ Ｐ+ 型外部ベース領域 １６ ベース領域 １７ Ｎ+ 型エミッタ領域 １８ フォトレジスト １９ フォトレジスト ３０１ Ｎ+ 型埋込層３のパターン ４０１ オーバーラップ領域 ８０１ 酸化膜マスク ８０２ 酸化膜サイドウォール Ｘ Ｎ+ 型埋込層間の距離（Ｐ+ 型埋込層の幅および
Ｐウエル領域の幅） Ｙ 外部ベース領域とＰウエル領域およびＰ+ 型埋込
層間の距離 ａ Ｐウエル領域でのリークパス ｂ Ｐ+ 型埋込層でのリークパス ｃ Ｐウエル領域と外部ベース領域間でのリークパス ｄ Ｐ+ 型埋込層と外部ベース領域間でのリークパス
Ｐウエル領域の幅） Ｙ 外部ベース領域とＰウエル領域およびＰ+ 型埋込
層間の距離 ａ Ｐウエル領域でのリークパス ｂ Ｐ+ 型埋込層でのリークパス ｃ Ｐウエル領域と外部ベース領域間でのリークパス ｄ Ｐ+ 型埋込層と外部ベース領域間でのリークパス
Claims (1)
- 【請求項１】 バイポーラトランジスタ形成領域の下部
および第１導電チャネル型絶縁ゲート電界効果トランジ
スタ形成領域の下部にそれぞれ濃度の高い第２導電型の
第１の埋込層が設けられ、前記バイポーラトランジスタ
形成領域間に第１導電型のウエル領域および前記ウエル
領域下の濃度の高い第１導電型の第２の埋込層から構成
された絶縁分離領域が設けられた半導体集積回路装置の
製造方法において、第１導電型の半導体基板上に第２導電型不純物を選択的
にイオン注入して前記半導体基板表面に第２導電型の第
１の埋め込み層を複数形成する工程と、前記半導体基板
および前記第１の埋め込み層の表面に前記第１の埋め込
み層より不純物濃度の低い第２導電型のエピタキシャル
層を形成する工程と、前記第２導電型のエピタキシャル
層上に隣接する前記第１の埋め込み層の間に開口を有す
るマスクを形成し、前記 マスクの開口を通して第１導電
型の不純物をイオン注入して前記第２の埋込層を形成す
る工程と、その後、前記開口の側面にサイドウオールを
形成し、再度このマスクを用いて第１導電型の不純物を
イオン注入して、前記第２の埋込層上に前記第２の埋込
層よりも不純物濃度が小さく前記第２の埋込層よりも幅
が狭い第１導電型のウエル領域を形成する工程とを有し
て、前記第１導電型の第２の埋込層と第１導電型のウエ
ル領域とからなる絶縁分離領域を形成することを特徴と
する半導体集積回路装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105494A JP2991109B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体集積回路装置の製造方法 |
| US08/840,720 US5920107A (en) | 1996-04-25 | 1997-04-25 | Semiconductor integrated circuit device with high integration density |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8105494A JP2991109B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09293798A JPH09293798A (ja) | 1997-11-11 |
| JP2991109B2 true JP2991109B2 (ja) | 1999-12-20 |
Family
ID=14409160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8105494A Expired - Fee Related JP2991109B2 (ja) | 1996-04-25 | 1996-04-25 | 半導体集積回路装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5920107A (ja) |
| JP (1) | JP2991109B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7700405B2 (en) * | 2007-02-28 | 2010-04-20 | Freescale Semiconductor, Inc. | Microelectronic assembly with improved isolation voltage performance and a method for forming the same |
| JP5156331B2 (ja) * | 2007-10-29 | 2013-03-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3481801A (en) * | 1966-10-10 | 1969-12-02 | Frances Hugle | Isolation technique for integrated circuits |
| DE2521841C2 (de) * | 1975-05-16 | 1978-04-27 | Schering Ag, 1000 Berlin Und 4619 Bergkamen | Verfahren zum Abdichten und Ausfüllen von Fugen und zum Beschichten von Oberflächen |
| JPH07105439B2 (ja) * | 1986-02-19 | 1995-11-13 | 三洋電機株式会社 | 半導体集積回路装置の製造方法 |
| JP2600151B2 (ja) * | 1986-11-21 | 1997-04-16 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JPH0245972A (ja) * | 1988-08-08 | 1990-02-15 | Seiko Epson Corp | 半導体装置 |
| JP2820456B2 (ja) * | 1989-09-26 | 1998-11-05 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| DE4303768C2 (de) * | 1992-02-14 | 1995-03-09 | Mitsubishi Electric Corp | Halbleitervorrichtung mit einem bipolaren Transistor und einem Feldeffekttransistor und Verfahren zu deren Herstellung |
| US5406106A (en) * | 1992-06-24 | 1995-04-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor Bi-MIS device and method of manufacturing the same |
-
1996
- 1996-04-25 JP JP8105494A patent/JP2991109B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-25 US US08/840,720 patent/US5920107A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5920107A (en) | 1999-07-06 |
| JPH09293798A (ja) | 1997-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6861303B2 (en) | JFET structure for integrated circuit and fabrication method | |
| JPH088351A (ja) | 半導体装置の製造方法 | |
| JPS62155552A (ja) | バイポ−ラ・トランジスタとｃｍｏｓトランジスタの同時製造方法 | |
| JPH04226064A (ja) | 半導体装置用の相互接続体及びその製造方法 | |
| JPH1084045A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07122657A (ja) | 半導体メモリとその製法 | |
| JP2003234423A (ja) | 半導体装置及びその製造方法 | |
| US7161210B2 (en) | Semiconductor device with source and drain regions | |
| JP3186043B2 (ja) | 半導体装置の製造方法 | |
| JP2991109B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2633104B2 (ja) | 半導体装置の製造方法 | |
| JPH08316335A (ja) | 半導体装置およびその製造方法 | |
| JP2611450B2 (ja) | 半導体集積回路及びその製造方法 | |
| JP2586395B2 (ja) | 半導体装置の製造方法 | |
| JPH08172139A (ja) | 半導体装置製造方法 | |
| JPH10163338A (ja) | 半導体装置とその製造方法 | |
| JP3326990B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH0575041A (ja) | Ｃｍｏｓ半導体装置 | |
| JPH09232457A (ja) | 半導体装置の製造方法 | |
| JPH056961A (ja) | 半導体装置の製造方法 | |
| JP2907141B2 (ja) | 半導体装置の製造方法 | |
| JPH0541516A (ja) | 半導体装置及び製造方法 | |
| JP3902412B2 (ja) | 半導体装置の製造方法 | |
| JPS62293665A (ja) | 半導体集積回路装置の製造方法 | |
| JP3164375B2 (ja) | トランジスタを形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |