JP2982326B2 - 直流帰還増幅器 - Google Patents
直流帰還増幅器Info
- Publication number
- JP2982326B2 JP2982326B2 JP3019606A JP1960691A JP2982326B2 JP 2982326 B2 JP2982326 B2 JP 2982326B2 JP 3019606 A JP3019606 A JP 3019606A JP 1960691 A JP1960691 A JP 1960691A JP 2982326 B2 JP2982326 B2 JP 2982326B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bipolar transistor
- base
- transistors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、直流帰還増幅器に関
し、特に、周波数特性およびＳ／Ｎ比を改善した直流帰
還増幅器の回路構成に関する。
し、特に、周波数特性およびＳ／Ｎ比を改善した直流帰
還増幅器の回路構成に関する。
【０００２】
【従来の技術】従来の直流帰還増幅器の一例の回路図を
図２に示す。この直流帰還増幅器は、図２に示すよう
に、出力端子１を出力とするバイポーラトランジスタ
（以後トランジスタと記す）Ｑ21および抵抗21からなる
エミッタ接地増幅器２、負荷抵抗Ｒ22、出力端子１およ
び基準電圧端子３を入力とするコンパレータ４、充電用
のコンデンサＣ、並びにトランジスタＱ22およびＱ23と
からなる。
図２に示す。この直流帰還増幅器は、図２に示すよう
に、出力端子１を出力とするバイポーラトランジスタ
（以後トランジスタと記す）Ｑ21および抵抗21からなる
エミッタ接地増幅器２、負荷抵抗Ｒ22、出力端子１およ
び基準電圧端子３を入力とするコンパレータ４、充電用
のコンデンサＣ、並びにトランジスタＱ22およびＱ23と
からなる。
【０００３】以下にこの直流帰還増幅器の動作の説明を
行なう。
行なう。
【０００４】この従来の直流帰還増幅器では、基準電圧
端子３の電位と出力端子１の電位との差電圧がコンパレ
ータ４の入力に印加される。このコンパレータ４は制御
端子５から入力される制御電圧によってオン・オフさ
れ、出力は電流出力形式で出力される。
端子３の電位と出力端子１の電位との差電圧がコンパレ
ータ４の入力に印加される。このコンパレータ４は制御
端子５から入力される制御電圧によってオン・オフさ
れ、出力は電流出力形式で出力される。
【０００５】コンデンサＣは、コンパレータ４がオン状
態の時、コンパレータ４への差電圧入力に応じて充電ま
たは放電される。ここで、制御端子５には所定のパルス
が入力され、このパルスがハイレベルであるかロウレベ
ルであるかに応じてコンパレータ４がオン状態またはオ
フ状態となる。
態の時、コンパレータ４への差電圧入力に応じて充電ま
たは放電される。ここで、制御端子５には所定のパルス
が入力され、このパルスがハイレベルであるかロウレベ
ルであるかに応じてコンパレータ４がオン状態またはオ
フ状態となる。
【０００６】コンパレータ４がオフ状態の時には、コン
デンサＣの電荷はトランジスタＱ22のベース電流で放電
されることになるが、トランジスタＱ22およびＱ23がダ
ーリントン構成となっているので、トランジスタＱ22の
ベース電流が非常に小さく、コンデンサＣの電位はホー
ルドされる。
デンサＣの電荷はトランジスタＱ22のベース電流で放電
されることになるが、トランジスタＱ22およびＱ23がダ
ーリントン構成となっているので、トランジスタＱ22の
ベース電流が非常に小さく、コンデンサＣの電位はホー
ルドされる。
【０００７】又、制御端子５への制御入力により、コン
パレータ４がオン状態にある時は、コンデンサＣには、
出力端子１と基準電圧端子３との間の電位差に応じてコ
ンパレータ４の出力からの充電電流または放電電流が流
れ、トランジスタＱ22のベース電位が変化する。
パレータ４がオン状態にある時は、コンデンサＣには、
出力端子１と基準電圧端子３との間の電位差に応じてコ
ンパレータ４の出力からの充電電流または放電電流が流
れ、トランジスタＱ22のベース電位が変化する。
【０００８】ここで、コンパレータ４並びにトランジス
タＱ22およびＱ23は直流的に負帰還回路を形成している
ため、制御端子５への入力パルスの数の増加に伴って出
力端子１の電位は限りなく基準電圧端子３の電位に近ず
くことになる。
タＱ22およびＱ23は直流的に負帰還回路を形成している
ため、制御端子５への入力パルスの数の増加に伴って出
力端子１の電位は限りなく基準電圧端子３の電位に近ず
くことになる。
【０００９】
【発明が解決しようとする課題】従来の直流帰還増幅器
では、上述のように直流帰還が形成されるが大きく２つ
の欠点があった。以下にその説明を行なう。
では、上述のように直流帰還が形成されるが大きく２つ
の欠点があった。以下にその説明を行なう。
【００１０】第１の欠点は、出力端子１にトランジスタ
Ｑ23のコレクタ・接地間の寄生容量が付くことによって
エミッタ接地増幅器２の周波数特性が劣化してしまうこ
とである。
Ｑ23のコレクタ・接地間の寄生容量が付くことによって
エミッタ接地増幅器２の周波数特性が劣化してしまうこ
とである。
【００１１】この寄生容量は、場合によっては３〜４ｐ
Ｆの値となり、負荷抵抗Ｒ22と相まって、エミッタ接地
増幅器２の電圧利得の−３ｄＢ遮断周波数が３〜５ＭＨ
ｚ程度となってしまうことがある。
Ｆの値となり、負荷抵抗Ｒ22と相まって、エミッタ接地
増幅器２の電圧利得の−３ｄＢ遮断周波数が３〜５ＭＨ
ｚ程度となってしまうことがある。
【００１２】第２の欠点は、トランジスタＱ22およびＱ
23が等価的に高利得のエミッタ接地増幅器を構成してい
るため、コンパレータ４並びにトランジスタＱ22および
Ｑ23で発生するノイズ成分が増幅されて出力端子１に表
れ、結果としてエミッタ接地増幅器２のＳ／Ｎ比を劣化
させてしまうことである。
23が等価的に高利得のエミッタ接地増幅器を構成してい
るため、コンパレータ４並びにトランジスタＱ22および
Ｑ23で発生するノイズ成分が増幅されて出力端子１に表
れ、結果としてエミッタ接地増幅器２のＳ／Ｎ比を劣化
させてしまうことである。
【００１３】以上の周波数特性およびＳ／Ｎ比の劣化
は、この直流帰還増幅器を、例えば画像信号処理部に用
いた場合、画質の劣化を招くこととなり、大きな問題で
ある。
は、この直流帰還増幅器を、例えば画像信号処理部に用
いた場合、画質の劣化を招くこととなり、大きな問題で
ある。
【００１４】本発明は、従来の直流帰還増幅器が持つ上
記の２つの欠点を大幅に改善することを目的とする。
記の２つの欠点を大幅に改善することを目的とする。
【００１５】
【課題を解決するための手段】本発明の直流帰還増幅器
は、第１及び第２のバイポーラトランジスタを有し、そ
れぞれのトランジスタのエミッタ間には第１の抵抗が接
続され、それぞれのトランジスタのベースを入力とし、
少なくとも一方のトランジスタのコレクタと負荷回路と
の接続点を出力とする差動増幅器と、第３および第４の
バイポーラトランジスタと、これらのトランジスタのそ
れぞれのエミッタと接地との間に接続された第２および
第３の抵抗とを有し、前記第３のバイポーラトランジス
タのコレクタが前記第１のバイポーラトランジスタのエ
ミッタに接続され、前記第４のバイポーラトランジスタ
のコレクタが前記第２のバイポーラトランジスタのエミ
ッタに接続されて前記差動増幅器に定電流を供給する定
電流源と、動作状態が外部からの制御信号によって制御
され、前記差動増幅器の出力と外部からの基準電位を入
力として比較するコンパレータと、一端が接地に接続さ
れた容量とを含み、前記コンパレータは、第１の入力に
は前記外部からの基準電位が入力され、第２の入力には
前記差動増幅器の出力が入力され、出力が前記容量の他
端と前記第３のバイポーラトランジスタのベースと前記
第４のバイポーラトランジスタのベースとに接続されて
いることを特徴とする。
は、第１及び第２のバイポーラトランジスタを有し、そ
れぞれのトランジスタのエミッタ間には第１の抵抗が接
続され、それぞれのトランジスタのベースを入力とし、
少なくとも一方のトランジスタのコレクタと負荷回路と
の接続点を出力とする差動増幅器と、第３および第４の
バイポーラトランジスタと、これらのトランジスタのそ
れぞれのエミッタと接地との間に接続された第２および
第３の抵抗とを有し、前記第３のバイポーラトランジス
タのコレクタが前記第１のバイポーラトランジスタのエ
ミッタに接続され、前記第４のバイポーラトランジスタ
のコレクタが前記第２のバイポーラトランジスタのエミ
ッタに接続されて前記差動増幅器に定電流を供給する定
電流源と、動作状態が外部からの制御信号によって制御
され、前記差動増幅器の出力と外部からの基準電位を入
力として比較するコンパレータと、一端が接地に接続さ
れた容量とを含み、前記コンパレータは、第１の入力に
は前記外部からの基準電位が入力され、第２の入力には
前記差動増幅器の出力が入力され、出力が前記容量の他
端と前記第３のバイポーラトランジスタのベースと前記
第４のバイポーラトランジスタのベースとに接続されて
いることを特徴とする。
【００１６】
【実施例】次に、本発明の最適な実施例について、図面
を参照して説明する。図１は、本発明の一実施例の回路
図である。
を参照して説明する。図１は、本発明の一実施例の回路
図である。
【００１７】本実施例は、図１に示すように、差動増幅
器６，定電流源７，コンパレータ４およびベース電流供
給回路８からなる。
器６，定電流源７，コンパレータ４およびベース電流供
給回路８からなる。
【００１８】差動増幅器６は、トランジスタＱ1 および
Ｑ2 ，エミッタ間抵抗Ｒ1 並びに負荷抵抗Ｒ2 から構成
されている。定電流源７は、トランジスタＱ3 およびＱ
4 並びに抵抗Ｒ3 およびＲ4 とからなる。
Ｑ2 ，エミッタ間抵抗Ｒ1 並びに負荷抵抗Ｒ2 から構成
されている。定電流源７は、トランジスタＱ3 およびＱ
4 並びに抵抗Ｒ3 およびＲ4 とからなる。
【００１９】コンパレータ４およびコンデンサＣは、直
流帰還部を構成している。ここで、コンパレータ４は、
トランジスタＱ9 とＱ10からなる差動対，トランジスタ
Ｑ11およびＱ12からなる能動負荷，トランジスタＱ13お
よびＱ14からなる電流源，トランジスタＱ9 およびＱ10
のエミッタ間抵抗Ｒ6 ，トランジスタＱ10のベース抵抗
Ｒ7 からなっている。
流帰還部を構成している。ここで、コンパレータ４は、
トランジスタＱ9 とＱ10からなる差動対，トランジスタ
Ｑ11およびＱ12からなる能動負荷，トランジスタＱ13お
よびＱ14からなる電流源，トランジスタＱ9 およびＱ10
のエミッタ間抵抗Ｒ6 ，トランジスタＱ10のベース抵抗
Ｒ7 からなっている。
【００２０】このコンパレータ４の一方の入力には、基
準電圧端子３に印加された電位が直接入力され、また他
方の入力には、この直流帰還増幅器の出力端子１の出力
電圧が、トランジスタＱ15と抵抗Ｒ8 とからなるバッフ
ァ回路を介して入力されている。
準電圧端子３に印加された電位が直接入力され、また他
方の入力には、この直流帰還増幅器の出力端子１の出力
電圧が、トランジスタＱ15と抵抗Ｒ8 とからなるバッフ
ァ回路を介して入力されている。
【００２１】コンパレータ４の出力は、トランジスタＱ
9 のコレクタとトランジスタＱ10のコレクタとの接続点
であり、従来の直流帰還増幅器と同様に、電流出力形式
の構成となっている。
9 のコレクタとトランジスタＱ10のコレクタとの接続点
であり、従来の直流帰還増幅器と同様に、電流出力形式
の構成となっている。
【００２２】このコンパレータ４は、制御端子５に印加
される制御入力によってオン・オフされる。
される制御入力によってオン・オフされる。
【００２３】今、例えば、制御端子５の制御入力に応じ
て、コンパレータ４がオフ状態（トランジスタＱ13およ
びＱ14がオフ状態）にある時、コンデンサＣの電荷はト
ランジスタＱ3 およびＱ4 のベース電流で放電されるこ
とになる。
て、コンパレータ４がオフ状態（トランジスタＱ13およ
びＱ14がオフ状態）にある時、コンデンサＣの電荷はト
ランジスタＱ3 およびＱ4 のベース電流で放電されるこ
とになる。
【００２４】しかし、本実施例では、トランジスタＱ3
およびＱ4 のベースには、トランジスタＱ5 ，Ｑ6 ，Ｑ
7 およびＱ8 並びに抵抗Ｒ5 からなるベース電流供給回
路８が備えられているので、見掛け上、コンデンサＣか
らの放電電流が極めて小さくなってコンデンサＣの電位
（節点９の電位）はホールド状態となる。
およびＱ4 のベースには、トランジスタＱ5 ，Ｑ6 ，Ｑ
7 およびＱ8 並びに抵抗Ｒ5 からなるベース電流供給回
路８が備えられているので、見掛け上、コンデンサＣか
らの放電電流が極めて小さくなってコンデンサＣの電位
（節点９の電位）はホールド状態となる。
【００２５】次に、制御端子５への制御入力によりコン
パレータ４がオン状態（トランジスタＱ13およびＱ14が
オン状態）になっている時は、コンデンサＣには、コン
パレータ４の入力電圧、すなわち基準電圧端子３とトラ
ンジスタＱ15のエミッタの電位との電位差に応じて、コ
ンパレータ４から充電電流または放電電流が流れ、コン
デンサＣの電位が変化することになる。
パレータ４がオン状態（トランジスタＱ13およびＱ14が
オン状態）になっている時は、コンデンサＣには、コン
パレータ４の入力電圧、すなわち基準電圧端子３とトラ
ンジスタＱ15のエミッタの電位との電位差に応じて、コ
ンパレータ４から充電電流または放電電流が流れ、コン
デンサＣの電位が変化することになる。
【００２６】このコンデンサＣの電位は、差動増幅器６
の定電流源７を構成するトランジスタＱ3 およびＱ4 の
ベースに加わり、２つのトランジスタのコレクタ電流を
増減させ、これによって差動増幅器６の出力端子１の電
位を変化させる。
の定電流源７を構成するトランジスタＱ3 およびＱ4 の
ベースに加わり、２つのトランジスタのコレクタ電流を
増減させ、これによって差動増幅器６の出力端子１の電
位を変化させる。
【００２７】このようにして、差動増幅器６，コンパレ
ータ４およびベース電流供給回路８によって直流帰還回
路が形成される。
ータ４およびベース電流供給回路８によって直流帰還回
路が形成される。
【００２８】ここで、制御端子５の制御入力として、パ
ルス波形の入力電圧を印加すると、コンデンサＣが充放
電を繰り返しし、コンパレータ４の２つの入力（基準電
圧端子３およびトランジスタＱ10のベース）の電位が一
致するように直流帰還が掛かる。
ルス波形の入力電圧を印加すると、コンデンサＣが充放
電を繰り返しし、コンパレータ４の２つの入力（基準電
圧端子３およびトランジスタＱ10のベース）の電位が一
致するように直流帰還が掛かる。
【００２９】本実施例は大きく以下の利点を持つ。第１
に、本実施例では、出力端子１にはハイインピーダンス
のトランジスタＱ15のベースが接続されているだけであ
る。従って、従来の直流帰還増幅器で問題になった出力
端子１の寄生容量が非常に小さくなるので、差動増幅器
６のゲインの−３ｄＢ遮断周波数の低下が少なく、周波
数特性の優れた直流帰還増幅器を実現することができ
る。
に、本実施例では、出力端子１にはハイインピーダンス
のトランジスタＱ15のベースが接続されているだけであ
る。従って、従来の直流帰還増幅器で問題になった出力
端子１の寄生容量が非常に小さくなるので、差動増幅器
６のゲインの−３ｄＢ遮断周波数の低下が少なく、周波
数特性の優れた直流帰還増幅器を実現することができ
る。
【００３０】第２に、定電流源７を構成するトランジス
タＱ3 およびＱ4 のベースが節点９を介してコンデンサ
Ｃの一方の端子に接続されているので、節点９に生ずる
雑音成分を小さくすることができる。
タＱ3 およびＱ4 のベースが節点９を介してコンデンサ
Ｃの一方の端子に接続されているので、節点９に生ずる
雑音成分を小さくすることができる。
【００３１】又、たとえ節点９に小さな雑音が発生した
としても、負荷抵抗Ｒ2 に対する抵抗Ｒ3 およびＲ4 の
値の比を小さくすることによって、節点９の雑音成分は
トランジスタＱ3 およびＱ4 を介しても増幅されないで
済む。従って、従来問題となった増幅器２でのＳ／Ｎ比
の劣化は本実施例では問題にならず、Ｓ／Ｎ比の優れた
直流帰還増幅器が得られる。
としても、負荷抵抗Ｒ2 に対する抵抗Ｒ3 およびＲ4 の
値の比を小さくすることによって、節点９の雑音成分は
トランジスタＱ3 およびＱ4 を介しても増幅されないで
済む。従って、従来問題となった増幅器２でのＳ／Ｎ比
の劣化は本実施例では問題にならず、Ｓ／Ｎ比の優れた
直流帰還増幅器が得られる。
【００３２】
【発明の効果】以上説明したように、本発明は、差動増
幅器の出力と基準電位とを入力とし、出力が差動増幅器
の定電流源を構成するトランジスタのベースおよび一端
が接地された容量の他端に接続されたコンパレータを有
している。
幅器の出力と基準電位とを入力とし、出力が差動増幅器
の定電流源を構成するトランジスタのベースおよび一端
が接地された容量の他端に接続されたコンパレータを有
している。
【００３３】このことによって、本発明によれば、従来
の直流帰還増幅器に比べて周波数特性が良く、Ｓ／Ｎ比
の良好な直流帰還増幅器を提供することができる。
の直流帰還増幅器に比べて周波数特性が良く、Ｓ／Ｎ比
の良好な直流帰還増幅器を提供することができる。
【図１】本発明の実施例の回路図である。
【図２】従来の直流帰還増幅器の回路図である。
１ 出力端子 ２ エミッタ接地増幅器 ３ 基準電圧端子 ４ コンパレータ ５ 制御端子 ６ 差動増幅器 ７ 定電流源 ８ ベース電流供給回路 ９ 節点
Claims (2)
- 【請求項１】 第１および第２のバイポーラトランジス
タを有し、それぞれのトランジスタのエミッタ間には第
１の抵抗が接続され、それぞれのトランジスタのベース
を入力とし、少なくとも一方のトランジスタのコレクタ
と負荷回路との接続点を出力とする差動増幅器と、第３
および第４のバイポーラトランジスタと、これらのトラ
ンジスタのそれぞれのエミッタと接地との間に接続され
た第２および第３の抵抗とを有し、前記第３のバイポー
ラトランジスタのコレクタが前記第１のバイポーラトラ
ンジスタのエミッタに接続され、前記第４のバイポーラ
トランジスタのコレクタが前記第２のバイポーラトラン
ジスタのエミッタに接続されて前記差動増幅器に定電流
を供給する定電流源と、動作状態が外部からの制御信号
によって制御され、前記差動増幅器の出力と外部からの
基準電位を入力として比較するコンパレータと、一端が
接地に接続された容量とを含み、前記コンパレータは、
第１の入力には前記外部からの基準電位が入力され、第
２の入力には前記差動増幅器の出力が入力され、出力が
前記容量の他端と前記第３のバイポーラトランジスタの
ベースと前記第４のバイポーラトランジスタのベースと
に接続されていることを特徴とする直流帰還増幅器。 - 【請求項２】 請求項１記載の直流帰還増幅器におい
て、エミッタが第４の抵抗を介して接地され、ベースが
前記第３および第４のバイポーラトランジスタのベース
に接続された第５のバイポーラトランジスタと、エミッ
タが前記第５のバイポーラトランジスタのコレクタに接
続され、コレクタが高位側電源端子に接続された第６の
バイポーラトランジスタと、前記第１，２，３，４，５
および６のバイポーラトランジスタとは反対導電型の第
７および第８のバイポーラトランジスタを有し、シンク
電流が前記第６のバイポーラトランジスタのベースから
入力されて前記第５のバイポーラトランジスタのベース
に電流出力を供給する電流ミラー回路とからなるベース
電流供給回路を備えたことを特徴とする直流帰還増幅回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019606A JP2982326B2 (ja) | 1991-02-13 | 1991-02-13 | 直流帰還増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3019606A JP2982326B2 (ja) | 1991-02-13 | 1991-02-13 | 直流帰還増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04258005A JPH04258005A (ja) | 1992-09-14 |
| JP2982326B2 true JP2982326B2 (ja) | 1999-11-22 |
Family
ID=12003860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3019606A Expired - Lifetime JP2982326B2 (ja) | 1991-02-13 | 1991-02-13 | 直流帰還増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982326B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2714548B1 (fr) * | 1993-12-23 | 1996-03-15 | Sgs Thomson Microelectronics | Amplificateur à correction de tension de décalage. |
| JP4728737B2 (ja) * | 2005-08-17 | 2011-07-20 | Ｎｅｃエンジニアリング株式会社 | 振幅制御回路 |
-
1991
- 1991-02-13 JP JP3019606A patent/JP2982326B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04258005A (ja) | 1992-09-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| US4446443A (en) | Amplifier having reduced power dissipation and improved slew rate | |
| US4255716A (en) | Automatic gain control circuit | |
| JP2982326B2 (ja) | 直流帰還増幅器 | |
| JP3852866B2 (ja) | 高周波電力増幅器 | |
| JP4427198B2 (ja) | 半導体集積回路 | |
| JP2652991B2 (ja) | 直流帰還増幅器 | |
| JP3129531B2 (ja) | 広帯域増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| JP3036756B2 (ja) | 発振回路 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JPH05152871A (ja) | 直流帰還増幅器 | |
| JPH0326565B2 (ja) | ||
| JPH05327380A (ja) | 増幅器 | |
| JP3164337B2 (ja) | パルス信号増幅回路 | |
| JPH06303037A (ja) | 包絡線検波回路 | |
| JP2752019B2 (ja) | 液晶表示装置用ガンマ補正回路 | |
| JPH01268302A (ja) | 増幅回路 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPH10341119A (ja) | 差動増幅回路 | |
| JPH0514577Y2 (ja) | ||
| JPH063856B2 (ja) | Ａｇｃ回路 | |
| JP3000737B2 (ja) | 出力バッファ回路 | |
| JPS6234166B2 (ja) | ||
| JPH0239128B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990824 |