JP2981385B2 - チップ部品型ledの構造及びその製造方法 - Google Patents
チップ部品型ledの構造及びその製造方法Info
- Publication number
- JP2981385B2 JP2981385B2 JP5299255A JP29925593A JP2981385B2 JP 2981385 B2 JP2981385 B2 JP 2981385B2 JP 5299255 A JP5299255 A JP 5299255A JP 29925593 A JP29925593 A JP 29925593A JP 2981385 B2 JP2981385 B2 JP 2981385B2
- Authority
- JP
- Japan
- Prior art keywords
- led
- chip
- component type
- led chip
- chip component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
Landscapes
- Led Device Packages (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Die Bonding (AREA)
Description
のバックライト、各種携帯機器のインジケータ、照光ス
イッチ、OA機器用光源等として利用される表面実装用
LEDランプの構造及びその製造方法に関する。
提案されている。
ップ部品型LEDの構造の一例を示している。
線リードフレーム51,52の先端部分51a、52a
が対向配置され、一方の金属線リードフレーム51の先
端部分51aにLEDチップ53が載置されて、このL
EDチップ53の一方の電極と金属線リードフレーム5
1の先端部分51aとが導電性ペースト54によって接
続されている。また、LEDチップ53の他方の電極と
他方の金属線リードフレーム52の先端部分52aと
は、金属細線55によって接続されている。そして、こ
れらLEDチップ53と金属細線55と両金属線リード
フレーム51,52の先端部分51a、52aとが、透
明樹脂56にて一体的に封止された構造となっている。
は、基板60上に一対の金属層61,62がパターン形
成され、一方の金属層61の先端部分61aにLEDチ
ップ63が載置されて、このLEDチップ63の一方の
電極と金属層61の先端部分61aとが導電性ペースト
64によって接続されている。また、LEDチップ63
の他方の電極と他方の金属層62の先端部分62aと
は、金属細線65によって接続されている。そして、こ
れらLEDチップ63と金属細線65と両金属層61,
62の先端部分61a、62aとが、透明樹脂66にて
一体的に封止された構造となっている。
属線リードフレーム51,52、若しくは金属層を有す
る基板61,62、LEDチップ53,63、金属細線
55,65、透明樹脂56,66によって構成されてい
る。
型LEDは、その構造上、以下に示す問題点を有してい
る。
フレーム51,52、あるいは基板上の金属層61,6
2の一方にLEDチップ53,63を導電性ペースト5
4,64で接続し、他方の金属線リードフレーム52,
62とLEDチップ53,63とを金属細線55,65
で接続し、さらに金属細線やLEDチップ53,63を
保護するため、これら全体を透明樹脂56,66で封止
している。そのため、全体の大きさは、最低限でもLE
Dチップ53,63に対して、厚み方向で2〜3倍、縦
及び横方向で2〜5倍程度の大きなものとなる。
各構成部品も小型化しているが、その反面、機械的、熱
的強度が弱くなっている。つまり、金属細線55.65
は通常20〜30μの太さであり、はんだ付けや実装さ
れた基板の反り等の外的なストレスあるいは熱ストレス
で金属細線が断線する場合がある。
加工費等の増大につながる。
たものであり、その目的は、LEDチップとほぼ同程度
の大きさであって、金属細線を用いずに部品を構成する
ため信頼性に優れ、かつ低コスト化を図ったチップ部品
型LEDを提供することを目的とする。
め、本発明の請求項1に係わるチップ部品型LEDは、
導電性の金属層が形成された2枚の絶縁基板が、その金
属層側を内側に向けて、LEDチップの両電極を挟み込
むようにして対向配置され、これら金属層と前記LED
チップの各電極とが導電性ペーストやはんだバンプ等で
接続され、かつ前記金属層間に透光性の樹脂が充填され
て前記LEDチップが封止された構造とする。
Dを製造するための請求項2に係わる製造方法は、絶縁
基板の一側部を介して基板の両面に導電性の金属層が形
成されるとともに、このように形成された2枚の絶縁基
板を、その金属層側を内側に向けて、LEDチップの両
電極を挟み込むようにして対向配置し、これら金属層と
前記LEDチップの各電極とを導電性ペーストやはんだ
バンプ等で接続し、前記金属層間に透光性の樹脂を充填
して前記LEDチップを封止するものである。また、請
求項1に係わるチップ部品型LEDを製造するための請
求項3に係わる製造方法は、絶縁基板に形成されたスル
ーホールを介して基板の両面に導電性の金属層が形成さ
れるとともに、このように形成された2枚の絶縁基板
を、その金属層側を内側に向けて、LEDチップの両電
極を挟み込むようにして対向配置し、これら金属層と前
記LEDチップの各電極とを導電性ペーストやはんだバ
ンプ等で接続し、前記金属層間に透光性の樹脂を充填し
て前記LEDチップを封止し、この後、前記両絶縁基板
をスルーホール部分で切断することにより、このスルー
ホール部分の導電性ペーストやはんだ等が他基板への新
たな接続面となるものである。
品型LEDは、LEDチップの両電極を挟むようにして
2枚の導電性金属板が対向配置され、これら金属板と前
記LEDチップの各電極とが導電性ペーストやはんだバ
ンプ等で接続され、かつ前記金属板間に透光性の樹脂が
充填されて前記LEDチップが封止された構造とする。
Dを製造するための請求項5に係わる製造方法は、一面
に導電性の金属層が形成された2枚の保持基板を、その
金属層側を内側に向けて、LEDチップの両電極を挟み
込むようにして対向配置し、これら金属層と前記LED
チップの各電極とを導電性ペーストやはんだバンプ等で
接続し、前記金属層間に透光性の樹脂を充填して前記L
EDチップを封止し、この後、前記保持基板を除去する
ものである。
Dは、請求項1または請求項4の構造において、LED
チップを複数個配したものである。
Dは、請求項6の構造において、複数個のLEDチップ
の少なくとも1つの電極に対向する箇所に絶縁部を設け
てなることを特徴とするものである。
の金属板を、LEDチップの両電極を挟んで対向配置し
たことにより、絶縁基板若しくは金属板の外周形状は、
LEDチップがこの絶縁基板間若しくは金属板間に充填
された樹脂により封止されればよいので、LEDチップ
の周囲形状より若干大きい程度でよい。つまり、本発明
のチップ部品型LEDは、その厚み方向の寸法がLED
チップの厚みに両絶縁基板若しくは両金属板の厚みを加
えた寸法となり、縦及び横方向の寸法がLEDチップの
周囲形状より若干大径に形成された絶縁基板若しくは金
属板の縦及び横方向の寸法となる。
の寸法は、厚み方向でLEDチップの2倍以内、縦及び
横方向でLEDチップの1.5〜3倍以内が実現でき
る。具体的には、1.0×0.5×0.5tmmの形状
が可能となる。
属細線を用いずに導電ペーストやはんだバンプ等でLE
Dチップを両電極部に固定しているので、外的ストレス
や熱的ストレスの影響を受けにくい構造となる。
電極部に対向する箇所を絶縁部または導電部と任意に形
成することによって、様々な回路構成のチップ部品型L
EDを実現できる。
明する。
造の一例を示している。
EDは、LEDチップ1の両電極1a,1bを挟み込む
ようにして2枚の導電性金属板2,2が対向配置され、
これら導電性金属板2,2とLEDチップ1の各電極1
a,1bとが導電性ペーストやはんだバンプ等(以下、
導電性ペースト等という)4で接続され、かつ導電性金
属板2,2間に透光性の樹脂5が充填されてLEDチッ
プ1が封止された構造となっている。
の一側部を介して両面に金属層11が形成されたもので
ある。なお、図中の符号12は導電性ペーストである。
造方法について、図2乃至図13を参照して説明する。
るいはセラミックス等の絶縁物からなる絶縁基板10の
両面に金属層11を形成するのであるが、この絶縁基板
10には、図2に示すように、一定間隔を置いて縦長の
スルーホール(開口部)13,13・・・が形成されて
いる。
を行うことにより、スルーホール13,13・・・を介
して絶縁基板10の両面に、Au,Ag,Ni,Cu,
Pd等の金属層11を形成する(図2乃至図4参照)。
そして後、スルーホール13,13・・・を導電性ペー
スト等12で穴埋めする(図5参照)。
一方の面の金属層11上に、適当な間隔を存して複数個
の導電性ペースト等4,4・・・を形成し、この各導電
性ペースト等4,4・・・上にLEDチップ1,1・・
・をそれぞれ配置する。そして、導電性ペースト等4,
4・・・で金属層11と各LEDチップ1,1・・・の
一方の電極とをそれぞれボンディングする(図6及び図
7参照)。
した絶縁基板10の上部に、同じく複数個の導電性ペー
スト等4,4・・・を形成した別の絶縁基板10を対向
させ、各導電性ペースト等4,4・・・と各LEDチッ
プ1,1・・・の他方の電極とを合わせるようにして配
置する(図8及び図9)。
ことにより、導電性ペースト等4,4・・・を溶融、硬
化させることによって各LEDチップ1,1・・・の両
電極と各保持基板10,10の各金属層11,11とを
接続する(図9参照)。
ばガラスクロステープで密封した後、両絶縁基板10,
10間に透光性の樹脂5を充填して、各LEDチップ
1,1・・・を封止する(図10参照)。
うに、絶縁基板10,10を縦方向(スルーホール13
の中央部)及び横方向に切断して、図1に示すチップ部
品型LEDを得るものである。これにより、スルーホー
ル13に充填されていた導電性ペースト等12,12・
・・の部分が、図示しない他の基板等への新たな接続面
となる。
他の構造の一例を示している。
EDは、LEDチップ21の両電極21a,21bを挟
み込むようにして2枚の導電性金属板22,22が対向
配置され、これら導電性金属板22,22とLEDチッ
プ21の各電極21a,21bとが導電性ペーストやは
んだバンプ等(以下、導電性ペースト等という)24で
接続され、かつ導電性金属板22,22間に透光性の樹
脂25が充填されてLEDチップ21が封止された構造
となっている。
造方法について、図15乃至図23を参照して説明す
る。
0の片面に、メッキ、蒸着等により、Au,Ag,N
i,Cu,Pd等の金属層(導電性金属板)22を形成
する(図15参照)。この金属層22の厚みは、5〜5
00μ程度が望ましい。
金属層22上に、適当な間隔を存して複数個の導電性ペ
ースト等24,24・・・を形成し、この各導電性ペー
スト等24,24・・・上にLEDチップ21,21・
・・をそれぞれ配置する。そして、導電性ペースト等2
4,24・・・で金属層22と各LEDチップ21,2
1・・・の一方の電極とをそれぞれボンディングする
(図16及び図17参照)。
配置した保持基板30の上部に、同じく複数個の導電性
ペースト等24,24・・・を形成した別の保持基板3
0を、その金属層22側を各LEDチップ21,21・
・・側に向けて対向させ、各導電性ペースト等24,2
4・・・と各LEDチップ21,21・・・の他方の電
極とを合わせるようにして配置する(図18及び図1
9)。
ことにより、導電性ペースト等24,24・・・を溶
融、硬化させることによって各LEDチップ21,21
・・・の両電極と各保持基板30,30の各金属層2
2,22とを接続する(図19参照)。
ばガラスクロステープで閉じた後、両保持基板30,3
0間に透光性の樹脂25を充填して、各LEDチップ2
1,21・・・を封止する(図20参照)。
うに、保持基板30,30を縦方向及び横方向に切断し
て、1個分のチップ部品型LEDとする。
させる溶剤や加熱等にて、保持基板30,30を除去す
る。例えば、アセトン,ベンゾール等でアクリル樹脂を
溶解させて、両金属層(電極部)22,22のみを残
す。このとき、封止樹脂としてはアセトン、ベンゾール
に侵されないエポキシ樹脂やフェノール樹脂等を選択す
る。つまり、LEDチップを保護する封止材を侵さない
溶剤又は加熱方法で、両金属層22,22を保護する基
板を除去することにより、LEDチップの両金属層2
2,22を出現させる。
EDを得ることができるものである。
低い樹脂を用いれば、加熱及び洗浄することで保持基板
30を除去することが可能である。また、機械加工によ
って除去してもよい。
板30を除去して金属層22のみとしているが、最初か
ら金属層22のみで図14に示すチップ部品型LEDを
製造することも可能である。ただし、LEDチップ21
を多数個配置して量産性を考慮した製造を行おうとする
と、その分金属層22の面積を広くする必要がある。し
かしながら、上記したように金属層22の厚みが5〜5
00μと薄いため、面積を広くすると変形等を生じてL
EDチップ21を均一に挟み込めないといった問題を生
じることになる。そのため、量産性を考慮するならば、
上記したように保持基板30を用いるのがより好ましい
方法である。
チップ部品型LEDを示す図で、(a),(b),
(c)はそれぞれ側面図、底面図及び上面図である。
複数のLEDチップ21を有したものであり、アノード
がすべて導電性金属板22によって共通とされる一方、
カソードは、絶縁部40を有する導電性金属板22によ
って個別に分離されている。この実施例の回路図は図2
5の(a)に相当するものである。
部40を任意に形成する、或いはLEDチップ21の向
きを反対にする等によって、図25(b)乃至(d)に
示すような回路構成のチップ部品型LEDが得られる。
チップの両電極を挟むようにして2枚の絶縁基板若しく
は金属板を対向配置し、これら絶縁基板若しくは金属板
とLEDチップの各電極とを導電性ペーストやはんだバ
ンプ等で接続し、かつ絶縁基板間若しくは金属板間に透
光性の樹脂を充填してLEDチップを封止した構造とし
たので、厚み方向でLEDチップの2倍以内、縦及び横
方向でLEDチップの1.5〜3倍以内の極小のチップ
部品型LEDを実現することができる。また、従来のチ
ップ部品型LEDで用いられていた金属細線を用いず、
強固な導電性ペースト等でLEDチップを固着している
ので、外的応力及び熱応力に強く、信頼性の高いチップ
部品型LEDが得られるとともに、コストの低減をも図
ることができる。
の対向する箇所に絶縁部を設けることによって、任意の
回路構成のチップ部品型LEDを実現できる。
実施例を示す正面図である。
順を説明する図である。
順を説明する図である。
順を説明する図である。
順を説明する図である。
順を説明する図である。
順を説明する図である。
順を説明する図である。
順を説明する図である。
手順を説明する図である。
手順を説明する図である。
手順を説明する図である。
手順を説明する図である。
他の実施例を示す正面図である。
の手順を説明する図である。
の手順を説明する図である。
の手順を説明する図である。
の手順を説明する図である。
の手順を説明する図である。
の手順を説明する図である。
の手順を説明する図である。
の手順を説明する図である。
の手順を説明する図である。
発明に係わるチップ部品型LEDのさらに他の実施例の
側面図、底面図及び上面図である。
るチップ部品型LEDのさらに他の実施例の回路構成図
である。
す正面図である。
示す正面図である。
Claims (7)
- 【請求項1】 導電性の金属層が形成された2枚の絶縁
基板が、その金属層側を内側に向けて、LEDチップの
両電極を挟み込むようにして対向配置され、これら金属
層と前記LEDチップの各電極とが導電性ペーストやは
んだバンプ等で接続され、かつ前記金属層間に透光性の
樹脂が充填されて前記LEDチップが封止されたことを
特徴とするチップ部品型LEDの構造。 - 【請求項2】 絶縁基板の一側部を介して基板の両面に
導電性の金属層が形成されるとともに、このように形成
された2枚の絶縁基板を、その金属層側を内側に向け
て、LEDチップの両電極を挟み込むようにして対向配
置し、これら金属層と前記LEDチップの各電極とを導
電性ペーストやはんだバンプ等で接続し、前記金属層間
に透光性の樹脂を充填して前記LEDチップを封止する
ことを特徴とするチップ部品型LEDの製造方法。 - 【請求項3】 絶縁基板に形成されたスルーホールを介
して基板の両面に導電性の金属層が形成されるととも
に、このように形成された2枚の絶縁基板を、その金属
層側を内側に向けて、LEDチップの両電極を挟み込む
ようにして対向配置し、これら金属層と前記LEDチッ
プの各電極とを導電性ペーストやはんだバンプ等で接続
し、前記金属層間に透光性の樹脂を充填して前記LED
チップを封止し、この後、前記両絶縁基板をスルーホー
ル部分で切断することにより、このスルーホール部分の
導電性ペーストやはんだバンプ等が他基板への新たな接
続面となることを特徴とするチップ部品型LEDの製造
方法。 - 【請求項4】 LEDチップの両電極を挟むようにして
2枚の導電性金属板が対向配置され、これら金属板と前
記LEDチップの各電極とが導電性ペーストやはんだバ
ンプ等で接続され、かつ前記金属板間に透光性の樹脂が
充填されて前記LEDチップが封止されたことを特徴と
するチップ部品型LEDの構造。 - 【請求項5】 一面に導電性の金属層が形成された2枚
の保持基板を、その金属層側を内側に向けて、LEDチ
ップの両電極を挟み込むようにして対向配置し、これら
金属層と前記LEDチップの各電極とを導電性ペースト
やはんだバンプ等で接続し、前記金属層間に透光性の樹
脂を充填して前記LEDチップを封止し、この後、前記
保持基板を除去することを特徴とするチップ部品型LE
Dの製造方法。 - 【請求項6】 請求項1または請求項4に記載のチップ
部品型LEDの構造において、前記LEDチップを複数
個配してなることを特徴とするチップ部品型LEDの構
造。 - 【請求項7】 前記導電性金属層が形成された絶縁基板
または、導電性金属板は、前記複数個のLEDチップの
少なくとも1つの電極に対向する箇所に絶縁部を有して
なることを特徴とする請求項6に記載のチップ部品型L
EDの構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5299255A JP2981385B2 (ja) | 1993-09-06 | 1993-11-30 | チップ部品型ledの構造及びその製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5-221230 | 1993-09-06 | ||
JP22123093 | 1993-09-06 | ||
JP5299255A JP2981385B2 (ja) | 1993-09-06 | 1993-11-30 | チップ部品型ledの構造及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07122787A JPH07122787A (ja) | 1995-05-12 |
JP2981385B2 true JP2981385B2 (ja) | 1999-11-22 |
Family
ID=26524170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5299255A Expired - Fee Related JP2981385B2 (ja) | 1993-09-06 | 1993-11-30 | チップ部品型ledの構造及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2981385B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150176779A1 (en) * | 2013-12-20 | 2015-06-25 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component mounting system, electronic component mounting method, and electronic component mounting machine |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8525314B2 (en) * | 2004-11-03 | 2013-09-03 | Tessera, Inc. | Stacked packaging improvements |
US8058101B2 (en) | 2005-12-23 | 2011-11-15 | Tessera, Inc. | Microelectronic packages and methods therefor |
JP5162979B2 (ja) * | 2007-06-28 | 2013-03-13 | 日亜化学工業株式会社 | 発光装置 |
JP5091846B2 (ja) * | 2008-12-08 | 2012-12-05 | 株式会社東芝 | 光半導体装置及び光半導体装置の製造方法 |
US8482111B2 (en) | 2010-07-19 | 2013-07-09 | Tessera, Inc. | Stackable molded microelectronic packages |
US9159708B2 (en) | 2010-07-19 | 2015-10-13 | Tessera, Inc. | Stackable molded microelectronic packages with area array unit connectors |
KR101075241B1 (ko) | 2010-11-15 | 2011-11-01 | 테세라, 인코포레이티드 | 유전체 부재에 단자를 구비하는 마이크로전자 패키지 |
US20120146206A1 (en) | 2010-12-13 | 2012-06-14 | Tessera Research Llc | Pin attachment |
KR101128063B1 (ko) | 2011-05-03 | 2012-04-23 | 테세라, 인코포레이티드 | 캡슐화 층의 표면에 와이어 본드를 구비하는 패키지 적층형 어셈블리 |
US8618659B2 (en) | 2011-05-03 | 2013-12-31 | Tessera, Inc. | Package-on-package assembly with wire bonds to encapsulation surface |
US9105483B2 (en) | 2011-10-17 | 2015-08-11 | Invensas Corporation | Package-on-package assembly with wire bond vias |
US8946757B2 (en) | 2012-02-17 | 2015-02-03 | Invensas Corporation | Heat spreading substrate with embedded interconnects |
US8372741B1 (en) | 2012-02-24 | 2013-02-12 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US9349706B2 (en) | 2012-02-24 | 2016-05-24 | Invensas Corporation | Method for package-on-package assembly with wire bonds to encapsulation surface |
US8835228B2 (en) | 2012-05-22 | 2014-09-16 | Invensas Corporation | Substrate-less stackable package with wire-bond interconnect |
US9391008B2 (en) | 2012-07-31 | 2016-07-12 | Invensas Corporation | Reconstituted wafer-level package DRAM |
US9502390B2 (en) | 2012-08-03 | 2016-11-22 | Invensas Corporation | BVA interposer |
US8975738B2 (en) | 2012-11-12 | 2015-03-10 | Invensas Corporation | Structure for microelectronic packaging with terminals on dielectric mass |
US8878353B2 (en) | 2012-12-20 | 2014-11-04 | Invensas Corporation | Structure for microelectronic packaging with bond elements to encapsulation surface |
US9136254B2 (en) | 2013-02-01 | 2015-09-15 | Invensas Corporation | Microelectronic package having wire bond vias and stiffening layer |
US9034696B2 (en) | 2013-07-15 | 2015-05-19 | Invensas Corporation | Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation |
US9023691B2 (en) | 2013-07-15 | 2015-05-05 | Invensas Corporation | Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation |
US8883563B1 (en) | 2013-07-15 | 2014-11-11 | Invensas Corporation | Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation |
US9167710B2 (en) | 2013-08-07 | 2015-10-20 | Invensas Corporation | Embedded packaging with preformed vias |
US9685365B2 (en) | 2013-08-08 | 2017-06-20 | Invensas Corporation | Method of forming a wire bond having a free end |
US20150076714A1 (en) | 2013-09-16 | 2015-03-19 | Invensas Corporation | Microelectronic element with bond elements to encapsulation surface |
JP6496664B2 (ja) * | 2013-11-07 | 2019-04-03 | 東芝ホクト電子株式会社 | 発光装置 |
US9087815B2 (en) | 2013-11-12 | 2015-07-21 | Invensas Corporation | Off substrate kinking of bond wire |
US9082753B2 (en) | 2013-11-12 | 2015-07-14 | Invensas Corporation | Severing bond wire by kinking and twisting |
US9263394B2 (en) | 2013-11-22 | 2016-02-16 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9583456B2 (en) | 2013-11-22 | 2017-02-28 | Invensas Corporation | Multiple bond via arrays of different wire heights on a same substrate |
US9379074B2 (en) | 2013-11-22 | 2016-06-28 | Invensas Corporation | Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects |
CN105518884B (zh) | 2013-12-02 | 2018-10-26 | 东芝北斗电子株式会社 | 发光装置及其制造方法 |
CN105518886A (zh) | 2013-12-02 | 2016-04-20 | 东芝北斗电子株式会社 | 发光单元、发光装置及发光单元的制造方法 |
US9583411B2 (en) | 2014-01-17 | 2017-02-28 | Invensas Corporation | Fine pitch BVA using reconstituted wafer with area array accessible for testing |
US9214454B2 (en) | 2014-03-31 | 2015-12-15 | Invensas Corporation | Batch process fabrication of package-on-package microelectronic assemblies |
US10381326B2 (en) | 2014-05-28 | 2019-08-13 | Invensas Corporation | Structure and method for integrated circuits packaging with increased density |
US9646917B2 (en) | 2014-05-29 | 2017-05-09 | Invensas Corporation | Low CTE component with wire bond interconnects |
US9412714B2 (en) | 2014-05-30 | 2016-08-09 | Invensas Corporation | Wire bond support structure and microelectronic package including wire bonds therefrom |
JPWO2016047132A1 (ja) | 2014-09-26 | 2017-07-13 | 東芝ホクト電子株式会社 | 発光モジュール |
EP3200250B1 (en) * | 2014-09-26 | 2020-09-02 | Toshiba Hokuto Electronics Corp. | Production method for light-emission module |
US9735084B2 (en) | 2014-12-11 | 2017-08-15 | Invensas Corporation | Bond via array for thermal conductivity |
US9888579B2 (en) | 2015-03-05 | 2018-02-06 | Invensas Corporation | Pressing of wire bond wire tips to provide bent-over tips |
US9502372B1 (en) | 2015-04-30 | 2016-11-22 | Invensas Corporation | Wafer-level packaging using wire bond wires in place of a redistribution layer |
US9761554B2 (en) | 2015-05-07 | 2017-09-12 | Invensas Corporation | Ball bonding metal wire bond wires to metal pads |
US9490222B1 (en) | 2015-10-12 | 2016-11-08 | Invensas Corporation | Wire bond wires for interference shielding |
US10490528B2 (en) | 2015-10-12 | 2019-11-26 | Invensas Corporation | Embedded wire bond wires |
US10332854B2 (en) | 2015-10-23 | 2019-06-25 | Invensas Corporation | Anchoring structure of fine pitch bva |
US10181457B2 (en) | 2015-10-26 | 2019-01-15 | Invensas Corporation | Microelectronic package for wafer-level chip scale packaging with fan-out |
US9911718B2 (en) | 2015-11-17 | 2018-03-06 | Invensas Corporation | ‘RDL-First’ packaged microelectronic device for a package-on-package device |
US9659848B1 (en) | 2015-11-18 | 2017-05-23 | Invensas Corporation | Stiffened wires for offset BVA |
US9984992B2 (en) | 2015-12-30 | 2018-05-29 | Invensas Corporation | Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces |
US9935075B2 (en) | 2016-07-29 | 2018-04-03 | Invensas Corporation | Wire bonding method and apparatus for electromagnetic interference shielding |
US10299368B2 (en) | 2016-12-21 | 2019-05-21 | Invensas Corporation | Surface integrated waveguides and circuit structures therefor |
-
1993
- 1993-11-30 JP JP5299255A patent/JP2981385B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20150176779A1 (en) * | 2013-12-20 | 2015-06-25 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component mounting system, electronic component mounting method, and electronic component mounting machine |
US9227387B2 (en) * | 2013-12-20 | 2016-01-05 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component mounting system, electronic component mounting method, and electronic component mounting machine |
US9572295B2 (en) | 2013-12-20 | 2017-02-14 | Panasonic Intellectual Property Management Co., Ltd. | Electronic component mounting system, electronic component mounting method, and electronic component mounting machine |
Also Published As
Publication number | Publication date |
---|---|
JPH07122787A (ja) | 1995-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2981385B2 (ja) | チップ部品型ledの構造及びその製造方法 | |
US5670797A (en) | Compact light-emitting device with sealing member and light-transmitting resin seal | |
KR20020060558A (ko) | 반도체장치 | |
JPH08298345A (ja) | チップ型発光ダイオード | |
JP4010424B2 (ja) | 側面型電子部品の電極構造及びその製造方法 | |
JPH03102862A (ja) | 半導体装置 | |
US9543279B2 (en) | Method of manufacturing a single light-emitting structure | |
JPH11346004A (ja) | チップ型半導体のパッケージ構造および製造方法 | |
JP2001053332A (ja) | 光半導体装置及びその製造方法 | |
KR20080101250A (ko) | 발광다이오드 패키지 및 이를 이용한 투명 전광판 | |
JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
JP2000036621A (ja) | 側面型電子部品の電極構造 | |
JP2013110288A (ja) | サイドビュー型発光装置及びその製造方法 | |
JP3576541B2 (ja) | 発光デバイス及び発光デバイスの製造方法 | |
WO2008138182A1 (fr) | Diode électroluminescente de type à puce | |
JP2665914B2 (ja) | 半導体装置及びその製造方法 | |
JP2001148517A (ja) | 発光デバイス | |
JP2001177151A (ja) | チップ部品型led | |
JP4453004B2 (ja) | 発光素子搭載用の配線基板 | |
JPH10173241A (ja) | チップ部品型led及びその製造方法 | |
JPS6178036A (ja) | 螢光表示管 | |
JPH11307816A (ja) | チップ型半導体のパッケージ構造および製造方法 | |
JPS609273B2 (ja) | 表示装置 | |
JPH0267522A (ja) | 電子装置 | |
JPS58134450A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 14 |
|
LAPS | Cancellation because of no payment of annual fees |