JP2979196B2 - 光弁用半導体基板装置及びその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直視型表示装置や投影型表示装置等に用いら
れる平板型光弁装置に関する。より詳しくは、平板型光
弁装置の基板として用いられ、基板担体に積層された半
導体薄膜の上に画素電極や駆動回路が形成された半導体
基板集積回路装置に関する。光弁装置としては例えばア
クティブマトリクス装置が代表的である。

〔従来の技術〕 アクティブマトリクス装置の原理は単純であり、各画
素にスイッチ素子を設け、特定の画素を選択する場合に
は対応するスイッチ素子を導通させ、非選択時において
はスイッチ素子を非導通状態にしておくものである。こ
のスイッチ素子及びスイッチ素子を駆動する為の回路は
液晶パネルを構成するガラス基板上に形成されている。
従ってスイッチ素子及び回路素子の薄膜化技術が重要で
ある。これら素子として通常絶縁ゲート電界効果型薄膜
トランジスタが用いられる。

従来、アクティブマトリクス装置においては薄膜トラ
ンジスタはガラス基板上に堆積された非晶質シリコン薄
膜あるいは多結晶シリコン薄膜の表面に形成されてい
た。これら非晶質シリコン薄膜及び多結晶シリコン薄膜
は真空蒸着法や化学気相成長法を用いてガラス基板上に
容易に堆積できるので比較的大画面のアクティブマトリ
クス装置を製造するのに適している。

〔発明が解決しようとする課題〕

従来の非晶質シリコン薄膜あるいは多結晶シリコン薄
膜を用いたアクティブマトリクス装置は比較的大面積の
画像面を必要とする直視型表示装置に適している一方、
装置の微細化、高速動作化及び画素の高密度化には必ず
しも適していない。即ち、短結晶でない為に電流駆動能
力が一桁以上小さい為に動作速度が遅い。又、従来の非
晶質あるいは多結晶シリコン薄膜を用いた場合には、微
細半導体加工技術を直接用いる事ができず、サブミクロ
ンのオーダーのスイッチ素子や周辺回路素子を集積形成
する事ができない。例えば、非晶質シリコン薄膜の場合
にはその成膜温度が300℃程度である為、微細化技術に
必要な高温処理を実施する事ができない。又、多結晶シ
リコン薄膜の場合には結晶粒子の大きさが数μｍ程度で
ある為、必然的に薄膜素子の微細化が制限される。又、
多結晶シリコン薄膜の成膜温度は600℃程度であり、100
0℃以上の高温処理を要する微細化技術を十分に利用す
る事は困難である。以上に述べた様に、従来の非晶質又
は多結晶シリコン薄膜を用いたアクティブマトリクス装
置においては、通常の半導体集積回路装置と同程度の集
積密度及び小さなチップ寸法を実現する事が困難である
という問題点があった。

上述した従来の技術の問題点に鑑み、本発明は微細化
されたアクティブマトリクス液晶装置等の平板型光弁装
置の基板として利用可能な半導体集積回路装置を同時に
提供する事を一般的な目的とする。この一般的な目的を
達成する為に、本発明においては電気絶縁性の透明担体
層とその上に形成された半導体単結晶薄膜層からなる二
相構造を有する半導体基板を用いて薄膜トランジスタ等
の薄膜素子を形成する様にした。

ところで、一般に光弁装置用半導体基板は画素電極群
や各画素電極に対して選択給電する為のスイッチ素子群
等が形成される光透過区域と、該スイッチ素子群を駆動
する為の回路素子群を含む周辺回路が形成される光非透
過区域とを有している。各々の区域において、スイッチ
素子群及び回路素子群は素子分離領域によって個々に電
気的分離がなされている。ところで、光非透過区域にお
いては、その光透過率を高くする為に素子分離領域に対
しても十分な光透過率が要求される一方その寸法精度に
ついては比較的余裕がある。これに対して、非透過区域
においては、周辺回路を構成するトランジスタ等の回路
素子群を高密度で集積する為、素子分離領域は微細且つ
高精度の寸法形状制御が要求される一方、入射光を透過
する必要がないのでむしろ光学的に不透明であるほうが
好ましい。かかる点に鑑み、本発明は光透過区域及び非
透過区域に対して異った寸法形状精度及び異なった光学
的特性を有する素子分離領域を形成し光弁用半導体集積
回路装置全体としての性能を向上させる事を特徴的な目
的とする。

〔問題点を解決する為の手段〕

上述した本発明の一般的目的及び特徴的目的を達成す
る為に、本発明にかかる光弁用半導体基板装置は、光弁
としての光変調機能を有する光透過区域と該光透過区域
を電気的に制御する為の光非透過区域とが隣接して設定
された半導体基板を利用する。透過区域にはマトリクス
的に光変調を行なう為の画素電極群及び各画素電極に対
して選択給電する為のスイッチ素子群が形成されてい
る。一方非透過区域には、スイッチ素子群を駆動する為
の回路素子群を含む周辺回路が形成されている。本発明
の特徴事項として、用いられる半導体基板は透明担体層
と半導体単結晶薄膜層からなる二相構造を有する。そし
て、スイッチ素子群及び周辺回路素子群は該半導体単結
晶薄膜層に高密度高精細で集積的に形成されている。加
えて、半導体単結晶薄膜層の透過区域において、個々の
スイッチ素子は光学的に透明な分離領域によって電気的
に素子分離されているとともに、非透過区域において各
周辺回路素子は光学的に非透明な分離領域によって電気
的に素子分離されている。

本発明の一態様においては、非透明分離領域は半導体
単結晶薄膜層表面部分の限定的選択熱酸化により得られ
た比較的薄い膜厚を有する分厚フィールド酸化膜から構
成される。一方、透明分離領域は、半導体単結晶薄膜層
全厚の全面選択熱酸化により得られた比較的厚みが大き
い全厚フィールド酸化膜から構成されている。

本発明の他の態様によれば、透明分離領域は半導体単
結晶薄膜層全厚の選択的エッチングにより形成された分
離溝から構成されているとともに、非透明分離領域は第
一の態様と同様に分厚フィールド酸化膜から構成されて
いる。

次に、上述した光弁用半導体集積回路基板装置を製造
する為の典型的な方法を説明する。先ず、透明担体層に
超LSI製造に用いられるシリコンウェハ等の半導体単結
晶板を接着する。この半導体単結晶板を機械化学研摩し
て半導体単結晶薄膜層を形成する。次に、非透過区域に
おいて半導体単結晶薄膜層表面に透明分離領域を形成し
これに囲まれた素子領域を規定する。同時に、光非透過
区域において半導体単結晶薄膜層表面の非透過区域に非
透明分離領域を形成しこれに囲まれた素子領域を規定す
る。続いて、該透過区域の素子領域以外の部分に画素電
極を形成するとともに素子領域に画素選択用のスイッチ
素子を形成する。同時に、非透過区域の素子領域に該ス
イッチ素子を駆動する為の回路素子を形成する。

〔作用〕

上述した様に、本発明によれば少くとも一部絶縁性の
透明担体層及びその上に形成された半導体単結晶薄膜層
とからなる二相構造を有する基板を用いており、且つ該
半導体単結晶薄膜層は超LSI製造に用いられるシリコン
ウェハと同一の品質を有している。従って、かかる半導
体単結晶薄膜層に超微細化技術を駆使して画素選択用の
スイッチ素子やスイッチ素子駆動用の周辺回路素子を容
易に集積的に形成する事ができる。この結果得られる集
積回路チップは極めて高い画素密度及び素子集積密度を
有しており超小型高速高精細のアクティブマトリクス液
晶装置を構成する事ができる。

特に、透過区域において、個々のスイッチ素子は透明
分離領域によって電気的に素子分離されているので透過
区域の光透過率を十分に確保する事ができる。一方、非
透過区域においては光透過機能を要求されないので各回
路素子は非透明分離領域によって素子分離されている。
非透明分離領域は、半導体単結晶薄膜層表面部分の限定
的選択熱酸化により得られた分厚フィールド酸化膜から
構成される。分厚フィールド酸化膜はその膜厚が比較的
小さいのでバーズビークの寸法も小さく素子領域の実効
面積を有効に確保する事ができる。一方、透明分離領域
を、半導体単結晶薄膜層全厚の選択熱酸化により得られ
た全厚フィールド酸化膜で構成する事により、半導体単
結晶薄膜層を完全に透明化する。全厚フィールド酸化膜
の膜厚は大きい為、バーズビークの寸法も必然的に大き
くなるが、スイッチ素子領域の寸法精度は回路素子領域
に比べて厳しく無いので問題がない。あるいは、透明分
離領域を、半導体単結晶薄膜層全厚の選択的エッチング
により形成された分離溝で構成する事により、完全に透
明にできる。一般にエッチング精度は選択的熱酸化精度
よりも劣るが、その一方でエッチング速度は選択的熱酸
化速度よりも遥かに速いので製造効率の向上に適してい
る。

〔実 施 例〕

以下図面を参照して本発明の好適な実施例を詳細に説
明する。第１図は本発明にかかる光弁用半導体集積基板
装置の典型的な態様を示す模式的部分断面図である。図
示する様に、本装置は電気絶縁性の透明担体層１とその
上に積層された半導体単結晶薄膜層２とからなる少くと
も二相構造を有する複合基板を利用している。この二相
構造は、接着により形成している為に、単結晶薄膜層２
の結晶性は、LSIに用いられている基板と同じにでき
る。透明担体層１は例えば石英からなり半導体単結晶薄
膜層２は例えばシリコン単結晶から構成される。図示す
る様に、複合基板は右半分の光透過区域と左半分の光非
透過区域とに区分されている。光透過区域には画素電極
群とスイッチ素子群がマトリクス状に形成されている
が、第１図においては簡単の為に１個の透明画素電極３
及び対応する１個のスイッチ素子４が示されている。ス
イッチ素子４は一般に絶縁ゲート電界効果型トランジス
タからなり、半導体単結晶薄膜層２の表面部に形成され
た一対のソース領域Ｓ及びドレイン領域Ｄとゲート絶縁
膜５を介して積層されたゲート電極Ｇとから構成されて
いる。透明画素電極３はゲート絶縁膜５に形成されたコ
ンタクトホールを介してソース領域Ｓと電気的に接続さ
れている。一方、光非透過区域には、複数の回路素子か
ら構成される駆動回路等を含む周辺回路が形成されてい
る。図においては、簡単の為１個の回路素子６が示され
ている。この回路素子６も通常絶縁ゲート電界効果型ト
ランジスタから構成される。

光透過区域においては、個々のスイッチ素子４を電気
的に分離する為に、透明分離領域７が形成されている。
第１図に示す例では、この透明分離領域７は半導体単結
晶薄膜層２の全厚を選択的熱酸化して得られた全厚フィ
ールド酸化膜から構成されている。一般に、シリコン単
結晶層を全て熱酸化により二酸化シリコン層に転換する
とその層厚はおよそ２倍となる。二酸化シリコンからな
るフィールド酸化膜は光学的に透明である。この透明な
分離領域７の上に透明画素電極３が重ねられているの
で、全体として光透過区域においては透明画素電極３を
通過する入射光は透過可能であり優れた光弁機能を奏す
る事ができる。なお、半導体単結晶薄膜層２の全厚熱酸
化を行なうと、バーズビークの寸法も大きくなり、スイ
ッチ素子４を形成する為の素子領域の有効面積が小さく
なってしまう。しかしながら、スイッチ素子４に対して
は回路素子６に比べて厳しい集積密度あるいは寸法精度
を要求されないので問題は生じない。他方、光非透過区
域においては、個々の回路素子６は非透明分離領域８に
よって電気的に分離されている。この例においては、非
透明分離領域８は半導体単結晶薄膜層２の表面部分の限
定的選択熱酸化により得られた分厚フィールド酸化膜か
ら構成されている。図から明らかな様に、分厚フィール
ド酸化膜は全厚フィールド酸化膜に比べてその膜厚が小
さい。従って、バーズビークの寸法も小さくする事がで
き、回路素子６を形成する素子領域の実効面積を有効に
設定できるので超高密度集積を可能とする。ところで、
分厚フィールド酸化膜の下方には熱酸化されずに残され
た半導体単結晶薄膜層２が部分的に残されている。この
単結晶層は光学的に不透明であり入射光を遮断してしま
う。しかしながら、非透過区域に入射される光は光弁作
用に関係しないので全く問題とならない。

次に第２図を参照して、第１図に示す半導体基板装置
を用いて液晶アクティブマトリクス型の光弁を構成した
典型例を説明する。図示する様に、液晶アクティブマト
リクス型光弁は、半導体基板装置と、該半導体基板装置
に対向配置された対向基板９と、半導体基板装置と対向
基板９の間に充填された液晶からなる電気光学物質層10
とから構成されている。前述した様に、本発明基板装置
の表面には画素を規定する画素電極３のマトリクス群
と、所定の信号に応じて個々の画素電極３を選択的に給
電する為のスイッチ素子４の群が形成されている。

半導体基板装置は前述した様に、石英ガラスからなる
担体層１と単結晶シリコン半導体薄膜層２とからなる複
合基板を利用している。石英ガラス担体層１の裏面側に
は偏光板11が接着されている。個々のスイッチ素子４は
絶縁ゲート電界効果型トランジスタからなり、そのソー
ス領域は対応する画素電極３に接続されており、同じく
ゲート電極は走査線12に接続されており、同じくドレイ
ン領域は信号線13に接続されている。以上に説明した複
数のスイッチ素子４及び画素電極３がマトリクス状に形
成されている部分が光透過区域を規定し、入射光線に対
して光弁作用を行なう。

複合基板の上部表面にはＸドライバ14が形成されてお
り、列状の信号線13に接続されている。さらに、複合基
板の左側表面にはＹドライバ15が形成されており、行状
の走査線12に接続されている。これらＸドライバ14及び
Ｙドライバ15は、第１図に示す回路素子６を多数包含し
ており、光非透過区域を規定している。実際には、回路
素子６は相互に連結されて、シフトレジスタやレベルシ
フタを構成し、個々のスイッチ素子４を線順次で駆動す
る。

対向基板９はガラス担体16と、ガラス担体16の外側面
に接着された偏光板17と、ガラス担体16の内側面に形成
された対向電極18とから構成されている。加えて、液晶
層10と接する一対の基板の内表面には各々液晶配向層19
及び20が形成されている。

次に、第２図に示す光弁の動作を簡潔に説明する。個
々のスイッチ素子４を構成するトランジスタのゲート電
極は走査線12に接続されており、Ｙドライバ15によって
走査信号が印加され線順次で個々のスイッチ素子４の導
通及び遮断を制御する。Ｘドライバ14から出力される画
像信号は信号線13を介して導通状態にある選択されたス
イッチ素子４に印加される。印加された画像信号は対応
する画素電距３に給電され、画素電極を励起し液晶層10
に作用してその透過率を実質的に100％とする。一方、
非選択時においてはスイッチ素子４は非導通状態となり
画素電極に書き込まれた画像信号を電荷として維持す
る。なお液晶層10は比抵抗が高く通常は容量性として動
作する。これらスイッチ素子４のスイッチング性能を表
わす為にオン／オフ電流比が用いられる。液晶動作に必
要な電流比は書き込み時間と保持時間から簡単に求めら
れる。例えば画像信号がテレビジョン信号である場合に
は、１走査線期間の約50μsecの間に画像信号の90％以
上を書き込まねばならない。一方、１フィールド期間で
ある約16msecで電荷の90％以上を保持しなければならな
い。その結果、電流比は５桁以上必要となる。この点に
関し、スイッチ素子４は電荷移動度が極めて高い単結晶
シリコン半導体膜薄膜層２の上に形成されているのでオ
ン／オフ比は６桁以上を確保できる。従って、極めて高
速な信号応答性を有するアクティブマトリクス型の光弁
装置を得る事ができる。さらに、シリコン単結晶薄膜層
２の高移動度特性を利用して、同時にＸドライバ14やＹ
ドライバ15を含む周辺回路を超高密度で同一のシリコン
単結晶半導体薄膜上に形成する事が可能となる。

〔第１実施例〕 以下に、本発明にかかる光弁用半導体基板装置の種々
の好適な実施例について、その製造方法並びに構造を詳
細に説明する。先ず、第３図（Ａ）ないし第３図（Ｇ）
を参照して第１実施例を詳細に説明する。本実施例は第
１図に示す光弁用半導体基板装置の製造方法の例を示
す。先ず第３図（Ａ）に示す工程において、石英ガラス
基板31と単結晶シリコン半導体基板32とが用意される。
単結晶シリコン半導体基板32は超LSI製造に用いられる
高品質のシリコンウェハを用いる事が好ましい。その結
晶方位は、例えば、〈100〉0.0±1.0の範囲の一様性を
有し、その単結晶格子欠陥密度は500個/cm²以下であ
る。用意された石英ガラス基板31の表面及び単結晶シリ
コン半導体基板32の裏面を精密に平滑仕上げする。続い
て、平滑仕上げされた両面を重ね合わせ加熱する事によ
り両基板を熱圧着する。この熱圧着処理により、両基板
31及び32は互いに強固に固着される。

第３図（Ｂ）に示す工程において、単結晶シリコン半
導体基板32の表面を研摩する。この結果、石英ガラス基
板31の表面には所望の厚さまで研摩された単結晶シリコ
ン半導体膜層33が形成される。石英ガラス基板からなる
担体層31と単結晶シリコン半導体膜層33とから構成され
る二相を有する複合基板が得られる。なお、単結晶シリ
コン半導体基板32を薄膜化する為に研摩処理に代えてエ
ッチング処理を用いても良い。この様にして得られた単
結晶シリコン半導体膜層33はシリコンウェハ32の品質が
実質的にそのまま保存されているので、結晶方位の一様
性や格子欠陥密度に関して極めて優れた複合基板材料を
得る事ができる。

ところで従来からかかる二層構造を有する種々のタイ
プの半導体単結晶複合基板が知られている。いわゆるSO
I基板と呼ばれているものである。SOI基板は例えば絶縁
物質からなる担体表面に化学気相成長法等を用いて多結
晶シリコン薄膜を堆積させた後、レーザビーム照射等に
より加熱処理を施こし多結晶膜を再結晶化して単結晶構
造に転換して得られていた。しかしながら、一般に多結
晶の再結晶化により得られた単結晶は必ずしも一様な結
晶方位を有しておらず又格子欠陥密度が大きかった。こ
れらの理由により、従来の方法により製造されたSOI基
板に対してシリコン単結晶ウェハと同様に微細化技術を
適用する事が困難であった。

続いて第３図（Ｃ）に示す工程において、シリコン単
結晶薄膜層33の表面部分のみを選択的に熱酸化し薄いフ
ィールド酸化膜34を形成する。図において、右半分は光
透過区域を示し左半分は光非透過区域を示す。薄いフィ
ールド酸化膜34は光非透過区域にのみ形成され回路素子
領域35を規定する。薄いフィールド酸化膜34の下にはシ
リコン単結晶層33の一部分が残されており、全体として
非透過性であり非透明分離領域を形成する。

第３図（Ｄ）に示す工程において、透過区域内でシリ
コン単結晶層33の全面的な選択熱酸化が行なわれ、厚い
フィールド酸化膜36が形成される。この厚いフィールド
酸化膜はシリコン単結晶層33の全厚を二酸化シリコンに
転換して形成される。従って、厚いフィールド酸化膜36
は実質的に光透過性であり透明分離領域を形成する。厚
いフィールド酸化膜36に囲まれた部分にスイッチ素子領
域37が形成される。以上に説明した例においては、薄い
フィールド酸化膜34を先に形成し厚いフィールド酸化膜
36を後に形成した。しかしながら、本発明にかかる製造
方法はこれに限られるものではなく、２種類のフィール
ド酸化膜の形成順序を逆にしても良い。

第３図（Ｅ）に示す工程において、素子領域35及び37
の表面に各々ゲート酸化膜38及び39が同時に形成され
る。さらに、このゲート酸化膜の上に所定の形状にパタ
ニングされたゲート電極Ｇが各々形成される。なお、ゲ
ート酸化膜38及び39は熱酸化処理により形成される。
又、ゲート電極は化学気相成長法により多結晶シリコン
膜を堆積して形成する。即ち、この堆積された多結晶シ
リコン膜を所定形状にパタニングされたレジストを用い
て選択的にエッチングしゲート酸化膜38及び39の上に多
結晶シリコン膜からなるゲート電極Ｇを形成するのであ
る。

次に第３図（Ｆ）に示す工程において、ゲート電極Ｇ
をマスクとしてゲート酸化膜38及び39を介して不純物例
えば砒素のイオン注入を行ない、シリコン単結晶層33に
ドレイン領域Ｄ及びソース領域Ｓを形成する。この結
果、各素子領域35及び37において、ゲート電極Ｇの下側
であってドレイン領域Ｄとソース領域Ｓの間に不純物の
注入されていないトランジスタチャネル領域が形成され
る。この結果、光非透過区域内において、回路素子領域
35に回路素子を構成する絶縁ゲート電界効果型トランジ
スタが形成される。又、光透過区域内において、スイッ
チ素子領域37にスイッチ素子を形成する絶縁ゲート電界
効果型トランジスタが形成される。

最後に第３図（Ｇ）に示す工程において、スイッチ素
子を構成するトランジスタのソース領域Ｓの上にあるゲ
ート酸化膜39の一部を除去してコンタクトホールを形成
し、この部分を覆う様に透明な画素電極40を形成する。
画素電極40はITO等から構成されており、透明なフィー
ルド酸化膜36の上に重ねられる。この為、画素電極40、
厚いフィールド酸化膜36及び石英ガラス基板31からなる
三相構造は光学的に透明であり透過型の光弁装置を得る
事ができる。これに対して、光非透過区域内に形成され
た薄いフィールド酸化膜34の下には不透明なシリコン単
結晶層33が部分的に残されている。図示する様に、薄い
フィールド酸化膜34のバーズビークは厚いフィールド酸
化膜36のバーズビークに比べてその寸法が小さい為バラ
ツキ量も少なく精度良く且つ高密度で回路素子領域35を
形成する事ができる。最後に、複合基板の表面全部を覆
う様に、PSG等からなる保護膜が被覆される。なお、図
示しないがスイッチ素子群及び回路素子群は所定のパタ
ンに従って相互に電気的に結線される。

上述した様に、第３図（Ａ）ないし（Ｇ）に示す製造
方法においては、高品質のシリコン単結晶薄膜層に対し
て高温を用いた成膜処理、高解像度のフォトリソエッチ
ング及びイオン注入処理等を施こす事により、ミクロン
オーダあるいはサブミクロンオーダのサイズを有する絶
縁ゲート電界効果型トランジスタを集積的に形成する事
が可能である。用いるシリコン単結晶層は極めて高品質
であるので得られた絶縁ゲート電界効果型トランジスタ
の電気特性も優れている。同時に、画素電極も微細化技
術によりミクロンオーダの寸法で形成する事ができるの
で高密度且つ微細な構造を有するアクティブマトリクス
液晶装置用半導体集積回路チップ基板を製造する事がで
きる。

〔第２実施例〕 次に第４図（Ａ）ないし第４図（Ｃ）を参照して第２
実施例を詳細に説明する。この実施例は第１実施例をさ
らに改良したものであって、透明分離領域を構成する厚
いフィールド酸化膜の周囲に薄いフィールド酸化膜を延
設しスイッチ素子領域寸法のバラツキを小さくしてい
る。先ず第４図（Ａ）に示す工程において、石英ガラス
担体層41及びシリコン単結晶層42からなる複合基板が用
意される。この複合基板の製造方法は第１実施例と同様
である。続いて、シリコン単結晶層42の表面部分のみを
選択的に熱酸化して薄いフィールド酸化膜43を形成す
る。図において、左側が光非透過区域を示し、右側が光
透過区域を示す。光非透過区域においては周辺回路素子
領域44が形成され、光透過区域においてはスイッチ素子
領域45が形成される。何れの素子領域も薄いフィールド
酸化膜43によって囲まれているので、その寸法精度は極
めて高い。薄いフィールド酸化膜43のエッジ部に存在す
るバーズビークのバラツキ量が小さいからである。な
お、フィールド酸化膜は所定のパタンに形成されたシリ
コン酸化膜及びシリコン窒化膜の二重層をマスクとして
単結晶シリコン層42の熱酸化処理を部分的に行なう事に
より得られる。

続いて第４図（Ｂ）に示す工程において、第２の選択
熱酸化処理が行なわれ、厚いフィールド酸化膜46が形成
される。この厚いフィールド酸化膜46は光透過領域にお
いてのみ形成され、且つ薄いフィールド酸化膜43の上に
重ねて形成される。この結果、図示する様に厚いフィー
ルド酸化膜46の周辺部には薄いフィールド酸化膜43が残
されている。この為、スイッチ素子領域45の寸法に変化
はない。厚いフィールド酸化膜46は石英担体層41の表面
に達するまで形成されるので、完全に光透過性であると
ともに、周辺回路素子群とスイッチ素子群を完全に電気
的に分離する事ができる。

最後に第４図（Ｃ）に示す工程において、回路素子領
域44には、ゲート電極Ｇ、ドレイン領域Ｄ及びソース領
域Ｓを有するトランジスタが形成され、スイッチ素子領
域にも同様にゲート電極Ｇ、ドレイン領域Ｄ及びソース
領域Ｓを有するトランジスタが形成される。この工程は
第３図（Ｅ）ないし第３図（Ｇ）に示す工程と同様であ
る。スイッチ素子トランジスタのソース領域Ｓには画素
電極47が電気的に持続される。さらに、複合基板の表面
全体に渡って透明な保護膜48が被覆される。

〔第３実施例〕 次に第５図（Ａ）ないし第５図（Ｃ）を参照して本発
明の第３実施例を詳細に説明する。本実施例において
は、非透明分離領域は半導体単結晶層表面部分の限定的
選択熱酸化により得られた薄いフィールド酸化膜から構
成されているとともに、透明分離領域は半導体単結晶層
全厚の選択的エッチングにより形成された分離溝から構
成されている。先ず、第５図（Ａ）に示す工程におい
て、石英ガラス板からなる担体層51とシリコン単結晶薄
膜層52が積層された構造を有する複合基板が用意され
る。この複合基板の製造方法は第３図（Ａ）に示す工程
と同様である。このシリコン単結晶層52の膜厚は数μｍ
程度である。その全厚を選択的熱酸化により酸化して厚
い透明フィールド酸化膜を形成する為には高温処理を長
時間行なわなければならない。例えば、２μｍのシリコ
ン単結晶薄膜を全て熱酸化膜に転換する為には、1100℃
における高温熱処理を24時間連続して行なわなければな
らない。この為、第１実施例及び第２実施例においては
製造効率が比較的低い。そこで、本実施例においては透
明分離領域を厚いフィールド酸化膜に代えてエッチング
溝で形成している。

即ち、第５図（Ｂ）に示す工程において、シリコン単
結晶層52の選択的エッチングが行なわれ分離溝53が形成
される。この選択的エッチングは例えば、所定のパタン
を有するマスクを介してプラズマイオン等を用いた異方
性エッチングにより行なう事ができる。分離溝53は図に
おいて右側半分の光透過区域内にのみ形成され、島状の
スイッチ素子領域54が形成される。他方、図において左
半分の光非透過区域には回路素子領域55が残される。

最後に第５図（Ｃ）に示す工程において、島状の素子
領域54には、ゲート電極Ｇ、ドレイン領域Ｄ及びソース
領域Ｓを有するスイッチトランジスタが形成される。そ
の形成方法は前述の実施例と同様である。さらに、スイ
ッチトランジスタのソース領域Ｓに接続して画素電極56
が形成される。図から明らかな様に、スイッチ素子領域
54は透明分離溝により囲まれており、前述の実施例の様
に厚いフィールド酸化膜のバーズビークによって囲まれ
る構造とは異なる。一方、光非透過区域においては、シ
リコン単結晶層52に対して薄いフィールド酸化膜57が形
成され回路素子領域55が規定される。この回路素子領域
に対してゲート電極Ｇ、ドレイン領域Ｄ及びソース領域
Ｓを有する周辺回路素子トランジスタが形成される。そ
の形成方法は従前の実施例と同様である。最後に、PSG
等の透明材料からなる保護膜58が被覆される。この保護
膜により分離溝53は埋め込まれる。

〔第４実施例〕 次に第６図（Ａ）ないし第６図（Ｃ）を参照して本発
明の第４実施例を詳細に説明する。本実施例は、第５図
（Ａ）ないし第５図（Ｃ）に示す実施例を改良したもの
であって、分離溝に酸化膜層を埋設する事により基板表
面の平坦化を図っている。先ず、第６図（Ａ）に示す工
程において、石英結晶板層61とシリコン単結晶薄膜層62
の積層構造からなる複合基板が用意される。このシリコ
ン単結晶層62に対して異方性の選択的エッチングが行な
われ分離溝63が形成される。この分離溝は図において右
側に示される光透過区域内にのみ形成され島状のスイッ
チ素子領域64が規定される。

次に第６図（Ｂ）に示す工程においてシリコン酸化膜
65が素子分離溝63に充填され、基板表面の平坦化が行な
われる。このシリコン酸化膜65の埋め込みは化学気相成
長法等による二酸化シリコンの堆積処理を利用する事が
できる。第３実施例と異なり、本実施例においては基板
表面の平坦化が行なわれている為、後に形成される配線
パタン等の段切れ等を有効に防止する事ができる。又、
表面が平坦であると、光弁装置に組み込んだ場合対向基
板との間の間隙寸法を一定にする事ができ光弁装置の動
作特性を安定化できる。

最後に第６図（Ｃ）に示す工程において、島状のスイ
ッチ素子領域64に対して、絶縁ゲート電界効果型トラン
ジスタが形成される。このスイッチトランジスタのソー
ス領域Ｓには透明画素電極66が接続されている。透明画
素電極66は透明な埋め込み酸化膜65の上に形成される。
一方、図において左半分の光非透過区域内では、薄いフ
ィールド酸化膜67が形成され回路素子領域68が規定され
るとともに、この回路素子領域68に対して前述の実施例
と同様な方法で絶縁ゲート電界効果型トランジスタから
なる周辺回路素子が形成される。

〔第５実施例〕 次に第７図（Ａ）ないし第７図（Ｃ）を参照して本発
明の第５実施例を詳細に説明する。この実施例は第３実
施例をさらに改良したものである。即ち、スイッチトラ
ンジスタが形成される島状素子領域の表面の一部分のみ
にフィールド酸化膜を形成しトランジスタ素子の動作特
性の安定化を図ったものである。第７図（Ａ）はスイッ
チトランジスタの長手方向Ｌに沿った断面図である。図
示する様に、石英基板71の表面には島状のスイッチ素子
領域72が形成されている。このスイッチ素子領域72はシ
リコン単結晶薄膜を選択的エッチングして得られたもの
である。島状素子領域72の表面及び側面はゲート酸化膜
73により被覆されている。長手方向Ｌに沿って所定の間
隔を介してドレイン領域Ｄ及びソース領域Ｓが形成され
ている。この一対の不純物拡散領域の間にはチャネル領
域が形成される。即ち、長手方向Ｌはチャネル方向を示
している。チャネル領域の上方には、ゲート絶縁膜73を
介してゲート電極Ｇが形成されている。

第７図（Ｂ）は同一スイッチトランジスタを幅方向Ｗ
に沿って切断した断面図である。幅方向Ｗはチャネル領
域の幅方向を示している。図示する様に、チャネル領域
の幅方向両側には各々薄いフィールド酸化膜74が形成さ
れている。このフィールド酸化膜74は素子領域72を形成
するシリコン単結晶薄膜の表面部のみを部分的に熱酸化
して得られたものである。

第７図（Ｃ）は同一のスイッチトランジスタの平面図
である。図示する様に、島状の素子領域の表面には、長
手方向Ｌに沿ってドレイン領域Ｄ、ゲート電極Ｇ及びソ
ース領域Ｓが順に形成されている。又、ゲート電極Ｇの
直下のチャネル領域の幅寸法を規定する様に一対の薄い
フィールド酸化膜74が形成されている。一般に、エッチ
ング精度は1000Åの単位であり、選択的熱酸化の精度は
100Åの単位である。本実施例においては、加工精度の
優れたフィールド酸化膜によってチャネルの幅寸法が規
定されている。従って、個々のスイッチトランジスタの
動作特性にバラツキがなく動作性能の安定した光弁用半
導体基板装置を得る事ができる。他方、かかる薄いフィ
ールド酸化膜を用いない場合には、チャネル領域の幅寸
法は島状の素子領域のエッチングされた一対の端面によ
って規定される。しかしながら、エッチングの加工精度
は熱酸化の加工精度に比べて劣っているので、チャネル
領域の幅寸法にバラツキが生じてしまう。

〔第６実施例〕 第８図は本発明の第６実施例を示す。一般に、光非透
過区域に形成される回路素子群はＰ型とＮ型のトランジ
スタ素子を含んでいる。本実施例においては、同型トラ
ンジスタ素子同志は比較的薄い膜厚を有する分厚フィー
ルド酸化膜により素子分離され、異型トランジスタ素子
同志を半導体単結晶層全厚の選択的熱酸化により得られ
た比較的厚い膜厚を有する全厚フィールド酸化膜により
素子分離している。かかる構造によりいわゆるラッチア
ップを防止している。第８図に示す様に、絶縁性の透明
担体層81の表面に被覆されたシリコン単結晶層82には、
Ｎ型の絶縁ゲート電界効果型トランジスタとＰ型の絶縁
ゲート電界効果型トランジスタが隣接して形成されてい
る。これらのトランジスタは光非透過区域内に配置され
ており周辺回路素子群を構成する。Ｎ型のトランジスタ
83はＰ型の不純物が導入されたシリコン単結晶層82の部
分に形成されておりN⁺型のドレイン領域及びソース領域
とゲート電極とから構成されている。Ｎ型トランジスタ
83は比較的薄い膜厚を有するフィールド酸化膜84によっ
て囲まれた素子領域に形成されている。一方Ｐ型の絶縁
ゲート電界効果型トランジスタ85はＮ型の不純物が導入
されたシリコン単結晶層82の部分に形成されている。Ｐ
型トランジスタ85はP⁺型のドレイン領域及びソース領域
とゲート電極とから構成されている。Ｐ型トランジスタ
85も同様に薄いフィールド酸化膜84によって囲まれた素
子領域に形成されている。このＰ型トランジスタ85に隣
接して別のＰ型トランジスタ86が形成されている。図示
する様に、一対のＰ型トランジスタ85及び86は薄いフィ
ールド酸化膜84によって相互に素子分離されている。従
って、Ｎ型の不純物が導入されたシリコン単結晶層82の
部分は両トランジスタ間において連続しているが電気的
分離に何ら問題はない。

一方互いに隣接するＮ型トランジスタ83とＰ型トラン
ジスタ85は厚いフィールド酸化膜87によって完全に素子
分離されている。従って、Ｐ型の不純物が導入された単
結晶薄膜層82の部分とＮ型不純物が導入された単結晶薄
膜層82の部分は互いに切り離されている。もし、厚いフ
ィールド酸化膜87を設けず、シリコン単結晶薄膜層82の
Ｎ型領域とＰ型領域が互いに連続している場合には、Ｎ
型トランジスタ83のドレイン領域とＰ型トランジスタ85
のソース領域との間でNPNPの接合構造を有する寄生サイ
リスタが形成されてしまう。この結果、異型トランジス
タ83及び85の間でラッチアップが生じ、トランジスタの
誤動作の原因となる。本実施例においては、シリコン単
結晶層82の全厚を選択熱酸化する事により厚いフィール
ド酸化膜87を形成してラッチアップフリー構造を実現し
ている。

〔第７実施例〕 最後に第９図（Ａ）ないし（Ｄ）を参照して本発明の
第７実施例を詳細に説明する。本実施例はあらかじめ島
状の素子領域が形成された複合基板の製造方法に関す
る。先ず、第９図（Ａ）に示す工程において、LSI製造
用シリコンウェハ等からなる高品質のシリコン単結晶板
91が用意される。このシリコン単結晶板91の裏面側に異
方性エッチングを用いて凹部92を形成する。

次に第９図（Ｂ）に示す工程において、化学気相成長
法を用いてシリコン単結晶板91の裏面側に二酸化シリコ
ン膜93を全面的に堆積する。この結果、凹部92はシリコ
ン酸化膜によって埋め込まれる。さらに、科学的な研摩
を行ないシリコン酸化膜93の表面を平坦化する。

第９図（Ｃ）に示す工程において、石英ガラス等から
なる絶縁性の透明担体基板94が用意される。この担体基
板94の表面を平滑仕上げした後、熱圧着によりシリコン
酸化膜93に対して担体基板94を接合する。

最後に第９図（Ｄ）に示す工程において、シリコン単
結晶板91の機械的研摩ないし化学的研摩を行ない単結晶
板91を除去していく。この研摩処理はシリコン酸化膜層
93の台状の表面部が露出するまで行なわれる。この結
果、露出したシリコン酸化膜によって、薄く研摩された
シリコン単結晶薄膜層95は分離される。かかる製造方法
により形成された複合基板はあらかじめその表面に素子
領域95と透明な分離領域96が形成されている。しかも、
複合基板の表面は極めて平坦であり、後工程での歩留り
の向上に寄与する事ができる。

〔発明の効果〕

上述した様に、本発明によれば担体層の上に形成され
た半導体単結晶薄膜層を有する複合基板を用いて光弁用
半導体集積回路基板装置を構成している。この為、複合
基板の光透過区域に対して高密度で画素電極群及び画素
電距群を選択的に給電する為のスイッチ素子群を形成で
きるばかりでなく、周辺の光非透過区域に対してスイッ
チ素子群を駆動する為の周辺回路素子群を同時にLSI製
造技術を用いて形成する事ができる。特に、光透過区域
における素子分離領域と光覆非透過区域における素子分
離領域の光学的あるいは物理的特性を変える事により光
弁用半導体基板装置の性能を向上する事ができる。即
ち、光透過区域においては透明な素子分離領域を用い光
弁の光変調効率を向上する様にしている。一方、光非透
過区域においては透明な素子分離領域を形成する必要が
ないので、不透明であっても寸法形状的に高い精度を有
する素子分離領域を利用する事により周辺回路素子群の
集積密度を向上させる様にしている。

【図面の簡単な説明】

第１図は本発明にかかる光弁用半導体基板装置の典型的
な構造を示す模式的部分断面図、第２図は第１図に示す
光弁用半導体基板装置を利用した液晶アクティブマトリ
クス光弁装置の模式的分解斜視図、第３図（Ａ）ないし
第３図（Ｇ）は本発明の第１実施例を示す工程図、第４
図（Ａ）ないし第４図（Ｃ）は本発明の第２実施例を示
す工程図、第５図（Ａ）ないし第５図（Ｃ）は本発明の
第３実施例を示す工程図、第６図（Ａ）ないし第６図
（Ｃ）は本発明の第４実施例を示す工程図、第７図
（Ａ）ないし第７図（Ｃ）は本発明の第５実施例を示す
模式図、第８図は本発明の第６実施例を示す模式的部分
断面図、及び第９図（Ａ）ないし第９図（Ｄ）は本発明
の第７実施例を示す工程図である。 １……透明担体層、２……半導体単結晶薄膜層 ３……透明画素電極、４……スイッチ素子 ６……回路素子、７……透明分離領域 ８……非透明分離領域

Claims (12)

(57)【特許請求の範囲】
1. 【請求項１】半導体基板に設定された光透過区域及び非
   透過区域を有し、透過区域には画素電極群及び各画素電
   極に対して選択給電する為のスイッチ素子群が形成され
   ているとともに、非透過区域には該スイッチ素子群を駆
   動する為の回路素子群を含む周辺回路が形成されている
   光弁用半導体基板装置において、 該半導体基板は透明担体層と半導体単結晶薄膜層からな
   り、 該スイッチ素子群及び回路素子群は該半導体単結晶薄膜
   層に集積的に形成されているとともに、 透過区域において個々のスイッチ素子は透明分離領域に
   よって素子分離されており且つ非透過区域において各回
   路素子は非透明分離領域によって素子分離されている事
   を特徴とする光弁用半導体基板装置。
2. 【請求項２】該非透明分離領域は該半導体単結晶薄膜層
   表面部分の限定的選択熱酸化により得られた分厚フィー
   ルド酸化膜からなる事を特徴とする請求項１に記載の光
   弁用半導体基板装置。
3. 【請求項３】該透明分離領域は該半導体単結晶薄膜層全
   厚の選択熱酸化により得られた全厚フィールド酸化膜か
   らなる事を特徴とする請求項２に記載の光弁用半導体基
   板装置。
4. 【請求項４】該透明分離領域は全厚フィールド酸化膜に
   延設された追加の分厚フィールド酸化膜を含む事を特徴
   とする請求項３に記載の光弁用半導体基板装置。
5. 【請求項５】該透明分離領域は該半導体単結晶薄膜層全
   厚の選択的エッチングにより形成された分離溝からなる
   事を特徴とする請求項２に記載の光弁用半導体基板装
   置。
6. 【請求項６】該分離溝には酸化膜層が埋設されている事
   を特徴とする請求項５に記載の光弁用半導体基板装置。
7. 【請求項７】該回路素子群はＰ型とＮ型のトランジスタ
   素子を含むとともに、同型トランジスタ素子同志は分厚
   フィールド酸化膜により素子分離され、異型トランジス
   タ素子同志は該半導体単結晶薄膜層全厚の選択的熱酸化
   により得られた全厚フィールド酸化膜により素子分離さ
   れている事を特徴とする請求項２に記載の光弁用半導体
   基板装置。
8. 【請求項８】透明担体層に半導体単結晶板を接着した後
   研摩して半導体単結晶薄膜層を形成する第一工程と、 半導体単結晶薄膜層表面の光透過区域に透明分離領域を
   形成しこれに囲まれた素子領域を規定する第二工程と、 半導体単結晶薄膜層表面の光非透過区域に非透明分離領
   域を形成しこれに囲まれた素子領域を規定する第三工程
   と、 該透過区域の素子領域以外の部分に画素電極を形成する
   とともに素子領域に画素選択用のスイッチ素子を形成す
   る第四工程と、 該非透過区域の素子領域に該スイッチ素子を駆動する為
   の回路素子を形成する第五工程とからなる光弁用半導体
   基板装置の製造方法。
9. 【請求項９】該第三工程は、該半導体単結晶薄膜層の表
   面部分を限定的に選択熱酸化し分厚フィールド酸化膜を
   形成する工程である請求項８に記載の光弁用半導体基板
   装置の製造方法。
10. 【請求項１０】該第二工程は、該半導体単結晶薄膜層全
    厚を選択熱酸化し、全厚フィールド酸化膜を形成する工
    程である請求項９に記載の光弁用半導体基板装置の製造
    方法。
11. 【請求項１１】該第二工程は、該半導体単結晶薄膜層全
    厚を選択エッチングし、島状の素子領域を形成する工程
    である請求項９に記載の光弁用半導体基板装置の製造方
    法。
12. 【請求項１２】該第一工程は、半導体単結晶板の裏面に
    凹部をパタニング形成した後、該裏面に酸化膜を堆積平
    坦化し、続いて平坦化面に透明担体層を接着し該半導体
    単結晶板を研摩する工程を含み、 第二工程は、該堆積酸化膜の表面が露出するまで該半導
    体単結晶板をさらに精密研摩する工程である請求項８に
    記載の光弁用半導体基板装置の製造方法。