[go: up one dir, main page]

JP2977056B2 - Solid-state imaging device - Google Patents

Solid-state imaging device

Info

Publication number
JP2977056B2
JP2977056B2 JP3301258A JP30125891A JP2977056B2 JP 2977056 B2 JP2977056 B2 JP 2977056B2 JP 3301258 A JP3301258 A JP 3301258A JP 30125891 A JP30125891 A JP 30125891A JP 2977056 B2 JP2977056 B2 JP 2977056B2
Authority
JP
Japan
Prior art keywords
pixel
light receiving
output line
imaging device
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3301258A
Other languages
Japanese (ja)
Other versions
JPH05115047A (en
Inventor
広 伊藤
進 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Priority to JP3301258A priority Critical patent/JP2977056B2/en
Publication of JPH05115047A publication Critical patent/JPH05115047A/en
Application granted granted Critical
Publication of JP2977056B2 publication Critical patent/JP2977056B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、テレビカメラ等に用
いられるX−Yアドレス方式の固体撮像素子に関し、特
に垂直方向の各画素列にオプティカル・ブラック(以
下、OBと略称する)画素部を有するタイプのものにお
いて、OB画素部へのブルーミングによる影響を抑制す
るようにした固体撮像素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an XY address type solid-state image pickup device used in a television camera or the like, and more particularly, to an optical black (hereinafter abbreviated as OB) pixel portion in each vertical pixel column. The present invention relates to a solid-state imaging device having a type that has an effect of suppressing blooming on an OB pixel portion.

【0002】[0002]

【従来の技術】一般に、X−Yアドレス方式の固体撮像
素子は、図4に示すように、多数の画素をマトリクス状
に配列した画素アレイ101を備えている。そして一画
素は一つのフォトダイオードで構成され、このダイオー
ドに与えるバイアス電圧を垂直シフトレジスタ(垂直走
査回路)102からのパルスにより制御することによっ
て光信号に基づく画素信号を取り込み、その後水平シフ
トレジスタ(水平走査回路)103により水平走査スイ
ッチ104を開閉させ、出力ライン105に映像信号を
送出するようになっている。そして画素アレイ101
は、受光画素部101−1の他に、受光画素に遮光膜を
被せたOB画素部101−2とに分かれて形成されてお
り、OB画素部101−2は後段の電子回路で基準映像
黒レベルを作り出すための光学的黒部となっている。
2. Description of the Related Art In general, an XY address type solid-state imaging device includes a pixel array 101 in which a large number of pixels are arranged in a matrix as shown in FIG. One pixel is composed of one photodiode, and a bias voltage applied to this diode is applied to a vertical shift register (vertical scanning).
A pixel signal based on an optical signal is fetched by controlling with a pulse from the scanning circuit 102, and then a horizontal scanning switch 104 is opened and closed by a horizontal shift register (horizontal scanning circuit) 103 to send a video signal to an output line 105. It has become. And the pixel array 101
Is formed separately from the light receiving pixel portion 101-1 and an OB pixel portion 101-2 in which a light receiving pixel is covered with a light-shielding film. It is an optical black part to create a level.

【0003】通常このOB画素部101-2 は、図4に示す
ように、垂直シフトレジスタ102 と平行に配置し、水平
の読み出し周期毎にOB画素部を読み取るようになって
いるが、高速カメラなど速い駆動周波数で画素読み出し
を行わなければならない場合、水平周期が短いためOB
画素部の読み出し期間が短くなり、回路上で使いづらい
という欠点がある。
Normally, the OB pixel section 101-2 is arranged in parallel with the vertical shift register 102 as shown in FIG. 4 so that the OB pixel section is read every horizontal read cycle. For example, when pixel reading needs to be performed at a high driving frequency, the horizontal cycle is short,
There is a drawback that the readout period of the pixel portion is shortened and it is difficult to use the circuit.

【0004】すなわちOB画素からの信号は、回路上で
クランプ処理された後、基準黒レベルとなるが、クラン
プに要する期間は一般に1μs以上で、したがってOB
画素部の読み出し時間は2μs程度は必要となり、図4
に示すようにOB画素部を垂直シフトレジスタに平行に
配置した場合、これを1フィールドで256 本読み出す場
合、OB画素部の読み出し必要時間は、トータルで2×
256 =512 μsとなる。仮に10倍速の高速で読み出しを
行ったとすると、1フィールド=1÷(60×10)≒1670
μsで、結局 512÷1670≒0.31となり、画素アレイ全体
の31%をOB画素部に割り当てなければ、十分なクラン
プができないことになる。
That is, the signal from the OB pixel becomes the reference black level after being clamped on the circuit, but the period required for clamping is generally 1 μs or more, and therefore the OB
It takes about 2 μs to read out the pixel section.
When the OB pixel portion is arranged in parallel with the vertical shift register as shown in FIG. 2, when 256 lines are read out in one field, the required reading time of the OB pixel portion is 2 ×
256 = 512 μs. Assuming that reading is performed at a high speed of 10 times speed, 1 field = 1 ÷ (60 × 10) ≒ 1670
In μs, the result is 512 ÷ 1670 結 0.31, which means that sufficient clamping cannot be performed unless 31% of the entire pixel array is allocated to the OB pixel portion.

【0005】その打開策として、図5に示すように、O
B画素部101-2 を水平シフトレジスタ103 と平行に設け
る構造が考えられている。この構成にした場合、1水平
走査期間中(1670÷256 =6.5μs)には十分なクラン
プ期間があるため、OB画素部は水平1ラインでもよ
く、画素アレイ全体に占めるOB画素の割合は、1÷25
6 ≒0.004 、すなわち僅か0.5%未満でよい計算とな
り、OB画素を水平シフトレジスタに平行に配置したタ
イプは高速読み出しに有効であるといえる。
As a measure to overcome this, as shown in FIG.
A structure in which the B pixel section 101-2 is provided in parallel with the horizontal shift register 103 has been considered. In this configuration, since there is a sufficient clamping period during one horizontal scanning period (1670 ÷ 256 = 6.5 μs), the OB pixel portion may be one horizontal line, and the proportion of the OB pixel in the entire pixel array is 1, 25
6 ≒ 0.004, that is, a calculation less than 0.5% is sufficient, and it can be said that the type in which the OB pixels are arranged in parallel with the horizontal shift register is effective for high-speed reading.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、図5に
示したOB画素部の配置構成の場合、大光量の入射光に
よる受光画素からの過剰電流が垂直方向の共通ラインを
経て他の受光画素に侵入し、それが図6に示すようにブ
ルーミングとなって、映像信号上に図7に示すようなキ
ズPを生ずる。
However, in the case of the arrangement of the OB pixel section shown in FIG. 5, excessive current from a light receiving pixel due to a large amount of incident light is transmitted to other light receiving pixels via a vertical common line. Intrusion, which causes blooming as shown in FIG. 6, and produces a flaw P on the video signal as shown in FIG.

【0007】このキズPがOB画素部に混入すると基準
黒レベルが乱されることになり、ミスクランプの原因と
なって映像信号全体を乱してしまう。すなわち、一般に
OB画素信号のクランプ処理回路は、図8に示すよう
に、映像信号ラインに設けられたバッファ111 の出力側
に直列コンデンサ112 を接続し、コンデンサ112 の出力
側に基準黒レベルaに対応する直流電源をスイッチ113
を介して接続するように構成されており、スイッチ113
を図9に示すクランプパルスにより一定周期でオン・オ
フし、オンしている期間の映像信号ライン上の平均電位
を基準黒レベルとするため、図9に示すようなブルーミ
ングによるキズ成分があると、クランプ電位が本来の基
準黒レベルaとは異なるレベルbとなり、ミスクランプ
状態となって画面全体の黒レベルが変動する。
If the flaw P is mixed into the OB pixel portion, the reference black level will be disturbed, causing a misclamp and disturbing the entire video signal. That is, in general, as shown in FIG. 8, the OB pixel signal clamping circuit connects a series capacitor 112 to the output side of a buffer 111 provided on the video signal line, and sets the output side of the capacitor 112 to the reference black level a. Switch the corresponding DC power supply 113
Through a switch 113.
Is turned on / off at a constant cycle by a clamp pulse shown in FIG. 9, and the average potential on the video signal line during the on period is set to the reference black level. Therefore, if there is a flaw component due to blooming as shown in FIG. , The clamp potential becomes a level b different from the original reference black level a, and a misclamp state occurs, and the black level of the entire screen fluctuates.

【0008】本発明は、従来のOB画素部を垂直方向の
各画素列に備えたX−Yアドレス方式の固体撮像素子に
おける上記問題点を解消するためになされたもので、ミ
スクランプの原因となるOB画素部へのブルーミングの
混入をなくすようにした固体撮像素子を提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems in a conventional XY address type solid-state image pickup device provided with an OB pixel portion for each pixel column in the vertical direction. It is an object of the present invention to provide a solid-state imaging device in which blooming is not mixed into an OB pixel portion.

【0009】[0009]

【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、図1の概念図に示すように、受
光画素部及びオプティカル・ブラック画素部を有する垂
直方向の各画素列を垂直方向の各共通ラインで接続し、
該共通ラインを経て画素信号を読み出すようにしたX−
Yアドレス方式の固体撮像素子において、受光画素部A
の共通ラインCとオプティカル・ブラック画素部Bの共
通ラインDとを分離させて構成するものである。
In order to solve the above problems, the present invention is directed to a vertical pixel column having a light receiving pixel portion and an optical black pixel portion as shown in the conceptual diagram of FIG. Are connected by vertical common lines,
X- which reads pixel signals through the common line
In the Y-address type solid-state imaging device, the light receiving pixel portion A
And the common line D of the optical black pixel portion B are separated from each other.

【0010】このように構成した固体撮像素子において
は、垂直方向の共通ラインC,Dを受光画素部AとOB
画素部Bとで分離しているので、大光量の入射光による
受光画素部Aの過剰電流のOB画素部Bへの侵入が阻止
され、キズのない基準黒レベルを得ることが可能とな
る。
In the solid-state image pickup device having the above-described configuration, the common lines C and D in the vertical direction are connected to the light receiving pixel portions A and
Since the light is separated from the pixel section B, an excessive current of the light receiving pixel section A due to a large amount of incident light is prevented from entering the OB pixel section B, and a reference black level free from scratches can be obtained.

【0011】[0011]

【実施例】次に実施例について説明する。図2は本発明
にかかる固体撮像素子の第1実施例を示す回路構成図で
ある。図において、1は受光画素をマトリクス状に配置
した受光画素部であり、2は画素部に遮光膜を被せて構
成したOB画素部で、受光画素部1と完全に分離されて
形成されている。受光画素部1及びOB画素部2の水平
方向に配列されている画素列は、共通に垂直選択線3-
1,3-2,・・・ 3-5及び4-1,4-2にそれぞれ接続さ
れ、垂直シフトレジスタ5より垂直選択パルスが供給さ
れるようになっている。
Next, an embodiment will be described. FIG. 2 is a circuit diagram showing a first embodiment of the solid-state imaging device according to the present invention. In the figure, reference numeral 1 denotes a light-receiving pixel portion in which light-receiving pixels are arranged in a matrix, and 2 denotes an OB pixel portion formed by covering a light-shielding film on the pixel portion, which is formed completely separated from the light-receiving pixel portion 1. . Pixel columns arranged in the horizontal direction of the light receiving pixel unit 1 and the OB pixel unit 2 share a vertical selection line 3-
1, 3-2,..., 3-5 and 4-1 and 4-2, respectively, and a vertical selection pulse is supplied from the vertical shift register 5.

【0012】また受光画素部1の垂直方向に配列されて
いる画素列は、信号線6-1,6-2,・・・ 6-6に共通に接
続され、各信号線は水平シフトレジスタ7で駆動される
水平走査スイッチ8を介して受光画素出力ライン9に接
続されている。一方、OB画素部2の垂直方向に配列さ
れている画素列には信号線10-1,10-2,・・・ 10-6が共通
に接続され、各信号線は水平シフトレジスタ7で駆動さ
れる水平走査スイッチ11を介して、OB画素出力ライン
12に接続されている。
The pixel columns arranged in the vertical direction of the light-receiving pixel section 1 are commonly connected to signal lines 6-1, 6-2,... 6-6, and each signal line is connected to a horizontal shift register 7. And is connected to a light receiving pixel output line 9 via a horizontal scanning switch 8 driven by. On the other hand, signal lines 10-1, 10-2,..., 10-6 are commonly connected to the pixel columns arranged in the vertical direction of the OB pixel section 2, and each signal line is driven by the horizontal shift register 7. OB pixel output line via the horizontal scanning switch 11
Connected to 12.

【0013】そして各出力ライン9,12は、垂直シフト
レジスタ5からの制御信号で制御される切換スイッチ13
を介して、共通出力ライン14に接続されるようになって
いる。
Each of the output lines 9 and 12 has a changeover switch 13 controlled by a control signal from the vertical shift register 5.
Through the common output line 14.

【0014】この実施例では、完全に分離した受光画素
部1とOB画素部2を、1つの水平シフトレジスタ7で
駆動される2系統の水平走査スイッチ8,11により制御
するようになっており、そして受光画素部1からの過剰
電流の侵入を防止するため、受光画素部1とOB画素部
2とで別個に設けた各出力ライン9,12を、垂直シフト
レジスタ5で制御する切換スイッチ13により、OB画素
出力ライン12を読み出す時にはOB出力側に、受光画素
出力ライン9を読み出す時には受光出力側に接続するよ
うに制御される。これにより、受光画素部1よりOB画
素部2への過剰電流の侵入を防止し、キズのない基準黒
レベルを得ることができる。
In this embodiment, the completely separated light receiving pixel unit 1 and OB pixel unit 2 are controlled by two horizontal scanning switches 8 and 11 driven by one horizontal shift register 7. And a switch 13 for controlling the output lines 9 and 12 provided separately in the light receiving pixel unit 1 and the OB pixel unit 2 by the vertical shift register 5 in order to prevent intrusion of excessive current from the light receiving pixel unit 1. Thus, the OB pixel output line 12 is controlled so as to be connected to the OB output side when reading out, and the light receiving pixel output line 9 is connected to the light receiving output side when reading out the light receiving pixel output line 9. Thus, it is possible to prevent an excessive current from entering the OB pixel unit 2 from the light receiving pixel unit 1 and obtain a reference black level free from scratches.

【0015】図3は、本発明の第2実施例を示す回路構
成図であり、図2に示した第1実施例と同一又は対応す
る部材には同一符号を付して示している。この実施例
は、2つの水平シフトレジスタ7-1,7-2を設け、受光
画素部側水平走査スイッチ8とOB画素部側水平走査ス
イッチ11を、別個の水平シフトレジスタ7-1,7-2でそ
れぞれ駆動するように構成したものである。この実施例
においては、各出力ライン9,12を切り換え接続するた
めの切換スイッチは不要となる。
FIG. 3 is a circuit diagram showing a second embodiment of the present invention. Members which are the same as or correspond to those of the first embodiment shown in FIG. 2 are denoted by the same reference numerals. In this embodiment, two horizontal shift registers 7-1 and 7-2 are provided, and the light-receiving pixel unit-side horizontal scanning switch 8 and the OB pixel unit-side horizontal scanning switch 11 are connected to separate horizontal shift registers 7-1 and 7-. 2 is configured to be driven. In this embodiment, a changeover switch for switching and connecting the output lines 9 and 12 is not required.

【0016】[0016]

【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、受光画素部の共通ラインとOB画素部
の共通ラインを分離させたので、OB画素部へのブルー
ミングの混入を阻止し、高速読み出し時等においても、
ミスクランプのない基準黒レベルを得ることができる。
As described above with reference to the embodiments,
According to the present invention, since the common line of the light receiving pixel portion and the common line of the OB pixel portion are separated, blooming is prevented from being mixed into the OB pixel portion, and even at the time of high-speed reading,
A reference black level without misclamp can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る固体撮像素子を説明するための概
念図である。
FIG. 1 is a conceptual diagram for explaining a solid-state imaging device according to the present invention.

【図2】本発明の第1実施例を示す回路構成図である。FIG. 2 is a circuit configuration diagram showing a first embodiment of the present invention.

【図3】第2実施例を示す回路構成図である。FIG. 3 is a circuit diagram showing a second embodiment.

【図4】従来のX−Yアドレス方式の固体撮像素子の構
成例を示す回路構成図である。
FIG. 4 is a circuit diagram showing a configuration example of a conventional XY address type solid-state imaging device.

【図5】従来のX−Yアドレス方式の固体撮像素子の他
の構成例を示す回路構成図である。
FIG. 5 is a circuit configuration diagram showing another configuration example of a conventional XY address type solid-state imaging device.

【図6】ブルーミングの発生態様を示す図である。FIG. 6 is a diagram showing a mode of occurrence of blooming.

【図7】ブルーミングによるキズの発生した映像信号を
示す図である。
FIG. 7 is a diagram illustrating a video signal in which a scratch due to blooming has occurred.

【図8】OB信号のクランプ処理回路を示す図である。FIG. 8 is a diagram showing a clamp processing circuit for an OB signal.

【図9】図8に示したクランプ処理回路の動作を説明す
るための信号波形図である。
9 is a signal waveform diagram for explaining an operation of the clamp processing circuit shown in FIG.

【符号の説明】[Explanation of symbols]

1 受光画素部 2 OB画素部 3-1,・・・ ,4-1,・・・ 垂直選択線 5 垂直シフトレジスタ 6-1,・・・ 信号線 7 水平シフトレジスタ 8 水平走査スイッチ 9 受光画素出力ライン 10-1,・・・ 信号線 11 水平走査スイッチ 12 OB画素出力ライン 13 切換スイッチ DESCRIPTION OF SYMBOLS 1 Light-receiving pixel part 2 OB pixel part 3-1 ..., 4-1 ... Vertical selection line 5 Vertical shift register 6-1 ... Signal line 7 Horizontal shift register 8 Horizontal scanning switch 9 Light-receiving pixel Output line 10-1, ... Signal line 11 Horizontal scanning switch 12 OB pixel output line 13 Changeover switch

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 受光画素部及びオプティカル・ブラック
画素部を有する垂直方向の各画素列を垂直方向の各共通
ラインで接続し、該共通ラインを経て画素信号を読み出
すようにしたX−Yアドレス方式の固体撮像素子におい
て、受光画素部の共通ラインとオプティカル・ブラック
画素部の共通ラインとを分離させたことを特徴とする固
体撮像素子。
1. An XY address system in which each vertical pixel row having a light receiving pixel portion and an optical black pixel portion is connected by each vertical common line, and a pixel signal is read through the common line. Wherein the common line of the light receiving pixel portion and the common line of the optical black pixel portion are separated from each other.
【請求項2】 前記受光画素部及び前記オブティカル・2. The method according to claim 1, wherein the light receiving pixel unit and the optical unit
ブラック画素部の共通ラインは、それぞれ水平走査回路The common line of the black pixel section is a horizontal scanning circuit
により制御される第1及び第2のスイッチを介して、各Via first and second switches controlled by
々受光画素出力ライン及びオプティカル・ブラック画素Light receiving pixel output line and optical black pixel
出力ラインに接続され、該受光画素出力ライン及び該オOutput line, the light receiving pixel output line and the
プティカル・ブラック画素出力ラインは第3のスイッチThe optical black pixel output line is the third switch
を介して共通出力ラインに接続されることを特徴とするCharacterized by being connected to a common output line via
請求項1記載の固体撮像素子。The solid-state imaging device according to claim 1.
【請求項3】 前記第3のスイッチは垂直走査回路によ3. The vertical switch according to claim 3, wherein the third switch is a vertical scanning circuit.
り制御されることを特徴とする請求項2記載の固体撮像3. The solid-state imaging device according to claim 2, wherein
素子。element.
【請求項4】 前記受光画素部及び前記オプティカル・4. The light receiving pixel section and the optical
ブラック画素部の共通ラインは、それぞれ第1及び第2The common lines of the black pixel portion are the first and second lines, respectively.
の水平走査回路により制御される第1及び第2のスイッFirst and second switches controlled by the horizontal scanning circuit of FIG.
チを介して、各々受光画素出力ライン及びオプティカルThrough the light receiving pixel output line and the optical
・ブラック画素出力ラインに接続され、該受光画素出力.Connected to the black pixel output line, the light receiving pixel output
ライン及び該オプティカル・ブラック画素出力ラインはLine and the optical black pixel output line
共通接続されることを特徴とする請求項1記載の固体撮2. The solid-state imaging device according to claim 1, wherein the imaging device is connected in common.
像素子。Image element.
JP3301258A 1991-10-22 1991-10-22 Solid-state imaging device Expired - Fee Related JP2977056B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3301258A JP2977056B2 (en) 1991-10-22 1991-10-22 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3301258A JP2977056B2 (en) 1991-10-22 1991-10-22 Solid-state imaging device

Publications (2)

Publication Number Publication Date
JPH05115047A JPH05115047A (en) 1993-05-07
JP2977056B2 true JP2977056B2 (en) 1999-11-10

Family

ID=17894658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3301258A Expired - Fee Related JP2977056B2 (en) 1991-10-22 1991-10-22 Solid-state imaging device

Country Status (1)

Country Link
JP (1) JP2977056B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006032688A (en) 2004-07-16 2006-02-02 Fujitsu Ltd Solid-state imaging device

Also Published As

Publication number Publication date
JPH05115047A (en) 1993-05-07

Similar Documents

Publication Publication Date Title
US7545411B2 (en) Solid-state image pickup apparatus, its driving method, and camera system
JP2678062B2 (en) Photoelectric conversion device
US6130712A (en) Eliminating the influence of random noise produced by an optical black pixel on a reference output
US7893979B2 (en) Solid-state imager apparatus which carries out both progressive scanning and interlace scanning in one frame by an arbitrary combination, and a camera using the solid-state imager apparatus
KR100616044B1 (en) Solid-state image pickup device and driving method therefor
US5134488A (en) X-Y addressable imager with variable integration
US4413283A (en) Solid-state imaging device
JPS61111078A (en) Method for correcting defect of video output signal and image sensor device using it's method
JP2656475B2 (en) Solid-state imaging device
US4527200A (en) Solid state imaging device
JP2977056B2 (en) Solid-state imaging device
US4870493A (en) Solid-state matrix array imaging device controlled by vertical scanning registers for read-out and for photo-sensitivity control
KR19990072919A (en) Solid state image pickup device, driving method therefor and camera
JPH0834558B2 (en) High quality camcorder
JP2515749B2 (en) Imaging device
JP3925914B2 (en) Pixel defect correction apparatus and pixel defect correction method
JP2984437B2 (en) Imaging device
JP2515747B2 (en) Imaging device
US5534922A (en) Image pickup device
JP4499387B2 (en) Solid-state imaging device
US20050052565A1 (en) Solid-state imaging device
JP3037993B2 (en) Solid-state imaging device
JPS6236392Y2 (en)
JPH06121324A (en) Solid-state image pickup device
JPH0723303A (en) Solid state image pickup element

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990824

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees